DE2254821A1 - Verfahren zur herstellung einer halbleiteranordnung und durch dieses verfahren hergestellte halbleiteranordnung - Google Patents

Verfahren zur herstellung einer halbleiteranordnung und durch dieses verfahren hergestellte halbleiteranordnung

Info

Publication number
DE2254821A1
DE2254821A1 DE19722254821 DE2254821A DE2254821A1 DE 2254821 A1 DE2254821 A1 DE 2254821A1 DE 19722254821 DE19722254821 DE 19722254821 DE 2254821 A DE2254821 A DE 2254821A DE 2254821 A1 DE2254821 A1 DE 2254821A1
Authority
DE
Germany
Prior art keywords
layer
insulating layer
oxide
zone
field effect
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE19722254821
Other languages
English (en)
Inventor
Joseph Gijsbertus Van Lierop
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Gloeilampenfabrieken NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Gloeilampenfabrieken NV filed Critical Philips Gloeilampenfabrieken NV
Publication of DE2254821A1 publication Critical patent/DE2254821A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H01L27/1055—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components comprising charge coupled devices of the so-called bucket brigade type
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/12—Regulating voltage or current wherein the variable actually regulated by the final control device is ac
    • G05F1/24—Regulating voltage or current wherein the variable actually regulated by the final control device is ac using bucking or boosting transformers as final control devices
    • G05F1/247—Regulating voltage or current wherein the variable actually regulated by the final control device is ac using bucking or boosting transformers as final control devices with motor in control circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76213—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Electromagnetism (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)
  • Formation Of Insulating Films (AREA)

Description

PHN.6005. Va/EVH.
GÖNTHER M. DAVID
Anmelder: M.Y-.HHiLsPS' GLOEILAil/iPENFABRlEKEN ' £.&O**O& J
Akt8s PHN- 6005
Anmeldung vom ι 7. $QV. 1972
Verfahren zur Herstellung einer Halbleiteranordnung und durch dieses Verfahren hergestellte Halbleiteranordnung,
Die Erfindung bezieht sich auf ein Verfahren zur Herstellung einer Halbleiteranordnung mit einem Halbleiterkörper mit mindestens zwei Oberflächenzonen vom einen Leitfähigkeit styp, die sich in einem an eine Oberfläche des Halbleiterkörpers grenzenden Gebiet vom anderen Leitfähigkeit styp erstrecken, wobei diese Oberflächenzonen eine Source- und eine Drainzone.eines Feldeffekttransistors mit mindestens einer isolierten Gateelektrode umfassen, und wobei ein gegen Oxydation maskierendes Maskierungsmuster auf der Oberfläche angebracht wird und in einer späteren Stufe der Herstellung, in der Verunreinigungen zum Erhalten
der Oberflächenzonen bereits im Halbleiterkörper angebracht sind, die Halbleiteroberfläche örtlich in Oeffnungen in dem
3 0 9822/0709
- 2 - PHN.6005.
Maskierungsmuster einer Oxydationsbehandlung unterworfen wird, wobei eine wenigstens über einen Teil ihrer Dicke in den Halbleiterkörper versenkte isolierende Oxydsehicht gebildet und mindestens eine der Oberflächenzonen wenigstens zum Teil von dieser versenkten Oxydschicht bedeckt wird. Weiterhin bezieht sich die Erfindung auf durch dieses Verfahren hergestellte Halbleiteranordnungen*
Bekanntlich weist die Anwendung durch örtliohe Oxydation erhaltener versenkter Oxydmuster bei Feldeffekttransistoren und namentlich bei integrierten Schaltungen mit einem oder mehreren Feldeffekttransistoren grosse Vorteile auf. Z.B. sind in dem Artikel "LOKOS Devices·1 in Philips Research Reports, Heft 26, S, 166-180 u.a» eine Anzahl Strukturen für Feldeffekttransistoren, in denen versenktes Oxyd verwendet wird, sowie das Verfahren zur Herstellung dieser Strukturen beschrieben.
Ein wesentlicher Vorteil derartiger LOKOS-Strukturen ist der, dass die Dicke der die Halbleiteroberfläche bedeckenden Isolierschicht durch die Anwendung örtlioher Oxydation verhältnlsmässig einfach an die örtlich verlangten Eigenschaften angepasst werden kann. Je nachdem eine dickere Isolierschicht verlangt wird, wird örtlich die Oxydationsbehandlung länger fortgesetzt. So kann z.B. auf dem Kanalgebiet eines Feldeffekttransistors einfach eine dünne Isolierschicht angebracht werden, während gleichzeitig ausserhalb der Source- und Drainzonen durch während längerer Zeit durchgeführte Oxydation eine verhältnlsmässig dicke Isolierschicht erhalten wird, welche dort Im Hinblick auf
309822/0789
- 3 - PHN.6005.
Streukapazitäten und die Gefahr des Auftretens von parasitären Kanälen vorteilhaft ist.
Ferner können auch dotierte Zonen völlig oder teilweise mit einer versenkten Isolierschicht überzogen werden, Gemäss dem genannten Artikel kann der Halbleiterkörper z.B. zunächst örtlich dotiert werden, wonach je nach der gewünschten Dicke der Isolierschicht örtlich kürzere oder längere Zeit oxydiert wird*
Die Erfindung bezweckt, namentlich für diejenigen Strukturen, in denen eine dotierte Zone - meistens eine Elektrodenleone eines Feldeffekttransistors - teilweise mit einer dttnheren und teilweise mit einer dickeren Isolierschicht übfefMögen ist, oder in denen dotierte Zonen vom gleichen Leitfähigkeitstyp vorhanden sind, von denen eine mit einer dünneren und eine andere mit einer dickeren Schicht überzogen ist, ein neues Herstellungsverfahren zu schaffen, das sich einfacher durchführen lässt und/oder eine geringere Anzahl von Bearbeitungsschritten erfordert.
Der Erfindung liegt u.a. die Erkenntnis zugrunde, dass dies dadurch erreicht werden kann, dass von dem üblichen Verfahren abgewichen wird, bei dem örtlich länger oxydiert wird, je nachdem, wie gross die gewünschte Dicke der versenkten Oxydschicht ist, und dass oberhalb der Zonen oder oberhalb von Teilen derselben, wo eine dünnere Schicht erwünscht ist, trotzdem zunächst durch örtliche Oxydation eine dickere Schicht angebracht wird.
Ein Verfahren der eingangs beschriebenen Art ist nach der Erfindung dadurch gekennzeichnet, dass das Oxyd eines
309822/0789
- k - PHN.6005.
oberhalb der einen Oberflächenzone liegenden Teiles der versenkten Oxydschicht bis über wenigstens einen Teil der Dicke dieser Schicht örtlich entfernt und an derselben Stelle eine dUnnere Isolierschicht erhalten wird.
Wie nachstehend noch erläutert werden wird, können auf diese Weise bestimmte Bearbeitungsschritte in einem einzigen Bearbeitungsschritt kombiniert werden oder es kann eine photolithographische Bearbeitung eingespart oder es kann die Genauigkeit, mit der das Ausrichten einer oder mehrerer fUr die benötigten photolithographischen Bearbeitungsschritte zu verwendenden Photomasken durchgeführt werden muss, verringert werden. Diese Vorteile führen alle in grösserem oder geringerem Masse zu einer Erhöhung der Ausbeute bei der Herstellung und/oder einer Herabsetzung der für einen Feldeffekttransistor benötigten Halbleiteroberfläche und/oder einer Verbesserung der elektrischen Eigenschaften der Anordnung.
Die Entfernung des Oxyds kann einfach so lange fortgesetzt werden, bis der verbleibende Teil der Oxyd schicht die gewünschte Dicke aufweist.
Vorzugsweise wird jedoch das Oxyd über die ganze Dicke der versenkten Oxydschicht entfernt und es wird örtlich eine neue, dünnere Isolierschicht z.B. durch Oxydation und/oder Ablagerung aus der Gasphase angebracht. Dies hat den Vorteil, dass die gewünschte Dicke meistens mit einer gröss er en Genauigkeit erzielt irrerden kann, und dass ausserdem erwünschtonfalIs andere Isoliermaterialien oder Isolierschichten aus verschiedenen Materialien, wie Siliciumnitrid oder Doppelschichten aus Siliciumnitrid und Si] icliirnoxyd, verwendet werden können,
309822/0789
- 5 - . PHN.6005.
Häufig kann die dünnere Isolierschicht vorteilhaft zugleich mit der zwischen der Gateelektrode,und dem Kanalgebiet eines Feldeffekttransistors anzubringenden, als Isolierung für diese Gateelektrode dienende Schicht angebracht werden.
Bei einer besonderen Ausführungsfofm des Verfahrens nach der Erfindung wird ein oberhalb der einen Oberflächenzone liegender tind an die Stelle, an der Oxyd entfernt wird, grenzender Teil der versenkten Oxydschicht über praktisch seine ganze Dicke beibehalten. Dadurch, dass der auf der einen Oberflächenzone liegende Teil der versenkten Oxydschicht nur örtlich entfernt wird, werden die im allgemeinen mit der Anwendung versenkter Oxydschichten verbundenen Vorteile ganz oder wenigstens teilweise aufrechterhalten, während andererseits an der gewünschten Stelle doch nur eine dünnere Isolierschicht vorhanden ist. Insbesondere am Rande der einen Oberflächenzone, wo der pn-U'ebergang zwischen dieser Zone und dem angrenzenden Gebiet an der Halbleiteroberfläche endet oder in der unmittelbaren Nähe dieses Randes kann oft vorteilhaft ein Teil der versenkten Isolierschicht beibehalten werden. Z.B. kann bei einem Feldeffekttransistor die versenkte Oxydschicht an demjenigen Teil des Randes der Source- und/oder der Drainzone beibehalten werden, der an das Kanalgebiet grenzt.
Vorzugsweise wird das Oxyd unter Verwendung einer auf der Oberfläche angebrachten Maskierungsschicht entferni, die eine Oeffnung aufweist, die den oberhalb der einen Oberflächenzone liegenden Teil der versenkten Oxydschicht nur zum Teil frei lässt.
30982270789
- 6 - PHN.6005.
Bei einer weiteren wichtigen AusfUhrungsform des Verfahrens nach der Erfindung wird wenigstens ein Teil der erhaltenen dünneren Isolierschicht mit einer leitenden Schicht überzogen. Diese leitende Schicht bildet z.B. zusammen mit der einen Oberflächenzone und der zwischenliegenden dünneren Isolierschicht eine Kapazität, die an einem Ende direkt mit der Source- oder der Drainzone eines Feldeffekttransistors verbunden ist.
Vorzugsweise wird der Feldeffekttransistor mit einer elektrisch mit der leitenden Schicht verbundenen isolierten Gateelektrode versehen, insbesondere wenn die eine Oberflächenzone eine der Elektrodenzonen des Feldeffekttransistors bildet. Die auf diese Weise erhaltene Struktur ist besonders gedrängt und bildet einen Feldeffekttransistor mit einer eingebauten Kapazität zwischen der Gateelektrode und z.B. der Drainzone, Derartige Feldeffekttransistoren lassen sich z.B. als Miller-Integrator oder in Kondensatorspeichern verwenden. In den meisten dieser Anwendungen muss die Kapazität zwischen der Gateelektrode und der Sourcezone möglichst klein sein. Bekanntlich können durch Anwendung versenkten Oxyds Feldeffekttransistoren mit einer verhältnismässig geringen Kapazität zwischen der Gateelektrode und den Halbleiterzonen der Source- und der Drainelektrode erhalten werden. Bei Anwendung des erfindungsgemässen Verfahrens wird zunächst eine Feldeffekttransistorstruktur mit versenktem Oxyd und den zugehörigen niedrigen Streukapazitäten angebracht, wonach auf der Seite der Drainzone das versenkte Oxyd völlig oder teilweise entfernt wird, um das gewünschte dünne
309822/0789
Dielektrikum für den Kondensator zu erhalten. Auf der Seite der Sourcezone wird dann der erhaltene niedrige Wert der. Streukapazität zwischen der Sourcezone und der Gateelektrode beibehalten. ' ■
Einige Ausführungsformen der Erfindung sind in der Zeichnung dargestellt und werden im folgenden näher beschrieben. Es zeigen:
Fig. 1 schematisch einen Schnitt durch einen Teil einer ersten Ausführungsform einer durch das erfindungsgemässe Verfahren hergestellten Halbleiteranordnung,
Fig. 2 bis 5 schematische Querschnitte durch die Halbleiteranordnung nach Fig. 1 in verschiedenen Herstellungsstufen,
Fig. 6a und 6b je schematisch einen Querschnitt durch einen Teil einer zweiten Ausführungsform einer durch das erfindungsgemässe Verfahren hergestellten Halbleiteranordnung,
Fig. 7» 8 und 9 schematische Querschnitte durch die Halbleiteranordnung nach Figo 6a und 6b in verschiedenen Herstellungsstufen,
Die erste Ausführungsform betrifft eine Halbleiteranordnung mit einem Feldeffekttransistor mit isolierter Gateelektrode und einer Kapazität. Diese beiden Schaltungselemente bilden z.B. einen Teil einer integrierten- Schaltung mit einem Halbleiterkörper 1 (Fig„ 1 )■, der noch weitere Schaltungselemente enthalten kann,
Der Feldeffekttransistor weist zwei Oberflächenzonen'2 und 3 von einem dem des angrenzenden Teiles des Halbleiterkörpers 1 entgegengesetzten Leitfähigkeitstyp auf. Diese
30 9822/0789
- 8 - PHN.6005.
Oberflächenzonen 2 und 3 bilden die Source- bzw. die Drainzone, zwischen denen sich ein an die Halbleiteroberfläche grenzendes Kanalgebiet k erstreckt. Beim Betrieb kann der Stromdurchgang von der Source- zu der Drainzone mit Hilfe einer oberhalb des Kanalgebietes k liegenden Steuerelektrode, die durch eine leitende Schicht 5 gebildet wird, gesteuert werden. Diese leitende Schicht 5 ist gegen das Kanalgebiet 4 durch eine dünne Isolierschicht 6 isoliert. Ferner befinden sich oberhalb der Source- und Drainzonen 2 bzw. 3 Teile einer dickeren Isolierschicht 7» die mit Oeffnungen versehen ist, in denen leitende Anschlüsse 8 und 9 für die Source- und Drainzonen 2 und 3 angebracht sind, welche sich von den Oeffnungen her weiter über die Isolierschicht 7» 10 erstrecken. Im vorliegenden Beispiel ist ein Teil 10 der Isolierschicht verwendet, der dicker als der Teil 7 ist und der die Halbleiteroberfläche, die von der Source- und Drainzonen 2 bzw. und dem Kanalgebiet h des Feldeffekttransistors eingenommen wird, begrenzt und umgibt. Die Isolierschicht 7» 10 kann jedoch auch statt aus Teilen verschiedener Dicke aus einer Schicht einer praktisch gleichmässigen Dicke bestehen.
Die Kapazität wird durch eine Oberflächenzone 11 vom gleichen Leitfähigkeitstyp wie die Zonen 2 und 3» durch eine oberhalb der Zone 11 liegende dünne Isolierschicht 12 und durch eine gegen die Zone 11 durch die Schicht 12 isolierte leitende Schicht 13 gebildet, die zugleich einen der elektrischen Anschlüsse der Kapazität bildet. Als zweiter Anschluss der Kapazität dient eine leitende Schicht Ik, die über eine Oeffnung ±n der Isolierschicht 7 mit der Zone 11 verbundon ist.
309822/0789
- 9 - PHN.6005.
Der von der Zone 11 eingenommene Teil der Halbleiteroberfläche ist ebenfalls von der dicken Isolierschicht 10 begrenzt und umgeben.
Bei der Herstellung der Halbleiteranordnung nach Fig. kann von einem Halbleiterkörper 1' (Pig," 2) ausgegangen werden, von dem wenigstens ein an eine Oberfläche 15 grenzender Teil von einem bestimmten Leitfähigkeitstyp ist. Im vorliegenden Beispiel besteht der ganze Körper aus n-leitendem Silicium, das z.B. einen spezifischen Widerstand von etwa 5 n.cm aufweist. In Fig. 2 ist mit der gestrichelten Linie angedeutet, dass der Körper 11 z.B. auch aus einem niederohmigen Substrat 17 bestehen kann, auf dem eine epitaktische Schicht 18 mit einem höheren spezifischen Widerstand angebracht ist. . ' ·
Auf der Oberfläche 15 wird ein gegen Oxydation maskierendes Maskierungsmuster 19» 20 angebracht, das z.B. aus einer Siliciumnitridschicht besteht. Die in Fig. 2 gezeigten Teile 19 und 20 der Maskierungsschicht liegen in einem gewissen Abstand voneinander und sind völlig voneinander getrennt, ' ·
Auf übliche Weise wird durch Erhitzung in einer oxydierenden Umgebung eine wenigstens über einen Teil ihrer Dicke in den' Halbleiterkörper 1' versenkte Isolierschicht angebracht (Fig. 3), Erwünschtenfalls können dabei vor der Oxydationsbehandlung an der Stelle der nichtmaskiert'en Teile der Halbleiteroberfläche 15 Nuten in dem Halbleiterkörper z.B. durch eine Aetzbehandlung angebracht werden. Diese Nuten werden dann während der Oxydationsbehandlung mit Oxyd aus-*
309822/0769
- 10 - PHN.6005.
gefüllt. Je nach der Tiefe der angebrachten Nuten, die z.B. etwa 1 /um betragen kann, ist die Isolierschicht 10 mehr oder weniger weit in den Halbleiterkörper versenkt. Bekanntlich kann es insbesondere bei Anwendung besonders dicker versenkter Isolierschichten vorteilhaft sein, auf diese Weise die Höhe der Unebenheiten in der oberen Fläche der Planarstruktur zu verringern und somit Schwierigkeiten, die sich sonst vielleicht bei der Metallisierung ergeben würden, zu vermeiden.
Der grösste Teil des Teiles 19 des Maskierungsmusters wird nun entfernt, wobei nur das endgültige Kanalgebiet k des Transistors nach wie vor von der verbleibenden Maskierungsschicht 21 bedeckt ist. Dann werden Verunreinigungen zur Bildung der Source- und der Drainzone 2 bzw, 3 in dem Halbleiterkörper 11 angebracht, wobei z.B. durch Diffusion oder Ionenimplantation die p-leitenden Gebiete 2' und 3' gebildet werden. Als Akzeptorverunreinigung kann z.B. Bor verwendet werden.
Der Halbleiterkörper 1' wird erneut in einer oxydierenden Umgebung erhitzt, wobei die Halbleiteroberfläche stellenweise durch Oeffnungen im Maskierungsmuster 21 oxydiert und eine zweite versenkte Isolierschicht 71 gebildet wird. Zu gleicher Zeit diffundieren die eingeführten Akzeptoren weiter in den Halbleiterkörper 1· hinein, wobei die Zonen und 3 erhalten werden, die praktisch völlig von der versenkten Isolierschicht 7' bedeckt sind.
Dann könnte der Teil 20 (Fig. 2) der Maskierungsschicht 19t 20 entfernt werden, wodurch z.B. durch Diffusion
309822/0789
. - 11 - PHN.6005.
oder Ionenimplantation die Oberflächenzone 11 der Kapazität angebracht werden kann. Während oder nach dieser Diffusionsbehandlung wird die Zone 11 dann mit einer dünnen Isolierschicht überzogen.
Im. vorliegenden Beispiel ist jedoch der Maskierungsteil 20 zugleich mit dem grössten Teil des Maskierungsteiles entfernt und ist zugleich mit den Gebieten 21 und 3' auch ein" Gebiet 11' erhalten (Fig, 3)« Während der darauf folgenden Oxydationsbehandlung wird zugleich mit den Zonen 2 und 3 nach der Erfindung auch die Zone 11 der !Kapazität erhalten, welche Zone 11, gleich wie die Zonen 2 und 39 von Teilen der versenkten Isolierschicht 71 bedeckt ist.
Es ist einleuchtend, dass auf diese Weise eine Photoätz- und eine Diffusionsbehandlung eingespart werden.
An der Stelle, an der die dünne Isolierschicht 12 für die Kapazität benötigt wird, lcann stellenweise ein Teil der versenkten Isolierschicht 7! entfernt werden, wobei die Behandlung fortgesetzt werden kann, bis die Dicke der Schicht 71 auf den gewünschten Wert herabgesetzt ist. Im vorliegenden Beispiel ist eine Oeffnung 22 (Figo 5) in -die Schicht 7· geätzt, wobei das Oxyd in der Oeffnung 22 völlig entfernt wird. Zu gleicher Zeit sind Oeffnungen 23 in der Schicht 7' zur Kontaktierung der Zonen 2 9 3 und 11 angebracht. Die Oeffnungen 23 können aber auch erst in einer späteren Stufe, nach dem Anbringen der dünnen Isolierschicht 12-, in der Oeffnung 22 erhalten werden.
Der Teil 21 der Maskierungsschicht kann als Isolierung zwischen der Gateelektrode und dem Kanalgebiet beibehalten
309822/0780
- 12 - PHN.6005.
oder, wie in diesem Beispiel, vor oder nach dem Anbringen der Oeffnungen 22 und 23 entfernt werden,
Anschliessend werden durch thermische Oxydation dünne Oxydschichten 6 und 12 oberhalb des Kanalgebietes k bzw. oberhalb eines Teiles der Zone 11 angebracht, wobei zugleich in den Oeffnungen 23 eine dünne Schicht 2k erhalten ivürd. Auch kann die ganze obere Fläche der Anordnung durch Zerstäubung oder durch Ablagerung aus der Gasphase mittels einer chemischen Reaktion mit einer dünnen Isolierschicht überzogen werden, die z.B. aus Siliciumnitrid und/oder Siliciumoxyd besteht.
Nachdem die dünne Isolierschicht 2k aus den Oeffnungen entfernt worden ist, können die Gateelektrode 5» die Kapazität selektrode 13 und die Anschlüsse 8, 9 und 1^ z.B. durch Aufdampfen oder Zerstäubung und anschliessendes Inmusterbringen einer Metallschicht angebracht werden, welche z.B. aus Aluminium oder Molybdän bestehen kann. Die erhaltene Anordnung ist in Fig. 1 dargestellt.
Eine zweite Ausführungsform betrifft einen integrierten Kondensatorspeicher von dem in der niederländischen Patentanmeldung 6805705 beschriebenen Typ, Dieser Speicher ist aus einer Reihe von Feldeffekttransistoren aufgebaut, wobei zwischen der Gateelektrode und der Drainelektrode wenigstens einer Anzahl der Feldeffekttransistoren jeweils eine Speicherkapazität vorhanden ist, wobei die Speicherkapazitäten durch eine mit der betreffenden (latoelektrode verbundene leitende Schicht gebildet werden können, die sich oberhalb der betreffenden Drainolektrodenzono erstreckt, aber gegen diese Zone isoliert ist,
309822/078Ö BADORIGtNAt
- 13 - PHN.6005.
Die Fig. 6a und 6b zeigen zwei Querschnitte durch einen Teil dieser integrierten Schaltung in zwei zueinander senkrechten Richtungen, Dabei geben die strichpunktierten Linien B und A in Fig, 6a bzw; 6b die Stelle an, die dem Querschnitt nach Fig. 6b bzw, 6a entspricht.
Fig, 6a zeigt, eine Reihe von Feldeffekttransistoren mit einer Reihe von Elektrodenzonen 61, die je zugleich die Drainelektrodenzone eines Feldeffekttransistors der Reihe und die Sourceelektrodenzone des darauf folgenden Feldeffekttransistors bilden. Jede der Zonen 61 bildet zugleich eine der Elektroden einer Speicherkapazität 61, 70, 71,
Die Oberflächenzonen 61 sind in einem Gebiet 60 vom entgegengesetzten Leitfähigkeitstyp angebracht, das in diesem Falle zugleich das Substrat der integrierten Schaltung bildet, Ferner weist jeder der Feldeffekttransistoren ein Kanalgebiet 62 und eine gegen dieses Gebiet durch.eine dünne Isolierschicht 63 isolierte Gateel.ektrode dh auf.
Insbesondere wenn derartige Speicher bei verhältnismässig hohen Frequenzen verwendet werden sollen, kann der Wert der Streukapazität zwischen der Gateelektrode und der Sourcezone besonders wichtig sein, weil diese Streukapazität die Geschwindigkeit des' Speichers beeinträchtigt. Die Streukapazität muss nämlich zugleich mit der Speicherkapazität aufgeladen bzw, entladen werden, während·, ausserdem bei gleichbleibender Taktspannung an der Gateelektrode die Grosse der Steuerspannung zwischen der Gateelektrode und der Sourcezone durch das Vorhandensein der Streukapazität herabgesetzt wird. Dies bedeutet u,a,, dass beim Umschalten
309822/0789
- 14 - PHN.6005.
des Feldeffekttransistors auf den leitenden Zustand der Transistor weniger schnell und auch weniger weit geöffnet wird, Schliesslich beeinträchtigt die gewünschte Streukapazität auch die bei einer gegebenen Takt spannung höchtzulässige Signalgrösse,
Um die Grosse dieser Streukapazität zu beschränken, wird oberhalb der Sourcezone an dem an das Kanalgebiet 62 grenzenden Rand dieser Zone vorzugsweise eine verhältnismässig dicke Isolierschicht 65 angebracht, die in dem dargestellten Beispiel als eine versenkte Isolierschicht 65 ausgebildet ist.
Weiter wird in diesem Beispiel die in dem obengenannten Artikel "LOKOS Devices" angegebene Möglichkeit benutzt, Feldeffekttransistoren mit einem n-leltenden Kanal in integrierten Schaltungen zu verwenden. Bekanntlich wirken derartige Transistoren schneller als die für integrierte Schaltungen mehr üblichen Feldeffekttransistoren mit einem p-leitenden Kanal. Diese grössere Geschwindigkeit der Transistoren üben einen günstigen Einfluss auf die höchstzulässige Taktimpulsfrequenz des Kondensatorspeichers aus.
Die Anwendung des erfindungsgemässen Verfahrens führt in diesem Falle zu einem verhältnismässig einfachen Herstellungsverfahren und zu verhältnismässig kleinen Streukapazitäten zwischen den Gateelektroden und den Sourcezonen.
Es wird von einem p-leitenden Siliclumsubstrat 60 mit einem spezifischen Widerstand von z.B. etwa 3 n.cm ausgegangen. Dieser spezifische Widerstand kann z.B. in dem Bereich von 1-10 n.cm gewählt werden, wobei der gewählte
3 0 9822/0789
- 15 - PHN.6005.
Wert mitbestimmt, ob die Feldeffekttransistoren vom Anreicherungs- oder vom Verarmungstyp sind, wobei dieser Wert ausserdem die Grosse der Kapazitäten zwischen den Elektrodenzonen und dem Substrat beeinflusst. An den Stellen, an denen die in Reihen angeordneten Feldeffekttransistoren angebracht werden müssen, wird auf einer Oberfläche des Substrats eine aus Streifen bestehende Maskierungsschicht angebracht, wobei jeder dieser Streifen die Stelle einer Reihe von Transistoren bedeckt. Die Maskierungsschicht besteht in diesem Falle aus einer Doppelschicht., die aus einer auf der Halbleiteroberfläche liegenden dünnen Siliciumoxydschicht und einer auf der letzteren Schicht liegenden Siliciumnitridschicht aufgebaut ist.
Dann wird auf die in dem Artikel "LOKOS Devices" beschriebene Weise durch Diffusion und örtliche Oxydation das in Fig. 6b dargestellte versenkte Oxydmuster 66 mit darunter liegenden p-leitenden Zonen 67 angebracht» Diese Zonen 67 sind höher als das p-leitende Substrat 60 dotiert und verringern die Möglichkeit der Bildung von parasitären Kanälen, "
Der dem Querschnitt nach Fig. 6a entsprechende Querschnitt nach Fig. 7 zeigt die Anordnung, nachdem der grösste Teil der maskierenden Doppelschicht entfernt worden ist, so dass Teile 68 ' dieser Schicht nur noch an den Stellen der endgültigen Kanalgebiete 62 der Transistoren vorhanden sind, während ausserdem in den Gebieten 61 Donatoren angebracht sind, um die Elektrodenzonen 61 zu erhalten.
•'3098 2 2/0789
- 16 - PHN.6005.
Während der anschliessenden Oxydationsbehandlung werden die Elektrodenzonen 61 und die diese Zonen praktisch völlig bedeckende versenkte Isolierschicht 65 gebildet (Fig. 8).
ab *
Die Teile 68 ' der Maskierungsschicht können als
Isolierung für die Gateelektrode 6k beibehalten, oder wie in diesem Beispiel, entfernt werden. Vor oder nach dieser Entfernung wird unter Verwendung einer Maske 69 (Fig. 8)
/pt
der grösste Teil der versenkten Isolierschicht 65 wieder entfernt. Nur die auf der Seite der Sourcezone praktisch an das Kanalgebiet 62 grenzenden Teile 65 (Fig. 9) werden beibehalten.
Es sei bemerkt, dass die Genauigkeit, mit der die Maske 60 positioniert wird, nur die Genauigkeit des Kapazität s· wertes der Speicherkapazität beeinflusst, welche meistens nicht besonders gross zu sein braucht und dagegen die Grosse der parasitären Kapazität zwischen der Gateelektrode und der Sourcezone nicht beeinflusst.
Kommt es dagegen auf genaue Werte für die Speicherkapazität an, so wird vorzugsweise auf der Seite der Drainzone auch ein Teil der versenkten Isolierschicht 65 beibehalten. In diesem Falle ist die Struktur der Speicherkapazität mit der in Fig. 1 gezeigten Kapazität 11, 12, 13 vergleichbar, wobei die Grosse der Oeffnung 22 (Fig. 5) und somit die Grosse des Kapazitätswertes durch eine einzige Maske und nicht durch die Positionierung einer Maske in bezug auf die bereits vorhandene Struktur bestimmt wird.
Ein folgender Bearbeitungsschritt besteht darin, dass
309b22/0789
- 17 - PHN. 6005.
die dünne Isolierschicht 63, 70 oberhalb des Kanalgebietes und des einen Teil der Speicherkapazität bildenden Teiles der Elelctrodenzone 61 angebracht wird. Diese Schicht 63» kann z.B. durch thermische Oxydation oder durch Ablagerung erhalten werden.
Nachdem auf übliche Weise leitende Schichten 6k, 71 auf der Oberfläche der Anordnung angebracht worden sind, wird die in den Fig. 6a und 6b gezeigte Struktur erhalten.
Es ist einleuchtend, dass sich die vorliegende Erfindung nicht auf die beschriebenen Ausführungsbeispiele beschränkt, sondern dass für den Fachmann, im Rahmen der Erfindung viele Abwandlungen möglich sind. So können z.B. andere Halbleitermaterialien, wie Siliciumcarbid, verwendet werden. Die leitenden Schichten können aus anderen geeigneten Metallen oder aus mehrfachen Schichten hergestellt werden; Z0B. kann polykristallines Silicium verwendet werden oder können die leitenden Schichten aus aufeinanderfolgenden Schichten aus z,B, Titan, Platin und Gold bestehen. Weiter braucht der zu entfernende Teil der versenkten Isolierschicht nicht völlig oberhalb einer dotierten Zone zu liegen. Wenn die dotierte Zone völlig unterhalb der versenkten Isolierschicht liegt, so dass auch die Schnittfläche des diese Zone begrenzenden pn-Uebergangs und der Halbleiteroberfläche von der versenkten Schicht bedeckt ist, wie dies z.B. bei der Zone 67 in Fig, 6b der Fall ist, kann die endgültig erhaltene dünnere Isolierschicht auch bis ausserhalb des von der dotierten Zone begrenzten Oberflächenteiles reichen. Letzteres kann dann naturgemäss auch für eine etwa auf der
309822/0789
- 18 - PHN.6005.
2254871
dünneren Isolierschicht anzubringende leitende Schicht zutreffen.
Die dünnere Isolierschicht kann sich auch nur in einem Teil der in ^61" versenkten Isolierschicht angebrachten Oeffnung erstrecken, Z.B. kann statt des in Fig, 1 oberhalb der Zone 11 liegenden Teiles der versenkten Isolierschicht 7» der zwischen den leitenden Schichten 13 und lh vorhanden ist, ein Teil mit derselben Dicke wie die Isolierschicht 12 verwendet werden. Statt der beiden oberhalb der Zone 11 liegenden Oeffnungen 22 und 23 ist dann eine einzige Oeffnung genügend. In diesem Falle kann der oberhalb der Zone 11 liegende Teil der versenkten Schicht 7 z.B. auch völlig bis zu der durch die versenkte Schicht 10 gebildeten Begrenzung entfernt werden.
Statt den Anschluss 71 (Fig. 6a) der Kapazität mit der Gateelektrode 64 zu verbinden, wodurch die Kapazität zwischen der Drainzone und der Gateelektrode eingeschaltet ist, kann der Anschluss 71 in anderen Anwendungen als dem beschriebenen Kondensatorspeicher z,B, auch mit dem Substrat verbunden werden, in welchem Falle die Kapazität zu der Diodenkapazität zwischen der Elektrodenzone 61 und dem Substrat 60 parallel liegt.
Die oberhalb der dünneren Schicht 12 liegende leitende Schicht 13 kann z.B. eine transparente Elektrode sein, während weiter, abhängig von der betreffenden Anwendung, zwischen der dünneren Isolierschicht und der leitenden Schicht noch andere Schichten angebracht werden können. Im allgemeinen kann die oberhalb der dotierten Zone liegende Schicht eine geringere
309822/0789
- 19 - PHN.6005.
■ ' . · 2254871
Dicke und/oder eine andere Materialzusammensetzung als die ursprünglich angebrachte versenkte Isolierschicht aufweisen.
309822/0789

Claims (1)

  1. 22548?!
    PATENTANSPRÜCHE:
    MJ Verfahren zur Herstellung einer Halbleiteranordnung mit einem Halbleiterkörper mit mindestens zwei Oberflächenzonen vom einen Leitfähigkeitstyp, die sich in einem an eine Oberfläche des Halbleiterkörpers grenzenden Gebiet vom anderen Leitfähigkeitstyp erstrecken, wobei diese Oberflächenzonen eine Source- und eine Drainzone eines Feldeffekttransistors mit mindestens einer isolierten Gateelektrode umfassen, wobei ein gegen Oxydation maskierendes Maskierungsmuster auf der Oberfläche angebracht wird und in einer späteren Stufe der Herstellung, in der Verunreinigungen zum Erhalten der Oberflächenzonen bereits in dem Halbleiterkörper angebracht sind, die Halbleiteroberfläche stellenweise in
    , Oeffnungen in dem Maskierungsmuster einer Oxydationsbehandlung unterworfen wird, wobei eine wenigstens über einen Teil ihrer Dicke in den Halbleiterkörper versenkte isolierende Oxydschicht gebildet und mindestens eine der Oberflächenzonen wenigstens zum Teil von dieser versenkten Oxydschicht bedeckt wird, dadurch gekennzeichnet, dass das Oxyd eines oberhalb der einen Oberflächenzone liegenden Teiles der versenkten Oxydschicht über wenigstens einen Teil der Dicke dieser Isolierschicht örtlich entfernt wird und dass an derselben Stelle eine dünnere Isolierschicht erhalten wird, 2, Verfahren nach Anspruch 1, dadurph gekennzeichnet, dass das Oxyd über die ganze Dicke der Oxydschicht entfernt wird, wonach an dieser Stelle eine neue dünnere Isolierschicht angebracht wird,
    309822/0 7 89
    - 21 - ■ ' ' PHN.6005.
    2254871
    3. Verfahren nach. Anspruch 2, dadurch gekennzeichnet, dass zugleich mit der dünneren Isolierschicht eine als Isolierung für eine Gateelektrode eines Feldeffekttransistors dienende Schicht angebracht wird,
    kr Verfahren nach einem oder mehreren der vorstehenden Ansprüche, dadurch gekennzeichnet, dass ein oberhalb der einen Oberflächenzone liegender Teil der versenkten Oxydschicht über praktisch seine ganze Dicke beibehalten Wird, wobei dieser Teil an die Stelle grenzt, an der das Oxyd entfernt wird,
    5. Verfahren nach Anspruch k, dadurch gekennzeichnet, dass beim Entfernen des Oxyds eine Maskierungsschicht mit einer Oeffnung, die den oberhalb der einen Oberflächenzohe · liegenden Teil der versenkten Oxydschicht nur teilweise frei lässt, verwendet wird,
    6, Verfahren nach einem oder mehreren der vorstehenden Ansprüche, dadurch gekennzeichnet, dass wenigstens ein Teil der erhaltenen dünneren Isolierschicht mit einer leitenden Schicht bedeckt wird,
    7« Verfahren nach Anspruch 6, dadurch gekennzeichnet, dass der Feldeffekttransistor mit einer elektrisch mit der leitenden Schicht verbundenen isolierten Gateelektrode versehen wird.
    8, Halbleiteranordnung, die durch das Verfahren nach einem oder mehreren der vorstehenden Ansprüche hergestellt ist.
    309822/0789
DE19722254821 1971-11-25 1972-11-09 Verfahren zur herstellung einer halbleiteranordnung und durch dieses verfahren hergestellte halbleiteranordnung Ceased DE2254821A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
NL7116182A NL7116182A (de) 1971-11-25 1971-11-25

Publications (1)

Publication Number Publication Date
DE2254821A1 true DE2254821A1 (de) 1973-05-30

Family

ID=19814543

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19722254821 Ceased DE2254821A1 (de) 1971-11-25 1972-11-09 Verfahren zur herstellung einer halbleiteranordnung und durch dieses verfahren hergestellte halbleiteranordnung

Country Status (11)

Country Link
JP (1) JPS4861078A (de)
AR (1) AR194520A1 (de)
AT (1) ATA994272A (de)
AU (1) AU469642B2 (de)
CA (1) CA970077A (de)
DE (1) DE2254821A1 (de)
ES (1) ES408908A1 (de)
FR (1) FR2161003B1 (de)
GB (1) GB1409095A (de)
IT (1) IT975824B (de)
NL (1) NL7116182A (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0008691A1 (de) * 1978-08-31 1980-03-19 International Business Machines Corporation Speicherzelle für eine Eimerkettenschaltung

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4142199A (en) * 1977-06-24 1979-02-27 International Business Machines Corporation Bucket brigade device and process

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0008691A1 (de) * 1978-08-31 1980-03-19 International Business Machines Corporation Speicherzelle für eine Eimerkettenschaltung

Also Published As

Publication number Publication date
IT975824B (it) 1974-08-10
FR2161003A1 (de) 1973-07-06
AR194520A1 (es) 1973-07-23
ATA994272A (de) 1975-08-15
JPS4861078A (de) 1973-08-27
FR2161003B1 (de) 1978-02-03
ES408908A1 (es) 1975-10-16
GB1409095A (en) 1975-10-08
NL7116182A (de) 1973-05-29
AU469642B2 (en) 1976-02-19
AU4908072A (en) 1974-05-23
CA970077A (en) 1975-06-24

Similar Documents

Publication Publication Date Title
DE2745857C2 (de)
DE2640525C2 (de) Verfahren zur Herstellung einer MIS-Halbleiterschaltungsanordnung
DE2212049C2 (de) Verfahren zur Herstellung einer Halbleiteranordnung und Verfahren zur Herstellung eines Transistors
DE2352762C2 (de) Verfahren zur Herstellung einer monolithischen Halbleiterschaltungsanordnung mit komplementären Feldeffekt-Transistoren
EP0239652B1 (de) Verfahren zum Herstellen einer monolithisch integrierten Schaltung mit mindestens einem bipolaren Planartransistor
DE4028488C2 (de) Verfahren zur Herstellung einer Halbleiterspeichervorrichtung
DE2916364C2 (de)
DE2646308A1 (de) Verfahren zur herstellung elektronischer anordnungen
DE2253702A1 (de) Verfahren zur herstellung einer halbleiteranordnung und durch dieses verfahren hergestellte halbleiteranordnung
DE3334337A1 (de) Verfahren zur herstellung einer integrierten halbleitereinrichtung
DE2705503C3 (de) Halbleiterspeicheranordnung
DE3011982A1 (de) Halbleitervorrichtung mit mehreren feldeffekttransistoren
DE2754229A1 (de) Leistungsbauelement vom mosfet-typ und zugehoeriges herstellungsverfahren
DE2509315A1 (de) Feldeffekt-halbleiterbauelement und verfahren zu dessen herstellung
DE4234528A1 (de) Halbleitervorrichtung und verfahren zu deren herstellung
DE2922015A1 (de) Verfahren zur herstellung einer vlsi-schaltung
DE2453279C3 (de) Halbleiteranordnung
DE3779802T2 (de) Verfahren zur herstellung einer halbleiteranordnung.
DE2160462A1 (de) Halbleiteranordnung und verfahren zur herstellung dieser halbleiteranordnung.
DE3424181A1 (de) Cmos verfahren zur herstellung integrierter schaltungen, insbesondere dynamischer speicherzellen
DE2541651C2 (de) Verfahren zur Herstellung einer Ladungsübertragungsanordnung
DE69226569T2 (de) Selbstjustierender Polysilizium-T-Gatekontakt
DE4447149A1 (de) Vollständig eingeebneter konkaver Transistor
DE3046524A1 (de) "halbleitervorrichtung und verfahren zu ihrer herstellung"
DE69131390T2 (de) Verfahren zur Herstellung einer vergrabenen Drain- oder Kollektorzone für monolythische Halbleiteranordnungen

Legal Events

Date Code Title Description
8131 Rejection