-
Computer-Lehrspiel Die Erfindung betrifft ein Computer-Lehrspiel zur
Demonstration der Realisierung logischer Funktionen durch logische Schaltkreise,
wobei gan-ze Schaltkreise oder Teile davon in vorzugsweise gleich großen, regelmäßig
geformten Gehäusen angeordnet sind und diese Gehäuse entsprechend dem vorgegebenen
logischen System elektrisch und gegebenenfalls mechanisch verbunden werden, wobei
nur gleiche Gehäuse vorhanden sind und ein Gehäuse eine mehrstufige universelle
logische Schaltung aus einer Anzahl von elektrischen Verknüpfungsgattern enthält,
von der die Eingänge, die Ausgänge und'solche Zwischenanschlüsse von außerhalb des
Gehäuses so anschließbar sind, daß bei entsprechender wahlweiser Verbindung der
Zwischenanschlüsse des Baustein das Signal der Ausgänge eine bestimmte logische
Funktion der Eingsngssignale ist, nach Patent .(Patentenrneldung P 21 06 257.7 Durch
die Mehrstu£igkeit der universellen logischen Schaltung ist es möglich, dass das
Ausgangssignal von einem Eingangssignal über mehr ols s einen Weg, d.h. Über mehr
als ein internes
Gatter der gleichen StUfe beeinflußt wird, je nach
der Verbindung der Zwischenanschlüsse. Dabei ist es möglich, daß die Laufzeit der
Signale auf den verschiedenen Wegen unterschiedlich ist. Die Folge davon ist, daß
am Ausgang kurzzeitig falsche Signale auftreten können, deren Dauer durch die Unterschiede
der Signallaufzeiten bestimmt sind.
-
Diese Störsignale treten zwar nicht in Erscheinung, wenn die Ausgangssignale
direkt beobachtet werden, z.B. anhand von Lampen oder Meßinstrumenten. Sobald diese
Ausgangssignale jedoch Schaltungen mit speicherndem -Verhalten wie z.B. Flip-Flops
ansteuern, die ebenfalln aus diesen Gehäusen durch Rückkopp lung eines Ausganges
direkt oder indirekt auf einen Eingang desselben Gehäuses gebildet werden können"
können diese Störsignale die Speicherschaltung beeinflussen. Dadurch entsteht trotz
richtiger logischen Aufbau eines Systems eine falsche Funktion, wobei besonders
nachteilig ist, daß der Grund für diese falsche Funktion nicht ohne weiteres festgestellt
werden kann, da nach einer Eingangssignaländerung in eingeschwungen cm Zustand alle
Signale vor der Speicherschaltung wieder richtig sind.
-
Die Erfindung stellt sich die Aufgabe, die Nöglichkeit von solchen
fehlerhaften Funktionen durch Störsignale an Ausgängen unabhängig von der Verbindung
der Zwischenanschlüsse zu vermeiden und sie ist dadurch gekennzeichnet, daß im Ausgangskreis
der mehrstufigen universellen logischen Schaltung zusätzliche Störungen integrierende
Schaltmittel zur Vergrößerung der Verzögerungsze t zwischen dem Eingangssignal und
dem
Ausgangssignal vorgesehen sind.
-
Die Erfindung beruht auf der Erkenntnis, daß es nicht notwendig ist,
die Ursache der Entstehung solcher Störsignale zu bekämpfen, sondern daß es ausreicht,
die Auswirkung dieser Störsignale zu verhindern, was durch die Vergrößerung der
die.
-
Störungen integrierenden Verzögerungszeit geschieht. Wenn diese Vergrößerung
nämlich ausreichend bemessen wird, z.B. ein Vielfaches einer Gatterlaufzeit, sind
die Ausgangssignale bereits alle richtig am Ausgangskreis vorhanden, wenn das Ausgangssignal
schließlich auftritt.
-
Die Vergrößerung der Verzögerungszeit kn in bekannter Weise mit verschiedenen
Mitteln erreicht werden, z.Bt durch Kondensatoren. Um den Benutzer des Lehrspiels
mit solchen Laufzeitproblemen möglichst wenig zu belasten., werden die Schaltmittel
zur Vürgrößorung der Verzögerungszeit im Gehäuse fest angeordnet. Zumindest zusätzlich
ist es jedoch zweckmäßig, am Gehäuse Anschlüsse vorzusehen, an denen von außen Schaltmittel
zur Vergrößerung der Verzögerungszeit anschaltbar sind.
-
Wenn die dadurch erzeugte Verzögerungszeit in einem menschlich direkt
wahrnehmbaren Bereich liegt, z.3. einige zehntel Sekunden, lassen mit den Gehäusen
auch Blinkschaltungen auf bauen.
-
Ausführungsbeispiele der Erfindung werden anhand der Zeichnung erläutert.
Es zeigen:
Fig. 1 eine Schaltung mit Störsignalen cm Ausgang, Fig.
2 eine Vergrößerung der integrierenden Verzögerungszeit mittels eines Kondensators,
Fig. 3 eine Blinkschaltung.
-
Die Fig. 1 zeigt eine mehrstufige Schaltung mit den drei Eingängen
A, 3, C und dem Aiic-gang Y. Die drei Eingänge führen auf je zwei hintereinandergeschaltete
Inverter, die einmal das Komplement des Eingangssignals herstellen und das Eingangsaignal
selbst mit definiertem Pegel. Die Ausgänge der Inverter sind- mit den Eingangen
von drei NAND-Gatter so verbunden, daß die drei Gatter eine teilweise Entschlüsselung
der vier möglichen Signalkombinationen an den Eingang gen A und B bilden. Weiter
haben die drei Gatter einen als Zwischenanschluß h herausgeführten dritten Eingang,
der bei dem mittleren Gatter fest an dem Signal für das logische L angeschlossen
ist, während die entsprechenden Eingänge der beiden anderen Gatter mit dem Eingang
C verbunden sind. Die gestrichelt gezeichnete Verbindung vom Ausgang Y zum Eingang
o sei zunächst noch weggelassen.
-
Wenn in dieser Schaltung die an den Eingängen angegebenen Signale
liegen, nämlich am Eingang B das Signal 0 und am Eingang C das Signal L, und am
Eingang A geht das Signal von 0 nach L, so ergeben sich folgende, im Bild eingetragene
V£rhältnisse.
-
Der Ausgang des mittleren NAN-Gatters bleibt auf L, da es vom Eingang
B ständig 0 erhält. Das obere NAND-Gatter wechselt durch die Signaländerung am Eingang
A sein Ausgangssignal von 0 nach , da die von den Eingängen B und C kommenden Signale
am Gatter beide L haben und das vom Eingang A kommende Signal am dritten Eingang
des Gatters von L nach 0 geht.
-
Der Wechsel des Ausgangssignals am oberen NAND-Gatter erfolgt gegenüber
dem Signalwechsel am Eingang A mit einer Verzögerungszeit von 2 # #t, wenn #t die
Laufzeit für ein Gatter ist, die für die ansteigende und abfallende Flanke gleich
angenommen wird. Diese Verzögerung wird durch den ersten Inverter am Eingang A sowie
durch das NAND-Gatter selbst hervorgerufen.
-
Das Signal am Ausgang des unteren NAND-Gatters wechselt von L nach
0, da die von den Eingängen.B und C kommenden Signale an den Eingängen dieses NAND-Gatters
beide das Signal L haben, während das vom Eingang A kommende Signal von 0 nach L
wechselt. Der Wechsel dieses Ausgangssignals erfolgt mit einer Verzögerungszeit
von 3- bt gegenüber der Signaländerung am Eingang A, da dieses Signal zwei Inverter
und das NAND-Gatter durchlaufen muß.
-
Von den Eingängen des NAND-Gatters am Ausgang haben die unteren beiden
das Signal L, und der obere zunächst das Signal 0.
-
Wie bereits erläutert, geht nach einer Zeitverzögerung von
2
At nach der Signaländerung am Eingang A das Signal an diesem oberen Eingang ebenfalls
auf D. Damit geht das Signal am Ausgang Y auf 0. Nach einer Verzögerungszeit von
3 #t noch der Signaländerung am Eingang A geht nun der untere Eingang des NAND-Gatters
am Ausgang nach 0, so daß das Signal am Ausgang Y wieder nach L geht.
-
Dieses Signal am Ausgang Y hat also wShrend der Zeitdauer einer Gatterlaufzeit
#t vorübergehend den Zustand 0, der als Störsignal wirkt, da er in der logischen
Funktion nicht vorgesehen ist, jedoch ausreichen kann, eine an den Ausgang Y angeschlossene
Speicherschaltung zu beeinflussen.
-
Die Wirkung dieses Störsignals wird auch besonders deutlich, wenn
der Ausgang Y mit dem Eingang a verbunden wird, wie in Fig. 1 gestrichelt dargestellt
ist. Damit entsteht nämlich ein einfaches D-Flip-Flop, wobei der Anschluß A den
D-Eingang und der Anschluß B den Taktimpuls-Eingang des Flip-Flops darstellen. Ein
Störsignal am Ausgang Y kann somit bei genügender Größe über den Eingang Ca? uf
den Eingang des unteren NAND-Gatters gelangen und dessen Ausgangssignal kurzzeitig
auf L gehen lassen, so daß das D-Flip-Flop den fehlerhaften Zustand 0 am Ausgang
annehmen kann.
-
Dieses Störsignal wird nun dadurch vermieden, daß in dem Asl3-gangskreis,
also in dem NAND-Gatter am Ausgang, die Verzögerungszeit
des Signals
durch zusätzliche Schaltmittel vergrößert wird. Die vergrößerte Verzögerungszeit
beträgt zweckmäßig ein Mehrfsches einer Gatterlaufzeit #t, so daß eine Signaländerung
am Ausgang Y erst dann auftreten kann, wenn die Eingänge des NAND-Gatters am Ausgang
alle ihren eingeschwungenen Endzustand erreicht haben. Signalverschiebunten von
einer oder wenigen Gatterlaufzeiten können alch nicht am Ausgang auswirken.
-
Die Vergrößerung der Verzögerungszeit kann durch verschiedene Mittel,
z.B. durch Induktivitäten oder Kapazitäten bewirkt werden. So kann zwischen dem
Ausgang Y und 3ezugsr"wkt ein Kondensator geschaltet werden. Dies kann allerdings
bei solchen Gattertypen etwas ungünstig sein, die durch den technischen Aufbau bedingt
bei den beiden Signalzuständen verschiedene Ausgangswiderstände haben, da dann die
Verzögerungszeit bei den beiden Signalübergängen verschieden vergrößert wird. Eine
andere Möglichkeit ist in Fig. 2 dargestellt. Hier ist der Ausgang des Gatters über
einen Kondensator mit einem Erweiterungseingang, d.h. mit der Basis des Eingangstranaistors
verbunden. Dieser Kondensator hat damit etwa die Wirkung einer Miller-Kapazität
v.nd integriert, d.h. verzögert somit beide Signalübergänge etwa gleichmäßig.
-
Die Schaltmittel zur Vergrößerung der Verzögerungszeit um ein Mehrfaches
einer Gatterlaufzeit, die allgemein ausreichen, um die möglicherweise auftretenden
Störsignale zu verreiden,
werden zweckmäßig fest im Gehäuse angeordnet.
Dadurch wird zwar die Vergrößerung der Verzögerungszeit auch in den Fäl len wirksam,
wo sic nicht notwtrendig ist. Dies ist aber nicht nachteilig, da die Schaltgeschwindigkeit
des gesamten Systems nur sehr gering zu ein braucht, denn die Eingangssignale werden
durch Handschalter eingestellt, so daß Signaländerungen nur mit großem Zeitabstand
nacheinander erfolge.
-
Wenn große Systeme aus mehreren Gehäusen aufgebaut werden, bei denen
eine Rückkopplung über mehrere Gehäuse erfolgt, können im realisierten Aufbau ähnliche
Laufzeitunterschiede auftreten.
-
Für diesen Fall ist es günstig, am Gehäuse Anschlüsse vorzusehen,
an denen zusätzliche Schaltmittel angeschlossen werden können, um die Verzögerungszeit
eines oder mehrerer Gehäuse noch weiter zu vergrößern. Die zusätzlichen Schaltmittel
können dann auch so gewählt werden, daß sich eine Verzögerungszeit ergibt, die in
einem menschlich direkt wahrnehmbaren Bereich liegt. Damit können dann z.B. Blinkschaltungen
aufgebaut werden.
-
Eine solche Blinkschaltung ist in Fig. 3 dargestellt. Darin ist am
Ausgangsgstter in der in Fig. 2 dargestellten Weise ein Kondensator K1 angeschlossen,
der nureine geringe Vergrößerung der Verzögerungszeit bewirkt und im Gehäuse fest
angeordnet ist. An zusätzlichen Anschlüssen am Gehäuse ist von außen ein zusätzlicher
Kondensator K2 parallel zu dem
ersten Kondensator angeschlossen,
der eine große Verzögerungszeit, z.B. im Bereich von etwa einer Sekunde, bewirkt.
-
Der Ausgang Y ist mit den Eingang C direkt verbunden.
-
Es sei zunächst angenommen, daß die Eingang A und B die in der Fig.
S angegebenen Signale von außen erhalten. Dann führt das NAND-Gatter G2 am Ausgang
ständig das Signal L. Der Ausgang Y möge gerade das Signal L führen. Dann erhält
das NAND-Gatter G1 am unteren Eingang das Signal 0. Damit führt dieses Gatter am
Ausgang ebenfalls das Signal L. Da das NAND-Gatter G3 nun an beiden Eingängen das
Signal L erhalt, geht der Ausgang dieses Gatters und damit der Ausgang Y nach der
eingestellten Verzögerungszeit auf 0. Das bewirkt, daß der untere Eingang des NAND-Gatters
G1 nun ebenfalls das Signal L erhält, so daß der Ausgang dieses Gatters nach 0 geht.
Das RAND-Gatter G3 erhält nun an einem Eingang daa Signal 0, so daß der Ausgang
Y wieder nach der Verzögerungszeit das Signal L annimmt, womit der Ausgangszustand
wieder hergestellt ist.
-
Das Ausgangssignal wechselt also ständig, wobei die Periodendauer
der Wechsel durch die Verzögerungszeit des NAND-Gatters G3 bestimmt wird, die wiederum
im wesentlichen durch den außen angeschlossenen Kondensator K2 festgelegt ist.
-
Die Schwingungen können dadurch unterbrochen werden, daß einer der
Eingänge A und B oder beide ein anderes als das in der Fig. 3 angegebene Signal
erhalten. Wenn der Eingang B das Signal L erhalt, haben alle drei Eingänge des NAND-Gatters
G2 das Signal L, so daß dessen Ausgang ständig das Signal
O hat
und damit der Ausgang des NAND-Gatters G3 das Signal L, unabhängig vom Signal am
Ausgang des NAND-Gatters G1. Wenn dagegen der Eingang A das Signal 0 erhält, erhält
bei beiden NAND-Gattern G1 und G2 ein Eingang ständig 0, so daß die Ausgänge beider
Gatter unabhängig von den anderen Eingängen ständig das Signal L führen, so daß
der Ausgang des NAND-Gatters und damit der Ausgang Y ständig das Signal 0 führt.
Auf diese Weise kann die Blinkschaltung in beiden Ausgangszuständen angehalten erden.
-
Patentansprüche: