DE2165461C3 - Entstörschaltung für binäre Informationen und Verfahren zum Betriebe derselben - Google Patents

Entstörschaltung für binäre Informationen und Verfahren zum Betriebe derselben

Info

Publication number
DE2165461C3
DE2165461C3 DE2165461A DE2165461A DE2165461C3 DE 2165461 C3 DE2165461 C3 DE 2165461C3 DE 2165461 A DE2165461 A DE 2165461A DE 2165461 A DE2165461 A DE 2165461A DE 2165461 C3 DE2165461 C3 DE 2165461C3
Authority
DE
Germany
Prior art keywords
flip
input
output
circuit
flops
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE2165461A
Other languages
English (en)
Other versions
DE2165461A1 (de
DE2165461B2 (de
Inventor
Eduard Le Locle Roesch (Schweiz)
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dixi SA
Original Assignee
Dixi SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dixi SA filed Critical Dixi SA
Publication of DE2165461A1 publication Critical patent/DE2165461A1/de
Publication of DE2165461B2 publication Critical patent/DE2165461B2/de
Application granted granted Critical
Publication of DE2165461C3 publication Critical patent/DE2165461C3/de
Expired legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R29/00Arrangements for measuring or indicating electric quantities not covered by groups G01R19/00 - G01R27/00
    • G01R29/02Measuring characteristics of individual pulses, e.g. deviation from pulse flatness, rise time or duration
    • G01R29/027Indicating that a pulse characteristic is either above or below a predetermined value or within or beyond a predetermined range of values
    • G01R29/0273Indicating that a pulse characteristic is either above or below a predetermined value or within or beyond a predetermined range of values the pulse characteristic being duration, i.e. width (indicating that frequency of pulses is above or below a certain limit)

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manipulation Of Pulses (AREA)
  • Noise Elimination (AREA)
  • Dc Digital Transmission (AREA)

Description

viele sehr kurze Störimpulse 6 und einen wirksamen Flops 2 an den Ausgangskreis und damit an den Impuls 8 erheblich längerer Dauer enthält. Innerhalb Ausgang B übertragen. Es erscheint also nun die Indes Impulses 8 treten ebenfalls sehr kurze Störungen 9 formation I am Ausgang B und die Information 0 am auf. Es wird davon ausgegangen, daß am Eingang Λ Ausgang Έ. Am Eingang Λ herrscht mit eventuellen im Ruhezustand die Information 0 auftrete. Hierbei 5 kurzen Unterbrüchen durch die Störungen 9 die Inbleiben alle Eingänge / und alle Ausgänge β auf 0 formation I. An beiden Eingängen des Tors 4 er- und alle Eingänge K und Ausgänge ~Q auf I. Die EiE- scheint damit die Information 1 und an einem Ausgänge PR stehen auf I, sind aber in diesem Zustand gang die Information 0, während an beiden Einunwirksam. Die Eingänge CL stehen auf 0, was den gangen des Tors 5 die Information 0 und an seinem Zustand 0 für die Ausgänge Q bestätigt. io Ausgang die Information I erscheint. Die Eingänge
Gelangt ein sehr kurzer Störimpuls 7 an den Ein- CL sind damit unwirksam. Die Stelleingänge PR sind gang A wenn derselbe wirksam ist, nämlich während dagegen wirksam und bewirken dauernd die Inforeines Impulses des Taktsignals, so kann unter Um- mation I am Ausgang Q bzw. am Ausgang B. Es erständen diese Information am Ende des Taktimpulses scheint somit, unbeeinflußt durch die Störungen J, an den Ausgang Q des Flip-Flops 1 übertragen wer- 15 der kontinuierliche Impuls B gemäß F1 g. 2 am Ausden. Der Störimpuls der an sich die Information I gang B, welcher Impuls der ankommenden Informabedeutet, bewirkt über den Inverte. 3 eine Umsteue- tion entspricht. Am Ende des Eingangsimpulses 8 rung des einen Eingangs des Tors S, was jedoch ohne wird vorerst der Flip-Flop 1 und am Ende des nach-Wirkung bleibt, da der andere Eingang auf Informa- sten Taktimpulses auch der Flip-Flop 2 umgesteuert, tion I verbleibt. Auch das Tor 4 wird nicht umge- 20 womit der Ausgangsimpuls beendet ist und der ursteuert, weil nur ein Eingang wirksam wird. Da somit sprüngliche Zustand wiederhergestellt ist.
die Rückstelleingänge CL unabhängig vom Taktsignal Die dargestellte Schaltung verhindert mit Sicherwirksam sind, bewirkt deren Zustand 0, daß auch ein heit die Übertragung kurzer Störsignaie und arbeitet an den zweiten Flip-Flop 2 übertragener kurzzeitiger schnell. Die Übertragung wird um höchstens zwei Impuls nicht wirksam wird bzw. seine Wirkung wäh- a5 Perioden des Taktsignals verzögert, namhch dann, rend des nächsten CLK-Impulses gelöscht wird, so wenn der wirksame Impuls unmittelbar nach dem daß der Impuls nicht an den Ausgang B weitergeleitet Ende eines Taktimpulses eintrifft. Bei einer Taktwird, periode von 40 ns ergibt dies eine maximale Verzoge-
Tritt jedoch ein Impuls 8 längerer Dauer auf, so rung von 80 ns.
wird am Ende des ersten Taktimpulses die Informa- 30 Die doppelte Periode des Taktsignals wird hoher
tion I vom Eingangskreis des Flip-Flops 1 an den gewählt als die zu erwartende Dauer von Störimpul-
Ausgangskreis desselben übertragen. Eine Rückstel- sen, um eine Übertragung von Störimpulsen durch
lung erfolgt nicht, weil die Information I am Ein- beide Flip-Flops auszuschließen. Anderseits muß die
gang A wirksam bleibt. Beim nächsten Taktimpuls Dauer von Nutzimpulsen die doppelte Periode des
wird die Information I vom Eingangskreis des Flip- 35 Taktsignals übersteigen.
Hierzu 1 Blatt Zeichnungen

Claims (5)

Die USA.-Patentschrift 3 603 819 bez:eht sich auf Palentansprüche: eine /-/C-Flip-Flop-Schaltung besonderer Art, wobei der Einfluß von Störimpulsen an den Eingängen /
1. Entstörungsschaltung für binäre Informa- und K neutralisiert wird, solange das CLK-Signal tionen, gekennzeichnet durch die Serien- 5 dem Master-Flip-Flop J- und /^-Informationen zu schaltung zweier /-/C-Master-Slave-Flip-Flops empfangen erlaubt, weil, nach dem Verschwinden (1, 2) mit asynchronem Stell- und Rückstellein- des Störimpulses, der Anfangszustand wiederhergang (PR bzw. CL), wobei ein Rückschaltstrom- gestellt wird. Da diese Schaltung praktisch nur in kreis bei gleichbedeutender Information an einem integrierter Technik hergestellt werden kann, setzt entsprechenden Eingang und Ausgang der Schal- io sie komplizierte und teure Herstellungsr.iittel voraus tung die /-K-Master-Slave-Flip-Flops in einen und eignet sich nur für eine Massenproduktion,
bestimmten, die Information am Ausgang auf- Daher ist es das Ziel der Erfindung, mittels einer rechterhaitenden Zustand steuert. einfachen Schaltung Störsignale sicher auszuscheiden,
2. Schaltung nach Anspruch 1, dadurch gekenn- wobei die Angangsinformation der Eingangsinfor-. zeichnet, daß die Stell- und Rückstelleingänge je 15 matior genau entspricht, ohne hohe Verzögerungen
mit dem Ausgang eines NAND-Tors (4 bzw. S) in Kauf zu nehmen. Dieses Ziel wird erfindungsverbunden sind, dessen Eingänge mit dem /-Ein- gemäß durch eine Entstörschaltung erreicht, die gegang des ersten (1) und dem Ö-Ausgang des kennzeichnet ist durch die Serienschaltung zweier J-K-zweiten /-K-Master-Slave-Flip-Flops (2) bzw. mit Master-Slave-Flip-Flops mit asynchronem Stell- und dem K-Eingang des ersten (1) und dem Q-Aus- 10 Rückstelleingang, wobei mindestens ein Rückschaltgang des zweiten /-.K-Master-Slave-Flip-FIops (2) Stromkreis bei gleichbedeutender Information an verbunden sind. einem entsprechenden Eingang und Ausgang der
3. Schaltung nach Anspruch 2, dadurch ge- Schaltung die /-K-Master-SIave-Flip-Flops in einen kennzeichnet, daß zwischen die Eingänge J und K bestimmten, die Information am Ausgang aufrechtdes ersten /-K-Master-SIave-Flop-Flops (1) ein 25 erhaltenden Zustand steuert. Störsignale gelangen Inverter (3) geschaltet ist. gar nicht zum Ausgang, da stets eine Rückstellung
4. Verfahren zum Betrieb der Schaltung nach erfolgt, bevor eine Übertragung durch die zweite Ansprüchen 1 bis 3, dadurch gekennzeichnet, daß Einheit stattfinden kann. Die Ansprechverzögerung während der Dauer von Steuerimpulsen jeweils ist durch die Periode des Durchschaltsignals bestimmt, eine Einspeicherung und Übertragung von Instruk- 3° Die Erfindung wird im folgenden an Hand eines tionen vorgenommen wird, wobei die doppelte Ausführungsbeispiels näher erläutert.
Periode des Taktsignals größer gewählt wird als Fig. 1 ist ein Schaltbild der Entstörschaltung, und
die Höchstdauer der zu erwartenden Störsignale. F i g. 2 zeigt einige in der Schaltung auftretende
5. Verfahren nach Anspruch 4, dadurch ge- Signale.
kennzeichnet, daß die Dauer der Taktimpulse 35 Das Eingangssignal gelangt an einen Eingang/!,
größer gewählt wird als die Höchstdauer der zu der m;t dem Eingang J eines ersten zweifachen J-K-
erwartenden Störsignale. Master-Slave-Flip-Flops 1 mit asynchronem Stell-
und Rückstelleingang verbund^., ist. Der Ausgang Q
dieses ersten Flip-Flops ist mit dem Eingang/ eines
40 zweiten gleichartigen Flip-Flops 2 verbunden, dessen Ausgang Q mit dem einen Ausgang B der Lntstör-
Binäre Informationen enthaltende Signale sind sehr schaltung verbunden ist. Der Eingang A ist über
oft mit erheblichen Störsignalen behaftet. Maßnahmen einen Inverter 3 mit dem Eingang K des Flip-Flops 1
gegen die Entstehung solcher Signale, beispielsweise verbunden, dessen komplementäier Ausgang £? mit
durch Verdrillen zweiadriger Übertragungsleitungen, 45 dem Eingang K des Flip-Flops 2 verbunden ist. Der
sind nicht in allen Fällen möglich und schließen auch komplementäre Ausgang ~Q dieses zweiten Flip-Flops
bei Anwendung Störsignale nicht aus. Ein ungewolltes ist mit dem Ausgang Ή der Schaltung verbunden. Der
Ansprechen einer logischen Schaltung auf Störsignale Eingang A ist ferner mit dem einen Eingang eines
kann durch Erhöhung der Ansprechzeiten vermieden NAND-Tors 4 verbunden, dessen anderer Eingang
werden, wobei Ansprechverzögerungen in der Größen- 5° mit dem Ausgang Q des Flip-Flops 2 und dessen
Ordnung von mindestens 400· 10~9sec erforderlich Ausgang mit den beiden Stelleingängen PR (preset)
sind, was in manchen Fällen zu lang ist. beider Flip-Flops verbunden ist. Die Eingänge eines
Die USA.-Patentschrift 3 624 518 zeigt eine Schal- weiteren NAND-Tors S sind mit dem Eingang K des
tung zur Erzeugung eines rauschfreien Impulses in Flip-Flops 1 bzw. dem Ausgang ~Q des Flip-Flops 2
Abhängigkeit von einer binären, mit Rauschen be- 55 verbunden, während sein Ausgang mit den Rückstell-
hafteten Eingangsinformation. Die Länge des Aus- eingängen CL (clear) beider Flip-Flops verbunden
gangsimpulses wird aber durch die Periode eines ist. Die Takt- oder Durchschalteingänge CLK (clock)
CLK-Signals gegeben und entspricht nicht der Länge beider Flip-Flops sind mit einem nicht dargestellten
des Eingangsimpulses. Generator verbunden, der eine Rechteckspannung
In der USA.-Patentschrift 3 673 434 wird eine Ent- 60 hoher Frequenz mit einer Impulsbreite von beispiels-
störschaltung beschrieben, die viele diskrete Elemente, weise 20 ns erzeugt. Diese Spannung ist in F i g. 2 mit
wie Widerstände, Kondensatoren, Dioden, beinhaltet, CLK bezeichnet.
was bezüglich des Platzbedarfs unvorteilhaft ist: Die Arbeitsweise der beiden zweifachen J-K-
Außerdem müssen die Werte der einzelnen Elemente Master-Slave-Flip-Flops 1 und 2 ist an sich bekannt
berechnet werden; somit kann die Schaltung nur 65 und soll hier nicht im einzelnen erläutert werden.
Störimpulse eliminieren, dt.en Länge einen gewissen Sie ist z.B. der Veröffentlichung »Siemens«, Inte-
Wcrt unterschreitet, was ihre Anwendungsmöglich- grated Circuits 1969/70, S. 29, zu entnehmen. Wie
keiten vermindert. Fig. 2 zeigt, erscheint am Eingang A ein Signal, das
DE2165461A 1971-01-22 1971-12-29 Entstörschaltung für binäre Informationen und Verfahren zum Betriebe derselben Expired DE2165461C3 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CH97471A CH533926A (de) 1971-01-22 1971-01-22 Entstörschaltung für logische Signale und Verfahren zum Betriebe derselben

Publications (3)

Publication Number Publication Date
DE2165461A1 DE2165461A1 (de) 1972-08-17
DE2165461B2 DE2165461B2 (de) 1973-10-25
DE2165461C3 true DE2165461C3 (de) 1974-05-22

Family

ID=4199531

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2165461A Expired DE2165461C3 (de) 1971-01-22 1971-12-29 Entstörschaltung für binäre Informationen und Verfahren zum Betriebe derselben

Country Status (4)

Country Link
US (1) US3786276A (de)
CH (1) CH533926A (de)
DE (1) DE2165461C3 (de)
GB (1) GB1362210A (de)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3832883A (en) * 1972-11-09 1974-09-03 Itt Ball prover and components thereof
US3828258A (en) * 1973-03-23 1974-08-06 Rca Corp Signal duration sensing circuit
DE2401781C2 (de) * 1974-01-15 1981-11-19 Siemens AG, 1000 Berlin und 8000 München Anordnung zur Takterzeugung für ladungsgekoppelte Schaltungen
DE2501073A1 (de) * 1974-02-04 1975-08-14 Motorola Inc Schaltungsanordnung zum unterdruecken von schaltstossimpulsen
DE2415365C3 (de) * 1974-03-29 1983-12-08 Siemens AG, 1000 Berlin und 8000 München Schaltungsanordnung zum Ausblenden von Impulsen, deren Dauer kürzer ist als eine vorgegebene Prüfdauer tp aus einer eingangsseitig anliegenden Folge digitaler Impulse
FR2290796A1 (fr) * 1974-11-08 1976-06-04 Cit Alcatel Dispositif de filtrage pour signaux logiques
US3950705A (en) * 1974-12-23 1976-04-13 Tull Aviation Corporation Noise rejection method and apparatus for digital data systems
JPS5180755A (de) * 1975-01-10 1976-07-14 Kokusai Denshin Denwa Co Ltd
US4203039A (en) * 1978-08-17 1980-05-13 General Motors Corporation Vehicle sliding door power door lock mechanism actuating device control system
EP0053214B1 (de) * 1980-11-28 1987-08-26 International Business Machines Corporation Verteilungssystem für digitale Signale
DE3608440A1 (de) * 1986-03-13 1987-09-24 Mitec Moderne Ind Gmbh Impulslaengen-diskriminator
US5187385A (en) * 1986-08-29 1993-02-16 Kabushiki Kaisha Toshiba Latch circuit including filter for metastable prevention
IT1233424B (it) * 1987-12-14 1992-03-31 Sgs Microelettronica Spa Circuito antirimbalzo per circuiti digitali.
US4965800A (en) * 1988-10-11 1990-10-23 Farnbach William A Digital signal fault detector
JP2653177B2 (ja) * 1989-06-22 1997-09-10 日産自動車株式会社 雑音除去回路
FR2657737B1 (fr) * 1990-01-26 1995-08-25 Renault Dispositif logique de filtrage d'impulsions electriques.
WO2015039190A1 (en) * 2013-09-19 2015-03-26 Custom Investments Limited Improvements to electrical connectors and their manufacture
US10693444B1 (en) * 2018-11-30 2020-06-23 Texas Instruments Incorporated Mixed signal circuit spur cancellation

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR1545421A (de) * 1966-11-29
US3462613A (en) * 1966-12-19 1969-08-19 Bell Telephone Labor Inc Anticoincidence circuit
GB1184568A (en) * 1967-05-02 1970-03-18 Mullard Ltd Improvements in or relating to Bistable Circuits.
NL6805036A (de) * 1968-04-09 1969-10-13
GB1265498A (de) * 1969-04-26 1972-03-01
US3673434A (en) * 1969-11-26 1972-06-27 Landis Tool Co Noise immune flip-flop circuit arrangement
US3624518A (en) * 1970-03-24 1971-11-30 Us Navy Single pulse switch circuit
US3609569A (en) * 1970-07-09 1971-09-28 Solid State Scient Devices Cor Logic system

Also Published As

Publication number Publication date
DE2165461A1 (de) 1972-08-17
US3786276A (en) 1974-01-15
CH533926A (de) 1973-02-15
DE2165461B2 (de) 1973-10-25
GB1362210A (en) 1974-07-30

Similar Documents

Publication Publication Date Title
DE2165461C3 (de) Entstörschaltung für binäre Informationen und Verfahren zum Betriebe derselben
DE2731336C2 (de) Taktsystem
DE2410957C2 (de) Schaltungsanordnung für Datenübertragungsanlagen, zur Unterdrückung impulsförmiger Signale in einer Eingangssignalfolge
DE3544820C2 (de)
DE10141939B4 (de) Flip-Flop-Schaltung zur taktsignalabhängigen Datenpufferung und diese enthaltender Signalhöhenkomparator
DE19546805C2 (de) Impulsbreitenmodulationsschaltung
DE2414014A1 (de) Einrichtung zum fuehlen der dauer von signalen
DE2642977A1 (de) Fernwirksystem zum selektiven ansteuern von verbrauchern, insbesondere in einem kraftfahrzeug
DE2059797B1 (de) Taktversorgungsanlage
DE2525072A1 (de) Symmetrischer frequenzteiler zur teilung durch eine ungerade zahl
DE19960785A1 (de) Eingangsfilterstufe für einen Datenstrom und Verfahren zum Filtern eines Datenstroms
DE10000758C2 (de) Impulserzeuger
DE69511628T2 (de) Pulserzeugung
DE2114766C3 (de) Eingabevorrichtung, insbesondere für Elektronenrechner
DE2208054A1 (de) Verfahren und Schaltungsanordnung zur Entzerrung von Wahlimpulsen in Fern meldeanlagen
DE2427603A1 (de) Schaltungsanordnung zum nachbilden der wellenform von telegrafieschrittimpulsen mit digitalen mitteln
DE19742702B4 (de) Adressübergangs-Detektionsschaltung
DE4139340A1 (de) Schaltungsanordnung zum abtasten eines signals
DE3105905C2 (de) Schaltungsanordnung zum Umwandeln von Eingangsimpulsen in prellfreie und mit einem vorgegebenen Takt synchrone Ausgangsimpulse
DE1925917B2 (de) Binaere impulsfrequenz-multiplizierschaltung
DE3807760C1 (de)
DE2657169A1 (de) Anordnung zur unterdrueckung von positiven und negativen stoerimpulsen einer bestimmten breite
DE3127100C2 (de)
DE2935353C2 (de)
DE2406923B2 (de) Mit digitalen bauelementen aufgebautes monoflop

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
E77 Valid patent as to the heymanns-index 1977
8339 Ceased/non-payment of the annual fee