DE2414014A1

DE2414014A1 - Einrichtung zum fuehlen der dauer von signalen

Info

Publication number: DE2414014A1
Application number: DE2414014A
Authority: DE
Inventors: Vernon Elton Hills; Leesui Wu
Original assignee: RCA Corp
Current assignee: RCA Corp
Priority date: 1973-03-23
Filing date: 1974-03-22
Publication date: 1974-10-17
Also published as: BE812658A; ES424341A1; JPS49130159A; US3828258A; FR2222796B1; IT1003734B; GB1459672A; FR2222796A1; BR7402269D0

Description

7669-74- Ks/Sö .

EGA 65,521 24 1AO

U.S. ,-.erial Ko: 34-4,298

.Filed: ."iarch 23, 1973

RGA Corporation New York, N. Y., V. ot.v.A.

Einrichtung zum Fühlen der Dauer von Signalen

Die ipfindung betrifft eine digitale Einrichtung zum Fühlen, der Dauer von Eingangssignalen.

Es kommt häufig vor, daß Eingangssignale falsche, unerwünschte oder nutzlose Informationen enthalten, die unterdrückt werden ■üssen. So unterliegen beispielsweise Signale, die unmittelbar nach dem Schließen mechanischer Schalter oder in einer sehr rauschbehafteten elektrischen 'Umgebung entstehen, häufig schnellen und sprunghaften Änderungen, so daß der tatsächliche .,'ert oder Zustand der Signale unbestimmt ist. Jn den meisten fällen ist es wünschenswert und/oder notwendig, diese flüchtigen Signale zu unterdrücken, '-ils gibt noch andere Anwendungsfälle ind .mstände, unter denen falsche Signale erzeugt werden. Ein aktuelles Beispiel sind einrichtungen, mit deren Hilfe ermittelt werden soll, ob sich ein Insasse eines Automobils auf seinem Sitz befindet. Sine auf einem Autositz sitzende lerson wird beim aliren über eine unebeneStraße häufig vom Sitz hoch·?· hüpfen. I>ür die Dauer der Zeit, während welcher die Person nicht auf dem . itz ist, wird ein Signal erzeugt, welches anaeigt, daß der Sitz nicht besetzt ist. Dieses Eingangssignal ist falsch und jnuß unterdrückt werden, bevor es einen Alarm

- 2 409842/1008

oder irgendeinen anderen Steuermechanismus auslösen kann, 'is gibt natürlich noch weitere unzählige i<älle, bei welchen die Dauer eines ,eingangssignal irgend ein .gegebenes Minimum überschreiten muß, bevor es als gültiges Signal zu behandeln ist.

Bei erfindungsgemäß ausgebildeten Schaltungsanordnungen wird das eingangssignal mit Hilfe digitaler Methoden wiederkehrend abgefragt, um seine Dauer zu bestimmen. Wenn die oignaldauer kürzer ist als der Abstand T zwischen den Abfrageimpulsen, dann wird das Signal als Störung betrachtet und unterdrückt. Falls die Signaldauer T größer ist als der Impulsabstand T> dann wird das Signal von der Schaltung durchgelassen. Gemäß einem Merkmal der Erfindung wird der Wert des Eingangssignals während einer Abfragezeit effektiv mit dem Wert des Eingangssignals während einer folgenden Abfragezeit verglichen, um festzustellen, ob die Dauer des Eingangssignals kürzer oder länger als T ist.

Die erfindungsgemäß ausgebildeten S^haltungsanordnungen enthalten eine erste Stufe, wiche Eingangssignale empfängt und abhängig von einem Abfragesignal an ihrem Ausgang ein Signal erscheinen läßt und speichert, welches bezeichnend für den Wert des Eingangssignals ist. -it dem Ausgang dieser ersten utufe ist der Eingang einer zweiten otufe gekoppelt, die als Antwort auf einen Schiebeimpuls, der eine Zeit T nach dem Abfrageimpuls erscheint, an ihrem Ausgang ein Signal liefert und speichert, welches dem Signal am \usgang der ersten Jtufe entspricht. Der Ausgang der zweiten ; tufe ist mit der ersten 53tufe gekoppelt, um zu verhindern, daß ein eingangssignal, dessen Dauer kürzer als T ist, das am Ausgang der ersten Stufe gespeicherte Signal verändert.

Die Erfindung wird nachstehend im einzelnen anhand von Zeichnungen erläutert.

- 3 409842/1008

24140H

Figur 1 zeigt das Schalbild einer erfindungsgemäß ausgebildeten Schaltung;

Figur 2 zeigt in einer graphischen Darstellung die "Taktimpulse" sowie die Abfrage- und die Cchiebeimpulse, die in der Schaltung nach Figur 1 auftreten;

Figur 3" zeigt den Verlauf typischer Eingangssignale, die der Schaltung nach Figur 1 zugeführt werden können, sowie den entspreeilenden Verlauf von anderen Signalen in der Schaltung.

Die in der Figur 1 dargestellte Schaltung enthält verschiedene Kombinationen von NOR-Gliedern und NAND-Gliedern, mit deren Hilfe logische, und Speicher-Funktionen realisiert werden. Die Verwendung solcher Verknüpfnngsglieder ist lediglich als Beispiel anzusehen, d.h. an ihre Stelle können beliebige logische Glieder treten, welche die gleichen oder äquivalente logische Funktionen durchführen können.

Für die Erläuterung der Schaltung ist es zweckmässig, ihre Wirkungsweise mit Ausdrücken der Booleschen Algebra zu beschreiben. Es sei willkürlich angenommen, daß die am meisten positive Spannung, die in der Anordnung auftritt., den Binärwert 1 (oder "hoch") darstellt, während die am wenigsten positive Spannung den Binärwert 0 (oder "niedrig") darstellt. Statt der Feststellung, daß eine Schaltung eine den Binärwert oder den Binärwert 0 anzeigende Spannung empfängt oder liefert, wird im folgenden der gleiche Vorgang vereinfachend dadurch ausgedrückt, daß die Schaltung eine 1 bzw. eine 0 empfängt oder liefert.

Die in Figur 1 dargestellte Anordnung enthält eine erste Sufe (Stuf el) zur Abfrage und Speicherung von iCingangssignalen ($) und eine zweite Stufe (Stufe 2) zur Speicherung'des Aus-

4098A2/ 1008

gangssignals (X, X) der ersten Stufe, ede S-j-ufe enthält eine Steuereinrichtung, welche den Durchgang von Information und ihre Speicherung in einem Flipflop (FPI, FF2) steuert. Die Steuereinrichtung (Verknüpfungsglieder 25, 26,27, 28 und 29^N der ersten Stufe wird gesteuert durch eine Rückkopplung (Y & Y) vom Ausgang der zweiten Stufe, einen Abfrageimpuls Q und ein sogenanntes FiIterumgehungssignal S. Die Steuereinrichtung der zweiten Stufe (Verknüpfungsglieder 32, 33, 34- und 35) wird gesteuert durch einen Schiebeimpuls P und durch das erwähnte Signal S. Die Schaltungsanordnung enthält außerdem einen Taktgeber 19 und eine Schaltung zur Srzeugung des .'bfrageimpulses Q und des S^hiebeimpulses P. Als 'L^laktgeber19 kann irgendeine bekannte Einrichtung zur Erzeugung periodisch wiederkehrender Signale verwendet werden. Im vorliegenden Fall sei zur Veranschaulichung angenommen, daß am Ausgang des Taktgebers eine Wellenform erscheint, wie sie in Figur 2 oben ("Takt") dargestellt ist. Diese Ausgangssignale des Taktgebers werden dem einen Eingang eines Inverters 20 und dem einen Eingang eines mit zwei Eingängen versehenen NAND-Gliedes 21 zugeführt, :'er Ausgang des /nverters 2(D ist mit dem zweiten Eingang des NAND-Gliedes 21 verbunden.

Der Inverter 20 und das NAND-Glied 21 bilden gemeinsam einen Detektor zur Erfassung positiv gerichteter Impulsflanken. Wenn das Taktsignal positiv wird, dann sind die beiden "ingänge des NAND-Gliedes 21 für eine kurze Zeit gleichzeitig positiv. Das heißt, der direkt mit dem Taktgeber verbundene Eingang des NAND-Gliedes 21 wird (beim Positivwerden des Taktsignals) sofort positiv, während der andere Eingang des Gliedes 21 noch positiv bleibt, bis der Ausgang des Inverters 20 auf seinen niedrigen Spannungswert (Binärwert 0) fällt. 7-eide Eingänge des NAND-Gliedes 21 liegen also kurzzeitig auf 1, und während dieser Zeitspanne erscheint am Ausgang des NAND-Gliedes ein negativ gerichteter Impuls, der dann im -inverter umgekehrt wird, um den Schiebeimpuls P (vergl. Fig. 2) zu erzeugen.

409842/1008 " ⁵ "

24U0U

Impuls Jr' wird dann jeweils einem ".iingang zweier (jeweils mit zwei Eingängen versehener.) NOR-Glieder- 32 und 33, einem Inverter 23 und dem einen Eingang des (mit zwei Eingängen versehenen) i-:üR-Gliedes 24 zugeführt, oer Ausgang des inverters 23 ist mit dem anderen Eingang des NOR-Gliedes 24- verbunden.

Der .inverter 23 und das NOR-Glied 24 bilden gemeinsam einen Dgtektor zur Erfassung negativ gerichteter Impulsflanken. Wenn der Impuls P negativ wird, dann sind die beiden Eingänge des NOR-Gliedes 24 für kurze Zeit negativ, "er den Impuls P direkt empfangende Eingang des Ni) -Gliedes 24 wird (beim ?:egativwerden des Impulses P) sofort negativ, während der andere Eingang des Gliedes 24 solange nicht positiv wird, bis der Ausgang des Inverters 23 auf einen ausreichend hohen Wert gekommen ist. Somit wird nach jeder negativen Planke des Impulses P ein schmaler positiver Abfrageimpuls erzeugt, der in den Zeichnungen mit Q bezeichnet ist und in Pigur 2 dargestellt ist.

Der Abfrageimpuls Q wird jeweils einem Eingang der mit 3 eingängen versehenen NOR-Glieder 26 und 27 zugeführt. iCin anderer Eingang jedes dieser beiden NO.-;-Glieder 26 und 27 empfängt das Signal S, welches von einer Befehlsschaltung 17 kommt, die in ..'<igur 1 die Inschrift "direkter Durchgang" trägt. 0_or dritte Eingang des Gliedes 26 empfängt das Signal T vom Ausgang des Gliedes 37» und der dritte Eingang des Gliedes 27 empfängt den Ausgang T vom Glied 36. )_as Ausgangssignal des Gliedes 26 und das Eingangssignal 5 gelangen zu den beiden " Eingängen des NOR-Gliedes 28. Der Ausgang dieses Gliedes 28 ist mit dem (Rücksetz)-Eingang des mit zwei Eingängen versehenen NOR-Gliedes 30 verbunden, ,-'er Ausgang des Gliedes 27 und das Komplement des Eingangssignals (d.h. das-Signal E)

409842/100 8

24U0H

welches vom Ausgang des Inverters 25 erhalten wird, werden an die beiden Eingänge des NOR-Gliedes 29 gelegt. i>er Ausgang dieses Gliedes 29 ist mit einem Eingang (d.h. dem Setzeingang) des NOR-Gliedes 31 verbunden..

■ ie beiden EOR-Glieder 30 und 31 sind kreuzweise miteinander verbunden und bilden dadurch ein Flipflop(FFI) mitSetzeingang und Pöicksetzeingang. Im einzelnen ist der Ausgang X des Gliedes 30 auf den anderen Eingang des Gliedes 31 rückgekoppelt, und der Ausgang X des Gliedes 31 ist auf den anderen Eingang des Gliedes 3C rückgekoppelt.

Die beiden Eingangssignale für die N0R-Glieder32 und 33 sind die Signale P und. S. ie beiden Eingänge des NOR-Gliedes 34- empfangen das Aus gangs signal des Gliedes 32 und den Ausgang X vom Glied 30, während die beiden Eingänge des ΝΟΓί-Gliedes 35 d-er Ausgang des Gliedes 33 und der X-Ausgang des Gliedes 31 sind, 'er Ausgang des Gliedes 34·' ist mit einem ' Eingang (d.h. dem Rück setz-eingang) des NOR-Gliedes 36 verbunden, und der Ausgang des Gliedes 35 ist mit einem Eingang (d.h. dem Setzeingang) des NOR-Gliedes 37 verbunden. Die Glieder 36 und 37 sind kreuzweise miteinander verbunden und bilden somit ein Flipflop (FF2) mit einem Setzeingang und einem °ück setzeingang. Der Ausgang Y des Gliedes 36 ist auf den anderen Eingang des Gliedes 37 rückgekoppelt, und der Ausgang T des Gliedes 37 ist auf den anderen Eingang des Gliedes 36 rückgekoppelt.

In der Figur 1 sind ferner zwei Verknüpfungsglieder 4-1 und 4-2 gestrichelt dargestellt, womit angezeigt waxien soll, daß die Verwendung dieser Glieder der freien Wahl überlassen ist. 'as Glied 4-1 empfängt, sofern es vorhanden ist, an seinen beiden Eingängen das Eingangssignal und das Signal X und liefert sein Ausgangssignal an einen Eingang des ^OR-Gliedes 30. Das Glied 4-2 empfängt, sofern vorhanden, an seinen beiden Eingängen die

- 7-409842/1008

Signale E und X und liefert seinen Ausgang an einen Eingang des NOR-Gliedes 31· Falls das Eingangssignal E den Binärwert O hat und das Flipflop FF1 durch ein äußeres Störsignal so eingestellt wird, daß sein X-'usgang 1 und sein X*-Aus gang O ist, dann geht der Ausgang des Gliedes 41 auf 1, wodurch X zurück auf O geht. Hierdurch-wird jede Falschexnstellung vermieden. Die Filterwirkung der Anordnung bei starken Störoder' Rauscheinflüssen wird damit besser.

Falls das Eingangssignal E den Binärwert 1 hat und das Flipflop FF1 durch eine äußere Störung so eingestellt ist, daß X gleich O und X gleich 1 ist, dann geht der Ausgang des Gliedes 42 auf 1, wodurch X zurück auf 1 geht, nies führt wie oben dazu, daß jede Falschexnstellung vermieden wird. Me nachfolgende Beschreibung geht davon aus, daß die Glieder 41 und 42 in der Schaltung nicht vorhanden sind.

Die Schaltungsanordnung kann im Abfragebetrieb arbeiten ''wenn S niedrig oder O ist) , oder sie kann mit "direktem Durchgang" arbeiten (wenn'S hoch oder 1 ist). Die wichtigere Betriebsart ist der Abfragebetrieb, der im folgenden zunächst erläutert wird.

Abfragebetneb

Beim Abfragebetrieb wird der von der Schaltung 17 gelieferte Impuls S niedrig, d.h. auf O gehalten. Wenn der Impuls Q hoch wird (d.h. auf 1 geht), dann wird das Eingangssignal abgefragt, und eine den Wert des Eingangssignals (hoch oder niedrig) bezeichnende Information wird zum Flipflop FF1 übertragen, um dieses einzustellen. Wenn Q hoch ist, dann sind die Ausgänge der Glieder 26 und 27 niedrig. Während dieser Zeit haben die Signale Y und T keinerlei Einfluß auf die Steuerschaltung, und es ist gleichgültig, welches dieser beiden Signale hoch und welches niedrig ist.

409842/1008 "⁸ "

Es soll nun gezeigt werden, daß bei hohem Q ein hohes Eingangssignal E den Ausgang X hoch werden läßt (X wird niedrig) und ein niedriges Eingangssignal den Ausgang X niedrig werden läßt (X wird hoch).

Immer wenn Q hoch ist, sind die Ausgänge der Glieder 26 und

27 niedrig, so daß jeweils ein Eingang der Glieder 28 und 29 niedrig ist. Wenn das dem anderen Eingang des Gliedes 28 zugeführte Signal E hoch ist, dann wird der Ausgang des Gliedes

28 niedrig. Gleichzeitig wird das hohe Eingangssignal Ξ im Glied 25 invertiert und als niedriges Signal auf den anderen Eingang des NOR-Gliedes 29 gegeben. Das NOR-Glied 29, dessen beide Eingänge nun niedrig sind, liefert ein hohes Ausgangssignal., welches dem NOR-Glied 31zugeführt wird, so daß X" niedrig wird. l)a beide Eingänge des iiO^r:-Gliedes 30 niedrig sind, wird X hoch. Daher hat während eines Abfragexntervalls (wenn Q hoch ist) ein hohes Eingangssignal zur Folge, daß das Flipflop FF1 auf hohes X und niedriges X" eingestellt wird.

Wenn Q hoch und E niedrig ist, dann sind beide Eingänge des Gliedes 28 niedrig, so daß der Ausgang dieses Gliedes hoch ist. Gleichzeitig wird das niedrige Signal E durch den Inverter 25 in ein hohes Signal umgewandelt, welches zu einem der beiden Eingänge des Gliedes 29 gelangt. Der Ausgang des Gliedes 29 wird daher niedrig. Der hohe Ausgang des Gliedes 28, der dem Rücksetzeingang des Gliedes 3'-"■■ zugeführt wird, macht den Ausgang X niedrig. Die Folge ist, daß beide Eingänge des NOR-Gliedes 31 niedrig sind, wodurch X* hoch wird. Daher hat während des Abfrageintervalls (wenn Q hoch ist) ein niedriges Eingangssignal zur Folge, daß X niedrig und X" hoch wird.

Die Verwendung zweier Signalwege (ein eg mit den Gliedern 26 und 2& und der andere V/eg mit den Gliedern 27 und 29) zum setzen und rücksetzen des ilipflops FF1 und die Verwendung des Inverters 25 zur Erzeugung eines Signals E*führt zu einer

409842/1008

koordinierten Steuerung, so daß einer der beiden Eingänge des Flipflops immer wirksam beaufschlagt ist. Das heißt, um bei hohem Signal E den Ausgang X niedrig und den Ausgang ;i hoch werden zu lassen, wird dem Eingang des Gliedes 31 ein hohes Eingangssignal zugeführt, und um bei niedrigem Signal E den Ausgang X niedrig.und den Ausgang X hoch werden zu lassen, wird dem Eingang des Gliedes 30 ein hohes Eingangssignal zugeführt, iiit Hilfe des Inverters 25 wird also erreicht, daß das aus den NOR-Gliedern 30 und 31 bestehende Flipflop stets eindeutig eingestellt ist. Das Ansprechverhalten des Flipflops I¹I¹I auf das Eingangssignal E bei hohem Signal Q geht aus der an späterer Stelle eingefügten iabelle 1 hervor.

Die am Ausgang des Flipflops iF1 vorhandenen Signale X und X" werden durch Anlegen eines Schiebeimpulses P an die NOR-Glieder 32 und 33 in das Flipflop FF2 übertragen und dort gespeichert. Der Impuls P, dessen Form in Figur 2 zu erkennen ist joscheint angenähert eine Zeitspanne T nach dem Auftreten des Impulses Q, Der positive Impuls P wird jeweils einem der beiden Eingänge der NOR-Glieder 32 und 33 zugeführt. Wenn die Schaltung im Abfragebetrieb arbeitet und S=O ist, dann hat ein hoher Wert von P (d.h. P=1) zur Folge, daß die Ausgänge der NOR-Glieder 32 und 33 niedrig werden. Bei hohem" P ist daher einer der beiden Eingänge des NOR-Gliedes 34· riedrig, während der andere Eingang das Signal X ist. Gleichzeitig ist einer der beiden Eingänge des NOR-Gliedes 35 niedrig, während sein anderer Eingang das Signal X empfängt. v/_enn X niedrig ist, dann ist der Ausgang des NOR-Gliedes 3^- hoch und der Ausgang des NOR-Gliedes 35 niedrig. ' Dies macht den Ausgang X des Flipfips FF2 niedrig und den Ausgang 7-,hoch. Bei hohem X und niedrigem X '.. . ist der Ausgang des NOR-Gliedes 34- hoch und der Ausgang des NOR-Gliedes 35 niedrig, hierdurch wird der Ausgang T hoch

- 10 ' 409842/1008

2kHOU

und der Ausgang Y niedrig. Bei niedrigem X und hochem X wird Y niedrig und T hoch. Der Y-Ausgang ist auf' den Eingang 271 des Gliedes 72 zurückgekoppelt, und der Ausgang T ist auf den Eingang 261 des Gliedes 26 rückgekoppelt. Mit der Rückkopplung der Ausgänge Y und T wird verhindert, daß irgendein Eingangssignal, dessen Dauer kurzer als ¹I ist, permanent im Flipflop gespeichert wird und durch das Filter gelangt.

Vorstehend-wurde nachgewiesen, daß bei hohem Q ein Eingangssignal beliebigen V/erts das Flipflp FF1 auf einen entsprechenden Wert einstellt und daß bei hohem Signal P das Flipflop FF2 in anen dem Flipflop FF1 entsprechenden Zustand gebracht wird.

Um die Arbeitsweise der Schalung vollständig zu verstehen, muß man die Schaltung für die Bedingung untersuchen, daß Q niedrig und E entweder hoch oder niedrig ist, und für die Bedingung, daß E seinen Wert ändert, während Q niedrig ist« Wenn beim Abfragebetrieb Q niedrig (und S niedrig) ist, dann wird der Ausgang der ersten Stufe (X und X) durch"Änderungen im Eingangssignal nicht beeinflußt. ' "

Es sei angenommen, daß Q=S=T=niedrig und Y=hoch ist. Unter diesen Bedingungen hält oder macht ein hohes E das Signal X hoch und das Signal X niedrig, während ein niedriges E keine Wirkung auf den Zustand des "lipflops hat. Der Ausgang des Gliedes 27 ist dann niedrig, und der Ausgang des Gliedes 26 ist hoch, so daß der Ausgang des.Gliedes 28 niedrig ist. Wenn ' E hoch ist, dann sind die beiden Eingänge des NOP.-Gliedes 29 niedrig, so daß der Ausgang dieses Gliedes hoch wird. Infolge des hohen Ausgangs des Gliedes 29 wird X niedrig, und weil beide Eingänge des NOR-Gliedes 28 niedrig sind, wird X hoch. Es sei an dieser ,Stelle darauf hingewiesen, daß die Bedingung Y=hoch und T=niedrig besteht, weil X hoch und X niedrig war, als der vorhergehende Impuls P positiv wurde. X war also hoch und H war niedrig, weil das Eingangssignal vor dem vorangegangenen Impuls P langer als T hoch war. Daher wird, wenn Q=Y=niedrig

409842/1Q08 - 11 -

24H014

und Y=iioch, ein hohes Eingangssignal über die Steuerschaltung auf die erste Stufe gegeben, um das Flipflop FF1 entweder in seinem gerade vorhandenen Zustand zu halten oder das Flipflop FF1 auf X=hoch einzustellen, ao daß Y niedrig ist, falls E bei hohem-Q niedrig wurde und E während einer kürzeren Zeit als T niedrig war.

Bei Q=S=Y=niedrig und Y=hoch ändert sich der Ausgang der ersten Stufe nicht, wenn E niedrig wird. Es sei daran erinnert, daß bei hohem Y und niedrigem Y der Ausgang des Gliedes 26 hoch und der Ausgang des Gliedes 2J] niedrig ist. DqT Ausgang des Gliedes 28 ist daher niedrig. Wenn E niedrig ist, dann bleibt der Ausgang des NOR-Gliedes 28 niedrig und der Rücksetzeingang des Flipflops FP1 ist niedrig. Gleichzeitig wird dem NOR-Glied 29 ein hohes Έ zugeführt, so daß der Ausgang dieses Gliedes ebenfalls niedrig wird. Daher werden bei niedrigem E im Setzeingang und im Rücksetzeingang des Flipflops FFI zwei niedrige Signale zugeführt. Wenn sowohl der Setzeingang als auch der Rücksetzeingang des Flipflops ein niedriges Signal erhält, bleibt das Flipflop in seinem vorherigen Zustand, d.h. es ändert seinen Zustand nicht. Für die .Bedingung Q=S=Q und für hohes Y und niedriges Y bleibt also der Ausgang (X und X) der ersten Stufe in demjenigen Zustand, auf welchen er vorher, als Q hoch war, eingestellt wurde. Das vorstehend beschriebene Ansprechverhalten ist im Abschnitt 2 der Tabelle 1 zusammengefaßt.

Es kann gezeigt werden, daß für die Bedingung Q=S=O und für hohes Y und niedriges Y ein hohes E zur Folge hat,- daß sowohl der Setzeingang als auch der äücksetzeingang des Flipflops FF1 niedrig ist, so daß X und T in demjenigen Zustand bleiben, den sie vor dem Hochwerden von E hatten. Wenn andererseits E niedrig ist oder niedrig wird, dann wird X auf dem niedrigen Wert und X auf dem hohen V/ert gehalten oder auf diese Werte zu*- rückgesetet. Die Bedingung Y=niedrig (Y=hoch.; entstand dadurch,

- 12 409842/1008

24U0U

daß E für mindestens eine Zeitspanne T niedrig und X für dieselbe Zeitspanne T niedrig war, wobei T einen von einem Schiebeimpuls gefolgten Q-Impüs enthält. Daher hält im Falle von Q=Y=O und Y =1 ein hohes Signal E die Größe X in demjenigen Zustand, auf den sie gerade eingestellt ist. Wenn E hoch würde und Q hoch würde, dann würde It hoch und X niedrig werden, üiese Bedingung bleibt jedoch nur solange erhalten, wie E hoch bleibt, i'alls E niedrig wird, bevor der nächste Impuls P erscheint (d.h. wenn die oauer des positiven Impulses E kleiner als T ist)_; dann wird der Ausgang des Plipflops PF1 zurückgesetzt auf X=niedrig und X=hoch, und zwar infolge der Rückkopplung des niedrigen Y und des hohen Y. Die Rückkopplung der Signale Y und Y'vom Ausgang der Glieder 36 und 37 auf die Eingänge der Glieder 26 und 27 stellt daher sicher, daß bei niedrigem Q die in der Schaltung gespeicherte Information nicht geändert wird, vrenn impulse kürzerer Γ-auer als T auftreten. Das Ansprechverhalten der Schaltung für Q=Y=O und Y=1 ist im Abschnitt 3 der nachstehenden Tabelle 1 zusammengefaßt.

Tabelle (1 = hoch; 0 =

niedrig"¹

1.	Q=1 S=O	Υ=1 Y=O	1008	, Y=O oder	falls Impuls auf 1	1	1	0	0	1 -A3
2.	Q=O S=O	* Y=1		, Y=O		O	0	1	1
					1	1	O	unverändert, Zustand bleibt erhalten,wenn Q=1 war
				rails impuls 1 auf	0	unverändert, Zustand bleibt erhalten, wenn Q=1 war	0
3.	Q=O	Y=O		E vor den P von 0 geht	1
	409842/		0	0
			1
	λ vor den ^P von 0 geht

24U014

Die vorstehend "beschriebene Arbeitsweise der Schaltungsanordnung läßt sich ambesten verstehen, wenn am einige typische Wellenformen des Eingangssignals betrachtet,wie sie in Figur 3 dargestellt sind.

Als erstes sei ein eingangs signal E^, betrachtet, welches sum Zeitpunkt t^, hoch wird. Zum Zeitpunkt tp erscheint an Impuls P^, der jedoch auf die Ausgänge X bzw. Y keinerlei Einfluß hat. Zum Zeitpunkt t, wird Q^, hoch, und X wird nun, ungeachtet seines vorherigen Zustands,positiv. Zum Zeitpunkt t^. wird CL· niedrig. Solange jedoch E^ hoch bleibt, bleibt auch X hoch. Zum "Zeitpunkt t,- wird Po hoch, und der Ausgang des Flipflops FF1 wird zum Flipflop FF2 übertragen, und sowohl X als auch Y werden hoch. Zum Zeitpunkt tg wird Qo hoch, und da E immer noch hoch ist, bleibt X hoch.

Zum Zeitpunkt t„ wird E. niedrig. Zu diesem Zeitpunkt ist die Bedingung Q=S=T=O und Y=1. Wie oben erwähnt, bleiben unter dieser Bedingung die Größen X und X in demjenigen Zustand, in welchen sie versetzt worden waren, als der vorhergehende Impuls Qo hochwar. Somit bleibt X hoch und X niedrig. Zum Zeitpunkt tg wird P-, hoch, jedoch wird dadurch weder X noch Y geändert. Zum Zeitpunkt Tq wird jedoch Q^ hoch, so daß E^ abgefragt und sein vvert im Flipflop FF1 gespeichert wird. Zum Zeitpunkt t^Q wird Q^ wieder riedrig, und da E^ bis zum Zeitpunkt ty,y, niedrig bleibt, bleibt das am Ausgang des Flipflops FF1 gespeicherte Signal im Zustand X=niedrig und X=hoch.

Zum Zeitpunkt t.. wird das Eingangssignal E^ wieder hoch. Zu dieser Zeit gilt die Bedingung Q=Y=O und Y=1, so daß das Flipflop FF1 zurückgesetzt wird und X hoch und Ί. niedrig wird. Dies veranschaulicht, daß bei niedrigem Q der Ausgang (Y und Y) der zweiten Stufe den Durchgang des Eingangssignals durch die

- 14 ' 4098A2/1008

24H0U

Steuerschaltung der ersten Stufe steuert. Außerdem wird der Ausgang (Y, ΐ) mit dem Eingangssignal verglichen. Oer Ausgang entspricht demjenigen Wert, den das Eingangssignal einer Periode vorher hatte, und daraus läßt sich erkennen, daß das Eingangssignal jederzeit mit demjenigen Wert verglichen wird, den das Eingangssignal vor einer Periode T hatte. Wenn sich der 'vert des Eingangssignals vom Wert am Ausgang unterscheidet, dann muß das Eingangssignal seinen V/ert mindestens für die Dauer T beibehalten (wobei das Intervall T einen Abfrageimpuls Q und einen folgenden Schiebeimpuls P enthält), damit der Ausgang des rlipflops FF2 seinen Zustand ändert. Da zum Zeitpunkt ty,y, das Eingangssignal E^ nach seinem hohen Zustand für eine Zeitdauer niedrig war, die -kürzer als T ist, und da die Bedingung Y=1 und T=O erfüllt ist, wird das Flipflop I¹FI zurückgesetzt, so daß X hoch und X niedrig wird.

Zum Zeitpunkt t^ wird E^ wieder niedrig, und das Flipflop FF1 wird durch die Änderung des Eingangssignals Έ_Λ nicht beeinflußt. Infolge des hohen Y und des niedrigen T w±d diese Information unterdrückt, d.h. "ausgefiltert". Zum Zeitpunkt t^u wird Q^ hoch, und X wird niedrig und X hoch, während Y und T unverändert bleiben. E^ ist immer noch niedrig, wenn zum Zeitpunkt t^j- der Impuls P hoch wird. Oie im Flipflop FFI gespeicherte Information wird zum Flipflop FF2 übertragen und dort gespeichert, d.h. Y wird nun niedrig und T hoch. Wenn zum Zeitpunkt t^,/, wo Q hoch wird, das Eingangssignal E^ wieder hoch wird, dann wird X hoch und X" niedrig. Y bleibt jedoch niedrig und T bleibt hoch, und diese beide Größen behalten diesen Wert über eine Periode T. Es wurde somit gezeigt, daß bei hohem Wert des Ausgangs X der zweiten Stufe das Eingangssignal mindeäens für die Dauer T negativ sein muß (wobei T einen Abfrageimpuls und einen nachfolgenden Schiebeimpuls enthält), damit sich X von hoch auf niedrig ändert.

— 15 — 409842/1008

24Η0Ί4

In Figur 3 ist ferner ein zweites Eingangssignal Eg dargestellt, T/ßLehes bis zum Zeitpunkt tp, niedrig ist. Ein liochwerden des Signals Eg hat keinen Einfluß auf X o.der Y, die niedrig bleiben. Kur" zum Zeitpunkt tgg» wenn Q^ hoch wird, wird X hoch. Ϊ bleibt noch niedrig·. Zum Zeitpunkt tg^ kehrt Ep auf seinen niedrigen Wert zurück. In diesem Augenblick ist die Bedingnng Q=Y=Q und T=1 erfüllt, d.h. das Flipflop FF1 wird (wie oben erwähnt) in einen Sustand zurückgesetzt, wo X riedrig und X hoch ist. Zum Zeitpunkt t^^, wird ⁷Sp hoch, und wenn zum Zeitpunkt tpc Q^, hoch wird, dann stellt sich das Flipflop FP1 auf X=hoch und X=niedrig. Zum Zeitpunkt tgg wird P₁- hoch, und das hohe Signal am Ausgang X hat zur Folge, daß Y hoch und T niedrig wird. ¥_enn somit der Ausgang Yder zweiten Stufe niedrig ist, muß das Eingangssignal-für mindestens die Zeit T positiv sein (wobei T einen Abfrageimpuls und einen nachfolgenden S₁, hiebe impuls enthält), damit sich Y von niedrig auf hoch ändert.

Die erfindungsgemäße Schaltungsanordnung ist symmetrisch und hat eine digitale Hysterese, d.h. sie.neigt dazu, in demjenigen Zustand zu bleiben, in dem sie zuletzt überführt wurde.

Aus der vorstehenden Beschreibung ist erkennbar, daß Eingangssignale die folgenden Bedingungen erfüllen müssen, wenn sie durch das Filter gelangen sollen:

1. Das Eingangssignal muß dann vorhanden sein, wenn auch der Abfrageimpuls Q vorhanden ist, und

2. der Eingangsimpuls muß eine solche Impulsbreite haben, daß er von mindestens kurz vor der abfallenden Flanke des Impulses Q bis kurz nach der Anstiegsflanke des Impulses P reicht.

Die Impulse P und Q haben sehr geringe Breite, sie.werden so· schmal wie möglich gemacht. Die Mindestbreite richtet sich darnach, .inwieweit ihre Last noch wirksam angesteuert werden kann.

409842/1008 _Λ6

24U0U

Es ist offensichtlich, daß der Abstand der Impulse P und in weitem Bereich geändert v/erden kann. Das heißt,der Impuls P kann su irgendeiner Zeit nach dem Auftreten des Impulses Q erzeugt werden. ^:ie Periode der Taktfrequenz und die Abfrageperiode können je nach Anwendungsfall von Bruchteilen von Mikrosekunden bis zu Zeiten reichen, die in Sekunden oder STunden zu messen sind.

Betrieb mit direktem Durchgang

Zwischen der Ankunft des Eingangssignals und demjenigen Zeitpunkt, wo das Signal zur weiteren Verarbeitung den Ausgang (Y, T) des Filters erreicht, liegt eine Abfrageverzögerung. Diese von der Taktfrequenz abhängige Verzögerung kann vom Mikrοsekundenbereich bis in die Größenordnung von Sekunden reichen. Es gibt jedoch ^älle, in denen eine solche Verzögerung fortfallen sollte. Zu diesem Zweck ist die bereits erwähnte Befehlsschaltung 17 vorgesehen, die einen Impuls G liefert, der (wenn positiv) einen direkten Durchgang zwischen dem Eingang und dem Ausgang des Filters herstellt ,wie es nachstehend beschrieben wird.

Wenn S hoch wird, dann werden die Ausgänge der Glieder 26, 32 und 33 niedrig. Ein hoher Wert von S setzt also die '.virkung der Signale Q, P und Y und Y außer kraft. V/enn E hoch ist, dann ist der Ausgang des Gliedes 28 niedrig und der Ausgang des Gliedes 29 hoch. Dies hat zur Folge, daß der Setzeingang des Flipflops FF1 hoch und der Rücksetzeingang niedrig wird, so daß X hoch und X niedrig wird. Da die Ausgänge der Glieder 32 und 33 riedrig sind, hat das hohe X und das niedrige X zur Folge, daß der Ausgang des NOR-Gliedes ⁷A niedrig und der Ausgang des N'-R-Gliedes 35 hoch ist. Diese Signale führen dazu-

409842/1008 -L-

daß der T-Ausgang des Gliedes 37 niedrig wird und der Y-Ausgang des Gliedes 36 hoch wird. Somit wird im Falle eines hohen Signals S das hohe Eingangssignal direkt zum Ausgang des Filters durchgelassen. Die einzige Verzögerung ist die Laufzeit in den Verknüpfungsgliedern, die jedoch nur weiige Nanosekunden beträgt, Falls E niedrig ist, ist der Ausgang des Gliedes 28 hoch und der Ausgang des Gliedes 29 niedrig, so daß X niedrig und X hoch wird. Dies hat zur Folge, daß der Ausgang des Gliedes 34- hoch und der Ausgang des Gliedes 35 niedrig wird, wodurch das Flipflop FF2 so eingestellt wird, daß sein Ausgang Y niedrig und sein Ausgang T hoch ist. Das Eingangssignal wird äso mit einer sehr geringen Verzögerung zum Ausgang übertragen.

409842/1008

Claims

24H0H 13

Patentansprüche

Schaltungsanordnung mit einem Eingangsteil zum Empfang eines abzufragenden Eingangssignals und mit zwei Signalspeichern, gekennzeichnet durch eine erste mit dem Eingangsteil verbundene Steuereinrichtung. (25 bis 29), die das Eingangssignal (E) empfängt und den ersten Signalspeicher (I¹H) in einen Zustand bringt, der für den Wert des Eingangssignals während eines Abfrageintervalls charakteristisch ist; eine zweite, auf das im eräen Signalspeicher gespeicherte Signal (X, Ί.) ansprechende Steuereinrichtung (32 bis 35)» welche das im ersten Signalspeicher gespeicherte Signal in den zweiten Signa^speicher (PF2). während eines dem Abfrageintervall folgenden S_rhiebeintervalls überträgt und dort gespeichert hält;- und eine Einrichtung (Y-271, T-261) zur Kopplung des im zweiten Signalspeicher gespeicherten Signals auf die erase Steuereinrichtung, um zu verhindern, daß ein Eingangssignal, welches kurzerals die Zeit zwischen dem Abtast- und dem Schiebeintervall dauert, den Zustand, des eräben Signalspeiehers ändert.
2. Schaltungsanordnung nach Anspruch 1, gekennzeichnet durch eine Einrichtung (17)» welche die beiden Steuereinrichtungen gleichzeitig derart ansteuern kann (Signal S), daß sie das Eingangssignal (E) ohne Verzögerung durchlassen.
3· -■ chaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß die erste Steuereinrichtung während des Abfrageintervalls einen Abfrageimpuls (Q) empfängt und daß die zweite

- 2 409842/1008

24UQH

£ —

■ Steuereinrichtung während des S_nhiebeintervalls einen S_chiebeimpuls (P) empfängt.
4·. Schaltungsanordnung nach Anspruch 3, dadurch gekennzeichnet, daß die erste Steuereinrichtung (25 bis 29) bei Empfang eines Eingangssignals (E), welches denselben Binärwert wie das gerade am Ausgang des zweiten Signalspeichers (FF2) liegende Signal hat, an den Eingang des ersten Signalspeichers (FB¹I) ein Signal liefert, welches am Ausgang des ersten Signalspeichers denselben Binärwert wie am Ausgang des zweiten Signalspeicher aufrechterhält oder wieder herstellt; und daß die erste Steuereinrichtung bei Empfang eines Eingangssignals, welches einen anderen Binärwert als das gerade am Ausgang des zweiten Signalspeichers liegende Signal hat, .den Ausgang des ersten Signalspeichers in demjenigen Zustand hält, in den er während des Vorhandenseins des vorhergehenden Abfrageimpulses versetzt war bzw. wurde.
5. \'_chaltungsanordnung nach Anspruch 3» dadurch gekennzeichnet, daß die erste Steuereinrichtung einen Inverter (25) zur Umkehrung des Eingangssignals (E) enthält und einen ersten Signalweg (26, 28) aufweist, der zum Netzeingang des ersten Signalspeichers (F'F1) führt und vom Eingangssignal gesteuert 'wird sowie einen zweiten Signalweg (27, 29), der zum Rücksetzeingang des ersten Signalspeichers führt und vom ?Zomplement des Eingangssignals gesteuert wird.
6. .·. _chaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß die beiden Signalspeicher zwei bistabile Speicherelemente (FF1,~FF2) sind, deren jedes einen Setzeingang, einen Rücksetzeingang und zwei Ausgänge hat, wobei der eine Ausgang das Komplement des anderen liefert.

409842/10Q8