DE2155228A1 - Bipolare, kapazitive Speicherzelle - Google Patents

Bipolare, kapazitive Speicherzelle

Info

Publication number
DE2155228A1
DE2155228A1 DE19712155228 DE2155228A DE2155228A1 DE 2155228 A1 DE2155228 A1 DE 2155228A1 DE 19712155228 DE19712155228 DE 19712155228 DE 2155228 A DE2155228 A DE 2155228A DE 2155228 A1 DE2155228 A1 DE 2155228A1
Authority
DE
Germany
Prior art keywords
diffusion zone
base
control electrode
collector
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19712155228
Other languages
English (en)
Other versions
DE2155228B2 (de
DE2155228C3 (de
Inventor
Siegfried K Dipl Ing Dr 7000 Stuttgart P Wiedmann
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
IBM Deutschland GmbH
Original Assignee
IBM Deutschland GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by IBM Deutschland GmbH filed Critical IBM Deutschland GmbH
Publication of DE2155228A1 publication Critical patent/DE2155228A1/de
Publication of DE2155228B2 publication Critical patent/DE2155228B2/de
Application granted granted Critical
Publication of DE2155228C3 publication Critical patent/DE2155228C3/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/10—DRAM devices comprising bipolar components
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/403—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/4067—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the bipolar type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4094—Bit-line management or control circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/535—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including internal interconnections, e.g. cross-under constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0744—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common without components of the field effect type
    • H01L27/075—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. lateral bipolar transistor, and vertical bipolar transistor and resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Static Random-Access Memory (AREA)
  • Semiconductor Memories (AREA)
  • Dram (AREA)

Description

Aktenzeichen dar. Anmelderins Docket PO 970 026
Bipolare, kapazitive Speicherzelle
Die Erfindung betrifft eine bipolare, kapazitive. Speicherzelle bestehend aus zwei komplementären, nach Art einer Viersch:.cht~ 2eiXe jeweils zwischen Basis und Kollektor verbundenen Transistoren.
Bei monolithisch integrierten Speicheranordnimgen ist man bestrsbt/ die Anzahl der eine Speicherzelle bildenden Komponenten möglichst klein zu halten. Auf diese Weise kann die für die Herstellung der Speicherzellen erforderliche Anzahl von Verfahrensschritten ebenso wie die von den Speicherzellen auf dem Halbleiterchip eingenommene Fläche reduziert werden. Eine strukturmäSig sehr einfache Anordnung mit bistabilen Eigenschaften ist eine Schaltung mit swei komplementären Transistoren, deren Basen und Kollektoren wechselseitig verbunden sind. Eine derartige Anordnung wird gewöhnlich als Kippstufe verwendet und wird unter anderem als gesteuerter Gleichrichter bezeichnet» Eine derartige Kippstufe bietet sich zunächst in idealer Weise zur Verwendung als Speicherzelle an, da sie bistabil ist. Eine derartige Speicherzelle weist jedoch mehrere Nachteile auf. Einer dieser Nachteile besteht darin, daß das Schreiben und Lesen bei einer derartigen Speicherzelle außerordentlich schwierig ist, da die Ge-
209824/0925
fahr besteht, daß die in den nicht selektierten Speicherzellen gespeicherten Daten durch dia halben Selektionsimpulse oder dvrch die Lesesignale verändert werden. Ein weiterer wesentlicher Nachteil ist die geringe Arbeitsgeschwindigkeit insbesondere bei einer Schreiboperation,
Es ist die der Erfindung zugrundeliegende Aufgabe, eine platsunaufwendig integrierbare Speicherzelle nach Art siner Vierschicht-Zelle anzugeben, die die genannten Nachteile der Vierschicht-Zelle, insbesondere in bezug auf Zugriffszeit und Stabil.1-tat, nicht aufweist.
Gemäß der Erfindung wird diese Aufgabe dadurch gelöst, daß der eine geraeinsame Basis-Kollektoranschluß eine erste Änsteuerelektrode bildet, über die ein Kippvorgang unterdrückt wird, und daß die beiden Emitteranschlüsse sweite und dritte ?aisteuerelektroden bilden, über die der Speichervorgang als Auf- und Entladung der Basis-Kollektorkapazität der Transistoren erfolgt.
Dabei ist es von besonderem Vorteil, den Kippvorgang durch Anlagen eines festen Potentials an die erste Ansteuerelektrode zn vsrhindern.
Als vorteilhaft erweist es sich weiterhin, daß das Einschreiben über die zweite Ansteuerelektrode erfolgt, die an den Emitter des ersten Transistors geführt ist, an dessen Basis die erste Ansteuerelektrode liegt, und daß das Auslesen über die dritte Ansteuerelektrode erfolgt. Dabei erweist es sich als vorteilhaft: wenn das Auslesen über die dritte Ansteuerelektrode durch Anheben des Potentials an der ersten Ansteuerelektrode erfolgte wobei der erste Transistor in Abhängigkeit vom Ladezustand der Basis-Kollektorkapazität leitend oder gesperrt ist.
Die angestrebten Vorteile werden demnach mit einer Schaltung entsprechend einer Vierschicht-Zelle erreicht, bei der aber nicht deren bistabile Eigenschaften zur Speicherung herangezogen wer-
209324/0925
Docket PO 970 026
- 3 den, sondern der Ladezustand der Basis-Kollektorkapazität.
Hinsichtlich der Integrierbarkeit und der erreichbaren Packungsdichte ist es von besonderem Vorteil, daß Kollektor, Basis und Emitter des ersten Transistors entsprechend aus einer Epitaxieschicht, einer ersten Diffusionszone in dieser Epitaxieschicht und einer zweiten Diffusionsζone innerhalb der ersten Diffusionszone und daß Kollektor, Basis und Emitter des zweiten Transistors entsprechend aus der ersten Diffusionszone, der Epitaxieschicht und aus einer dritten Diffusionszone außerhalb der ersten Diffusionszone bestehen. Schließlich ist es in dieser Hinsicht vorteilhaft, daß die erste Ansteuerelektrode aus einer Subkollektorzone unterhalb der Epitaxieschicht, die zweite Ansteuerelektrode aus einer die dritte Diffusionszone kontaktierenden Leitung und die dritte Ansteuerelektrode aus einer die zweite Diffusionszone kontaktierenden Leitung besteht.
Weitere Einzelheiten und Vorteile der Erfindung ergeben sich aus der nachstehenden Beschreibung eines in der Zeichnung dargestellten Ausführungsbeispiels, Es zeigen:
Fig. 1 Schaltung und Aufbau einer erfindungsgemäßen
Speicheranordnung,
Fig. 2 eine Draufsicht der monolithischen Struktur
einer erfindungsgemäßen Speicherzelle und
Fig. 3 eine Schnittansicht entlang der Linien 3-3 in
Fig. 2.
In Fig. 1 ist eine erfindungsgemäße Speicheranordnung dargestellt, bei der der Zugriff zu den Speicherzellen 10 über Wortleitungen XO bis Xn und über Bitleitungen YO bis Yn erfolgt. Sämtliche Speicherzellen sind identisch aufgebaut und werden in gleicher ν vi.se adressiert. Wie für die Speicherzelle 10a dargestellt, wird jitj Speicherzelle über zwei Wortleitungen XO und Zl und ein-
209824/092 5
Docket PO 970 026
Bitleitung YO adressiert, Die Wortleitung XO ist mit dem Emitter eines PNP-Transistors T2 verbunden/ während die Wortleitung Xl an der Basis dieses PNP-Transistors T2 und am Kollektor eines NPN-Transistors Tl liegt. Die Bitleitung YO steht mit dem Emitter des NPN-Transistors Tl in Verbindung.
Die Basis jedes Transistors ist mit dem Kollektor des jeweils anderen Transistors verbunden. Eine derartige Verkopplung zweier Transistoren ergibt bei üblicher, bekannter Anwendung eine bistabile Vierschicht-Anordnung. Aus der folgenden Beschreibung der Wirkungsweise wird jedoch klar, daß bei der erfindungsgemäßen Verwendung dieser Schaltung ein Kippvorgang in einen der beiden stabilen Zustände unterdrückt wird. Als Speichermittel werden nicht die inhärenten bistabilen Zustände verwendet, sondern eine Ladungsspeicherung in der Basis-Kollektorkapazität Cj beider Transistoren. Eine entladene Basis-Kollektorkapazität Cj entspricht der Speicherung einer binären Null und eine geladene Kapazität Cj entspricht der Speicherung einer binären Eins in der Speicherzelle.
Bei einer Leseoperation wird das Potential an der Wortleitung Xl von etwa 0 V auf einen positiveren Wert angehoben. Das bedeutet, daß der Transistor Tl leitend wird, wenn die Kapazität Cj geladen ist und der Punkt A in bezug auf den Punkt B ein leicht positives oder etwa gleich großes Potential aufweist. Sobald der Transistor Tl leitet, wird die Ladung der Kapazität Cj über den Transistor Tl abgeleitet und erscheint als Impuls auf der Bitleitung YO. Die ursprünglich gespeicherte Information geht also während einer Leseoperation verloren. Ist die Kapazität Cj negativ geladen, so daß Punkt A negativer ist als Punkt B (etwa 2 bis 3 Volt), dann bleibt Transistor Tl gesperrt. Auf der Bitleitung YO wird demnach kein Signal erzeugt, wenn das Potential auf der Wortleitung Xl angehoben wird. Ein angeschlossener Leseverstärker deutet selbstverständlich das Auftreten eines Signals auf der Bitleitung YO als eine binäre Eins und das Fehlen eines entsprechenden Signals als eine binäre Null.
209824/092 5
Docket PO 970 026
Bei einer Schreiboperation wird das Potential auf der Wortleitung Xl von Null auf einen positiven Wert angehoben. Gleichzeitig wird die Wortleitung XO über eine Stromquelle mit Strom gespeist, so daß sämtlichen an dieser Wortleitung liegenden Speicherzellen über den Transitor T2 Strom zugeführt wird. Soll in eine dieser Speicherzellen eine binäre Null eingeschrieben werden, so bleibt deren Bitleitung YO auf Nullpotential. Der Transistor Tl leitet den von der Wortleitung X) kommenden Strom weiter zur Bitleitung YO, so daß der Punkt A in bezug auf den Punkt B ein negatives Potential erhält (etwa 2 bis 3 Volt). Soll in eine dieser Speicherzellen eine binäre Eins eingeschrieben werden, so wird das Potential an der Bitleitung YO von Null auf einen bestimmten positiven Wert angehoben. Der Transistor Tl wird dadurch gesperrt und das Potential an Punkt A wird positiver als das an Punkt B.
Wie bereits erwähnt, wird bei dieser Speicherzelle nicht das an sich vorhandene Kippverhalten zur Speicherung ausgenutzt, sondern die Ladungsspeicherung in der Basis-Kollektorkapazität Cj. Da die Ladung dieser Kapazität aufgrund von Leckströmen langsam abfließt, muß die Information periodisch rückgespeichert werden, um erhalten zu bleiben. Diese Rückspeicherung kann dadurch erreicht werden, daß die Information periodisch aus den Zellen ausgelesen und wieder eingeschrieben wird. Die Regenerierung des Speicherinhalts wird also mit Hilfe eines Lesezyklus mit nachfolgendem Schreibzyklus erreicht. Da diese Operationen hinreichend bekannt sind, werden sie hier nicht näher erläutert.
Im vorstehenden wurde eine Schreib/Lese- und Regeneriermethode beschrieben. Eine andere Art, Daten in die Zelle einzuschreiben, besteht darin, daß zunächst über die ausgewählte Wortleitung eine Leseoperation durchgeführt wird. Nach dieser Leseoperation enthalten sämtliche Zellen eine binäre Null. Dies entspricht wiederum der bereits beschriebenen Schreiboperation für eine binäre Null, so daß darauf nicht weiter eingegangen zu werden braucht. Eine binäre Eins wird nach der Durchführung dieser Schreiboperation für eine binäre Null durchgeführt. Dabei wird
209824/0925
Docket PO 970 026
an die Wortleitung Xl ein leicht negatives Potential angelegte Gleichzeitig wird den Emittern der Transistoren T2 sämtliche Speicherzellen, in denen eine binäre Eins gespeichert werden soll, von der Stromquelle Strom zugeführt.
Die Bittreiber, Worttreiber und Leseverstärker der erfindungsgemäßen Speicheranordnung sind als Blöcke 10 und 12 dargestellt. Es ist eine Vielzahl derartiger Einrichtungen bekannt, die in Verbindung mit der erfindungsgemäßen Speicheranordnung verwendbar sind, so daß sich eine nähere Beschreibung erübrigt.
Aus den Fign. 2 und 3 ergibt sich der strukturmäßige Aufbau der erfindungsgeraäßen Speicherzelle, deren Schaltung in Fig. 1 mit dem Bezugszeichen 10a versehen ist. Aus den Fign. 2 und 3 ergibt sich, daß auf einem P- Substrat 16 eine N Epitaxieschicht 14 aufgewachsen ist. Isolierende Sperrschicht-Diffusionen 18 unterteilen das Substrat in einzelne Kanäle. Entlang jedes Kanals verläuft unterhalb der Epitaxieschicht 14 eine durchgehende N+ Subkollektorzone 20. Diese Subkollektorzone bildet die Wortleitung Xl, über die die Speicherzelle adressiert wird. In die Kanäle sind für jede Speicherzelle der Wortleitung zwei P-Diffusionszonen 22 und 24 eingebracht. Die P-Diffusionszone 24 übernimmt dabei die Funktion für zwei benachbarte Speicherzellen. Die P-Diffusionszone 22 enthält eine N-Diffusionszone 26. Die N-Diffusionszone 26 bildet den Emitter des Transistors Tl. Die P-Diffusionszone 22 dient als Basis des Transistors Tl und als Kollektor des Transistors T2. Die Epitaxieschicht 14 selbst dient als Kollektor des Transistors Tl und als Basis des Transistors T2. Die verbleibende P-Diffusionszone 24 ist mit der Wortleitung XO verbunden und stellt den Emitter des Transistors T2 dar, Die beschriebene Struktur gilt für die beschriebene Lese/Schreiboperation erster Art. Für die zweite angegebene Methode ist keine spezielle Struktur dargestellt.
209824/0925
Docket PO 970 026

Claims (5)

  1. - 7 PATENTANSPRÜCHE
    Bipolare, kapazitive Speicherzelle bestehend aus zwei nach Art einer Vierschicht-Zelle jeweils zwischen Basis und Kollektor verbundenen Transistoren, dadurch gekennzeichnet, daß der eine gemeinsame Basis-Kollektoranschluß eine erste Ansteuerelektrode (Xl) bildet, über die ein Kippvorgang unterdrückt wird und daß die beiden Emitteranschlüsse zweite und dritte Ansteuerelektröden (XO, YO) bilden, über die der Speichervorgang als Auf- und Entladung der Basis-Kollektorkapazität (Cj) der Transistoren (Tl, T2) erfolgt.
  2. 2. Speicherzelle nach Anspruch 1, dadurch gekennzeichnet, daß der Kippvorgang durch Anlegen eines festen Potentials an die erste Ansteuerelektrode (Xl) verhindert wird.
  3. 3. Speicherzelle nach Anspruch 2, dadurch gekennzeichnet, daß das Einschreiben über die zweite Ansteuerelektrode (XO) erfolgt, die an den Emitter des ersten Transistors (T2) geführt ist, an dessen Basis die erste Ansteuerelektrode (Xl) liegt, und daß das Auslesen über die dritte Ansteuerelektrode (YO) erfolgt.
  4. 4. Speicherzelle nach Anspruch 3, dadurch gekennzeichnet, daß das Auslesen über die dritte Ansteuerelektrode (YO) durch Anheben des Potentials an der ersten Ansteuerelektro-1 de (XO) erfolgt, wobei der erste Transistor (T2) in Abhängigkeit vom Ladezustand der Basis-Kollektorkapazität (Cj) leitend oder gesperrt ist.
  5. 5. Speicherzelle nach den Ansprüchen 1 bis 4, dadurch gekennzeichnet, daß Kollektor, Basis und Emitter des zweiten Transistors (Tl) entsprechend aus einer Epitaxieschicht (14), einer ersten Diffusionszone (22) in dieser Epitaxieschicht (14) und einer zweiten Diffusionszone (26) innsr-
    209824/0925
    Docket PO 970 026
    halb der ersten Diffusionszone (22) und daß Kollektor, Basis und Emitter des ersten Transistors (T2) entsprechend aus der ersten Diffusionszone (22) , der Epitaxieschicht (14) und aus einer dritten Diffusionszone (24) außerhalb der ersten Diffusionszone (22) bestehen.
    Speicherzelle nach Anspruch 5, dadurch gekennzeichnet, daß die erste Ansteuerelektrode (Xl) aus einer Subkollektorzone (20) unterhalb der Epitaxieschicht (14) , die zweite Ansteuerelektrode (XO) aus einer die dritte Diffusionszone (24) kontaktierenden Leitung und die dritte Ansteuerelektrode (YO) aus einer die zweite Diffusionszone (26) kontaktierenden Leitung besteht.
    209824/0925
    Docket PO 970 026
DE19712155228 1970-11-27 1971-11-06 Bipolare Speicherzelle Expired DE2155228C3 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US9296070A 1970-11-27 1970-11-27
US9296170A 1970-11-27 1970-11-27
US9296070 1970-11-27

Publications (3)

Publication Number Publication Date
DE2155228A1 true DE2155228A1 (de) 1972-06-08
DE2155228B2 DE2155228B2 (de) 1976-10-14
DE2155228C3 DE2155228C3 (de) 1977-06-02

Family

ID=

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2156805A1 (de) * 1970-11-27 1972-06-22 Ibm Monolithischer Speicher mit bipolaren Transistoren

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2156805A1 (de) * 1970-11-27 1972-06-22 Ibm Monolithischer Speicher mit bipolaren Transistoren

Also Published As

Publication number Publication date
CA954220A (en) 1974-09-03
FR2115162B1 (de) 1974-05-31
AU3515271A (en) 1973-05-03
FR2115162A1 (de) 1972-07-07
NL179425C (nl) 1986-09-01
FR2115163B1 (de) 1974-05-31
US3697962A (en) 1972-10-10
AU451906B2 (en) 1974-08-22
DE2155228B2 (de) 1976-10-14
GB1336482A (en) 1973-11-07
US3729719A (en) 1973-04-24
DE2156805A1 (de) 1972-06-22
DE2156805C3 (de) 1985-02-07
FR2115163A1 (de) 1972-07-07
DE2156805B2 (de) 1976-10-21
NL179425B (nl) 1986-04-01
CA948328A (en) 1974-05-28
NL7116191A (de) 1972-05-30
CH531772A (de) 1972-12-15

Similar Documents

Publication Publication Date Title
DE2556831C2 (de) Matrixspeicher und Verfahren zu seinem Betrieb
DE2635028C2 (de) Auf einem Halbleiterplättchen integriertes Speichersystem
DE2156805A1 (de) Monolithischer Speicher mit bipolaren Transistoren
DE2610881C2 (de) Schneller Assoziativ-Speicher
DE1959870C3 (de) Kapazitive Speicherschaltung
DE2302137C3 (de) Leseschaltung zum zerstörungsfreien Auslesen dynamischer Ladungs-Speicherzellen
DE2129687A1 (de) Digitale Speicherschaltung
DE2033260C3 (de) Kapazitiver Speicher mit Feldeffekttransistoren
DE1524900A1 (de) Bistabile Schaltungsanordnung mit zwei Transistoren
DE2101180A1 (de) Datenspeicher mit Feldeffekttransisto ren '
DE1295656B (de) Assoziativer Speicher
EP0003030B1 (de) Dynamische bipolare Speicherzelle
DE1918667A1 (de) Datenspeicher mit Dioden
DE68914060T2 (de) Bipolares ram mit zustandsabhängigem schreibstrom.
DE2155228C3 (de) Bipolare Speicherzelle
DE3004565C2 (de) Integrierte digitale Halbleiterschaltung
DE1774948C3 (de) Wortorganisierter Speicher. Ausscheidung aus: 1499843
DE2454427C2 (de) Assoziativspeicher
DE2348065C3 (de) Bipolarer Transistorspeicher mit kapazitiver Speicherung
EP0045399A2 (de) Monolithisch integrierter Halbleiterspeicher
DE2125680C3 (de) Speicher mit Feldeffekttransistoren mit veränderlichem Leitfähigkeitsschwellwert
DE2654460A1 (de) Schaltung zur erhoehung der schreibgeschwindigkeit fuer speicherzellen
DE2209426C3 (de) Speichereinrichtung willkürlicher Zugriffsmöglichkeit
DE1499744C (de) Elektronisches Speicherelement mit zwei Transistoren
DE1499744B2 (de) Elektronisches speicherelement mit zwei transistoren

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
E77 Valid patent as to the heymanns-index 1977
8339 Ceased/non-payment of the annual fee