DE2155228B2 - Bipolare speicherzelle - Google Patents

Bipolare speicherzelle

Info

Publication number
DE2155228B2
DE2155228B2 DE19712155228 DE2155228A DE2155228B2 DE 2155228 B2 DE2155228 B2 DE 2155228B2 DE 19712155228 DE19712155228 DE 19712155228 DE 2155228 A DE2155228 A DE 2155228A DE 2155228 B2 DE2155228 B2 DE 2155228B2
Authority
DE
Germany
Prior art keywords
control line
base
transistor
memory cell
collector
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19712155228
Other languages
English (en)
Other versions
DE2155228A1 (de
DE2155228C3 (de
Inventor
Siegfried K. Dipl.-Ing. Dr. 7000 Stuttgart Wiedmann
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
IBM Deutschland GmbH
Original Assignee
IBM Deutschland GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by IBM Deutschland GmbH filed Critical IBM Deutschland GmbH
Publication of DE2155228A1 publication Critical patent/DE2155228A1/de
Publication of DE2155228B2 publication Critical patent/DE2155228B2/de
Application granted granted Critical
Publication of DE2155228C3 publication Critical patent/DE2155228C3/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/10—DRAM devices comprising bipolar components
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/403—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/4067—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the bipolar type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4094—Bit-line management or control circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/535—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including internal interconnections, e.g. cross-under constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0744—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common without components of the field effect type
    • H01L27/075—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. lateral bipolar transistor, and vertical bipolar transistor and resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Description

55
Di«.' Erfindung betnlfi cmc bipolare Speicher/eile, bestehend aus zwei komplementären, nach Art einer Vierschielii-Zelle jeweils /wischen Basis und Kollektor verbundenen 1 ra ns i stören.
Bei monolithisch integrierten Speicheranordniingen ist man bestrebt, die Anzahl der cmc Speicherzelle bildenden Komponenten möglichst klein zu halten. Auf diese Weise kann die für die Herstellung der Speicher/eilen erforderliche Anzahl von Verfahrensschrilien ebenso wie die von den Speicher/eilen auf dem Halbleiterschip eingenommene I"lache reduziert werden. Eine strukturmäßig sehr einfache Anordnung mit bistabilen Eigenschaften ist eine Schaltung mit zwei komplementären Transistoren, deren Basen und Kollektoren wechselseitig verbunden sind. Eine derartige Anordnung wird gewöhnlich als Kippstufe verwendet und wird unter anderem als gesteuerter Gleichrichter bezeichnet. Als Kippstufe bietet sie sich zunächst in idealer Weise zur Verwendung als Speicherzelle an, da sie bistabil ist. Eine derartige Speicherzelle weist jedoch mehrere Nachteile auf. Einer dieser Nachteile besteht darin, daß das Schreiben und Lesen außerordentlich schwierig ist, da die Gefahr besteht, daß die in den nicht selektierten Speicherzellen gespeicherten Daten durch die halben Selektionsimpulse oder durch die Lesesignale verändert werden. Dies ist auch eine der Ursachen dalür, daß diese Speicherzellen neben der Vierschichtanordnung zusätzlicher Schaltelemente bedürfen. Ein weilerer wesentlicher Nachteil ist die geringe Arbeitsgeschwindigkeit, insbesondere bei einer Schreiboperation. Dieser Nachteil ist auf die Ausnutzung des Kippmechanismus zurückzuführen.
Eine im Hinblick auf ihr·: Iniegrierbarkeii günstige Speicherzelle mit nur zwei aktiven Elementen ist aus der Ve'öffenilichung »International Solid-Slate Circuits Conference«. 1964, Seiten 72-73 bekannt. Die Bismbilität wird dabei durch Kopplung eines bipolaren Transistors und eines Eeldeffekt-Transisiors erreicht. Nachteilig bei dieser Speicherzelle ist. daß das Gate des Fe.deffekt-Transistors besonderer Verfahrcnssehriite be der Herstellung bedarf und daß die Schallgeschwindigkeit oft nicht den heute gestellten Anforderungen genügt.
Die prioritätsgleiche Anmeldung DT-OS 21 5b 803 befaßt sich mit einer Speicherzelle, die ;n einem ihrer Ausführungsbeispiele (E ig. 2 und 8b) hinsichtlich des Ersatzschaltbildes und der Betriebsweise im wesentlichen mit der erfindungsgemäßen Speicherzelle übereinstimmt. Hinsichtlich der monolithischen Struktur sind jedoch Unterschiede festzustellen.
Es ist die der Erfindung zugrunde liegende Aufgabe, eine platzunaufwendig integrierbare, nach Art einer Vicrschicht-Zellc aufgebaute Speicherzelle anzugeben, die aber eine wesentlich verkürzte Zugriffszeit und erhöhte Stabilität aufweist und neben den beiden Transistoren keiner zusätzlichen Schaltelemente bedarf.
Gemäß der Erfindung wird diese Aufgabe dadurch gelöst, daß der eine gemeinsame Basis- Kollektoranschluß an eine erste Ansteuerleitung angeschlossen ist, über die ein Kippvorgang unterdrückt wird, und daß die beiden Emitteranschlüsse mit zugeordneten Zweiten und dritten Anstcucrleitungen verbunden sind, über die der Spe chervorgang als Auf- und Entladung der Basis-Kollektorkapazität der Transistoren erfolgt.
Dabei ist es von besonderem Vorteil, den Kippvorgang durch Anlegen eines festen Potentials an die erste Ansteuerleitung zu verhindern.
Als vorteilhaft erweist es sich weiterhin, daß das Einschreiben über die /weite Ansteuerleitung erfolgt, die an den Emitter des ersten Transistors geführt ist, an dessen Basis die erste Ansteuerleitung lieg!, und daß das λιι*^εη über die dritte Ansteuerleitung erfolgt. Dabei erweist es sich als vorteilhaft, wenn das Auslesen über die dritte Ansteuerleitung durch Anheben des Potentials an der ersten Ansteuerleitung erfolgt, wobei der erste Transistor in Abhängigkeit vom Ladezustand der Basis-Kollektorkapazität leitend oder gesperrt ist.
Die angestrebten Vorteile werden demnach mit einer Schaltung entsprechend einer Vierschicht-Zclle er-
reicht, bei der aber nicht deren bistabile Eigenschaften zur Speicherung herangezogen werden, sondern der Ladezustand der Basis-Kollektorkapizität.
Hinsichtlich der Integrierbarkeit und der erreichbaren Packungsdichte ist es von besonderem Vorteil, daß Kollektor. Basis und Emitter des ersten Transistors entsprechend aus einer Epitaxieschicht, einer ersten Diffusionszone in dieser Epitaxieschicht und einer zweitem Diffusionszone innerhalb der-ersten Diffusionszone und daß Kollektor, Basis und Emitter des zweiten Transistors entsprechend aus der ersten Diffusionszone. der Epitaxieschicht und aus einer dritten Diffusionszonc außerhalb der ersten Diffusionszone bestehen. Schließlich ist es in dieser Hinsicht vorteilhaft, daß die erste Ansteucrleitung aus einer Subkollektorzone unterhalb der Epitaxieschicht, die zweite Ansteuerleitung aus einer die dritte Diffusionszone kontyktiercndcn Leitung und die dritte Ansteuerleitung aus einer die zweite Diffusions/one kontakiicrenden Leitung besteht.
Die Erfindung und ihre Vorteile werden in der nachstehenden Beschreibung eines in der Zeichnung dargestellten Ausführungsbeispiels naher erläutert. Hs jeigt
Fig. 1 Schaltung und Aufbau einer crfindungsgemä-(V1Ii Speicheranordnung, z,
Fig. 2 eine Draufsicht der monolithischen Struktur einer eriiiidungsgemäßen Speicherzelle und
FiL\ 3 eine Schnittansicht entlang der Linien 3-i in ΙΊ g. 2.
In Fig. 1 ist eine erfindungsgemäße Speicheranord innig dargestellt, bei der der Zugriff zu den Speicherzellen 10 über Wortleitungen XO bis Xn und über Bitleitungen VO bis Yn erfolgt. Sämtliche Speicherzellen sind identisch aufgebaut und werden in gleicher Weise adressiert. Wie für die Speicherzelle 10a dargestellt, wird jede Speicherzelle über zwei Wortleitungen ΛΌ und X 1 und eine Bitleitung VO adressiert. Die Worileitung XO ist mit dem Emitter eines I'NP-Transistors Tl verbunden, während die Wortleitung Vl an der Basis dieses PNP-Transisiors 7"2 und am Kollektor eines NPN-Transistors Π liegt. Die füllleitung VO steht mit dem Emitter des NPN-Transistors 7" I in Verbindung.
Die Basis jedes Transistors ist mit dem Kollektor des jeweils anderen Transistors verbunden. Eine derartige Verkopplung zweier Transistoren ergibt bei üblicher. bekannter Anwendung eine bistabile Vicrschicht-Anordnung. Aus der folgenden Beschreibung der Wirkungsweise wird jedoch klar, daß bei der erfindungsgcmäßcn Verwendung dieser Schaltung ein Kippvorgang in einen der beiden stabilen Zustände unterdrückt wird. Als Speichcrmittel werden nicht die inhärenten bistabilen Zustände verwendet, sondern eine Ladungsspeicherung in der Basis-Kollektorkapaziiät C/ beider Transistoren. Eine entladene Baiis-Kollektorkapazität C) entspricht der Speicherung einer binären Null und eine geladene Kapazität C\ entspricht der Speicherung einer binären Hins in der Speicherzelle.
Bei einer Leseoperation wird das Potential an der Wortleitung Λ' 1 von etwa 0 V auf einen positiven Weri angehoben. Das bedeutet, daß der Transistor TX leitend wird, wenn die Kapazität C\geladen ist und der Punkt A in bezug auf den Pur,kt B ein leicht positives oder etwa gleich großes Potential aufweist. Sobald der Transistor 7 1 leitet, wird die Ladung der Kapazität Cj über den Transistor Π abgeleitet und erscheint als Impuls auf der Bitleitung VO. Die ursprünglich gespeicherte Information geht also während einer Leseoperation verloren. Ist die Kapazität C/ negativ geladen, so daß Punkt A negativer ist als Punkt B (etwa 2 bis 3 Volt), dann bleibt Transistor Π gesperrt. Auf der Bitleitung VO wird demnach kein Signal erzeugt, wenn das Potential auf der Wortleitung X 1 angehoben wird. Ein angeschlossener Leseverstärker deutet selbstverständlich das Auftreten eines Signals cuf der Bitleitung VO als eine binäre Eins und das Fehlen eines entsprechenden Signals als eine binäre Null.
Bei einer Sehreiboperation wird das Potential auf der Worileilung X 1 von Null auf einen positiven Wen angehoben. Gleichzeitig wird die Wortleitung Λ0 über eine Stromquelle mit Strom gespeist, so daß sämtlichen an dieser Wortleitung liegenden Speicherzellen über den Transistor 72 Strom zugeführt wird. Soll in eine dieser Speicherzellen eine binäre Null eingeschrieben werden, so bleibt deren Bitleitung VO aiii Nullpotential. Der Transistor Π leitet den \on der Wortleitung Λ 0 kommenden Strom weiter . ir Biileiiung VO. so daß der Funkt A in bezug auf der, Punkt B ein negati\es Potential erhält (etwa 2 bis i VOIi). Soll in eine dieser Speicherzellen eine binäre Hins eingeschrieben werden. so wird das Potential an der Biilcitung VO \on Null aiii einen bestimmten positiven Wen angehoben. Der Transistor 7~1 wird dadurch gesperrt und das Potential an Punkt A wird positiver als das an Punkt Ii.
Wie bereits erwähnt, wird bei dieser Speicherzelle nicht das an sich \orhandene Kippverhalten zur Speicherung ausgenutzt, sondern die Ladungsspeicherung in der Basis-Kollektorkapazität C). Da die Ladung dieser Kapazität aufgrund von Leckströmen langsam abfließt, muß die Information periodisch rückgespeichert werden, um erhallen zu bleiben. Diese Rückspeicherung kann dadurch erreicht weiden, daß die Information periodisch aus den Zellen ausgelesen und wieder eingeschrieben wird. Die Regenerierung des Speicherinhalts wird also mit Hilfe eines l.ese/\klus mit nachfolgendem Schreibzyklus erreicht. Da diese Operationen hinreichend bekannt sind, w eitlen sie hier nicht näher erläutert.
Im vorstehenden wurde eine Schreib/Lese- und Regencricrmclhode beschrieben. Eine andere An. Daten in die Zelle einzuschreiben, besteht darm, daß zunächst über die ausgewählte Worileitung eine Leseoperation durchgeführt wird. Nach dieser Leseoperation enthalten sämtliche Zellen eine binäre Null. Dies entspricht wiederum der bereits beschriebenen Schreiboperation für eine binäre Null, so daß darauf nicht weiter eingegangen zu werden braucht. Eine binare Hins wird nach der Durchführung dieser .Schreiboperation für eine binäre Null durchgeführt. Dabei wird an die Wortleitung A' 1 ein leicht negatives Potential angelegt. Gleichzeitig wird den Emittern der Transistoren 72 sämtliche Speicherzellen, in denen eine binäre Hins gespeichert werden soll, von der Stromquelle Strom zugeführt.
Die Bittreiber. Worttreiber und Leseverstärker der erfindungsgenäßcn Speicheranordnung sind als Blöcke 10 und 12 dargestellt. Hs ist eine Vielzahl derartiger Einrichtungen bekannt, die in Verbindung mn der erfindungsgemäßen Speicheranordnung verwendbar sind, so daß sieh eine nähere Beschreibung erübrigt.
Aus den Ei g. 2 und 3 ergibt sich der strukturmaliige Aufbau der erfindungsgemäßen Speicherzelle, deren Schaltung in Ki g. 1 mit dem Bezugs/eichen ΙΟ;/ versehen ist. Aus den F i g. 2 und J ergibt sieh, daß auf einem P-Substrat 16 eine N Epitaxieschicht 14 aufgewachsen ist. Isolierende Sperrschicht-Diffusionen
18 unterteilen das Substrat in einzelne Kanäle. Entlang jedes Kanals verlauft unterhalb der Epitaxieschicht 14 eine durchgehende N+ Subkollektorzonc 20. Diese Subkollektorzone bildet die Wortleitung XX, über die die Speicherzelle adressiert wird. In die Kanäle sind für jede Speicherzelle der Wortlcilung zwei P-Diffusionszonen 22 und 24 eingebracht. Die P-Diffusionszone 24 übernimmt dabei die Funktion für zwei benachbarte Speicherzellen. Die P-Diffusionszone 22 enthält eine N-Diffusionszone 26. Die N-Diffusionszone 26 bildet den Emitter des Transistors TI. Die P-Diffusionszom 22 dient als Basis des Transistors 7"1 und als Kollekto des Transistors 72. Die Epitaxieschicht 14 selbst dien als Kollektor des Transistors TX und als Basis de:
Transistors 7"2. Die verbleibende P-Diffusionszone 2-ist mit der Wortleitung Λ0 verbunden und stellt dei limitier des Transistors Γ2 dar. Die beschricbcni Struktur gilt für die beschriebene Lcse/.Schreibopera tion erster Art. Für die zweite angegebene Methode isi keine spezielle Struktur dargestellt.
Hierzu 1 Blatt Zeichnungen

Claims (6)

Palentansprüche:
1. Bipolare Speicherzelle, bestehend aus zwei komplementären, nach Art einer Vierschicht-Zelte jeweils zwischen Basis und Kollektor verbundenen Transistoren, dadurch gekennzeichnet, daß der eine gemeinsame Basis-Koilektoranschluß an eine erste Ansteuerleitung (X 1} angeschlossen ist, über die ein Kippvorgang unterdrückt wird, und '.o daß die beiden Emitteranschlüsse mit zugeordneten zweiten und dritten Ansteuerleitungen (XO. VO) verbunden sind, über die der Speichervorgang als Auf- und Entladung der Basis-Kollektorkapazität (Ci)der Transistoren (T 1. T2) erfolgt.
2. Speicherzelle nach Anspruch 1, dadurch gekennzeichnet, daß der Kippvorgang durch Anlegen eines festen Potentials an die erste Ansteuerleitung (X 1) verhindert wird.
3. Speicherzelle nach Anspruch 2. dadurch gekennzeichnet, daß das Einschreiben über die zweite Ansteuerleitung (XO) erfolgt, die an den Emitter des ersten Transistors (T 2) geführt ist. an dessen Basis die erste Ansteuerleitung (X 1) liegt, und daß das Auslesen über die dritte Ansteuerleitung (VO) erfolgt.
4. Speicherzelle nach Anspruch J. dadurch gekennzeichnet, daß das Auslesen über die dritte Ansieuerleiuing O'O) durch Anheben des Poientials an der ersten Ansteuerleitung (XO) erfolgt, wobei der erste Transistor (T2) in Abhängigkeit vom Ladezustand der Basis-Kollcktorkapazität (C)) leitend oder gesperrt ist.
5. .Speicherzelle nach den Ansprüchen I bis 4. dadurch gekennzeichnet. d;iß Kollektor. Basis und Emitter des zweiten Transistors (Ti) entsprechend aus einer Epitaxieschicht (14), einer ersten Diffusions/one (22) in dieser Epitaxieschicht (14) und einer /weiten Diffusions/one (26) innerhalb der eisten Diffusions/one (22) und daß Kollektor. Basis und Emitter des ersten Transistors (T2) entsprechend aus der ersten Diffusionszone (22). der Epitaxieschicht (14) und aus einer dritten Diffusionszone (24) außerhalb der ersten Diffusions/one (22) bestehen.
6. Speicherzelle nach Anspruch 5. dadurch gekennzeichnet, daß die erste Ansteuerelektrode (Λ 1) aus einer Subkollcktorzonc (20) unterhalb der Epitaxieschicht (14). die zweite Ansteuerleitung (AO) aus einer die dritte Diffusionszone (24) kontaktierenden Leitung und die dritte Ansteuerleitung (YO) aus einer die /weite Diffusions/one (26) kontaktierenden Leitung besteht.
DE19712155228 1970-11-27 1971-11-06 Bipolare Speicherzelle Expired DE2155228C3 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US9296170A 1970-11-27 1970-11-27
US9296070A 1970-11-27 1970-11-27
US9296070 1970-11-27

Publications (3)

Publication Number Publication Date
DE2155228A1 DE2155228A1 (de) 1972-06-08
DE2155228B2 true DE2155228B2 (de) 1976-10-14
DE2155228C3 DE2155228C3 (de) 1977-06-02

Family

ID=

Also Published As

Publication number Publication date
DE2156805A1 (de) 1972-06-22
FR2115162A1 (de) 1972-07-07
NL179425C (nl) 1986-09-01
US3697962A (en) 1972-10-10
AU3515271A (en) 1973-05-03
FR2115163B1 (de) 1974-05-31
FR2115162B1 (de) 1974-05-31
AU451906B2 (en) 1974-08-22
GB1336482A (en) 1973-11-07
CA948328A (en) 1974-05-28
DE2156805C3 (de) 1985-02-07
DE2155228A1 (de) 1972-06-08
NL179425B (nl) 1986-04-01
FR2115163A1 (de) 1972-07-07
US3729719A (en) 1973-04-24
DE2156805B2 (de) 1976-10-21
CA954220A (en) 1974-09-03
CH531772A (de) 1972-12-15
NL7116191A (de) 1972-05-30

Similar Documents

Publication Publication Date Title
DE2635028C2 (de) Auf einem Halbleiterplättchen integriertes Speichersystem
DE2156805C3 (de) Monolithischer Halbleiterspeicher
DE2712735C2 (de)
DE2261786C3 (de)
DE2129687A1 (de) Digitale Speicherschaltung
EP0100772B1 (de) Elektrisch programmierbare Speichermatrix
DE2513165C2 (de) Transistorspeicherelement mit einer bistabilen digitalen Kippschaltung
DE1959870B2 (de) Kapazitive speicherschaltung
DE2033260C3 (de) Kapazitiver Speicher mit Feldeffekttransistoren
DE2431079C3 (de) Dynamischer Halbleiterspeicher mit Zwei-Transistor-Speicherelementen
DE3104880A1 (de) "speicher fuer wahlfreien zugriff"
DE2612666C2 (de) Integrierte, invertierende logische Schaltung
DE1959374B2 (de) Einspeicherungs- und Ausspeicherungsschaltungsanordnung für eine binäre Halbleiter-Speicherzelle
DE2702830C2 (de)
DE2748571B2 (de)
DE2259432A1 (de) Npn-pnp-transistor-halbleitergedaechtnis mit zwei anschluessen
DE2155228C3 (de) Bipolare Speicherzelle
DE2739086C2 (de) Verfahren zum Betrieb eines dynamischen Halbleiter-Speicherelementes und Schaltungsanordnung zur Durchführung des Verfahrens
DE2034169A1 (de) Speicherzelle fur Speicher mit wahl freiem Zugriff
DE2209426C3 (de) Speichereinrichtung willkürlicher Zugriffsmöglichkeit
DE2633558B1 (de) Speicherbaustein
DE2418750C3 (de) MI112 S-Speichertransistor
EP0034712A2 (de) Integrierte digitale Halbleiterschaltung
DE1499744A1 (de) Elektronisches Speicherelement
DE2736715C2 (de) Speichervorrichtung mit wahlfreiem Zugriff

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
E77 Valid patent as to the heymanns-index 1977
8339 Ceased/non-payment of the annual fee