DE2149154A1 - Integrierte Schaltung und Verfahren zu ihrer Herstellung - Google Patents

Integrierte Schaltung und Verfahren zu ihrer Herstellung

Info

Publication number
DE2149154A1
DE2149154A1 DE19712149154 DE2149154A DE2149154A1 DE 2149154 A1 DE2149154 A1 DE 2149154A1 DE 19712149154 DE19712149154 DE 19712149154 DE 2149154 A DE2149154 A DE 2149154A DE 2149154 A1 DE2149154 A1 DE 2149154A1
Authority
DE
Germany
Prior art keywords
substrate
zones
integrated circuit
carried out
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE19712149154
Other languages
English (en)
Inventor
Albert Bobenrieth
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Thales SA
Original Assignee
Thomson CSF SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Thomson CSF SA filed Critical Thomson CSF SA
Publication of DE2149154A1 publication Critical patent/DE2149154A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0727—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

Paris 16eme /Prankreich
Unser Zeichen;Ό-092
Integrierte Schaltung und Verfahren zu ihrer Herstellung
Die Erfindung betrifft monolithische integrierte Schaltungen, d.h. Schaltungen mit einem aus einem einzigen Halbleiterblock bestehenden Substrat. Die Erfindung bezweckt eine einfachere Struktur mit begrenzten Zonen oder Bereichen mit einer Genauigkeit in der Größenordnung eines Mikron, die sich zur Herstellung hochleistungsfähiger Schaltungen für Frequenzen in der Größenordnung von GHz eignen.
Bei den bekannten monolithischen integrierten Schaltungen geht man von einem Substrat, z.B. Silicium mit p-Dotierung mit einem mittleren spezifischen Widerstand von in der Regel etwa 10 Ghm-cm aus, auf welchem eine n-leitende epitaktische Schicht mit einem geringeren spezifischen Widerstand abgeschieden ist, nämlich einem Y/id erstand von 0,5-1 0''UB-CIfI. Die Wahl der Größenordnung des
209816/1653
Dr.Ha/Kü
2H9154
Widerstands des Substrats erfolgt im Hinblick auf die für die Herstellung elektronischer Schaltungen innerhalb der integrierten Schaltung üblichen Haßnahmen.
Zu diesen Maßnahmen gehört z.B. die Oxydation der Oberfläche des Siliciums und die Eindiffusion von Zonen mit anderer Dotierung als das Substrat. Die diese Μαβί nahmen begleitenden oder auf sie folgenden Wärmebehandlungen werden bei Temperaturen von 1000 bis 1200° C durchgeführt. Daraus folgt, daß die Dotierung und der spezifische Widerstand des Substrats im allgemeinen stark variieren, was einer guten Wirkung dieser elektronischen Schaltungen abträglich ist, es sei denn, man wählt für das Substrat eine mittlere Dotierung, die einem spezifischen Widerstand der vorstehend angegebenen Größenordnung, d.h. von 10 Ohm-cm, entspricht.
Die in der epitaktischen Schicht gebildeten verschiedenen Schaltungselemente sind voneinander durch eindiffundierte "Isolierv/ände" isoliert.
Das Herstellungsverfahren eines eine große Vielzahl integrierter Schaltungen aufweisenden Plättchens umfaßt die folgenden grundsätzlichen Verfahrensschritte:
Oxydation der Oberfläche des Plättchens zur Erzielung einer Oxidschicht mit einer Dicke in der Größenordnung von Mikron
handlung).
von Mikron ( bei etwa 1100 C durchgeführte Wärmebe
Öffnen von Fenstern durch Photogravure in der Oxidschicht für die Herstellung der Isolierwände.
2 0 9 8 15/1553
Vorläufige Abscheidung und Eindiffusion der Isolierwände ( bei etwa 1100° 0 durchgeführte Wärmebehandlung),
öffnen von Penstern durch Photogravure in der Oxidschicht zur Herstellung von Basiszonen und Widerständen.
Eindiffusion der Basiszonen und der Widerstände bei 1100° C.
Öffnen von Penstern durch Photogravure in der Oxidschicht zur Herstellung der Emitterzonen und der KoHektorkontakte-
Eindiffusion bei 1100° G der Emitterzonen und der Kollektorkontakte.
Öffnen von Löchern durch Photogravure für die Anbringung von Kontakten.
Vakuumabscheidung von Aluminium.
Optochemische Festlegung der Anschlüssse ( Herstellung von Verbindungsleitern durch optische und chemische Methoden).
Dieses Verfahren umfasst somit mindestens fünf ziemlich lange Wärmebehandlungen ( eine halbe bis zu mehreren Stunden) bei Temperaturen von 1000° C oder darüber. Aus diesem Grund wurde der spezifische Widerstand des Substrats zu etwa 10 Ohm-cm gewählt, um eine Änderung dieses Widerstands oder eine etwaige Umkehr des Dotierungstyps während dieser längeren Wärmebehandlungen zu vermeiden.
209815/1563
Die Hauptnachteile dieses Verfahrens sind:
Die erforderliche Durchführung epitaktischer Methoden und die Herstellung von Isolierwänden (gegebenenfalls nach vorhergehender Abscheidung "unterirdischer" Schichten), wobei diese .Isolierwände für jedes integrierte Schaltungselement ein "Kästchen" begrenzen.
Die hohen Störkapazitäten zwischen Kästchen und Substrat (Boden und Wänden), was die Leistung der integrierten Schaltungselemente gegenüber den gleichen, jedoch einzeln hergestellten Elementen verringert ( diskrete Elemente).
Der hohe Wert der Streukapazitäten der eindiffundierten Widerstände, was noch die Wirkungsgeschwindigkeit der derzeitigen integrierten Schaltungen herabsetzt.
Eine mangelnde Präzision der seitlichen und Querabmessungen der integrierten Schaltungselemente für die Herstellung von Feldeffekttransistoren oder lateralen Transistoren mit guten Eigenschaften,
Die erfindungsgemäßen neuen integrierten Schaltungen beseitigen diese Nachteile.
Die integrierte Schaltung gemäß der Erfindung besitzt Zonen oder Bereiche mit verschiedene Leitfähigkeiten ergebenden Dotierungen, wobei diese Zonen in einem Substrat gebildet sind und die Bauteile elektronischer Elemente bilden.
209815/1553
2H915A
Die Erfindung kennzeichnet sich dadurch, daß das schwach dotierte Substrat halbisolierend ist, die Zonen sich in geringe: Tiefe in das Substrat erstrecken und die
Elemente . voneinander durch dieses Substrat isoliert sind.
Die Erfindung wird besser verständlich und bestimmte Ver- ' fahrensmerkmale werden aus der folgenden Beschreibung in Verbindung mit der Zeichnung erläutert.
In der Zeichnung zeigen:
Pig. 1 einen Querschnitt durch eine beispielsweise Ausführungsform einer elementaren integrierten Schaltung ,
Pig. 2 eine Draufsicht auf die integrierte Schaltung von Pig. 1, worin AB den Verlauf der Schnittebene, senkrecht zu Fig. 2 , der Pig. 1 anzeigt,
Pig. 3 eine schematische Darstellung der elektronischen Schaltung entsprechend Pig. I und
Man kann von einem p~ oder n~ Substrat ausgehen.
Das p"~ Substrat besitzt den Vorteil, einen η-Kanal (gute Beweglichkeit) für den Feldeffekttransistor zu ergeben, bildet jedoch an der Zwischenfläche Substrat-Oxid eine störende Inversionsaschicht (N), was beispieleweise
erfordert, die η-Zonen mit einem p+ Rahmen zu umgeben, um diese Inversionsschicht abzuschneiden. Ein n~ Substrat vermeidet diese Inversionsschicht, führt jedoch zu einem p-Kanal (geringere Beweglichkeit) für den Transistor.
209815/1583
2U9154
Beispielsweise wird nachstehendes Verfahren für ein n~ Substrat beschrieben.
Auf einem Substrat 1 (Fig. 1), beispielsweise aus Silicium mit einer eine n~ Leitung ergebenden Dotierung, mit einem spezifischen Widerstand von etwa 1000 Ohm - cm wird eine Siliciumdioxidschicht 2 (SiO0) mit einer Dicke von etwa 0,8 Mikron abgeschieden. Fig. 1 zeigt nur einen Teil eines etwa 200 Mikron dicken, das Substrat 1 bildenden Siliciumplättchens. Die in Fig. 2 dargestellte Oberfläche ist etwa quadratisch mit Seitenabmessungen von 50 bis 100 Mikron.
Geht man von rechts nach links (Fig. 1 und 2), so findet man nacheinander die Hauptelemente eines Feldeffekttransistors mit einer Quelle 3» einer Tor- oder Steuerelektrode 9, einer Senke 4, einein Lastwiderstand Rc und einem Polärisationswiderstand Rp, wobei letztere nur in Fig. 2 sichtbar sind. Im einzelnen findet man:
Einen Metallkontakt 32 und eine ρ dotierte Zone 3 des Substrats, welche die Quelle bildet;
eine p-dotierte Zone 7 des Substrats, welche den Kanal bildet;
einen Metallkontakt 92 und eine n+ dotierte Zone 9 des Substrats 1, welche die Steuerelektrode bildet, wobei der Kontakt 92 in einen Kontakt 10 ausläuft, der breiter ist als die Steuerelektrode 9, und auf einer Zone 101 abgeschieden ist, wo dao Substrat freiliegt; der Kontakt 10 greift auf das Oxid über und stellt eine Eingangsklemme der Schaltung dar;
209815/1553
2H915A
einen Metallkontakt 42 und eine p+dotierte Zone 4 des Substrats 1, welche die Senke bildet, wobei der Kontakt 42 mittels des Kontakts 43 auf das Oxid übergreift;
den aus einer p-dotierten Zone 81 des Substrats 1 gebildeten Lastwiderstand Rc;
einen Metallkontakt 52 und eine p+ dotierte Zone 5 des Substrats 1, die eine Zuführungsklemme bestehend aus einer Gleichspannungsquelle bildet, deren 6 Volt-Klemme an den Kontakt 52 und deren Masseklemme (+) an den Kontakt 32 der Quelle 3 angeschlossen ist;
einen auf einer Zone 111 abgeschiedenen Metallkontakt 11, der auf das Oxid übergreift (Fig. 2) und an die Polarisationsquelle (+ 2 Volt) angeschlossen ist. Der zwischen den, Zonen 101 und 111 befindliche Teil des Substrats stellt den Polarisationswiderstand Rp dar.
In Fig. 3 ist die so erhaltene Elementarschaltung schematisch dargestellt, wobei der Feldeffekttransistor 21 das Hauptschaltungselement darstellt. Im einzelnen zeigt Fig. 3:
Den Steuerelektrodenzugang über die Klemme 10; den Senkenausgang über die Klemme 43; den Quellenanschluß an die Masse 32}
die Polarisation, ?von + 2 YoIt an der Klemme 11 des Polarisationswiderstands Rp, gebildet durch das
Substrat zwischen den Klemmen 101 und 111 j 209815/1553
_ 3 —
die negative Gleichetromspannung an der Klemme 52 und die positive an der Masse 32.
Ein mögliches Verfahren zur Herstellung der erfindungsgemäßen integrierten Schaltung umfasst die folgenden Verfahrensschritte:
1. Abscheidung einer Siliciumdioxidschicht durch Kathodenzerstäubung, welche die 0,8 Mikron dicke Schicht 2 bildet. Es sei bemerkt, daß diese Schicht auch durch geregelte Oxydation in Wasserdampf bei einer Temperatur von 1000° C gebildet werden kann und daß diese Ausführungsform dieser Verfahrensstufe sich mit dem spezifischen Widerstand des Substrats 1 verträgt oder nur eine zu vernachlässigende Änderung desselben bewirkt. "
2. Äußerst genaue elektronische Maskierung und Eingravierung von Zonen 3,4 und 5, um das Substrat 1 in diesen Zonen freizulegen. Die äußerst genaue elektronische Maskierung, wird, wie derzeit bekannt, mittels eines Elektronenmikroskops mit Bildabtastung erzielt, wobei das Objekt durch die zu gravierende Probe ersetzt wird, die mit einem Harz bedeckt ist, welches durch die Elektronen des Ka/thodenstrahlbündels polymerisiert oder depolymerisiert wird. Die Intensität des Kathodenstrahls wird binär in Abhängigkeit von seiner Stellung durch eine analoge oder digitale Information moduliert, welche die Form oder den Umriß der zu reproduzierenden Maskierung ausdrückt.
2098 15/1553
3. Implantation von p-Leitung ergebenden Störstoffen, z.B.
Bor-Ionen, durch Ionenbombardement mit einer Dichte
16 - 2
in der Größenordnung von IO Ionen/cm mit einer Energie in einer Größenordnung von 150 000 Elektronen-Volt. Die Tiefe des implantierten Bereichs liegt in der Größenordnung von Mikron und seine mittlere Konzentration an Bor-Ionen beträgt etwa 10 Atome/cm ( ρ Dotierung). Man erhält so die Zonen 3,4 und 5 in Fig.
4. Äußerst genaue elektronische Maskierung und Eingravierung eines die Zone 7» die spätere Zone 9 und die Zone von R0 festlegenden Fensters (R0 ersichtlich aus Fig. 2).
5. Gleiche Implantation wie in der vorstehenden Stufe durch Ionenbombardement gleicher Energie, jedoch mit einer Dichte der Bor-Ionen in der Größenordnung von
12 2
10 Bor-Ionen/cm zur Erzielung der p-dotierten Zonen
16 -2 7 und 8 von Fig. 1 (Konzentration 10 Ionen/cnr).
6. Etwa einstündiges Sintern bei 800° C zur Erleichterung der internen Wiederherstellung des Kristallgitters von Silicium.
7. Abscheidung durch Kathodenzerstäubung einer Siliciumdioxidochicht zur Wiederherstellung der Schicht 2 mit einer Mindestdickc von 0,5 Mikron in den Zonen
3,4,5,7 und^2<
χ) &Λ
8. Genaueste elektronische Maskierung und Eingravierung von die Zonen 9,101 und 111 (Fig. 2) begrenzenden Feinstern.
χ) geändert gemäß Eingab JdLMJ
2 0 9 8 1 5 / 1 5 B 3 """T""1 - J
2U915A
- ίο
9. Implantation von Phosphor-Ionen mit einer Energie von etwa 100 000 Elektronen-Volt mit einer Dichte von
Iß ? +
10 Ionen/cm zur Erzielung der η dotierten, etwa 0,5 Mikron dicken Zone 9 mit einer Ionenkonzentration von 2 · 10 /cm und zur Erzielung der ohm'sehen Kontakte mit dem Susbstrat zur Begrenzung von Rp (Zonen 101 und 111); die Zone 9 dient als Steuerelektrode.
10. Etwa 1-stündiges Sintern hei 800° C.
11. Sehr genaue elektronische Maskierung und Eingravierung von die Zonen 3,4 und 5 unter Preilegung des Substrats in diesen Zonen begrenzenden Penstern.
12. Abscheidung einer Metallschicht, beispielsweise aus Aluminium, durch Vakuumaufdampfung.
13. Elektronische Maskierung unter Bewahrung der Zonen 3, 32, 4, 5, 9,52, 101, 111 und Gravierung des die ganzen integrierten Schaltungen tragenden Plattchens zur Abgrenzung der Anschlüsse und der Kontakte.
Außer der Vermeidung der den bekannten Strukturen anhaftenden, vorstehend angegebenen Nachteile bietet die Erfindung die folgenden Vorteile:
a) Man kann leicht hohe Widerstandswerte erhalten, wie sie zur Herstellung von Schaltungen nit sehr geringem Verbrauch geeignet sind. So ergibt sich für die Schaltung von Pig. 3 für einen Widerstand Rc von 5·10 0hm und einen Widerstand Rp von 1 MOhm ein Verbrauch von etwa V 2 Milliwatt. Man könnte diesen Stromver-
20981 B/ 1 553
- li -
brauch noch verringern, indem man einen Widerstand Rc von wesentlich höherem Wert herstellt und zwar indem man zu diesem Zweck das gleiche Verfahren wie für Rp anwendet, d.h., Rc wird durch einen Teil des Substrats gebildet. Man muß dann eine Topologie vorsehen, welche die galvanische Wirkung zwischen Rc und Rp begrenzt. Umgekehrtkann man Rp durch Maskierung und Ionen-Implantation gleichzeitig mit R0 herstellen.
b) Man kann eine Abschnürspannung und somit eine Blockierung des Feldeffekttransistors in der Größenordnung von etwa 1 YoIt erhalten. Tatsächlich ergibt die Berechnung für eine Kanaldichte (Kanal 7) von 0,4 Mikron und eine Konzentration in der Größenordnung von 10 Bor-Ionen/cm eine Abschnürspannung von 1 Volt der gleichen Größenordnung wie die " Knick "-Spannung eines Flächentransistors.
c) Man kann mit annehmbaren Leistungen bei Frequenzen in der Größenordnung von 1 GHs einen Feldeffekttransistor gemäß der Erfindung arbeiten lassen. Tatsächlich ergibt für eine Länge der Steuerelektrode von 2 Mikron und einen Kanal von 0,4 Mikron die Berechnung des theorethischen Produkts Verstärkung-Band ein Ergebnis in der Größenordnung von 2 GHz, womit ein Betrieb bei 1 GHk praktisch gewährleistet ist.
d) Man kann logische Schaltungen mit sehr geringem Verbrauch herstellen, da der Sättigungdstrom in dem Kanal sehr gering ist. So gibt für eine Kanalbreite von etwa 30 Mikron und einem Sättigungsstrom pro Einheit Kanalbreite von 0,05 A/cm bei einer Spannung
209815/1553
2H915A
an der Steuerelektrode 0 die Berechnung einen Stromrerbrauch von etwa 100 Mikroampere.
e) Man verringert die Störkapazitäten durch Verwendung eines Substrats mit einem 100 "bis 1000 mal höheren spezifischen Widerstand wie bei einer "bekannten integrierten Schaltung. Infolgedessen werden die Störkapazitäten vernachlässigbar und die Charakteristiken der Elemente der integrierten Schaltung werden etwa gleich wie bei einzelnen Elementen.
i)ie erf indungegemäße integrierte Schaltung und die vorstehend beschriebenen Verfahrensstufen dienen lediglich der Erläuterung, ohne daß die Erfindung darauf beschränkt ist.
Insbesondere kann man Schottky-Steuerelektroden (Metall-Halbleiterübergang ) anstelle der implantierten Elektroden verwenden. Im Fall eines η-Kanals (p~ Substrat) können diese Steuerelektroden gleichzeitig mit den Anschlüssen aus Aluminium hergestellt v/erden. Außerdem kann das Fehlen oder das Unterbrechen der Inversionsschicht N an der Zwischenfläche Silicium-p~Substrat nach anderen Verfahr
werden.
Verfahren wie das eingangs für p+ beschriebene erzielt
Schliesslich ist die Erfindung auch auf integrierte Schaltungen mit einem anderen Halbleiter als Silicium anwendbar.
20981 5/1553

Claims (4)

  1. - 13 Patentansprüche
    Integrierte Schaltung mit in einem Substrat gebildeten dotierten Zonen von verschiedenen leitungstypen, welche Elemente elektronischer Schaltungen bilden, dadurch gekennzeichnet, daß das leicht dotierte Substrat halbisolierend ist, die Zonen sich nur bis zu einer geringen Tiefe in das Substrat erstrecken und die Schaltungselemente voneinander durch das Substrat isoliert sind.
  2. 2. Verfahren zur Herstellung integrierter Schaltungen nach Anspruch 1 auf einem halbisolierenden Substrat, gekennzeichnet durch die folgenden Verfahrensstufen:
    Abscheidung einer Isolierschicht auf einer Oberfläche des Substra-Temperatur;
    des Substrats bei einer 1000° C nicht übersteigenden
    Öffnen von Penstern in der Isolierschicht nach einem Gravierungsverfahren unter Freilegung des Substrats in den Fenstern;
    Implantation von Störstoffen in das Substrat durch Ionen-Bombardement rechtwinklig zu diesen Fenstern.
  3. 3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß das Gravierungsverfahren eine elektronische Maskierung mit hoher AufIosung umfasst.
  4. 4. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß die Isolierschicht in einer ersten Verfahrenö3tufe durch
    209815/1553
    2U915A
    Kathodenzerstäubung abgeschieden wird, dass nach der
    Störstoffimplantation ein oder mehrere spätere Isolierßchichtabscheidungen durch Kathodenzerstäubung durchgeführt werden, um die Fenster wieder zu verschließen
    und daß das Gravierungsverfahren an anderen Oberflächenbereichen des Substrats wieder durchgeführt wird.
    209815/1553
    AT
    Leerseite
DE19712149154 1970-10-02 1971-10-01 Integrierte Schaltung und Verfahren zu ihrer Herstellung Ceased DE2149154A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR7035702A FR2108770B1 (de) 1970-10-02 1970-10-02

Publications (1)

Publication Number Publication Date
DE2149154A1 true DE2149154A1 (de) 1972-04-06

Family

ID=9062203

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19712149154 Ceased DE2149154A1 (de) 1970-10-02 1971-10-01 Integrierte Schaltung und Verfahren zu ihrer Herstellung

Country Status (6)

Country Link
JP (1) JPS56110668U (de)
CA (1) CA955690A (de)
DE (1) DE2149154A1 (de)
FR (1) FR2108770B1 (de)
GB (1) GB1336780A (de)
NL (1) NL159816B (de)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4622043A (en) * 1978-06-19 1986-11-11 Rca Corporation Textile dyeing process: multicolor pattern dyeing of tufted nylon carpet

Also Published As

Publication number Publication date
FR2108770B1 (de) 1973-11-23
FR2108770A1 (de) 1972-05-26
NL7113236A (de) 1972-04-05
CA955690A (en) 1974-10-01
JPS56110668U (de) 1981-08-27
NL159816B (nl) 1979-03-15
GB1336780A (en) 1973-11-07

Similar Documents

Publication Publication Date Title
DE3853778T2 (de) Verfahren zur Herstellung eines Halbleiterbauelements.
DE19610907B4 (de) Ferroelektrisches Halbleiterspeicherbauelement und Verfahren zu seiner Herstellung
DE69030415T2 (de) Verfahren zur Herstellung eines DMOS Transistors
DE3785521T2 (de) Senkrechter mis-anreicherungs-feldeffekt-transistor aus verbindungen der gruppe 111-v.
DE3816667A1 (de) Monolithisch integriertes halbleiterelement mit leitfaehigkeit in sperrichtung und verfahren zu seiner herstellung
DE3043913A1 (de) Halbleiteranordnung und verfahren zu ihrer herstellung
DE4112072A1 (de) Mis-transistor mit hoher stehspannung
DE1464390B2 (de) Feldeffekttransistor
EP0025854A1 (de) Verfahren zum Herstellen von bipolaren Transistoren
EP0033003A2 (de) Zweifach diffundierter Metalloxidsilicium-Feldeffekttransistor und Verfahren zu seiner Herstellung
DE2262943A1 (de) Verfahren zur verhinderung einer unerwuenschten inversion
CH655202A5 (de) Verfahren zur herstellung einer halbleiteranordnung.
DE2419019A1 (de) Verfahren zum herstellen eines sperrschichtfeldeffekttransistors
DE2655917A1 (de) Integrierte schaltung
DE2160462A1 (de) Halbleiteranordnung und verfahren zur herstellung dieser halbleiteranordnung.
DE3850219T2 (de) Herstellungsverfahren eines integrierten Infrarot-Photodetektors.
DE2754412A1 (de) Leistungstransistor und verfahren zu dessen herstellung
DE102008039881A1 (de) Graben-Transistor und Verfahren zur Herstellung desselben
DE1564524B2 (de)
DE1564151C3 (de) Verfahren zum Herstellen einer Vielzahl von Feldeffekt-Transistoren
DE2155816A1 (de) Verfahren zur Herstellung einer Halbleiteranordnung mit mindestens einem Feldeffekttransistor mit isolierter Torelektrode, und durch dieses Verfahren hergestellte Halbleiteranordnung
DE2904480B2 (de) Integrierte Halbleiterschaltung und Verfahren zu ihrem Herstellen
DE2950413C2 (de)
DE1802849A1 (de) Verfahren zur Herstellung von monolithischen Schaltungen
DE2546673A1 (de) Verfahren zur herstellung einer halbleiterstruktur

Legal Events

Date Code Title Description
8131 Rejection