DE2148956A1

DE2148956A1 - Datenuebertragungssystem

Info

Publication number: DE2148956A1
Application number: DE19712148956
Authority: DE
Inventors: Kennedy James A
Original assignee: Honeywell Information Systems Italia SpA
Current assignee: Bull HN Information Systems Italia SpA
Priority date: 1970-09-30
Filing date: 1971-09-30
Publication date: 1972-04-06
Also published as: CA955336A; JPS5512778B1; FR2108113B3; US3723973A; FR2108113A3; DE2148956C3; DE2148956B2; GB1359662A

Description

Anmelder: Honeywell Information Systems, Inc. 200 Smith Street
Waltham/Mass., V. St. A.

Dat enübertragungssystem

Die Erfindung bezieht sich auf Datenübertragungssysteme und insbesondere auf eine Datenübertragungssteuereinrichtung, die zur Abtastung sämtlicher vorhandener Unterkanäle herangezogen werden kann, welche mit dieser Steuereinrichtung verbunden sind, wenn ein Prioritäts-Schalter geöffnet ist. Wenn der Prioritäts-Schalter geschlossen ist, kann ein Wahlschalter in der Übertragungssteuereinrichtung dazu herangezogen werden, eine von mehreren Kombinationen von Unterkanälen auszuwählen, denen gegenüber anderen abgetasteten Unterkanälen eine Priorität zugeordnet ist.

Die elektronische Datenverarbeitung ist schnell zu einem notwendigen Hilfsmittel für die heutige Geschäftswelt geworden; sie stellt nicht nur Einrichtungen zur Berechnung, Zählung

20981B/1S47

~au_NSPECTED

und allgemeinen Datenverarbeitung dar, sondern bildet ferner eine Informationsquelle für das Greachäftsmanagement. Um ein Datenverarbeitungssystem iri ein Unternehmen einzubeziehen, ist häufig eine Datenübertragung zur Dateneingabe «in das System über lange Strecken hinweg erforderlich. Endgeräte setzen in normal lesbarer Form vorliegende Daten in binäre Form um und übertragen diese Daten über Leitungen oder Mikrowellen-Relaissysteme von dem jeweiligen Endgerät zu der Datenverarbeitungseinrichtung hin. Die Datenverarbeitungseinrichtung arbeitet auf die empfangenen Daten hin und sendet eine Rückkehrnach-™ rieht an das Endgerät. Die Datenverarbeitungseinrichtung arbeitet mit einer Geschwindigkeit, die ein Vielfaches der Arbeitsgeschwindigkeit der Endgeräte ist. Um eine wirksame Ausnutzung der Datenübertragungseinrichtung zu erzielen, ist ein Steuermodul, wie eine Übertragungssteuereinrichtung, zwischen den Endgeräten und der Datenverarbeitungseinrichtung vorgesehen. Diese Endgeräte geben Nachrichten mit einer Vielzahl von Oodesätzen, Zeichenlängen und Bitraten ab. Die Daten werden von den Endgeräten zu den Unterkanälen bitweise übertragen. Die Unterkanäle speichern die Daten kurzzeitig ab und senden dann die betreffenden Daten an die Verarbeitungseinrichtung. Die Übertragungsgeschwindigkeit der Daten von dem jeweiligen Endgerät ist dabei wesentlich geringer als die Arbeitsgeschwindigkeit der Datenverarbeitungaeinrichtung, so dass eine beträchtliche Zeitspanne zwischen dem Empfang des ersten Datenbits von dem Endgerät Nr. 1 und dem Empfang eines zweiten Datenbits von demselben Endgerät liegt. Dies bedeutet, dass die Übertragungssteuereinrichtung ein erstes Datenbit von dem Endgerät Nr. 1 empfangen kann, dann ein Datenbit von dem Endgerät Nr. 2, etc., bis schliesslich wieder von dem Endgerät Nr. 1 das zweite Datenbit aufgenommen wird. Die Übertragungssteuereinrichtung ist dabei so ausgelegt, dass sie fortlaufend sämtliche Unterkanäle abtastet, die mit der Übertragungawteuereinrichtung verbunden sind, und jeweils

20981B/16A7

ein Bit von diesen Unterkanälen her empfängt. Wenn jedoch einige Endgeräte Datenbits mit einer höheren Geschwindigkeit abgeben-, kann es vorteilhaft sein, mehr als ein Datenbit von dem mit der hohen Geschwindigkeit arbeitenden Bndgerät aufzunehmen, bevor'eines der mit niedriger Geschwindigkeit arbeitenden Endgeräte bedient wird. Demgemäss besteht der Wunsch, ein Prioritäts-System in der Weise zu verwenden, dass die mit höherer Geschwindigkeit arbeitenden Einrichtungen eine höhere Priorität erhalten und mehrere Male abgetastet werden, wäirend die mit niedriger Geschwindigkeit arbeitenden Einrichtungen nur ein einziges Mal abgetastet bzw. mit der Steuereinrichtung verbunden werden. Es ist somit vorteilhaft, eine Übertragungssteuereinrichtung zu entwickeln, die ein zweifaches Abtastsystem aufweist, so dass sämtliche mit der Steuereinrichtung verbundenen Unterkanäle der Reihe nach abgetastet werden können, wenn kein mit hoher Geschwindigkeit arbeitendes Endgerät mit dem Untokanal verbunden ist, dass aber einem mit einer höheren Geschwindigkeit arbeitenden Endgerät eine Priorität zugeordnet wird, wenn dieses Endgerät mit der Steuereinrichtung verbunden ist.

Der Erfindung liegt demgemäss die Aufgabe zugrunde, eine Übertragungssteuereinrichtung mit einem zweifachen Abtastsystem zu schaffen.

Gelöst wird die vorstehend aufgezeigte Aufgabe durch die im Patentanspruch 1 angegebene Erfindung.

Gemäss der Erfindung ist ein Datenübertragungssystem bzw. Datenaustauschsystem mit zwei Abtastern für eine Vielzahl von Unterkanälen geschaffen. Dieses System ist erfindungsgemäss dadurch gekennzeichnet, dass ein erster Abtaster und ein zweiter Abtaster vorgesehen sind, dass der erste Abtaster nacheinander Signale für jeden der Unterkanäle abgibt, dass der zweite Abtaster nacheinander Signale für eine bestimmte

209815/1B47

Anzahl der Unterkanäle abgibt und dass Einrichtungen vorgesehen sind, die selektiv den ersten Abtaster oder den zweiten Abtaster mit den Unterkanälen verbinden, wobei diese Einrichtungen den ersten Abtaster und den zweiten Abtaster mit dem jeweiligen UnterkansL zu verbinden gestatten.

Nach dem er£indungsgemässen Verfahren erfolgt somit mittels eines normalen Abtasters eine aufeinanderfolgende Abtastung der Unterkanäle. Ein Prioritäts-Abtaster kann dazu herangezogen werden, die Prioritäts- bzw. Vorrang-Unterkanäle abzu- ^ tasten, wenn irgendeiner dieser Prioritäts- bzw. Vorrang-Unterkanäle eine solche Wirkung erfordert. Wenn keine Prioritäts-Anforderungen aufgenommen sind, kehrt die Übertragungssteuereinrichtung zu ihrer normalen Abtastung zurück.

Durch die Erfindung ist insbesondere ein Datenübertragungssystem mit zwei Abtastern für eine Vielzahl von Unterkanälen geschaffen. Dieses System ist erfindungsgemäss dadurch gekennzeichnet, dass ein erster Zähler und ein zweiter Zähler vorgesehen sind, dass ein Oszillator vorgesehen ist, der mit dem ersten Zähler und dem zweiten Zähler verbunden ist, dass Einrichtungen vorgesehen sind, die die Zähler zu sperren erlauben, dass eine erste Schalteinrichtung und eine zweite Schaltein-) richtung vorgesehen sind, dass die erste Schalteinrichtung zwischen dem ersten Zähler und der Sperreinrichtung vorgesehen ist, dass die erste Schalteinrichtung mit dem zweiten Zähler verbunden ist und selektiv den ersten Zähler oder zweiten Zähler mit der Sperreinrichtung zu verbinden gestattet, dass eine Deeodiermatrix vorgesehen ist, dass die zweite Schalteinrichtung zwischen der Deeodiermatrix und dem ersten Zähler vorgesehen ist und mit dem zweiten Zähler verbindbar ist, dass die zweite Schalteinrichtung selektiv den ersten Zähler oder den zweiten Zähler mit der Deeodiermatrix zu verbinden gestattet und dass die Deeodiermatrix mit den Unterkanälen verbunden wird.

209815/1547

Anhand von Zeichnungen wird die Erfindung nachstehend anhand von Ausführungsbeispielen erläutert.

Fig. 1 zeigt ein vereinfachtes Blockdiagramm eines Datenübertragungssystems, in welchem die vorliegende Erfindung anwendbar ist.

Fig. 2 zeigt in einem vereinfachten Schaltbild einen typischen, gemäss den Lehren der Erfindung aufgebauten Unterkanal.

Fig. 3 zeigt einen vereinfachten Schaltplan einer gemäss den Lehren der Erfindung aufgebauten Datenübertragungssteuereinrichtung.

Fig. 4 zeigt d®;n Verlauf von Impulsen und Signalen, anhand welcher die Arbeitsweise der in Fig. 2 und 3 dargestellten Schaltungen gemäss der Erfindung erläutert werden wird.

Fig. 5 veranschaulicht verschiedene Abtastverfahren, die von der in Fig. 3 dargestellten tfbertragungssteuereinrichtung benutzbar sind.

Fig. 6 zeigt in einem Schaltplan Einzelheiten einer in Fig. dargestellten Decodiermatrix zur Kanalfreigabe.

Fig. 7 zeigt eine andere Ausführungsform einer in Fig. 3 dargestellten Vorrang-Abtasteinrichtung.

Im folgenden sei eine bevorzugte Ausführungsform der Erfindung erläutert. Da die vorliegende Erfindung sich auf Datenverarbeitungs- und Datenübertragungsverfahren bezieht, kann eine Beschreibung der Erfindung sehr kompliziert werden. Es wird jedoch als unnötig angesehen, sämtliche Einzelheiten des

20981S/1647

2H8956 f

Datenübertragungsaystems zu beschreiben, um die vorliegende Erfindung vollständig zu beschreiben. Demgemäss sind die meisten Einzelheiten, die als relativ bekannt anzusehen sind, aus der Beschreibung weggelassen. Obwohl derartige Einzelheiten hier weggelassen sind, wird nachstehend eine grundsätzliche Beschreibung des Gesamtsystems gegeben, um einem auf dem vorliegenden Gebiet tätigen Fachmann das "Verständnis für den Bereich zu vermitteln, in welchem die vorliegende Erfindung angewandt wird. Demgemäss sei im folgenden auf Fig. 1 Bezug genommen, in der in einem vereinfachten BJockdiagramm ein die vorliegende Erfindung benutzendes Datenübertragungssystem bzw. Datenaustauschsystem gezeigt ist.

Das im folgenden nur als Datenübertragungssystem bezeichnete Datenaustauschsystem gemäss Fig. 1 umfasst eine Datenverarbeitungseinrichtung 1, eine Speichersteuereinrichtung 2, einen Speicher 3» eine Eingabe/Ausgabe-Multiplexeinrichtung 4, eine Übertragungssteuereinrichtung 5 und eine Vielzahl von Unterkanälen 6a bis 6n. Die Datenverarbeitungseinrichtung be- bzw. verarbeitet Daten gemäss den Befehlen eines Programms. Die Verarbeitungseinrichtung empfängt einen Befehl, decodiert jhn und führt die durch ihn bezeichnete Operation aus. Die Operation wird auf Daten hin ausgeführt, die von der Verarbeitungseinrichtung empfangen und während der Operation kurzzeitig gespeichert werden. Die Reihe von Befehlen wird ein Programm genannt? sie enthält decodierbare Operationen, die von der Verarbeitungaeinrichtung auszuführen sind. Die Befehle des Programms werden von der Verarbeitungseinrichtung nacheinander aufgenommen und zusammen mit den Daten, auf die hin entsprechende Operationen auszuführen sind, in dem Speicher gespeichert. Der in Fig. 1 dargestellte Speicher 3 kann irgendein Speicher aus einer Vielzahl bekannter Speicher sein. Am gebräuchlichsten wird für den Hauptspeicher jedoch ein Koinzidenzstrom-Speicher mit wahlfreiem Zugriff verwendet.

20 981B/1EA7

Ein solcher Speicher weist eine Vielzahl von adressierbaren Speicherplätzen auf, deren jeder ein Wort zu speichern vermag. Das jeweilige Wort kann Daten oder Befehle bilden und spezielle Felder umfassen, die in einer Vielzahl von Operationen von Nutzen sind. Wenn die Verarbeitungseinrichtung Daten oder Befehle benötigt, erzeugt aie normalerweise einen Speicherzyklus und gibt eine Adresse an den Speicher ab. Die Daten oder das in dem Adressen-Speicherplatz gespeicherte Wort wird anschliessend aus dem Speicher herausgeführt und an die Datenverarbeitungseinrichtung 1 abgegeben.

Eine Reihe von ein Programm bildenden Befehlen wird gewöhnlich in den Speicher zu Beginn der Operation "gelaten". Dadurch wird ein "Speicherblock¹¹ von diesen Befehlen in Anspruch genommen. Dieser Speicherblock muss dabei normalerweise solange nicht zerstört werden, bis das Programm abgeschlossen ist. Daten, auf die hin die Verarbeitungseinrichtung entsprechend dem Befehl des gespeicherten Programms arbeitet, sind in dem Speicher gespeichert} sie werden aus dem Speicher herausgeführt und ansprechend den binär codierten Befehlen ersetzt.

Eine Verbindung mit dem Datenverarbeitungssystem erfolgt gewöhnlich über Eingabe/Ausgabe-Einrichtungen, wie Magnetband-Bedienungsgeräte, Lochstreifenleser, Lochkartenleser und lern-Endgeräte. TTm den Empfang einer Information von den Eingabe/ Ausgabeeinrichtungen zu steuern und die Übertragung einer Information zu und von derartigen Einrichtungen zu koordinieren, ist eine Eingabe/Ausgabe-Steuereinrichtung erforderlich. Demgemäss ist eine Eingabe/Ausgabe-Steuereinrichtung oder Eingabe/ Ausgabe-Multiplexeinrichtung vorgesehen, die das Datenverarbeitungssystem mit der Vielzahl von Eingabe/Ausgabe-Einrichtungen verbindet. Die Eingabe/Ausgabe-Multilexeinrichtung koordiniert den Informationsfluss zu und von den verschiedenen Eingabe/Ausgabe-Einrichtungen und bewirkt die Zuordnung einer Priorität, wenn mehr als eine Eingabe/Ausgabe-Einrichtung den

209815/1 547

Versuch, einer Verbindungsherateilung unternimmt. Oa die Eingabe/ Ausgabe-Einrichtungen gewöhnlich elektromechanische Einrichtungen sind und notwendigerweise Arbeitsgeschwindigkeiten aufweisen, die wesentlich niedriger sind als die Arbeitsgeschwindigkeiten des übrigen Datenverarbeitungssystems, bewirkt die Eingabe/Ausgabe-Multiplexeinrichtung eine Pufferung oder kurzzeitige Zwischenspeicherung, um dem Verarbeitungssystem zu ermöglichen, mit seiner normalen Geschwindigkeit seinen Betrieb fortzusetzen, ohne auf die zeitraubende Verbindung mit der Eingabe/Ausgabe-Einrichtung warten zu müssen.

Die in Fig. 1 dargestellte Eingabe/Ausgabe-Multiplexeinrichtung kann eine Vielzahl von Eingabe/Ausgabe-Einrichtungen auf-■ ' weisen, die mit der Eingabe/Ausgabe-Multiplexeinrichtung oder der Eingabe/Ausgabe-Steuereinrichtung in derselben Weise verbunden sind, wie dies in Fig. 1 der US-Patentschfift 3 413 angegeben ist. Die Übertragungssteuer einrichtung 5 in der vorliegenden Fig. 1 scheint für die Eingabe/Ausgabe-Multiplexeinrichtung 4 eine Eingabe/Ausgabe-Einrichtung zu sein, obwohl diese Übertragungssteuereinriehtung ihrerseits eine Vielzahl von Unterkanälen steuert, die über Modems und Fernsprechleitungen mit Endgeräten verbunden sein können. Die binäre Information, die von dem Speicher an die Unterkanäle 6a ψ bis 6n abgegeben werden kann, wird durch einen der örtlichen Modems 8a bis 8n in eine modulierte Information umgesetzt, welche über PernSprechleitungen 9a bis 9n an einen der Endgerät-Modems 10a bis 1On gesendet werden kann. Ein Endgerät-Modem setzt eine modulierte Information in eine binäre Information um, und zwar zur Verwendung duroh ein entsprechendes Endgerät der Endgeräte 11a bis 11n. Die binäre Informatik, die von einem der Endgeräte 11a bis 11n erzeugt wird, wird durch einen der Endgerät-Modems 10a bis 1On in eine modulierte Information umgesetzt, welche ihrerseits über die Fern-

Mo dem Sprechleitungen an einen entsprechenden örtlichen/8a bis 8n gesendet wird. Dieser Modem setzt die betreffende Information

209815/1547

wieder in eine binäre Information um, die von einem entsprechenden Unterkanal der Unterkanäle 6a bia 6n aufgenommen wird. Die örtlichen Modems und die Endgerät-Modems können entweder eine modulierte Information aufnehmen und die betreffende modulierte Information in eine binäre Information umsetzen, oder aber sie können eine binäre Information aufnehmen und dieae in eine modulierte Information umsetzen.

Bezüglich einer vollständigen Beschreibung der Verarbeitungseinrichtung gemäss Pig. 1 und der vorliegenden Erfindung, soweit sie in einer solchen Verarbeitungseinrichtung verkörpert ist, sei auf die obengenannte US-Patentschrift 3 413 613 Bezug genommen. Dabei sei insbesondere auf die Pig. 10 bis 38 und auf die Beschreibung von Spalte 10, Zeile 67 bis Spalte 32, Zeile 21, der betreffenden US-Patentschrift 3 4-13 613 hingewiesen.

Die Speichereinrichtung 3 kann eine Speichereinrichtung des Typs sein, wie er in der US-Patentschrift 3 521 240 angegeben ist.

Die Arbeitsweise eines Datenaustausch-Systems bzw. Datenübertragungsaystems wird an anderer Stelle näher beschrieben. Ein Teil eines Unterkanals der Unterkanäle 6a bis 6n ist in Fig. 2 näher dargestellt, und ein Teil der Übertragungssteuereinrichtung 5 ist in Fig. 3 gezeigt. Die Übertragungsateuereinrichtung gemäss Fig. 3 (umfassend die Fig. 3a, 3b und 3c) enthält einen Vorrang-Abtaster 84, einen normalen Abtaster 88 und eine Eanalfreigabe-Deoodiermatrix 94, welche Kanalfreigabesignale an die Uijterkanäle 6a bis 6n abgibt. Die in Fig. 3 dargestellte Steuereinrichtung tastet die Unterkanäle nacheinander ab, und zwar durch Abgabe eines Freigabesignals an den jeweiligen Unterkanal. Die Steuereinrichtung weist eine Vielzahl von Prioritäts- bzw. Vorrang-Schaltern auf, die die Steuereinrichtung freigeben und damit die Abtastung

209815/1547

nur einer bestimmten Anzahl von Vorrang-Unterkanälen bewirken, wenn eine bestimmte Anzahl diesör Vorrang- bzw. Prioritäts-Schalter geschlossen ist. Wenn sämtliche Prioritäts-Schalter geöffnet sind, gibt die Steuereinrichtung nacheinander Freigabe signale an sämtliche TJnterkanäle 6a bis 6n gemäss Fig. ab.

Die in Fig. 3 dargestellte Steuereinrichtung ist so ausgelegt, dass sie 32 Unterkanäle mit dem normalen Abtaster abtastet und entweder 2, 4, 8 oder 16 Unterkanäle als Vorrang-Unterkanäle abtastet, wenn Prioritäts-Schalter in der Steuereinrichtung geschlossen sind und wenn Prioritäts-Signale von den Unterkanälen her empfangen werden. Es dürfte einzusehen sein, dass die Steuereinrichtung gemäss Fig. 3 so abgeändert werden kann, dass eine grössere oder kleinere Anzahl von Unterkanälen abgetastet wird. Zu diesem Zweck ist die Anzahl der Elemente in den Abtastern zu ändern.

UND-Glieder

Die in den Zeichnungen angegebenen und insbesondere in Fig. und 3 dargestellten UND-Glieder führen eine Konjunktions-Verknüpfung der ihnen zugeführten binären Signale aus. Da ein Binärzeichen "1" durch ein positives Signal dargestellt ist, geben in dem angegebenen System die UND-Glieder ein positives Ausgangssignal entsprechend einem Binärzeichen ⁿ1ⁿ ab, wenn und nur wenn sämtliche ihnen zugeführten Eingangssignale positiv sind und jeweils einem Binärzeiohen "1¹¹ entsprechen. Die durch die Zahlen 51-54- in Fig. 2 bezeichneten Symbole stellen UND-Glieder mit zwei Eingängen auf. Derartige UND-Glieder geben an ihrem Ausgang ein Binärzeichen ⁿ1^w nur in dem Pail ab, dass beide ihnen zugeführte Eingangssignale jeweils durch ein Binärzeichen ^W1^W gebildet sind. Ein drei Eingänge aufweisendes UND-Glied, wie das UND-Glied 55, gibt ein einem Binärzeichen ^W1^H entsprechendes Ausgangssignal nur dann

209815/1547

2H8956

ab, wenn seine drei Eingangssignale jeweils durch ein Binärzeichen "1" gebildet sind.

ODER-Glied

Das in Pig. 2 angegebene ODER-Glied führt eine Verknüpfung entsprechend einem Inklusiv-ODER für ihm zugeführte Binärzeichen "1^tt aus. Da ein Binärzeichen ^M1^M durch ein positives Signal dargestellt ist, gibt in dem System das ODER-Glied ein positives Ausgangssignal entsprechend einem Binärzeichen ^M1" ab, wenn eines oder mehrere aar ihm zugeführten Eingangssignale positiv sind und einem Binärzeichen "1" jeweils entsprechen. Das in Pig. 2 dargestellte Verknüpfungsglied 31 stellt ein drei Eingänge aufweisendes ODER-Glied dar. Dieses ODER-Glied gibt ein einem Binärzeichen "1" entsprechendes Ausgangssignal ab, wenn irgendeines oder mehrere der ihm zugeführten Eingangssignale durch ein Binärzeichen "1^W gebildet ist.

Inverter

Die in Pig. 2a angegebenen und mit 14, 28, etc., bezeichneten Inverter geben ein einem Binärzeichen "1^W entsprechendes positives Ausgangssignal ab, wenn das ihnen jeweils zugeführte Eingangssignal negativ ist und damit einem Binärzeichen ⁿ0^w entspricht. Im Unterschied dazu gibt ein Inverter ein einem Binärzeichen "0" entsprechendes Ausgangssignal ab, wenn das ihm zugeführte Eingangssignal einem Binärzeichen ¹M" entspricht.

Flipflop

Die im folgenden als Flipflops oder bistabile Kippschaltungen bezeichneten Schaltungen, wie sie in Pig. 3 gezeigt sind, sind Schaltungen, die jeweils einen von zwei stabilen Zuständen einzunehmen vermögen und die von ihrem einen Zustand, in dem sie jeweils gerade betrieben sind, in den anderen st*- · bilen Zustand übergehen, wenn ihnen ein Triggeraignal zuge-

209815/1547

führt wird. Beim Betrieb in einem Zustand gibt das jeweilige Flipflop ein Binärzeiohen "1" (Eins-Zustand) ab und in dem anderen Zustand gibt das betreffende Flipflop ein Binärzeichen ¹¹O" (Null-Zustand) ab. Die zu der linken Seite eines Flipflops hinführenden drei Leitungen führen die erforderlichen Triggersignale, wie dies zum Beispiel bei dem in !ig. 3a dargestellten Flipflops 75 der Fall ist. Die obere Leitung J führt das Setzsignal, die untere Leitung K führt das Rückstellsignal, und die mittlere Leitung führt das Triggersignal. Wenn das Setzsignal auf der J-Leitung positiv ist und das Rückstellsignal auf der K-Leitung Null ist, bewirkt ein Spannungsweohsel von einem positiven Spannungswert zu einem Null-Wert auf der O-Leitung, dass das Flipflop in seinen Eins-Zustand übergeführt wird, wenn es nicht bereits in dem Eins-Zustand ist. Wenn das Rückstellsignal positiv ist und das Setzsignal Null ist, bewirkt ein Übergang von einer positiven Spannung auf eine Null-Spannung auf der C-Leitung, dass das Flipflop in den Null-Zustand übergeführt wird, wenn es nicht bereits in dem Null-Zustand ist.

Wenn die J-Eingangsleitung und die K-Eingangsleitung jeweils eine positive Spannung führen, oder wenn beide Eingangsleitungen nicht an eine externe Signalquelle angeschlossen sind, bewirkt ein positiver Triggerimpuls, dass das betreffende Flipflop seinen Zustand wechselt. Die auf der Unterseite des jeweiligen Flipflops eintretende R-Leitung führt ferner Rückstellsignale. Wenn eine Spannung von 0 YoIt an die R-Leitung angelegt wird, wird das Flipflop in den Null-Zustand zurückgestellt, in welchem es solange verbleibt, wie die Spannung von O Volt auf der R-Leitung verbleibt, und zwar unabhängig von den Signalen auf der J-Leitung, C-Leitung und K-Leitung. Einige Flipflops weisen keine R-Leitung auf. Die von der rechten Seite des jeweiligen Flipflops wegführenden beiden Leitungen geben das Ausgangssignal des jeweiligen Flipflops ab. Die obere Leitung

209815/1547

ist mit Q bezeichnet; sie gibt das Eins-Ausgangssignal des betreffenden Flipflops ab. Die andere Ausgangsleitung Q gibt das Null-Ausgangssignal des betreffenden Flipflops ab.

Abtaster

Die Arbeitsweise der in der Steuereinrichtung verwendeten Abtaster ergibt sich klarer durch Betrachtung des normalen Abtasters oder Zählers 88 gemäss Pig. 3. Die von dem Oszillator 90 abgegebenen Impulse werden dem Eingang des normalen Abtasters 88 zugeführt, der eine Vielzahl von Flipflops 89a bis 89e enthält. Wenn eine positive Spannung von dem UND-Glied 87 den Eingängen J und K des Flipflops 89a zugeführt wird, bewirkt jeder dem Ö-Eingang zugeführte Triggerimpuls, dass das Flipflop 89a seinen Zustand wechselt. Wenn am Eingang des Flipflops 89a zwei Impulse aufgenommen worden sind, wird eine positive Ausgangsspannung von der Q-Ausgangsleitung des Flipflops 89b abgegeben und dem einen Eingang des UND-Gliedes 91b zugeführt. Wenn auf der Eingangsleitung des Flipflops 89a acht Impulse aufgenommen worden sind, wird eine positive Spannung von dem Q-Ausgang des Flipflops 89d an den G-Eingang des Flipflops 89e und an einen Eingang des UND-Gliedes 91d abgegeben. Wenn zwölf Impulse aufgenommen worden sind, wird eine positive Spannung von dem Q-Ausgang des Flipflops 89o und dem Q-Ausgang des Flipflops 89d an die Eingänge der UND-Glieder 91e und 91d abgegeben. Wenn eine positive Spannung von dem Flipflop 81 den anderen Eingängen der UND-Glieder 91 ο und 91d zugeführt wird, werden die positiven Signale von dem Abtaster 88 über ODER-Glieder 92c und 92d geleitet, wodurch ein positives Signal auf jeder Leitung der leitungen CN4 und 0N8 auftritt. Eine vollständigere Erläuterung des binären Abtasters oder binären Zählers gemäss Fig. 3 findet sich in dem Buch "Digital Computer Fundamentale¹¹ 2.Aufl., von Thomaa 0.Bartee, MeGraw Hill 1966, Seiten 94 bis 96.

209815/1547

Die an den Q-Ausgängen der Flipflops 89a bis 89e des Abtasters 88 auftretenden Signale werden über die UND-Glieder 91a bis 91e und die ODER-Glieder 92a bis 92d zu den leitungen CN1 bis CN16 hin geleitet, die mit der Kanalfreigabe-Decodiermatrix 94 verbunden sind. Die Kanalfreigabe-Decodiermatrix 94 ist in weiteren Einzelheiten in Fig. 6 gezeigt. Die von den leitungen CN1 bis CN16 geführten Signale werden selektiv den UND-Gliedern 98a bis 98n zugeführt und an die Inverter 99a bis 99e abgegeben. Die Inverter 99a bis 99e invertieren die Signale, welche auch selektiv den UND-Gliedern 98a bis 98n zugeführt werden. Die invertierten Signale werden zum Beispiel den Eingangsleitungen des UND-Gliedes 98a zugeführt, so dass ein positives Signal am Ausgang des UND-Gliedes 98a erscheint, wenn die Zählerstellung des Zählers oder Abtasters 88 gleich Null ist. Dieses positive Signal stellt ein Preigabesignal für den in Fig. 1 dargestellten Unterkanal 0 dar. Wenn der erste Impuls der Triggerleitung des Flipflops 89a in dem Abtaster 88 zugeführt wird, wird ein positives Signal an die CN1-Ausgangsleitung abgegeben, wodurch ein positives Signal an die obere Leitung des UND-Gliedes 98b abgegeben wird. Alle übrigen Leitungen CN2 bis CN16 führen ein Signal, das kennzeichnend ist für ein Binärzeichen ^w0^w. Diese Signale werden dirch die Inverter 99b bis 99e invertiert und an die übrigen Eingangsleitungen des UND-Gliedes 98b abgegeben. Dies führt dazu, dass das UND-Glied 98b von seinem Ausgang ein positives Signal abgibt, welches ein positives Freigabesignal für den Kanal 1 darstellt. Wenn die Zählung in dem Abtaster 88 fortschreitet, führen die von den Flipflops 89a bis 89e weglaufenden Leitungen positive Signale, die nacheinander die anderen UND-Glieder 98a bis 98n übertragungsfähig machen und damit die Abgabe eines Freigabesignals an jeden der übrigen Unterkanäle des in Fig. 1 dargestellten Systems bewirken. Diese Freigabesignale werden den Unterkanälen über in Fig. 2 und 3 darge-

209815/1547

stellte Eingangsleitungen 33 zugeführt.

Im folgenden sei die Arbeitsweise der Übertragungssteuer-Einrichtung 5 in Verbindung mit Pig. 2, 3» 4, 5 und 6 näher erläutert. In Fig. 2 ist ein typischer Unterkanal gezeigt, der zwischen dem örtlichen Modem und der in Fig. 1 dargestellten Übertragungssteuereinrichtung geschaltet sein kann. Der in Fig. 2 dargestellte Unterkanal ist mit dem Modem über Leitungen verbunden, die in der linker» Seite der Fig. 2a dargestellt sind. Der betreffende Unterkanal ist mit der Übertragungssteuereinriehtung über Leitungen verbunden, die in der rechten Seite der Fig. 2b gezeigt sind. Die Fig. 2a und 2b sind derart nebeneinander zu H^en, dass die Leitungen von der rechten Seite der Fig. 2a mit den Leitungen von der linken Seite der Fig. 2b verbunden sind. Der Unterkanal empfängt Eingabedaten, Taktsignale und ein Träger-Ermittlungssignal von dem Modem, und er sendet Ausgabedaten an das Modem über die Leitung 19 aus. Der Unterkanal empfängt Kanalfreigabesignale, Antwortaignale und Ausgabedaten von der Steuereinrichtung über Leitungen, die auf der rechten Seite der betreffenden Zeichnung dargestellt sind; er gibt Eingabedaten und eine Vielzahl von Befehlen an die Übertragungssteuereinrichtung über andere Leitungen ab, die in der rechten Seite der Fig. 2b dargestellt sind.

Wenn das Modem in Betrieb ist, werden Zeit Steuersignale bzw. Taktsignale ständig dem.Unterkanal über die Eingangsleitungen 17 und 23 zugeführt, und Eingabedaten werden über die Leitung 13 zugeführt. Wenn an die Leitung 13 ein Datenbit abgegeben ist, bewirken dieses Datenbit und das Taktsignal auf der Leitung 17, dass das betreffende Datenbit in das Eingabe-Daten-Flipflop 15 gesetzt wird. Das Taktsignal bewirkt ferner das Setzen des Bit-Bereitsohafts-Flipflops 16. Wenn das Bit-Bereitschafts-Flipflop 16 gesetzt ist, wird ein Binär-

209815/1547

zeichen "1", das von dem Q-Ausgang abgegeben wird, über das ODER-Glied 31 dem einen Eingang des UND-Gliedes 35 zugeführt. Wenn das Kanalfreigabesignal von der Übertragungssteuereinrichtung an den in Präge kommenden Kanal über die Leitung 33 abgegeben wird, wird das UND-Glied 35 übertragungsfähig, so dass ein Bedienungsanforderungssignal an die Übertragungssteuereinrichtung abgegeben wird. Das am Q-Ausgang des Flipflops 16 auftretende Binärzeiohen "1" bewirkt ferner das Setzen des Speicherbefehls-Flipflops 46. Gleichzeitig wird durch das Kanalfreigabesignal das UND-Glied 34 übertragungsfähig gemacht, ψ so dass das Datenbit, das in dem Eingabe-Daten-Flipflop 15 gespeichert war, über das UND-Glied 34 an die Leitung 38 geleitet wird, weiche Eingabedaten an die Übertragungasteuereinrichtung führt. Das Bedienungaanforderungssignal wird dem ODES-Glied 96a in der in Fig. 3c dargestellten Übertragungssteuereinriehtung zugeführt und ausserdem dem J-Eingang des in Fig. 3a dargestellten Abtast-Flipflops 75. Die Fig. 3a, 3b und 3c sind in der aus Fig. 3d ersichtlichen Weise nebeneinander zu legen, und zwar derart, dass die von der rechten Seite der Fig. 3a herkommenden Leitungen mit den Leitungen von der linken Seite der Fig. 3b verbunden sind und dass die Leitungen von der rechten Seite der Fig. 3b mit den Leitungen von der linken Seite der Fig. 3c verbunden sind.

Das auf der J-Leitung des Abtast-Flipflops 75 auftretende Bedienungsanforderungssignal und der Oszillatorimpuls, der durch die Verzögerungsleitung 74 verzögert und der C-Eingangsleitung zugeführt wird, bewirken, dass das Flipflop 75 gesetzt wird und auf der Q-Ausgangsleitung ein Binärzeichen "1" abgibt. Das von der Q-Ausgangsleitung des Flipflops 75 abgegebene Binärzeiohen ^W1" stellt ein Unterbrechungssignal für die Eingabe/Ausgabe-Multiplexeinriohtung gemäss Fig. 1 dar, welche ein Antwortsignal abgibt, wenn sie die Daten aufgenommen hat. Dieses Antwortsignal wird an die Leitung 45 des Unterkanals

209815/1547

2U8956

abgegeben und einem Eingang dea UND-Gliedes 36 zugeführt. Das auf der Leitung 33 auftretende Kanalfreigabesignal wird dem zweiten Eingang des UND-Gliedes 36 zugeführt. Das auf der Q-Ausgangsleitung des Bit-Bereitschafts-Flipflops 16 auftretende Binärzeichen "1" hat zuvor das Speicherbefehls-Flipflop 46 gesetzt, so dass dieses Flipflop 46 von seinem Q-Ausgang ein Binärzeiohen "1^M abgibt und damit das dritte Binärzeichen "1" als Eingangssignal dem UND-Glied 36 zuführt. Diese Binärzeichen "1^W bewirken die Übertragung des Antwortsignals von der Steuereinrichtung über den Inverter 28 und die Abgabe eines Rückstellsignals an das Bit-Bereitschafts-Flipflop 16. Das Antwortsignal führt ferner zur Abgabe eines Impulses an den Inverter 76, der den betreffenden Impuls invertiert und die Rückstellung des Abtast-Flipflops 75 bewirkt. Dadurch tritt an der Cj-Aus gangs leitung des Flipflops ein Binärzeichen "1" auf.

Das auf der Q-Ausgangsleitung des Flipflops 75 auftretende Binärzeichen "1^M führt dazu, dass die UND-Glieder 83 und übertragungsfähig werden, so dass Signale von dem Abtaster-Auswahl-Flipflop 81 an die J- und K-Eingangsleitungen des Flipflops 85a in dem Vorrang-Abtaster 84 oder des Flipflops 89a in dem normalen Abtaster 88 abgegeben werden. Diese Signale von dem Abtaster-Auswahl-Flipflop bewirken die Auswahl entweder des Vorrang-Abtaster oder des normalen Abtasters zur Abgabe von Abtaatsignalen an die Kanalfreigabe-Deeodiermatrix 94.

Wenn der Wunsch besteht, den normalen Abtaster bei sämtlichen Unterkanälen zu benutzen, ist der Schalter 30 (Fig. 2) in jedem Unterkanal geöffnet, so dass eine für ein Binärzeichen ¹¹O" kennzeichnende Spannung niedrigen Wertes über die Leitung 39 der Übertragungssteuereinrichtung gemäss Fig. 3 zugeführt wird. Dieses Binärzeiohen ⁿ0ⁿ wird über das ODER-Glied 96"b geleitet und bewirkt nach Invertierung durch den Inverter

209815/1547

die Rückstellung des Abtaster-Auswahl-Flipflops 81 sowie die Abgabe eines Binärzeichens ^W1^M von der Q-Ausgangsleitung dieses Flipflops. Das auf der <5-Ausgangsleitung auftretende Binärzeichen¹¹1" bewirkt, dass die UND-Glieder 91a bis 91 e und das UHD-G-Iied 87 übertragungsfähig werden, so dass der normale Abtaster 88 Signale an die Kanalfreigabe-Deeodiermatrix 94 abgibt.

Wenn der Modem bereit igt, Daten von dem Unterkanal her zu empfangen, werden Zeitsteuersignale bzw. Taktsignale über die leitung 23 an das Bit-Anforderungs-Flipflop 25 abgegeben, wodurch dieses Flipflop 25 gesetzt wird. Wenn das Bit-Anforderungs-Flipflop 25 gesetzt ist, wird ein von dessen Q-Ausgangsleitung abgegebenes Binärzeichen "1" über das ODER-Glied und das UND-Glied 35 der Übertragungssteuereinriohtung zugeführt. Wenn zu diesem Zeitpunkt das Bit-Bereitschaf ts-Flipflop 16 zurückgestellt ist, wird das von der Q-Ausgangsleitung abgegebene Binärzeichen "0" durch den Inverter 43 invertiert und dem einen Eingang des UHD-Gliedes 54 gemäss Fig. 2b zugeführt. Das von der Q-Ausgangsleitung des Bit-Anforderungs-Flipflops 25 geführte Binärzeichen ⁿ1ⁿ wird dem anderen Eingang des UND-Gliedes 54 zugeführt, wodurch das Lade-Befehls-Flipflop 47 gesetzt wird. Das von der Q-Ausgangsleitung des Lade-Befehls-Flipflops 47 abgegebene Binärzeiehen ⁿ1^H und das von der Eingabe/Ausga^be-Multiplex-Einrichtung über die Leitung 45 abgegebene Antwortsignal sowie das Kanalfreigabesignal auf der Leitung 33 bewirken, dass das UND-Glied 37 übertragungsfähig wird, so dass Daten von der Eingabe/Ausgabe-Multiplexeinrichtung auf der Leitung 49 in das Ausgabe-Daten-Flipflop 21 (Fig. 2a) eingeführt werden. Wenn der nächste Taktimpuls von dem Unterkanal empfangen wird, wird das Datenbit in dem Ausgabe-Daten-Flipflop 21 an das Auegabe-Flipflop 20 abgegeben und über die Leitung 19 dem Modem zugeführt.

209815/1547

Wenn ein Trägeraignal von dem Modem sich ändert, zum Beispiel in der Weise, dass der Träger eingeschaltet oder abgeschaltet wird, wird eine Spannung über die Leitung 63 an den Unterkanal abgegeben. Wenn der Träger abgeschaltet wird, wird ein zu negativen Werten hin sich änderndes Signal an das Träger-Aus-Flipflop 64 abgegeben, wodurch dieses Flipflop 64 gesetzt wird. Wenn der Träger eingeschaltet wird, wird ein zu positiven Werten hin sich änderndes Signal an die Leitung abgegeben und durch den Inverter 67 invertiert. Dadurch wird das Träger-Ein-Flipflop 65 gesetzt'. Die von dem Träger-Aus-Flipflop 64 und dem Träger-Ein-Flipflop 65 abgegebenen Signale können über das ODBR-G-lied 70, das ODER-Glied 31 und das UND-Glied 35 geleitet werden, um ein Bedienungsanforderungs-Signal an die Übertragungs-Steuereinrichtung abzugeben. Das von dem Träger-Aus-Flipflop abgegebene Signal kann ausserdem über das UND-Glied 62 an die Über tragungssteuereinrichtung abgegeben werden, und das von dem Träger-Ein-Flipflop 65 abgegebene Signal wird über das UND-G-lied 69 der Übertragungssteuereinriohtung zugeführt. Die Daten-Lade-Signale, die Daten-Speicher-Signale, die Zustands-Speicher-Signale, die Träger-Ein-Signale und die Träger-Aus-Signale werden über die UND-Glieder 96d bis 96h (Mg. 3c) der in Fig. 1 dargestellten Eingabe/Ausgabe-Multiplex-Einrichtung zugeleitet.

Wenn es erwünscht ist, den in Fig. 7 dargestellten Unterkanal als einen eine hohe Priorität aufweisenden Unterkanal bzw. Vorrang-Unterkanal zu benutzen, wird der Schalter 30 geschlossen. Demgemäss wird jeweils dann, wenn ein Bit bereitsteht für die Übertragung von dem Unterkanal zu der Übertragungssteuereinrichtung, ein Signal von der Q-Ausgangsleitung des Bit-Bereitschafts-Flipflops 16 über das ODER-Glied. 29 und den Schalter 30 an die Prioritäts-AnfOrderungsleitung 39 und an die Übertragungssteuereinrichtung abgegeben.

209815/1ΒΛ7

Wenn ein Bit für die Aussendung an das Modem bereitstellt, ist das Bit-Anforderungs-Flipflop 25 gesetzt, so dass ein Binärzeichen "1" auf der Q-Ausgangsleitung des Flipflops 25 zur Verfügung steht. Dieses Binärzeichen "1" wird über das ODER-Glied 29 und den Schalter 30 zu der Prioritäts-Anfοrderungsleitung 39 hingeleitet. Das auf der Leitung 39 (Pig. 3) auftretende Prioritäts-Anforderungssignal wird über das ODER-Glied 96b dem einen Eingang des UND-Gliedes zugeführt. Der andere Eingang des UND-Gliedäs 79 wird durch das von dem Q-Ausgang des Abtast-Flipfiops 75 abgegebene fc Signal freigegeben, so dass das Abtaster-Auswahl-Flipflop 81 gesetzt wird, wenn der nächste Impuls τοπ dem Oszillator 90 an die O-Eingangsleitung abgegeben wird. Wenn das Flipflop gesetzt ist, bewirkt ein auf der Q-Ausgangsleitung auftretendes Binärzeiohen "1^M, dass die UND-Glieder 86a bis 86d übertragungsfähig werden, so dass das Ausgangssignal des Vorrang-Abtasters 84 der Kanal-Decodiermatrix 94 zugeführt und ausgangsseitig zu den verschiedenen Unterkanälen hingeleitet wird. Zu diesem Zeitpunkt bewirkt ein auf der <§-Ausgangsleitung auftretendes Binärzeichen "0" die Sperrung des UND-Gliedes 87, so dass der normale Abtaster 88 gesperrt ist und die Abtastung durch den Abtaster 88 angehalten ist.

W Wenn es erwünscht ist, dass nur zwei eine hohe Priorität besitzende Unterkanäle mit der in Fig. 3 dargestellten Übertragungssteuereinrichtung zu verwenden sind, so wird der Schalter 82a gemäss Fig. 3b mit dem Kontakt 78a verbunden. Die Schalter 82b, 82c und 82d sind jeweils mit Erdkontakten verbunden. Mit in der oberen Stellung befindlichen Schaltern wird lediglich das Bit von dem Flipflop 85a über das Verknüpfungsglied 86a zu der Kanalfreigabe-Decodiermatrix 94 hin geleitet, so dass lediglich der UnterkanäL 0 und der Unterkanal 1 durch den Vorrang-Abtaster abgetastet werden. Wenn es erwünscht ist, mehr als zwei Unterkanäle als Unterkanäle

209815/1547

mit hoher Priorität zu verwenden, so sind andere Schalter der Schalter 82a "bis 82d mit den entsprechenden Kontakten 78a bis 78d verbunden. Wenn zum Beispiel der Wunsch besteht, acht Unterkanäle als Kanäle hoher Priorität zu benutzen, so sind die Schalter 82a, 82b und 82c mit den Kontakten 78a, 78b bzw. 78c verbunden. Wenn der Wunsch besteht, sechzehn Unterkanäle als Kanäle hoher Priorität zu benutzen, so sind sämtliche Schalter 82a bis 82d mit ihren entsprechenden Kontakten 78a bis 78d verbunden. Damit dürfte ersichtlich sein, dass der Vorrang-Abtaster gemäss Fig. 3 die Übertragungssteuereinrichtung veranlasst, zwei Kanäle, vier Kanäle, acht Kanäle oder sechzehn Kanäle als Kanäle hoher Priorität abzutasten. Wenn _vder Wunsch besteht, eine andere Anzahl von Kanälen abzutasten, wie drei oder fünf Kanäle, kann ein einer anderen Ausführungsform entsprechender Vorrang-Abtaster verwendet werden, wie er in Fig. 7 gezeigt ist. Der in Fig. 7 dargestellte Abtaster kann dazu herangezogen werden, fortlaufend irgendeine Anzahl von Kanälen zwischen einem Kanal und sechzehn Kanälen als Kanäle hoher Priorität auszuwählen. Es dürfte einzusehen sein, dass auch mehr als sechzehn Kanäle abgetastet werden können, indem zusätzliche Flipflops und zusätzliche Schalter in die in Fig. 7 dargestellte Schaltung einbezogen werden.

Wenn sämtliche Unterkanäle hoher Priorität bzw. Vorrang-Unterkanäle, wie sie in Fig. 2 dargestellt aind, bedient worden sind, aind die Bit-Bereitsohafts-Flipflo-ps 16 und die Bit-Anforderungs-Flipflops 25 in sämtlichen Unterkanälen zurückgestellt, so dass auf den Prioritäta-Anforderungsleitungen 39 von den Unterkanälen her zu der Übertragungssteuereinrichtung hin keine weiteren Signale mehr vorhanden sind. Wenn auf der Leitung 39 kein Signal mehr vorhanden ist, wird auch von dem ODER-Glied 96b in der Übertragungosteuereinriohtung kein Signal abgegeben, so dass die dem Eingang des

209815/1547

UND-Gliedes 79 (Fig. 3b) zugeführte Spannung niedrig ist. Dadurch, ist das UND-Glied 79 gesperrt. Der niedrige Spannungswert wird durch den Inverter 77 invertiert und an den einen Eingang des UND-Gliedes 80 abgegeben. Dadurch wird das Binärzeichen ^M1" von der ^"-Leitung des Abtast-Flipflops 75 über das UND-Glied 80 geleitet und zur Zurückstellung des Abtaater-Auswahl-Flipflops 81 herangezogen. Wenn das llipflop 81 zurückgestellt ist, wird ein von dessen Ci-Ausgangsleitung abgegebenes Binärzeichen ^M1" an den einen Eingang der UND-Glieder 91 bis 91e abgegeben, so dass diese UND-Glieder 91a bis 91e freigegeben bzw. übertragungsfähig gemacht werden. Damit wird der normale Abtaster 88 wieder mit der Kanalfreigabe-Der >diermatrix 94 verbunden, und sämtliche Unterkanäle werden nacheinander von der Übertragungssteuereinrichtung abgetastet.

Wenn der normale Abtaster Kanalfreigabe-Signale an einen Kanal der Kanäle 17-31 zu dem Zeitpunkt abgibt, zu dem ein Prioritäts-Anforderungssignal von einem der Unterkanäle hoher Priorität aufgenommen wird, so hält der normale Abtaster 88 die Abtastung an. Die Übertragungssteuereinrichtung beendet jedoch die Bedienung des Unterkanals, der zum Zeitpunkt des Empfangs des Prioritäts-Anforderungssignals bedient worden war. Der Vorrang-Abtaster beginnt die Abtastung der Kanäle hoher Priorität, die durch die Einstellung der Schalter 82a bis 82d bestimmt sind. Wenn das Prioritäts-Anforderungssignal nicht mehr der Übertragungssteuereinrichtung zugeführt wird, nimmt der normale Abtaster die Abtastung der Kanäle wieder auf, wobei mit dem nächsten Kanal begonnen wird, der zu bedienen ist. Wenn zum Beispiel der normale Abtaster bei dem Unterkanal 19 zu dem Zeitpunkt angehalten worden ist, zu dem das Prioritäts-Anforderungssignal die :Inbetriebsetzung des Vorrang-Abtasters bewirkt hat, so beginnt der normale Abtaster die Abtastung wieder bei 4m Unterkanal 20.

209815/1547

2H8956

Eine Priorität der von dem Unterkanal zu der Steuereinrichtung geleiteten Befehle wird durch die Flipflops 46, 47, 48, durch die Inverter 45, 58, 59, 60 und die UND-Glieder 54 und 55 erreicht. Dabei kann nur ein Flipflop der Flipflops 46, 47 und 48 zu einem bestimmten Zeitpunkt gesetzt werden, so dass nur ein Signal der Daten-Speicher-, Daten-Lade- und Zustands-Speicher-Signalle zu einem bestimmten Zeitpunkt an die Übertragungssteuereinrichtung ausgesendet werden kann. Die Flipflops 46, 47 und 48 werden durch Signale von den Flipflops 16, 25, 64 und 65 gesetzt.

Wenn das Bit-Bereitschafts-Flipflop 16 gesetzt ist, bewirken ein Binärzeichen ^W1^tt auf der Q-Ausgangsleitung dieses Flipflops und ein Bedienungsanf orderungssjgnal von dem UND-Glied 35, dass das Speicher-Befehls-Flipflop 46 gesetzt wird und dass ein Daten-Speicher-Befehl an die übertragungssteuereinrichtung abgegeben wird. Das von dem Flipflop 16 abgegebene Binärzeichen "1" wird durch den Inverter 43 invertiert und sperrt die UND-Glieder 54 und 55, so dass die Flipflops 47 und 48 nicht gesetzt werden können.

Wenn das Bit-Anforderungs-Flipflop 25 gesetzt ist und das Bit-Bereitschafts-Flipflop 16 zurückgestellt ist, wird ein auf der Q-Ausgangsleitung des Flipflops 16 auftretendes Binärzeichen ⁿ0" durch den Inverter 43 invertiert und dem einen Eingang des UND-Gliedes 54 zugeführt. Dieses UND-Glied 54 wird dadurch übertragungsfähig, so dass ein Binärzeichen "1" auf der Q-Ausgangsleitung des Flipflops 25 das Setzen des Lade-Befehls-Flipflops 47 bewirkt und damit einen Daten-Lade-Befehl an die Steuereinrichtung abgibt. Das von dem Flipflop abgegebene Binärzeichen "1" wird durch den Inverter 58 invertiert, wodurch das UND-Glied 55 gesperrt wird. Dadurch kann das Flipflop 48 nicht gesetzt werden.

20981 5/ 1 5 47

214895Q

Wenn die Flipflops 16 und 25 zurückgestellt sind, werden die auf den Q-Ausgangsleitungen dieser Flipflops auftretenden ■ Binärzeichen "0^H durch die Inverter 43 und 58 invertiert dem UND-Glied 55 zugeführt, welches dadurch übertragungsfähig ist. Damit bewirkt ein auf der Q-Ausgangsleitung des Träger-Aus-Flipflops 64 oder des Träger-Ein-Flipflops 65 auftretendes Binärzeichen ^W1^M das Setzen des Zustands-Befehls-llipflops 48. Wenn das Flipflop 48 gesetzt ist, wird von dessen Q-Ausgangsleitung ein Binärzeichen "1" abgegeben, welches für die Übertragungssteuereinrichtung einen Zustands-Speioher-Befehl darstellt.

20981 5/Ί547

Claims

2H8956

Patentansprüche

Datenübertragungssystem mit einem ersten Abtaster und einem zweiten Abtaster für eine Vielzahl von Unterkanälen, dadurch gekennzeichnet, daß der erste Abtaster (88) aufeinanderfolgend Signale für jeden der Unterkanäle (6a bis 6n) abgibt, daß der zweite Abtaster (84) aufeinanderfolgend Signale für eine bestimmte Anzahl der Unterkanäle (6a bis 6n) abgibt und daß Einrichtungen vorgesehen sind, die selektiv den ersten Abtaster (88) bzw. den zweiten Abtaster (84) mit den Unterkanälen (6a bis 6n) verbinden und die mit beiden Abtastern (88,84) und den Unterkanälen (6a bis 6n) verbunden sind.

2. System nach Anspruch 1, dadurch gekennzeichnet, daß der zweite Abtaster (84) eine Schalteinrichtung zur Auswahl der Anzahl der Unterkanäle aufweist, die Signale empfangen.

3. System nach Anspruch 1, dadurch gekennzeichnet, daß Einrichtungen vorgesehen sind, die die aufeinanderfolgende Abgabe von Signalen durch den ersten Abtaster (88) in dem Fall anhalten, daß der zweite Abtaster (84) mit den Unterkanälen verbunden ist, und die die Wiederabgabe der Signale durch den ersten Abtaster (88) in dem Fall bewirken, daß der erste Abtaster (88) wieder mit den Unterkanälen verbunden ist.

4. System nach Anspruch 3, dadurch gekennzeichnet, daß die Einrichtungen, die den ersten Abtaster (88) veranlassen, die aufeinanderfolgende Abgabe der Signale wieder aufzunehmen, die Abgabe eines Signals an den Unter-

209815/1547

kanal bewirken, der bezüglich des Empfangs des nächsten Signals zu einem Zeitpunkt an der Reihe war, zu dem die Abgabe der Signale durch den ersten Abtaster (88) angehalten worden war.

System nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß ein erster Zähler (88) und ein zweiter Zähler (84) vorgesehen sind, daß ein Oszillator (90) mit dem ersten Zähler und dem zweiten Zähler verbunden ist, daß Sperreinrichtungen (87,83) zur Sperrung der Zähler vorgesehen sind, daß eine erste Schalteinrichtung (81) und eine zweite Schalteinrichtung (75) vorgesehen sind, daß die erste Schalteinrichtung zwischen dem ersten Zähler und den Sperreinrichtungen geschaltet ist, mit dem zweiten Zähler verbunden ist und selektiv einen der beiden Zähler mit der Sperreinrichtung zu verbinden erlaubt,/&aß eine Decodiermatrix (94) vorgesehen ist, zwischen der und dem ersten Zähler die zweite Schalteinrichtung vorgesehen ist, die mit dem zweiten Zähler verbunden ist und die selektiv einen der beiden Zähler mit der mit den Unterkanälen verbundenen Decodiermatrix verbindet.

System nach Anspruch 5, dadurch gekennzeichnet, daß mit den beiden Schalteinrichtungen verbundene Auswahleinrichtungen vorgesehen sind, die die erste Schalteinrichtung veranlassen, den ersten Zähler mit der Sperreinrichtung zu verbinden und die gleichzeitig die zweite Schalteinrichtung veranlassen, den zweiten Zähler mit der Decodiermatrix zu verbinden, und die die erste Schalteinrichtung veranlassen, den zweiten Zählter mit der Sperreinrichtung zu verbinden, und die gleichzeitig bewirken, daß die zweite Schalteinrichtung den ersten Zähler mit der Decodiermatrix verbindet.

2098 1 5/15A7

2H8956

System nach Anspruch 5 oder 6, dadurch gekennzeichnet, daa der erste Zähler Einrichtungen zur Abgabe eines Zählwertes an jeden der Unterkanäle enthält und daß der zweite Zähler Einrichtungen, die einen Zählwert für einen Teil der Unterkanäle abgeben, und Einrichtungen zur Auswahl des jeweiligen Zählerwerts enthält.

System nach einem der Ansprüche 5 bis 7, dadurch gekennzeichnet, daß die beiden Zähler jeweils eine Vielzahl von Flipflops (89a bis 89e; 85a bis 85d) aufweisen, welche jeweils eine Eingangsklemme und eine Ausgangsklemme aufweisen, daß der Oszillator (90) mit der Eingangsklemme (C) eines ersten Flipflops (89a) in dem ersten Zähler (88) und mit der Eingangsklemme (C) eines ersten Flipflops (85a) in dem zweiten Zähler (84) verbunden ist, daß eine Sperrsignalquelle (75) vorgesehen ist, daß Schalteinrichtungen vorgesehen sind, die mit der Sperrsignalquelle und mit den Eingangskiemmen der ersten Flipflops beider Zähler verbunden sind, daß die Schalteinrichtungen selektiv die Sperrsignalquelle mit den Eingangsklemmen der ersten Flipflops der beiden Zähler zu verbinden erlauben, und zwar zur selektiven Freigabe des ersten oder zweiten Zählers, daß eine Vielzahl von Schaltern (82a bis 82d) vorgesehen ist, deren jeder mit einer entsprechenden Ausgangsklemme der Flipflops des zweiten Zählers (84) verbunden ist, daß eine Decodiermatrix (94) vorgesehen ist, daß Verbindungseinrichtungen zur selektiven Verbindung der Schalter und der Ausgangsklemmen der Flipflops des ersten Zählers mit der Decodiermatrix (94) vorgesehen sind, daß die Verbindungseinrichtungen mit der Decodiermatrix (94) und jedem Schalter sowie mit den Ausgangsklemmen der Flipflops des ersten Zählers verbunden sind und daß die Decodiermatrix (94) mit jedem der Unterkanäle (6a bis 6n) verbunden ist.

209815/1547

9. System nach Anspruch 8, dadurch gekennzeichnet, daß Auswahleinrichtungen (81) vorgesehen sind, die die Schalteinrichtungen veranlassen, die Sperrsignalquelle mit der Eingangsklemme des ersten Flipflops des zweiten Zählers (84) zu verbinden und die die Verbindungseinrichtungen veranlassen, gleichzeitig die Schalter (82a bis 82d) mit der Decodiermatrix (94) zu verbinden bzw. die die Schalteinrichtungen veranlassen, die Sperrsignalquelle mit der Eingangsklemme des-ersten Flipt flops (89a) des ersten Zählers (88) zu verbinden, und

die die Verbindungseinrichtungen veranlassen, gleichzeitig die Ausgangsklemmen der Flipflops des ersten Zählers (88) mit der Decodiermatrix (94) zu verbinden, und daß die Auswahleinrichtungen zwischen der Sperrsignalquelle und der Verbindungseinrichtung geschaltet sind.

10. System nach einem der Ansprüche 5 bis 9* mit einer Vielzahl von Unterkanälen, von denen zumindest zwei eine Prioritätssignalquelle aufweisen, dadurch gekennzeichnet, daß der Signalimpulse erzeugende Oszillator (90) mit der Eingangsklemme eines ersten Flipflops des ersten Zählers (88) und der Eingangsklemme eines ersten Flipflops des zweiten Zählers (84) verbunden ist, daß eine Freigabesignalquelle vorgesehen ist, daß Schalteinrichtungen mit der Freigabesignalquelle verbunden sind und an den Eingangsklemmen der ersten Flipflops der beiden Zähler (88,84) angeschlossen sind, daß die Schalteinrichtungen selektiv die Freigabesignalquelle mit dem ersten und zweiten Zähler zu verbinden gestatten, daß von dem Oszillator (90) abgegebene Impulse die Zähler (88,84) veranlassen, Signale in dem Fall abzugeben, daß der jeweilige Zähler mit der Freigabesignalquellq

209815/1547

verbunden ist, daß eine Vielzahl von Schaltern (82a bis 8sd) vorgesehen ist, deren jeder an einer entsprechenden Ausgangsklemme der Flipflops des zweiten Zählers (84) angeschlossen ist, daß ein Abtaster-Auswahl-Flipflop (81) mit einer Eingangsklemme und zwei Ausgangsklemmen vorgesehen ist, daß Verbindungseinrichtungen vorgesehen sind, die die Prioritätssignalquelle mit der Eingangsklemme des Abtaster-Auswahl-Flipflops zu verbinden gestatten, daß eine Decodiermatrix (94) vorgesehen ist, daß eine Vielzahl von UND-Gliedern (91a bis 91e; 86a bis 86d) mit jeweils zwei Eingängen und einem Ausgang vorgesehen ist, daß diese UND-Glieder in eine erste und zweite Gruppe aufgeteilt sind, daß der erste Eingang jedes UND-Gliedes der ersten Gruppe von UND-Gliedern (91a bis 91e) mit dem ersten Ausgang des Abtaster-Auswahl-Flipflops (81) verbunden ist, daß die zweiten Eingänge der UND-Glieder der ersten Gruppe von UND-Gliedern (91a bis 91e) jeweils mit einem Ausgang eines entsprechenden Flipflops des ersten Zählers (88) verbunden sind, daß der erste Eingang der UND-Glieder der zweiten Gruppe von UND-Gliedern (86a bis 86d) je-» weils mit einem zweiten Ausgang des Abtaster-Auswahl-Flipflops (81) verbunden ist, daß die zweiten Eingänge der UND-Glieder der zweiten Gruppe von UND-Gliedern (86a bis 86d) jeweils mit einem entsprechenden Schalter (82a bis 8sd) verbunden sind und daß die Ausgänge der UND-Glieder (91a bis 91e, 86a bis 86d) jeweils mit der mit den Unterkanälen (6a bis 6n) verbundenen Decodiermatrix (94) verbunden sind.

11. System nach Anspruch 10, dadurch gekennzeichnet, daß die Schalteinrichtung mit den beiden Ausgängen

209815/1547

2U8956

des Abtaster-Auswahl-Flipflops (81) verbunden ist und daß die Prioritätssignale das Abtaster-Auswahl-Flipflop veranlassen, Signale an beiden Ausgängen abzugeben, die die Schalteinrichtung veranlassen, selektiv die Freigabesignalquelle mit den beiden Zählern (88,84) zu verbinden.

12. System nach Anspruch 10, dadurch gekennzeichnet, daß t der erste Zähler (88) und die Decodiermatrix (94) Einrichtungen zur aufeinanderfolgenden Abgabe von Signalen für jeden Unterkanal der Unterkanäle (6a bis 6n) umfassen, und zwar in dem Fall, daß der erste Zähler (88) sowohl Oszillatorimpulse als auch Freigabeimpulse aufnimmt, und daß Einrichtungen vorgesehen sind, die die aufeinanderfolgende Abgabe der Signale durch den ersten Zähler (88) in dem Fall anhalten, daß die Freigabesignale von dem ersten Zähler (88) nicht aufgenommen werden.

209815/1547