DE3490263C2 - Steuerkanal-Schnittstellenschaltung - Google Patents

Description

Die Erfindung betrifft eine Steuerkanal- Schnittstellenschaltung nach dem Oberbegriff des Anspruchs 1. Eine solche Schnittstellenschaltung ist aus der US-PS 4,331,835 bekannt.

Die Technik einer verteilten Datenverarbeitung, bei der die Verarbeitung zwischen einem zentralen Prozessor und einer Gruppe von örtlichen Prozessoren aufgeteilt ist, wird jetzt auch auf digitale Fernsprechnebenstellenanlagen angewendet. In solchen Anlagen werden Informationen in typischer Weise über einen konventionellen synchronen Zeitmultiplex-Datenbus zwischen einem zentralen Prozessor und einem örtlichen Prozessor ausgetauscht. Ein vom zentralen Prozessor oder von jedem örtlichen Prozessor verwaltetes Bus-Belegungsschema verhindert, daß von einem örtlichen Prozessor auf den Bus gegebene Informationen mit Informationen in Konflikt kommen, die ein zweiter örtlicher Prozessor auf den gleichen Bus gegeben hat. Bei einem solchen Verfahren kann ein örtlicher Prozessor eine Busverwaltungsanordnung verwenden, um Zugriff zum Bus zu erhalten, beispielsweise indem er seine Kennung oder Adresse auf dem Bus zwecks Empfang von Informationen erkennt. In typischer Weise ist eine Busverwaltung mit der Informationsverarbeitung verschachtelt, um die Synchronisation mit Zeitsteuerungssignalen auf dem Bus aufrechtzuerhalten.

Busverwaltungsanordnungen erfüllen zwar ihre Aufgabe, es wird aber die Realzeit-Verarbeitungskapazität eines örtlichen Prozessors herabgesetzt. Beispielsweise benötigt die Durchführung von Wartungsaufgaben einen beträchtlichen Teil der Realzeit des Systems. Unter diesen Umständen kann es erforderlich sein, die Daten- oder Verbindungsverarbeitung auszusetzen, um Fehlererkennungsaufgaben zwecks Feststellung des fehlerhaften Prozessors durchzuführen und diesen Prozessor außer Betrieb zu nehmen.

Das in der US-PS 4,223,380 beschriebene Nachrichtensystem mit mehreren örtlichen Prozessoren weist eine Anordnung auf, bei der ein zentrales Prozessorsystem von der Zwischenprozessor-Busverwaltung entlastet wird. Bei dem bekannten Busverwaltungsverfahren wird im wesentlichen ein Teil eines Zeitrahmens jedem örtlichen Prozessor zur Übertragung von Informationen zugeordnet. Ein empfangener Prozessor betätigt eine Zwischenprozessor- Nachrichtenübertragung, indem er bei Empfang von Informationen über einen Zwischenprozessorbus ein Bestätigungssignal aussendet.

Der Erfindung liegt die Aufgabe zugrunde, eine Steuerkanal­ schnittstellenschaltung nach dem Oberbegriff des Anspruchs 1 anzugeben, die eine Vereinfachung bei den Zugriffsmöglichkeiten zu einem gemeinsamen Bus ermöglicht und gleichzeitig sicherstellt, daß auch bei Ausfall eines örtlichen Prozessors der gemeinsame Bus für die weiteren angeschlossenen Schaltungseinheiten verfügbar bleibt. Die Lösung der Aufgabe ist im Anspruch 1 gekennzeichnet.

Weiterbildungen der Erfindung sind Gegenstand der Unteransprüche.

Mittels der Steuerkanal-Schnittstellenschaltung werden gewählte Zeitlagen eines doppelten Zeitmultiplexbus zur Feststellung, Entnahme und Übertragung von Steuerinformationen zwischen einem örtlichen Prozessor und einem Zentralprozessor überwacht.

Eine Gruppe von Steuerzeitlagen jedes Zeitmultiplexrahmens ist für die Übertragung von Steuernachrichten zwischen dem Zentralprozessor, nachfolgend auch Verbindungsprozessor genannt, und einer Steuerkanal-Schnittstellenschaltung reserviert. Jede Steuerkanal-Schnittstellenschaltung überwacht den Bus und entnimmt während der Zeitlage 0 Adresseninformationen vom Bus. Eine Adresse kann entweder die Adresse einer bestimmten Steuerkanal­ schnittstellenschaltung (Einzeladresse) oder die Adresse einer Gruppe von Schnittstellenschaltungen (Gruppenadresse) sein.

Wenn eine Steuerkanal-Schnittstellenschaltung während der Zeitlage 0 ihre Adresse auf dem Bus erkennt, nimmt sie Informationen auf, die während der nachfolgenden Zeitlagen 1-4 auf dem Bus vorhanden sind. Die dem Bus während der Steuerzeitlagen (0-4) entnommenen Informationen werden in einem Eingangspuffer abgelegt, auf den ein zugeordnetes Mikroprozessor-Steuergerät zugreift.

Mit Hilfe einer Gruppenadresse ruft der Zentral- oder Verbindungs­ prozessor eine Gruppe von Mikroprozessor-Steuergeräten über zugeordnete Steuerkanal-Schnittstellenschaltungen auf, um Steuernachrichten von den jeweiligen Mikroprozessoren zu erhalten (Aktivitätsanforderung).

Mikroprozessor-Steuerinformationen, die zu dem Verbindungsprozessor übertragen werden sollen, werden in einem Ausgangspuffer der Steuerkanal- Schnittstellenschaltung gespeichert. Beim Aufruf durch den Verbindungsprozessor spricht jede Steuerkanal-Schnittstellen­ schaltung der aufgerufenen Gruppe, die solche Informationen besitzt, auf den Aufruf des Verbin­ dungsprozessors durch Übertragen einer Einbitantwort während der nachfolgenden Zeitlage 2 an.

Danach veranlaßt der Verbindungsprozessor jede Steuer­ kanal-Schnittstellenschaltung in Richtung zum Verbindungsprozessor zu übertragen, indem er die Einzeladresse der aufgerufenen Schaltung und codierte Anforderungswörter während der Zeitlagen 0-2 auf den Bus gibt. Anschließend gibt eine Steuerkanal-Schnittstellenschaltung während der Zeitlagen 2-4 nach Erkennen ihrer Adresse während der Zeitlage 0 den Inhalt ihres Ausgangspuffers auf den Anlagenbus.

Außerdem sind Schaltungen vorgesehen, die die Betriebsfähigkeit eines zugeordneten Mikroprozessor- Steuergerätes überwachen und verhindern, daß der örtliche Prozessor den Bus belegt, wenn er betriebsunfähig wird. Die Entnahme von Bus-Informationen geht während der Betriebsunfähigkeit des örtlichen Mikroprozessors weiter, um Befehle von einem Zentralprozessor zu erhalten, bei­ spielsweise einen Befehl, der die Steuerkanal-Schnitt­ stellenschaltung veranlaßt, den Mikroprozessor neu zu starten.

Kurzbeschreibung der Zeichnungen

Die Arbeitsweise und Verwirklichung der Erfindung werden nachfolgend genauer anhand der Zeichnungen beschrie­ ben. Es zeigt

Fig. 1 die Darstellung einer Nachrichtensystem- Anschlußschaltung, in der die Erfindung mit Vorteil angewendet wird,

Fig. 2 ein Ausführungsbeispiel der Erfindung in Form eines Blockschaltbildes,

Fig. 3 ein genaueres Schaltbild eines Steuergerätes, das bei der Erfindung benutzt wird,

Fig. 4 eine Folge von durch das Steuergerät erzeugten Taktsignalen, die mit Bezug auf einen Anlagen­ rahmen und Anlagenzeitlagen aufeinander folgen,

Fig. 5 eine Gesundheits-Steuerschaltung, die die Betriebsfähigkeit eines örtlichen Prozessors überwacht,

Fig. 6 eine Bus-Eingangsschaltung, die Steuerinfor­ mationen von einem Anlagenbus unter Steuerung des Steuergerätes aufnimmt,

Fig. 7 eine Bus-Ausgangsschaltung, die unter Steue­ rung des Steuergerätes Steuerinformationen an einen Anlagenbus überträgt, und

Fig. 8 ein Zustandsdiagramm für die Beziehungen zwischen Eingangs- und Ausgangssignalen des Steuergerätes.

Allgemeine Beschreibung

Die hier beschriebene Erfindung läßt sich mit Vorteil bei einer Anlage mit örtlichen Prozessoren anwenden, die einen gemeinsamen Zeitmultiplex-(TDM)-Bus besitzt.

In Fig. 1 ist eine Anzahl von Anschlüssen gezeigt, beispielsweise Fernsprechstationen, die von einer Anschluß­ schaltung 200 unter Steuerung eines Mikroprozessor- Steuergeräts 202 bedient werden. Jede Anschlußschaltung 200 steht mit einem Zentral- oder Verbindungsprozessor (nicht gezeigt) über einen Zeitmultiplex-(TDM)-Bus A oder B in Nachrichten­ verbindung.

Entsprechend der Darstellung ermöglicht die Steuer­ kanal-Schnittstellenschaltung (CCI) 203, die Gegenstand der hier beschriebenen Erfindung ist, dem Mikroprozessor 202 über einen Bus 321 oder 322 intern oder über einen Bus A oder B mit einem externen Zentral- oder Verbindungsprozessor in Verbindung zu treten.

Fig. 2 zeigt eine Steuerkanal-Schnittstellenschal­ tung 203, die asynchron mit dem Mikroprozessor 202 über eine Mikroprozessor-Schnittstellenschaltung 10 und synchron über eine Eingangszwischenspeicherschaltung TDB2O mit ent­ weder dem TDM-Datenbus 321 oder dem Bus 322 in Verbindung tritt. Die Mikroprozessor-Schnittstellenschaltung 10 (nach­ folgend auch als MI 10 bezeichnet) enthält nachfolgend noch genauer beschriebene Schaltungen zur Schnittstellenverbin­ dung des Mikroprozessor-Steuergerätes 202 (Fig. 1) mit Schaltungsmodulen der Steuerkanal-Schnittstellenschaltung 203, beispielsweise dem Adressenzwischenspeicher 65 und dem Zustandszwischenspeicher 45. Die MI-Schaltung 10 ent­ hält außerdem Schaltungen zur Weitergabe von Daten von der Eingangszwischenspeicherschaltung TDBI 20 in 6 Bytes mit je 8 Bits über den vieladrigen Bus MBI zum Mikroprozessor- Steuergerät 202. Die MI-Schaltung 10 überträgt außerdem Steuerinformationen vom Mikroprozessor-Steuergerät 202 zum TDM-Ausgangszwischenspeicher 30 zur Aussendung über den Bus 321 oder 322 zu dem Ver­ bindungsprozessor (nicht gezeigt), wenn dies angefordert wird. Das Mikroprozessor-Steuergerät 202 setzt die Steuer­ kanal-Schnittstellenschaltung 203 hiervon in Kenntnis, in­ dem ein besonderes Bit (ACT) im Zustandszwischenspeicher 45 über die MI-Schaltung 10 eingestellt wird. Auf diese Weise spricht die Schnittstellenschaltung 203 auf Verbin­ dungsprozessor-Aktivitätsanforderungen entsprechend dem Zustand des Aktivitätsbit (ACT) im Zustandszwischenspeicher 45 an. Zusätzlich zu Nachrichtenaktivitäten fragt das Mikroprozessor-Steuergerät 202 außerdem den Zustand anderer Schaltungsaktivitäten ab, beispielsweise hinsichtlich der Gesundheit oder Betriebsfähigkeit aus der MI-Schaltung 10. Das soll noch genauer beschrieben werden.

Der Verbindungsprozessor erhält Nachrichten vom Mikroprozessor-Steuergerät 202 durch gleichzeitiges Aufrufen einer Gruppe von Steuerkanal-Schnittstellenschaltungen 203 über den TDM-Bus 321 oder 322. Aufrufanforderungen (Gruppenaktivität) werden von dem Verbindungsprozessor (nicht gezeigt) während der Zeitlage 0 (TS 0) des TDM-Bus A oder Bus B ausgesendet und von anderen Typen von TS 0- Adresseninformationen dadurch unterschieden, daß das höchst­ wertige Bit (Bit 7) auf den Bus 321 oder 322 auf logisch 1 ein­ gestellt wird. Die Gruppe der Steuerkanal-Schnittstellen­ schaltungen 203, an die die Aktivitätsanforderung adressiert ist, erscheint in den Bitpositionen 3-6. Die Bitpositionen 0-2 geben den Typ der Verbindungsprozessor-Anforderung an.

Um mit einer bestimmten Steuerkanal-Schnittstellen­ schaltung 203 zur Übermittlung von Steuerinformationen in Verbindung zu treten, überträgt der Verbindungsprozessor während der Zeitlage 0 die Einzeladresse dieser Schnitt­ stellenschaltung. Wenn beispielsweise der Verbindungsprozessor bereit ist, Steuernachrichten zu empfangen, so folgen der speziellen TS 0-Einzeladresse einer Steuerkanal-Schnittstellenschaltung (CCI) 203 zwei Steuernachrichten, die auf dem Bus 321 oder 322 während der Zeitlagen 2 bzw. 3 auftreten.

Danach überträgt während folgender Zeitrahmen die Steuerkanal-Schnittstellenschaltung 203 im TDB-Ausgangs­ zwischenspeicher 30 abgelegte Steuernachrichten des Mikro­ prozessor-Steuergerätes 202 zum TDM-Bus 321 oder 322 während der Zeitlagen 2-4. Die erste von der Schnittstellenschaltung 203 zum Bus 321 oder 322 übertragene Steuernachricht gibt die Anzahl der auszusendenden Nachrichten an. Auf diese Weise wird der Verbindungsprozessor auf die Anzahl von Steuernachrichten aufmerksam gemacht, die er von der Schnittstellenschaltung 203 empfangen soll.

Die Synchronisation jeder Aktivität einer Steuer­ kanal-Schnittstellenschaltung 203 mit der Zeitsteuerung des TDM-Bus 321 oder 322 wird erreicht, indem jeder CCI- Schaltung 203 ein Rahmenimpuls und ein 2-MHz-Taktsignal über die Leitungen FME bzw. SCLK vom Verbindungs­ prozessor zugeführt werden. Unter Ansprechen auf einen Rahmenimpuls und Taktimpulse erzeugt eine Steuerschaltung 50 Zeitlagen 0-6 in einem Anlagenrahmen, die dem Auftreten von Zeitlagen 0-6 auf dem Bus 321 oder 322 entsprechen, um einen synchronen Empfang und Aussendung von Steuerinfor­ mationen zu und vom Bus 321 und 322 zu ermöglichen.

Die Aussendung und der Empfang von Steuernachrichten zu und vom Bus 321 oder 322 wird vom Steuergerät 50 ge­ steuert. Beispielsweise erzeugt das Steuergerät 50 eine Folge von Signalen, die der TDBO-Schaltung 30 angibt, zu welchem Bus 321 oder 322 die Schnittstellenschaltung 203 aussenden soll und welcher Antworttyp bei einer Verbindungs­ prozessor-Anforderung übertragen werden soll. Der Antwort­ typ wird vom Decoder 55 beim Decodieren einer Verbindungs­ prozessoranforderung zum Steuergerät 50 geliefert. Falls die Anforderung auf zum Verbindungsprozessor gerichtete Steuernach­ richten lautet, veranlaßt das Steuergerät 50 eine Antwort­ schaltung 60, eine Antwort entsprechend beispielsweise dem Logikzustand des im Zustandszwischenspeicher 45 gespeicher­ ten Nachrichtenaktivitätsbit (ACT) zu bilden. Diese Antwort wird in der TDBO-Schaltung 30 zur Übertragung zum Bus 321 oder 322 während der Zeitlage 2 des nächsten Rahmens zwi­ schengespeichert.

Eine Antwort auf eine Verbindungsprozessor-Aktivitäts­ anforderung, beispielsweise eine zum Verbindungsprozessor gerichtete Nachrichtenanforderung, ist ein einziges Bit logisch 0, das eine Bitposition auf dem Bus 321 oder 322 entsprechend der örtlichen Adresse einnimmt. Auf diese Weise antworten Steuerkanal-Schnittstellenschaltungen 203 der gleichen Gruppe, die Nachrichten zu übertragen haben, gleichzeitig auf eine Verbindungsprozessor-Aufruf­ anfrage durch Löschen entsprechender adressenorientierter Bits auf dem Bus 321 oder 322 während der Zeitlage 2.

Bei Erkennen seiner Adresse auf dem Bus 321 oder 322 veranlaßt das Steuergerät 50 eine Unterbrechungsschal­ tung 15, das Mikroprozessor-Steuergerät 202 über eine Lei­ tung NT (Fig. 1 und 2) zu unterbrechen. Eine Unterbrechung tritt automatisch immer dann auf, wenn die Schnittstellen­ schaltung 203 eine ungültige Verbindungsprozessoranforderung empfängt oder wenn die Adresse der Schnittstellenschaltung 203 während der Zeitlage 0 über den Bus 321 oder 322 empfangen wird. Das Mikroprozessor-Steuergerät 202 kann außerdem die Schnittstellenschaltung 203 auffordern, ein Unterbrechungssignal zu erzeugen, wenn ein neuer Anlage­ rahmen beginnt.

Die Gesundheitssteuerschaltung 70 und das Steuerge­ rät 50 überwachen die Betriebsfähigkeit des Mikroprozessor- Steuergerätes 202 und die Durchgängigkeit der TDM-Busse 321 und 322. Beispielsweise bringt die Gesundheitssteuerschal­ tung 70 die Bus-Puffer 204 und 205 über die Leitung ENO (Fig. 1) in eine Nurlese-Betriebsart bei Feststellung eines nicht betriebsfähigen Mikroprozessor-Steuergerätes 202, wodurch die mögliche Beeinträchtigung des Bus A oder B über den Bus 321 bzw. 322 verhindert wird. Die Gesundheits­ steuerschaltung 70 bewirkt außerdem immer dann eine Sende­ sperre für die Bus-Puffer 204 und 205 über die Leitung ENO, wenn sie feststellt, daß ein Anschlußbauelement, beispiels­ weise eine Teilnehmer-Schnittstellen- und Logikschaltung 200-1 zu den Puffern 204 oder 205 über den Bus 321 oder 322 während besonderer Steuerzeitlagen überträgt, die für die Übertragung von Steuerinformationen reserviert sind.

Ins einzelne gehende Beschreibung

Es sei weiterhin auf Fig. 2 Bezug genommen. Die Mikroprozessor-Schnittstellenschaltung 10 ist eine Kombina­ tionsschaltung, die aus D-Flipflops besteht, welche ein Dateneingangsregister zur Speicherung von 8 Bits bilden. Die Mikroprozessor-Schnittstellenschaltung enthält außerdem Schaltungen für eine Nachrichtenverbindung mit dem örtli­ chen Mikroprozessor 202 über einen vieladrigen Bus MD entspre­ chend dem Protokoll für den INTEL-Mikroprozessor 8051 das im INTEL-Bauteilkatalog 1981 auf den S. 5-23 und 5-35 beschrieben ist.

Der Bus 11 stellt die in der obengenannten INTEL- Veröffentlichung beschriebenen Betätigungssignale (ALE), Lesesignale (RD) und Schreibsignale (WR) dar und enthält eine zusätzliche Signalleitung CS. Die Signal­ leitung CS erhöht die Anzahl von Schaltungen, die das Mikroprozessor-Steuergerät 202 adressieren kann.

Die Schnittstellenschaltung 10 enthält außerdem einen mit Adressenzwischenspeicherung ausgestatteten Decoder, der über die Ader ALE des Mikroprozessor-Steuergerätes 202 veranlaßt wird, Adresseninformationen vom Bus MD über den Bus 9 aufzunehmen, so daß das Mikroprozessor-Steuergerät 202 auf den Einzeladressen-Zwischenspeicher 65, den Zustands­ zwischenspeicher 45 oder das Gesundheitssteuergerät 70 über den Bus MB0 und die Mikroprozessor-Schnittstelle 10 zugrei­ fen kann. Eine Zugriffsbetätigungsleitung (WREN, in Fig. 2 nicht gezeigt) zu jeder Schaltung 70, 45 und 30, die durch das Mikroprozessor-Steuergerät 202 aktiviert wird, ist ebenfalls Teil des Bus MB0.

Der Eingangsbus MBI der Mikroprozessor-Schnittstelle 10 stellt einen mehradrigen Bus dar, der eine Wählerschal­ tung der Mikroprozessor-Schnittstelle 10 mit den vom Zustandszwischenspeicher 40 ausgegebenen 8 Bits der Zustands­ information und 48 Ausgangssignalen von der TDB-Eingangs­ schaltung 20 versorgt, die aus 6 Datengruppen mit je 8 Bits bestehen. Die Ausgangssignale der TDB-Eingangsschaltung 20 umfassen 8 Datenbits, die vom Bus 321 und 322 für jede Zeitlage 0-4 aufgenommen werden. Die erste und zweite Grup­ pe von 8 Bits stellen die vom Bus 321 oder vom Bus 322 oder beiden aufgenommene Einzeladresse,und die nachfolgenden 4 Grup­ pen von je 8 Datenbits stellen die vom Verbindungs­ prozessor zum Mikroprozessor-Steuergerät 202 während der Zeitlagen 1-4 übertragenen Steuerinformationen dar. Die Schnittstellenschaltung 10 enthält außerdem 3 8-Bit-Daten­ zwischenspeicher zur Aufnahme von Steuerdaten, die vom Mikroprozessor-Steuergerät 202 geliefert werden.

Wie oben erwähnt, enthält die Mikroprozessor-Schnitt­ stellenschaltung 10 eine an den Bus MBI angeschaltete Wäh­ lerschaltung. Das Mikroprozessor-Steuergerät 202 greift auf den Bus MBI über die Adressendecoder- und Wählerschal­ tungen der Mikroprozessor-Schnittstellenschaltung 10 zu. Jede Gruppe von 8 Adern des Bus MBI stellt eine Adresse dar, die durch eine Decoderschaltung der Schnittstellen­ schaltung 10 decodiert wird. Die decodierte Adresse ver­ anlaßt dann eine Wählerschaltung der Schnittstellen­ schaltung 10 die gewählte Gruppe von 8 MBI-Adern über den Bus MD mit dem Ausgang zu verbinden. Es ist bekannt, daß der Bus MBI durch einen 8-Bit-Bus ersetzt werden könn­ te, wobei die Ausgangssignale des Zwischenspeichers 65 und der TDB-Eingangsschaltung 20 dann in Gruppen von 8 Bits auf den 8-Bit-Bus MBI multiplext werden. Die hier beschriebene vieladrige Anordnung wurde jedoch gegenüber der Multiplexanordnung bevorzugt, um höhere Geschwindigkeit zu erzielen und Ausbreitungsverzögerungen zu verringern.

Der Decoder der Mikroprozessor-Schnittstellenschaltung 10 decodiert außerdem die über den Bus MD empfangene Adresseninformation des Mikroprozessor-Steuergerätes 202 unter Erzeugung einer 1-aus-3-Auswahl von Adern des Bus OL, die über den vieladrigen Bus MB0 mit der TDB-Ausgangs­ schaltung 30 verbunden sind. Eine durch die OL-Adern dar­ gestellte Adresse des Mikroprozessor-Steuergerätes 202 veranlaßt die Schnittstellenschaltung 10 außerdem zur Aktivierung einer zur TDB-Ausgangsschaltung 30 führenden Betätigungsader (WREN, nicht in Fig. 2 gezeigt). Die Aus­ wahl von OL-Adern fit jeweils einer Ader durch das Mikro­ prozessor-Steuergerät 202 über die Schnittstellenschaltung 10 bewirkt die Ausgabe von 8 Bits der in den drei obenbe­ sprochenen Registern gespeicherten Steuerdaten auf den Bus MBO. Diese Bits werden von der Ausgangsschaltung 30 über den Bus 31 zwecks Speicherung in seriellen Schiebe­ registern mit paralleler Eingabe aufgenommen, wie später genauer beschrieben werden soll.

Bus-Protokoll

Die Zeitlagen 0-4 auf dem Bus 321 oder 322 sind zur Übertragung von Informationen zwischen dem Verbindungs­ prozessor und der Steuerkanal-Schnittstellenschaltung 203 reserviert. Andere Nachrichtenübertragungen, beispiels­ weise die Übertragung von Sprach- und Dateninformationen zwischen Anschlußschaltungen, beispielsweise der Anschluß­ schaltung 200-1 (Fig. 1), benutzen den Bus 321 oder 322 während nachfolgender Zeitlagen (5-255). Informationen, wie Sprach- und Anschlußdaten, die während der Zeitlagen 0-4 auftreten, werden als ungültig angesehen.

Von den Zeitlagen 0-4 ist die Zeitlage 0 zur Über­ tragung einer örtlichen Einzel- oder Gruppenadresse der Steuerkanal-Schnittstellenschaltung 203 reserviert. Eine Gruppenadresse unterscheidet sich von einer Einzeladresse durch Einstellen des Bit 7 auf den Bus 321 oder 322, die mit dem Anlagenbus A und B über Bus- Puffer 204 bzw. 205 verbunden sind, während der Zeitlage 0 auf logisch 1. Eine Gruppenadresse ist Teil eines Auf­ rufs einer bestimmten Gruppe von Steuerkanal-Schnitt­ stellenschaltungen 203 durch den Verbindungsprozessor, wobei die Gruppenadresse durch die Bits 3-6 auf dem Bus 321 oder 322 definiert wird. Die Art des Aufrufs oder der Aktivitätsanforderung wird durch die Bits 0-2 definiert und ist in typischer Weise eine zum Verbindungsprozessor gerichtete Nachrichtenanforderung (ACT), eine Gesundheits-Zustands­ anforderung (SAN) oder ein Neustart des Mikroprozessor Steuergerätes 202 (RST). Die ersten beiden Verbindungs­ prozessor-Gruppenanforderungen machen eine Antwort jeder Steuerkanal-Schnittstellenschaltung 203 in der Gruppe erforderlich, während die letzte Anforderung (RST) keine Antwort benötigt, sondern die Schaltung 203 veranlaßt, eine Funktion auszuführen. Das Mikroprozessorsteuergerät 202 wird außerdem über die Unterbrechungsschaltung 15 unterbrochen, wenn eine Gruppenaktivitätsanforderung eine andere Verbindungsprozessoranforderung definiert, die keine der oben angegebenen Aktivitätsanforderungen (ACT, SAN oder RST) ist.

Vom Mikroprozessor-Steuergerät 202 über die Schnittstellenschaltung 10 in den TDB-Ausgangszwischen­ speicher 30 geladene Steuernachrichten werden nach einer Gruppenaktivitätsabtastung (Aufrufanforderung) zu einem Verbindungsprozessor übertragen. Ein Verbindungsprozessor veranlaßt das Mikroprozessor-Steuer­ gerät 202 über die Steuerkanal-Schnittstellenschaltung 203 zur Übertragung von Nachrichten unter Aussendung der Adresse dieser Schaltung (Einzel­ adresse von CCI 203) während der Zeitlage 0 auf dem Bus 321 oder 322 und durch Aussenden von codierten Signalen in den Zeitlagen 1 und 2, die das Mikroprozessor-Steuer­ gerät 202 veranlassen, während eines nächsten Rahmens über die Schaltung 203 zu senden.

Das Mikroprozessor-Steuergerät 202 überträgt zum Verbindungsprozessor während nachfolgender Rahmen, wenn die Schaltung 203 während der Zeitlage 0 ihre Adresse auf dem Bus 321 oder 322 erkennt. Die erste vom Mikroprozessor-Steuergerät 202 über die Steuerkanal-Schnittstellenschaltung 203 übertragene Nach­ richt ist so codiert, daß sie dem Verbindungsprozessor die Anzahl der Nachrichten angibt, die zu erwarten sind. Wie oben erwähnt, benutzt die Steuer­ kanal-Schnittstellenschaltung die Zeitlagen 1-4 für die Aussendung und den Empfang von Nachrichten zu und von dem Verbindungsprozessor.

Wenn die Steuerkanal-Schnittstellenschaltung 203 keine Nachrichten aussendet, nimmt sie Steuernachrich­ ten oder Aufrufanforderungen, die auf dem Bus 321 oder 322 während der Zeitlagen 1-4 erscheinen, auf, wenn sie ihre Adresse während der vorhergehenden Zeitlage 0 auf dem Bus 321 oder 322 feststellt.

Einzeladresse

Eine Einzeladresse für jede Steuerkanal-Schnitt­ stellenschaltung 203 wird dadurch erzeugt, daß bestimmte Verdrahtungsstifte (nicht gezeigt) von 7 Rückebenen­ verdrahtungsstiften entweder an Erde oder +5 Volt gelegt werden, wodurch binäre 1- und 0-Werte dargestellt werden. Die 7 Rückebenen-Stifte (nicht gezeigt), die mit dem Einzeladressen-Zwischenspeicher 65 (Fig. 2) verbunden sind, werden in 7 entsprechenden D-Flipflops abgelegt, auf die das Mikroprozessor-Steuergerät 202 über die Schnittstellen­ schaltung 10 zugreift. Die Bits 3-6 der Einzeladresse stellen die Gruppenadresse der Schaltung 203 und die Bits 0-2 eine örtliche Adresse dar.

Die Einzeladresse wird zum Steueradressendecoder 55 und zur Antwortschaltung 60 über den Tafeladressenbus BD0-BD6 weitergeleitet. Die Einzeladresse wird außerdem zum Mikroprozessor-Steuergerät 202 über den 7-Bit-Bus BD0-BD6 und die Schnittstellenschaltung 10 bei Betätigung durch die Adressendecoderschaltung der MI-Schaltung 10 über die Ader AE gegeben.

Steueradressendecoder

Der in Fig. 2 gezeigte Steueradressendecoder decodiert Informationen, die auf dem Bus 321 oder 322 während der Zeitlage 0 erscheinen. Die 8-Bit-Adresseninfor­ mation wird vom Bus 321 oder 322 kommend in der TDB-Ein­ gangsschaltung 20 zwischengespeichert und über den 16- Bit-Bus B0 zum Decoder 55 gegeben. Die ersten 8 Bits auf dem Bus B0 sind für Adresseninformationen reserviert, die vom Bus 321 kommen, und die zweiten 8 Bits für Adresseninformationen vom Bus 322.

Eine Adresse der Zeitlage 0 , die sich auf einen Gruppenaufruf bezieht (Bit 7 = 1), veranlaßt den Decoder 55, die Gruppenadresse (Bits 3-6) mit der Gruppen­ adresse zu vergleichen, die ihm vom Tafeladressen-Zwischen­ speicher 65 über den Tafeladressen-Bus BD0-BD6 zugeführt wird, wobei dort die Gruppenadresse durch die Bits BD3- BD6 definiert ist. Wenn der Vergleich eine Übereinstimmung ergibt, benachrichtigt der Decoder 55 das Steuergerät 50 über die Leitung MADA oder die Leitung MADB des Bus 56, wenn die Information der Zeitlage 0 vom Bus 321 oder vom Bus 322 ausgegangen ist. Der Decoder 55 decodiert außerdem die Bits 0-2 vom Bus 321 oder 322, um den Typ der Verbindungsprozessor-Gruppenanforderung festzustellen, und aktiviert entweder die Leitung LADA oder die Leitung LADB des zum Steuergerät 50 führenden Bus 56, um dem Steuer­ gerät anzuzeigen, daß eine Verbindungsprozessor-Gruppen­ abtastung (Gruppenaufrufabtastung) aufgetreten ist. Die decodierte Anforderung (Bits 0-2) wird dem Steuergerät 50 über die Leitung ACA oder ACB des Bus 56 zugeführt, wenn eine Aktivitätsanforderung zum Verbindungsprozessor gerichtete Nach­ richtenanforderung) vorliegt, oder über die Leitung RPA bzw. RPB des Bus 56, wenn ein Neustart des Mikroprozessor- Steuergerätes 202 verlangt wird, oder auch über die Lei­ tung SNA oder SNB des Bus 56, wenn eine Gesundheits­ anforderung erfolgt. Eine aktive Leitung MADA oder MADB des Bus 56 ohne aktive Anforderungsleitung ist nicht gül­ tig, und das Steuergerät 50 veranlaßt die Unterbrechungs­ schaltung 15, das Mikroprozessor-Steuergerät 202 über die Leitung SINT des Steuerbus vom Steuergerät 50 zu unter­ brechen.

Eine Adresse der Zeitlage 0, die sich nicht auf eine Verbindungsprozessor-Aufrufanforderung bezieht (Bit 7 = 0), wird mit den vom Zwischenspeicher 65 geliefer­ ten Adressenbits BD0-BD6 verglichen. Wenn der Vergleich zu einer Nichtübereinstimmung führt, beachtet die Steuer­ kanal-Schnittstellenschaltung 203 die Steuerinformation der Zeitlagen 1-4 auf dem Bus 321 oder 322 nicht. Im anderen Fall setzt der Decoder 55 das Steuergerät 50 durch Aktivieren der Leitung MADA oder MADB davon in Kenntnis, daß die Gruppenadresse (Bits 3-6) übereinstimmt, und aktiviert die Leitung LADA oder LADB als Anzeige dafür, daß die örtliche Adresse (Bits 0-2) mit Bezug auf den Bus 321 oder 322 übereinstimmt.

Antwortschaltung

Eine Antwort der Steuerkanal-Schnittstellen­ schaltung 203 auf eine Bedienungsprozessor-Gruppenaktivi­ tätsanforderung oder Gesundheitsanforderung tritt während der Zeitlage 2 unmittelbar nach einer Gruppenaufrufanfor­ derung der Zeitlage 0 auf (eine Gruppenantwort auf eine Verbindungsprozessor-Anforderung erfolgt durch jede Schnittstellenschaltung 203 in der aufgerufenen Gruppe durch Einstellen ihrer jeweiligen örtlichen Adressenbit­ position auf dem Bus 321 oder 322 auf 0). Auf diese Weise stellt der Verbindungsprozessor die Bits 0-7 auf dem Bus 321 oder 322 während der Zeitlage 2 auf 1 ein, und die Bits werden dann durch die jeweils antwortende Schnitt­ stellenschaltung 203 entsprechend ihren Adressenbitposi­ tionen gelöscht.

Beispielsweise löscht die Steuerkanal-Schnitt­ stellenschaltung 203 mit der örtlichen Adresse 3 und einer auszusendenden Steuerinformation das Bit 3 auf dem Bus 321 oder 322 während der Zeitlage 2 als positive Antwort auf eine Verbindungsprozessor-Gruppenaktivitätsanforde­ rung. Im anderen Fall bleibt das Bit 3 unverändert.

Die Antwortschaltung 60 erzeugt die Antwort einer Steuerkanal-Schnittstellenschaltung 203 auf eine Verbindungsprozessor-Gruppenanfrage auf der Grundlage des Logikzustandes entweder der vom Zustandszwischenspei­ cher 45 gespeisten Aktivitätsleitung ACT oder der von der Gesundheitssteuerung 70 gespeisten Gesundheitsleitung SB. Wie oben erläutert, decodiert der Decoder 56 die je­ weilige Verbindungsprozessoranforderung und informiert das Steuergerät 50 auf die beschriebene Weise. Das Steuergerät 50 veranlaßt die Antwortschaltung 60 über entweder die Leitung PCT (Aktivitätsanforderung) oder die Leitung PSN (Gesundheitsanforderung), die jeweilige Antwort zu bilden. Für eine Verbindungsprozessor-Aktivi­ tätsanforderung benutzt die Antwortschaltung 60 den vom Zustandszwischenspeicher 45 über die Leitung ACT gelie­ ferten Aktivitätszustand und ordnet den auf dieser Lei­ tung erscheinenden Logikzustand in der Reihenfolge der Bitposition auf der Grundlage der vom Adressenzwischen­ speicher 65 über die Leitung BD0-BD6 gelieferten örtli­ chen Tafeladresse. Bei einer Gesundheits- oder Betriebs­ fähigkeitsanforderung ordnet die Antwortschaltung 60 den Logikzustand auf der von der Gesundheitssteuerung 70 ge­ speisten Leitung SB auf ähnliche Weise.

Nach Bildung einer Antwort gibt die Antwort­ schaltung 60 diese über den Bus 550-557 in die Wähler­ schaltung der Ausgangsschaltung 30. Die Ausgangsschaltung 30 überträgt den Inhalt ihrer Zählerschaltung während der Zeitlage 2 unter Überwachung der Steuerschaltung 50 zur Sammelleitung 321 oder 322.

Zustandszwischenspeicher

Der Zustandszwischenspeicher 45 ist eine Kombi­ nationsschaltung, die 6 D-Flipflops und 2 Einstell-Rück­ stell-(S/R)-Flipflops enthält. Jedes S/R-Flipflop wird durch eine spezielle, vom Mikroprozessor-Steuergerät 202 über die MI-Schaltung 10 gelieferte Adresse eingestellt und rückgestellt.

Die S/R-Flipflops speichern Bits ABE und BBE, die vom Mikroprozessor-Steuergerät 202 über die MI-Schal­ tung 10 und den vieladrigen Bus MB0 geliefert werden, um den Zugriff zum Bus 321 bzw. zum Bus 322 zu steuern.

Ein erstes D-Flipflop (ACT) des Zustandszwischen­ speichers 45 wird durch das Mikroprozessor-Steuergerät 202 immer dann (auf H) eingestellt, wenn nach aufwärts­ gerichtete Nachrichten durch das Mikroprozessor-Steuer­ gerät 202 über die MI-Schaltung 10 und den Bus MB0 im Ausgangszwischenspeicher 30 abgelegt worden sind. Das ACT- Flipflop wird vom Mikroprozessor-Steuergerät 202 über die MI-Schaltung 10 gelöscht, wenn das Mikroprozessor- Steuergerät 202 die Übertragung aller wartenden, nach aufwärts gerichteten Steuernachrichten beendet.

Ein zweites D-Flipflop des Zustandszwischen­ speichers 45 steuert ein Unterbrechungsbit TSI des Mikro­ prozessor-Steuergerätes 202, das dem Steuergerät 50 über die Schaltung 15 zur Unterrichtung des Mikroprozessor- Steuergerätes 202 immer dann zugeführt wird, wenn ein neuer Anlagenrahmen gestartet wird. Das TSI-Flipflop wird durch das Mikroprozessor-Steuergerät 202 über die MI- Schaltung 10 und den Bus MB0 eingestellt und rückgestellt.

Ein drittes und ein viertes D-Flipflop ASCN und BSCN des Zustandszwischenspeichers 45 werden durch das Steuergerät 50 immer dann eingestellt, wenn das Steuer­ gerät 50 eine (oben erläuterte) Gruppenaktivitätsanforde­ rung über den Bus 321 bzw. den Bus 322 empfängt. Die Bits ASCN und BSCN werden durch das Mikroprozessor-Steuergerät 202 über die MI-Schaltung 10 gelesen und gelöscht, wie oben beschrieben.

Ein fünftes und ein sechstes D-Flipflop ACA und ACB des Zustandszwischenspeichers 45 werden durch das Steuergerät 50 dann eingestellt, wenn eine während der Zeitlage TS0 auf der Sammelleitung 321 bzw. 322 er­ scheinende Adresse mit der vom Adressenzwischenspeicher 65 gelieferten Einzeladresse übereinstimmt. Das Steuergerät 50 löscht das jeweilige Bit ACA oder ACB am Ende der Zeit­ lage 255.

Steuergerät 50

In Fig. 3 ist das Steuergerät 50 gezeigt, bei dem es sich um eine zustandsgetriebene Schaltung handelt. Unter Ansprechen auf Eingangssignale, die vom Steueradres­ sendecoder 55 über den vieladrigen Bus 26 geliefert werden, sowie Eingangssignale, die von der TDB-Eingangsschaltung 20 über Adern MSA und MSB kommen, entscheidet das Steuer­ gerät 50, ob die Steuerkanal-Schnittstellenschaltung 203 Informationen über entweder den Bus 321 oder den Bus 322 aussenden bzw. über diese empfangen soll. Wie oben erwähnt, stellt das Mikroprozessor-Steuergerät 202 entweder das Bit ABE oder das Bit BBE im Zustandszwischenspeicher 45 ein, um den Bus 321 oder den Bus 322 als aktiv auszuwählen. Die Zustandsbits ABE, BBE und TSI werden dem Steuergerät 50 über Adern ABE, BBE bzw. TSI zugeführt. Bei einer aktiven (Logisch 1) Leitung ABE oder BBE aktiviert das Steuergerät 50 entweder die Ausgangsleitung ENA oder die Leitung ENB in Verbindung mit den obenerläuterten Eingangssignalen.

Logische Schaltungen des in Fig. 3 dargestellten Steuergerätes 50 werden außerdem zur Unterbrechung des Mikroprozessor-Steuergerätes 202 mittels der Unterbrechungs­ schaltung 15 benutzt, wenn das Steuergerät 50 eine undefi­ nierte Verbindungsprozessor-Gruppenaufrufanforderung auf der Grundlage von Eingangssignalen feststellt, die vom Decoder 55 geliefert werden, und gibt dann über die Leitung SNT während der Zeitlage 3 einen Impuls logisch 1 ab. Die Leitung SNT führt über den Steuerbus und den Bus 16 zur Unterbrechungsschaltung 15 (Fig. 2) , die dann das Mikroprozessor-Steuergerät 202 unterbricht.

Das Mikroprozessor-Steuergerät 202 wird außerdem vom Steuergerät 50 am Beginn jedes Anlagenrahmens unterbro­ chen, wenn das TSI-Bit des Zustandszwischenspeichers 45 durch das Mikroprozessor-Steuergerät 202 über die MI-Schal­ tung 10 und den vieladrigen Bus MB0 eingestellt wird. Der Zustand des TSI-Bit wird dem Steuergerät 50 vom Zustands­ zwischenspeicher 45 über die Leitung TSI übermittelt.

Wenn die Leitung TSI aktiv ist (logisch 1), so veranlaßt sie das Steuergerät 50, während der Zeit lagen 0-5 der Leitung INT, die über den Steuerbus des Steuergerätes 50 und den Bus 16 zur Unterbrechungsschaltung 15 führt, Impulse zuzuführen.

Das Steuergerät 50 aktiviert unter Ansprechen auf eine Verbindungsprozessor -Gesundheitsgruppenanforde­ rung, die vom Decoder 55 über die Leitung SNA oder SNB des Bus 56 ausgegeben wird, während der Zeitlage 3 die Ausgangsleitung SNS (logisch 0) ihres Steuerbus, der über den Bus 71 zur Gesundheitssteuerschaltung 70 fühlt. Das Steuergerät 50 aktiviert außerdem die Ausgangsleitung LRS (logisch 1) des über den Bus 71 mit der Schaltung 70 verbundenen Steuerbus, wenn die Steuerkanal-Schnitt­ stellenschaltung 203 Befehle erhält, das Mikroprozessor- Steuergerät 202 neu zu starten, wie oben erwähnt (Leitun­ gen RPA oder RPB des Bus 56). Das Ansprechen der Gesund­ heitssteuerschaltung 70 auf eine aktive Leitung SNS oder eine aktive Leitung LRS soll kurz erläutert werden.

Die Decoder A und B des Steuergerätes 50 deco­ dieren von der Decoderschaltung 55 gelieferte Eingangs­ signale, ferner vom Zustandszwischenspeicher 45 über Lei­ tungen ABE, BBE gelieferte Aktivitätsbits ABE, BBE des Bus 321 und des Bus 322 , sowie die höchstwertigen Bits (Bit 7) der Busse 321, 322 , die von der TDB-Eingangs­ schaltung 20 über Leitungen MSA bzw. MSB geliefert werden. Demgemäß nimmt die TDB-Eingangsschaltung 20 Informationen vom Bus 321 oder vom Bus 322, abhängig vom Zustand der aktiven Bits ABE bzw. BBE, auf. Wenn beispielsweise das Bit ABE , das dem Decoder A des Steuergerätes 50 vom Zu­ standszwischenspeicher 45 über die Leitung ABE zugeführt worden ist, auf logisch 1 ist, so ist der Decoder A des Steuergerätes 50 aktiv. Unter besonderen Umständen stellt das Mikroprozessor-Steuergerät 202 die Bits ABE und BBE ein, um festzustellen, ob der Bus A oder der Bus B im Augenblick vom Verbindungsprozessor benutzt wird.

Der Decoder A (B) gibt über den Anschluß AC (BC) eine logische 0 aus, wenn die Kombination der Eingangssignale LADA , MADA (LADB; MADB) auf dem Bus 56 angibt, daß eine fehlerfreie Adresse während der Zeitlage 0 auf dem Bus 321 (322) erscheint. Der Decoder A (B) gibt außerdem über den Anschluß AB eine logische 0 ab, wenn die Kombination der Eingangssignale LADA, MADA und MSA (LADB, MADB und MSB) angibt, daß die während der Zeitlage 0 auf dem Bus 321 (322) erscheinenden Informationen sich auf Gruppenaufrufanforderungen beziehen.

Unter Ansprechen auf Ausgangssignale AC und AB (BC und BB) des Decoders A (B) erzeugt das Steuergerät 50 eine Anzahl von Ausgangssignalen wie folgt:

ENS - Ein nach H gehender Impuls, der die Zeit zwischen der Mitte der Zeitlage 1 und der Mitte der Zeitlage 5 überbrückt und die Schieberegister sowie die Ausgangssteuer­ logik (OCL) der TDB-Ausgangsschaltung 30 betätigt.
ENA (ENB) - Ein nach H gerichteter Impuls, der die Zeit zwischen der Mitte der Zeitlage 1 und der Mitte der Zeitlage 5 überbrückt, wenn die auf dem Bus 321 (322) anstehende Adresse richtig ist, und über den Steuerbus des Steuergerätes 50 zur TDB-Ausgangsschaltung 30 geliefert wird, um den Bus 321 oder den Bus 322 mit Bezug auf den Logikzustand der Eingangsleitungen ABE bzw. BBE zu wählen.
ACA (ACB) - Ein Signal logisch 1, wenn die auf dem Bus 321 (322) während der Zeitlage 0 erschei­ nende Adresse richtig ist, und benutzt wird, um das Zustandsbit ACA (ACB) im Zustands­ zwischenspeicher 45 über den Steuerbus des Steuergerätes 50 einzustellen.
ACAN - Das Komplement des Signals auf der Leitung ACA (logisch 0), das dem TDB-Eingangspuffer 20 über den Steuerbus des Steuergeräts 50 zugeführt wird.
ACO - Ein Signal logisch 1, wenn die volle Einzel­ adresse auf dem Bus 321 oder dem Bus 322 erscheint, und das dem TDB-Eingangspuffer 20 über den Steuerbus des Steuergeräts 50 zugeführt wird.
ASCN (BSCN) - Ein Impuls logisch 1, der während der Zeit­ lage 3 unter Ansprechen auf eine während der Zeitlage 0 auf dem Bus 321 (322) er­ scheinende Gruppenaufrufanforderung erzeugt wird und dem Zustandszwischenspeicher 45 über den Steuerbus des Steuergerätes 50 zugeführt wird.
ASCP (BSCP) - Ein Impuls logisch 1, der die Zeit zwischen der Mitte der Zeitlage 1 und der Mitte der Zeitlage 2 überbrückt und die Bustreiber 719-0 bis 719-7 (720-0 bis 720-7) der TDB- Ausgangsschaltung 30 während der Zeitlage 2 betätigt, um eine Aufrufantwort (Aktivitäts­ abtastung) auszusenden.
SCAN - Ein Ausgangssignal logisch 1 , wenn eine Gruppenaufrufanforderung auf dem Bus 321 oder dem Bus 322 festgestellt wird, und das an die Wählerschaltungen der TDB-Ausgangs­ schaltung 30 über den Steuerbus des Steuer­ geräts 50 zugeführt wird.
PCT - Ein Ausgangssignal logisch 1, wenn eine Gruppenaufrufanforderung auf dem Bus 321 oder dem Bus 322 festgestellt wird, und das der Antwortschaltung 60 zur Erzeugung der Aktivitätsantwort (oben erläutert) über den Steuerbus des Steuergerätes 50 zugeführt wird.
PSA - Ein Ausgangssignal logisch 1, wenn eine Gesundheitsgruppenanforderung auf dem Bus 321 oder dem Bus 322 festgestellt wird, und das der Antwortschaltung 60 zur Erzeugung der (oben erläuterten) Gesundheitsantwort über den Steuerbus des Steuergerätes 50 zugeführt wird.

Der Zeitsteuerungsgenerator TG des Steuer­ gerätes 50 erzeugt unter Ansprechen auf einen über die Leitung FME gelieferten Rahmenimpuls und ein von der TDB- Eingangsschaltung 20 über die Leitung CKB geliefertes Taktsignal eine Folge von Zeitlagenimpulsen.

Es sei kurz auf Fig. 4 Bezug genommen, in der eine Anzahl von durch den Zeitsteuerungsgenerator des Steuergerätes 50 erzeugten Impulsen CTS0-CTS6 und DTS0-DTS4 gezeigt ist. Die Zeitlagenimpulse CTS0-CTS6 entsprechen den Anlagenzeitlagen, und die verzögerten Zeitlagenimpulse DTS0-DTS4 sind um eine halbe Zeitlage mit Bezug auf die Zeitlagen CTS0-CTS4 verzögert. Die in Fig. 4 gezeigten Impulse steuern den Empfang und die Aussendung von Steuerinformationen über die Schaltungen 20 und 30 (wie noch beschrieben werden soll) sowie einen Teil der Ausgangsimpulse, die entsprechend der obigen Erläuterung vom Steuergerät 50 ausgegeben werden.

Die vom Steuergerät 50 mit Bezug auf die oben erläuterten Eingangssignale vom Decoder 55 erzeugten Ausgangssignale lassen sich einfach anhand des Zustands­ diagramms in Fig. 8 beschreiben. Dort entspricht eine Spalte von Eingangssignalen einer Spalte von Ausgangs­ signalen, eine logische 1 wird durch eine (1), eine logi­ sche 0 durch eine (0) und ein beliebiger Wert durch einen Bindestrich (-) dargestellt.

Gesundheitssteuerung

In Fig. 5 findet sich eine genauere Darstel­ lung der Gesundheitssteuerschaltung 70, die die Betriebs­ fähigkeit des Mikroprozessor-Steuergerätes 202 und der Anschlußschaltungsbauteile (Fig. 1), beispielsweise die Teilnehmerschnittstelle 200-1 überwacht und einen sende­ mäßigen Zugriff zum Anlagenbus A oder Anlagenbus B bei Feststellung einer Aussendung durch ein Anschlußschaltungs­ bauteil während der Steuerzeitlagen 0-4 zum Bus A oder B sperrt.

Die Betriebsfähigkeit des Mikroprozessor- Steuergeräts 202 wird überwacht, indem das Register 509 bei Empfang einer Gesundheitsgruppenanforderung von einem Vermittlungsprozessor (entsprechend der obigen Erläuterung) eingestellt und geprüft wird, ob das Register 509 vor Auftreten der nächsten Gesundheitsgruppenanforderung durch das Mikroprozessor-Steuergerät 202 gelöscht wird. Wenn das Mikroprozessor-Steuergerät 202 das Register 509 nicht zurückstellt, so schaltet die Steuerschaltung 70 das Mikro­ prozessor-Steuergerät 202 über die Leitung RST ab und bringt außerdem über die Leitung ENO die Bus-Puffer in eine Nur-Empfangs-Betriebsweise. In dieser Betriebsweise ist eine Aussendung zum Bus A und zum Bus B über die Bus- Puffer 204 bzw. 205 verhindert, die Steuerkanal-Schnitt­ stellenschaltung 203 kann aber Befehle von einem Verbin­ dungsprozessor zum Neustarten eines gesperrten Mikropro­ zessor-Steuergerätes 202 aufnehmen.

Die Gesundheitssteuerschaltung 70 überwacht außerdem die Leitungen TEA und TEB (Fig. 1 und 2), um festzustellen, ob ein Anschlußschaltungsbauteil, beispiels­ weise das in Fig. 1 gezeigte Bauteil 201, während der Steuerzeitlagen (TS0-TS4) über die Puffer 204, 205 zum Bus A oder B aussendet. Die Anschlußschaltungsbauteile, außer einer Steuerkanal-Schnittstellenschaltung 203, sind hinsichtlich einer Aussendung zum Bus A oder B während der Steuerzeitlagen (TS0-TS4) beschränkt.

Eine Aussendung zum Bus A oder B während der Steuerzeitlagen durch ein Anschlußschaltungsbauteil außer der Schaltung 203 wird als Fehler erkannt, und die Schaltung 203 sperrt die Bus-Puffer 204, 205 über die Leitung ENO (Fig. 1), um weitere Aussendungen zu verhin­ dern.

Wie oben erläutert, wird eine Gesundheits­ gruppenanforderung durch das Steuergerät 50 und den Adres­ sendecoder 55 verarbeitet. Bei Empfang einer Gruppenanfor­ derung durch Verbindungsprozessor veranlaßt das Steuergerät 50 die Leitung SNS auf H (logisch 1) zu gehen, und die Vorderflanke dieses Signals bringt das Ausgangs­ signal des Registers 509 in das Register 514, in dem das Signal L , das in das Register 511 gegeben worden ist, zum NOR-Gatter 520 ausgegeben wird. Das Ausgangssignal des Gatters 520 ist auf H, und dieses Signal wird durch den Inverter 519 in ein Signal L invertiert, wodurch der Logikzustand der Leitung RST auf L ist. Eine logische 0 (L) auf der Leitung RST ermöglicht dem Mikroprozessor- Steuergerät 202, auf normale Weise zu arbeiten.

Es sei in der Beschreibung von Fig. 5 fortgefahren. Die logische 1 auf der Leitung SNS wird durch einen posi­ tiven Impuls, der vom Steuergerät 50 über die Leitung CTS4 des Steuerbus für das Steuergerät 50 während der Zeitlage 4 geliefert wird, in das Register 509 geführt. Die positiven Signale auf den Leitungen SNS und CTS4 be­ wirken, daß der Ausgang des NAND-Gatters 504 auf L geht. Dieses Signal wird im Inverter 506 invertiert und dem Taktanschluß des Registers 509 zugeführt. Demgemäß wird ein Signal logisch 1 auf der Leitung SNS in das Register 509 eingegeben und erscheint als Signal H am Anschluß Q des Registers 509. Außerdem läuft dieses Signal über die Leitung SB zur Antwortschaltung 60.

Das Mikroprozessor-Steuergerät 202 löscht das Regi­ ster 509, indem es ein 8-Bit-Kennwort über die Schnitt­ stellenschaltung 10 und die Adern D0-D7 des Bus MB0 zu einem Kennwortdecoder (PW) überträgt. Das digitale Kenn­ wort wird vom Decodierer 500 decodiert, und - wenn das Kennwort richtig ist - so gehen die beiden Ausgänge des Decoders 500, die mit dem NAND-Gatter 505 verbunden sind, auf H. Ein richtiges Kennwort in Verbindung mit einem Signal H auf der Leitung SR und einem Signal L auf der Leitung WREN, das vom Mikroprozessor-Steuergerät 202 über die MI-Schaltung 10 und den Bus MBO geliefert wird, be­ wirken, daß der Ausgang des Gatters 505 auf L geht und das Register 509 über den invertierenden Eingang des Regi­ sters löscht. Das Ausgangssignal L des Gatters 505 löscht außerdem das Register 518 über den Inverter 507. Das ge­ löschte Register 518 führt ein Signal H (logisch 1) am Anschluß , der mit dem invertierenden Eingang eines Tri­ state-Gatters 517 verbunden ist. Dadurch geht der Ausgang des Tristate-Gatters 517 (das einen externen, nicht gezeig­ ten Hochziehwiderstand besitzt), der mit der Leitung ENO verbunden ist, auf H. Das Signal H auf der Leitung ENO ermöglicht einen normalen Betrieb der Puffer 204 und 205 (Fig. 1).

Wenn das Mikroprozessor-Steuergerät 202 das Regi­ ster 509 nicht vor der nächsten Gesundheitsanforderung durch den Bedienungsprozessor löscht, so wird das Signal H am Anschluß Q des Registers 509 in das Register 514 geführt, wenn die Leitung SNS auf H geht. Das in das Regi­ ster 514 gegebene Signal H erscheint am Anschluß Q und gelangt zum NOR-Gatter 520, so daß dessen Ausgang auf L geht. Dieses Signal L wird vom Inverter 519 invertiert und verhindert einen Betrieb des Mikroprozessor-Steuerge­ rätes 202 über die Leitung RST. Außerdem wird dadurch die Spannung von +V Volt, die eine logische 1 darstellt und am Anschluß D des Registers 518 anliegt, in das Regi­ ster eingeführt wird, und als Signal L an seinem Ausgang erscheint. Dieser Ausgang liegt am invertierenden Ein­ gang des Gatters 517, so daß ein Signal L auf der Leitung ENO erscheint. Dadurch wird verhindert, daß die Bus-Puffer 204 und 205 (Fig. 1) zum Anlagenbus A und B senden.

Die von der TDB-Ausgangsschaltung 30 gespeisten Leitungen AOT und BOT sind normalerweise auf H und gehen auf L) wenn die Steuerkanal-Schnittstellenschaltung 203 zum Bus A oder B aussendet. Die Leitungen TEA und TEB, die mit jedem Anschlußschaltungsbauteil (Fig. 1) verbunden sind, sind normalerweise auf H und gehen auf L, wenn die Bus-Puffer 204 und 205 durch ein Anschlußschaltungsbauteil betätigt werden, beispielsweise das Bauteil 200-1 in Fig. 1. Die von der TDB-Eingangsschaltung 20 gespeiste Leitung CKB erhält Impulse während jeder Steuerzeitlage.

Es sei in der Beschreibung von Fig. 5 fortgefahren. Ein Signal H auf der Leitung AOT (BOT) in Verbindung mit einem Signal L auf der Leitung TEA (TEB) bewirkt, daß das Exklusiv-ODER-Gatter 501 (502) ein Signal L zum NAND- Gatter 503 gibt, wodurch ein Fehlerzustand angezeigt wird. Das vom Gatter 503 an das Register 512 gelieferte Signal H wird durch Taktimpulse, die während der Steuerzeitlagen auf der Leitung CKB erscheinen, in das Register 512 ge­ führt. Dieses gibt dann an seinem Ausgangsanschluß ein Signal L zum NOR-Gatter 515. Dieses wiederum liefert ein Signal H, wodurch die Register 509 und 514 veranlaßt werden, an ihrem Anschluß Q ein Signal H zu liefern. Das vom Regi­ ter 514 abgegebene Signal H sperrt das Mikroprozessor- Steuergerät 202 und verhindert, daß die Bus-Puffer 204 und 205 über die Leitungen RST und ENO Signale aussenden, wie oben erläutert.

Die Initialisierungsschaltung 513 sperrt das Mikro­ prozessor-Steuergerät 202 während der ersten beiden Rahmen nach einer Initialisierung der Anlage, damit das Mikro­ prozessor-Steuergerät 202 unmittelbar nach dem Anlegen von Speisespannung an die Anschlußschaltung 200 zeitweilig abgeschaltet ist. Beim Auftreten des dritten Rahmens be­ seitigt die Schaltung 513 die Sperre auf der Leitung RST. Auf diese Weise wird das Mikroprozessor-Steuergerät 202 außer Betrieb gehalten, bis die Zeitsteuerung und die Speisespannungen der Anlage sich stabilisiert haben.

TDB-Eingangsschaltung 20

In Fig. 6 ist ein genaueres Blockschaltbild der Zeitmultiplex-Buseingangsschaltung (TDB-Eingangsschaltung) 20 gezeigt. Die TDB-Eingangsschaltung 20 enthält zwei Gruppen von Eingangszwischenspeichern und Übertragungs­ gattern (A-Puffer 628 und B-Puffer 630) , wobei jede Gruppe mit dem Bus 321 bzw. 322 verbunden ist. Die Schal­ tung 20 enthält außerdem eine 8-Bit-Wählerschaltung 629 zur Auswahl zwischen Daten, die während der Zeitlagen 1-4 vom Bus 321 (A-Puffer) oder vom Bus 322 (B-Puffer) empfangen werden. Die 8 Bits der über den Wähler 629 lau­ fenden Steuerdaten werden während der Zeitlagen 1-4 in 8-Bit-Registern 635-638 zwischengespeichert. Adreßdaten, die ein Verbindungsprozessor während der Zeitlage 0 überträgt, werden automatisch von der TDB-Eingangsschaltung 20 über den Bus 321 aufgenommen und im Adreßregister 640 abgelegt. Wie oben erläutert, werden die Adreßdaten automatisch über den Bus B0 zum Steueradreßdecoder 55 geliefert. Auf ähnliche Weise werden Adreßdaten automatisch vom Bus 322 aufgenommen und im B-Puffer 630 gespeichert. Die dort gespeicherten Adreßdaten werden ebenfalls automatisch zum Adreßdecoder 55 geliefert. Da der A-Puffer 628 iden­ tisch mit dem B-Puffer 630 ist, gilt eine Beschreibung des A-Puffers in gleicher Weise auch für den B-Puffer.

Die TDB-Eingangsschaltung 20 überwacht die Daten­ busse 321 und 322 kontinuierlich, nimmt aber Daten nur während der Steuerzeitlagen TS0-TS4 auf.

Die 8 Datenbits, die auf dem Bus 321 während der Zeitlagen TS0-TS4 erscheinen, werden über Bus-Verstärker 600-607 bei der Rückflanke des 2-MHz-Taktimpulses SCLK, der von einem Bedienungsprozessor (nicht gezeigt) gelie­ fert, doppelt durch die Inverter 608, 609 gepuffert und der CCI-Schaltung 203 über die Leitung CKB zugeführt wird, an FET-Transistor-Übertragungsgatter 610-617 geliefert. Unter der Annahme, daß der Anlagenbus A (B) der aktive Bus ist, ist die Bus-Betätigungsleitung ENA (ENB) vom Steuergerät 50 aktiv auf H (logisch 1). Die zum invertie­ renden Eingang des NOR-Gatters 626 gehende Leitung ENA bewirkt, daß der Ausgang dieses Gatters auf H geht, wodurch ein an die Anschlüsse C der D-Zwischenspeicher 618-625 angelegtes Löschsignal beseitigt wird. Bei der ansteigen­ den Flanke des Taktsignals SCLK wird die an den Übertra­ gungsgattern 610-617 anstehende Information zu den Zwischen­ speichern 618-625 übertragen.

Die während der Zeitlage 0 vom Bus 321 (322) aufge­ nommenen Daten werden von den Anschlüssen der Zwischen­ speicher 618-625 zum 8-Bit-Adressenregister 640 gegeben, nachdem dieses durch das NAND-Gatter 627 bei der ansteigen­ den Flanke des vom Zeitsteuerungsgenerator des Steuerge­ rätes 50 über den Steuerbus des Steuergerätes gelieferten Signals CTS0 betätigt worden ist. Die 8-Adressbits werden vom Ausgang des Registers 640 über den Bus B0 zum Decoder 55 und über den Bus MBI zur MI-Schaltung 10 zur weiteren Verarbeitung geliefert, wie oben beschrieben.

Wenn die vom Bus 321 (322) aufgenommene Adresse mit der Einzeladresse übereinstimmt, wie oben beschrieben, so aktiviert das Steuergerät 50 die Leitung ASCAN über seinen Steuerbus, wodurch der Wähler 629 die Q-Ausgangs­ signale vom A-Puffer 628 (B-Puffer 630) aufnehmen kann.

Bei der abfallenden Flanke des Taktsignals CTSO vom Steuergerät 50 geht der Ausgang des NOR-Gatters 626 auf H (logisch 1), wodurch die Zwischenspeicher 618-625 gelöscht werden. Sie können dann die während der nächsten vier Zeitlagen (TS1-TS4 in Fig. 4) auf dem Bus 321 (322) erscheinenden Informationen aufnehmen und über den Wähler 629 zu den Registern 635-638 übertragen. Die auf dem Bus 321 (322) erscheinenden Informationen werden im Register 635 (636-638) zwischengespeichert, wenn das Register durch das NAND-Gatter 631 (632-634) betätigt wird. Der Ausgang des NAND-Gatters 631 (632-634), der mit dem Anschluß EN des 8-Bit-Registers 635 (636-638) verbunden ist, geht bei der ansteigenden Flanke der verzögerten Zeitlage 1 (2-4) auf L, die auf der Leitung DTS1 (DTS2-DTS4) vom Steuergerät 50 erscheint, wenn das gepufferte Taktsignal CKB auf H geht und die Leitung AC0 vom Steuergerät 50 aktiv (auf H) ist.

Die 8-Bit-Ausgangssignale der Register 635-638 werden der Mikroprozessor-Schnittstellenschaltung 10 über den Bus MBI zugeführt, wie oben erläutert. Auch die Adres­ seninformation vom A-Puffer 628 und vom B-Puffer 630 wer­ den der Mikroprozessor-Schnittstellenschaltung 10 über den Bus MBI sowie dem Adressendecoder 55 über den Bus B0 zugeführt. Außerdem gelangt das Bit 7 , das höchst­ stellige Bit der Adresseninformation vom A-Puffer 628 und vom B-Puffer 630 zum Steuergerät 50 zur weiteren Ver­ arbeitung, wie oben beschrieben.

TDB-Ausgangsschaltung 30

In Fig. 7 ist ein genaueres Blockschaltbild der TDB-Ausgangsschaltung 30 gezeigt. Datenleitungen D0-D7 sind mit dem Bus MB0 verbunden, um in Registern 700-707 8 Bits von Steuerdaten aufzunehmen und zwischenzuspeichern. Die Register 700-707 weisen je 3 Zwischenspeicher auf, die als Schieberegister mit parallelem Eingang und seriel­ lem Ausgang geschaltet sind. Auf diese Weise werden 3 Steuerdatengruppen mit je 8 Bits in die Register 700-707 eingegeben und während der Zeitlagen 2-4 über Datenwähler 711-718 und Tristate-Bustreiber 719-0 bis 719-7 oder 720-0 bis 720-7 auf den Bus 321 oder 322 ausgegeben.

Das Mikroprozessor-Steuergerät 202 gibt 3 Datengruppen mit je 8 Bits in die Ausgangsschaltung 30 ein, indem der Adressendecoder der Mikroprozessor-Schnitt­ stellenschaltung 10 veranlaßt wird, jede der 3 Adern OL2- OL4 des vieladrigen Bus MB0 jeweils einzeln zu wählen. Die Schnittstellenschaltung 10 aktiviert eine der 3 OL- Adern (OL2-OL4) entsprechend jeweils den Zeitlagen 2-4, indem die gewählte Ader auf H (logisch 1) geht und die Leitung IREN (Betätigen) des Bus MB0 auf L (logisch 0) gebracht wird. Das Logiksignal der jeweiligen Ader OL2-OL4 wird durch invertierende Verstärker 708-710 komplementiert, die mit jedem der Register 700-707 verbunden sind. Die gepufferte, das Taktsignal SCLK führende Leitung CKB von der TDB-Eingangsschaltung 20 sowie die Betätigungsleitung WREN und die Datenleitungen D0N-D7N des Bus MB0 sind ebenfalls mit jedem der Register 700-707 verbunden.

Jedes der Register 700-707 speichert 3 Datenbits, die von entsprechenden Datenleitungen D0-D7 des Bus MB0 geliefert werden. Beispielsweise nimmt jede der drei Zwischenspeicher des Registers 700 ein Datenbit, das das Datenbit 0 darstellt, zur Ausgabe auf die Leitung BA0 (BB0) des Bus 321 oder 322 während der Zeitlagen 2-4 auf. Jeder Zwischenspeicher des Registers 700 wird nacheinander von der Datenleitung D0N durch aufeinander folgende Auswahl der Leitungen OL2-OL4 geladen, wenn die Leitung WREN des Bus MB0 betätigt wird. Auf diese Weise werden drei auf­ einanderfolgende Datenbits, die durch das Mikroprozessor- Steuergerät 202 über die MI-Schaltung 10 auf die Leitung D0N gegeben werden, in drei aufeinanderfolgende Zwischen­ speicher des Registers 700 geladen.

Es sei weiterhin auf Fig. 7 Bezug genommen. Die Datenwählerschaltungen 711-718 wählen normalerweise die Ausgangssignale der Register 700-707, können aber vom Steuergerät 50 veranlaßt werden, Daten auf den Leitungen SS0-SS7 zu wählen, die von der Antwortschaltung 60 zur Ausgabe auf den Bus 321 oder 322 zur Verfügung gestellt werden. Wie oben erläutert, wird eine Antwort auf eine Be­ dienungsprozessor-Gruppenaktivitätsanforderung von der Antwortschaltung 60 gebildet, indem eine der Leitungen SS0- SS7, die der Einzeladressen-Bitposition entsprechen, auf logisch 0 gebracht wird. Das Steuergerät 50 bringt die Leitung SCAN während der Zeitlage 2 auf logisch 1, wodurch die Datenwähler 711-718 veranlaßt werden, die von der Antwortschaltung 60 gebildete Antwort zwecks Ausgabe zur Sammelleitung 321 oder 322 zu wählen.

Wie oben erläutert, veranlassen die Leitungen ENA und ENB des Steuergerätes 50 die Ausgangssteuerlogik der Schaltung 30, auszuwählen, welcher Bus der Busse 321 und 322 Daten von der Ausgangsschaltung 30 aufnehmen soll. Daten werden aus den drei Zwischenspeichern jedes Registers 700-7 auf den jeweiligen Bus 321 oder 322 während der Be­ tätigung der Schiebeleitung ENS durch das Steuergerät 50 ausgeschoben. Die Leitung ENS wird während der Zeit zwi­ schen der Mitte der Zeitlage 1 und der Mitte der Zeitlage 4 betätigt (auf logisch 1 gebracht). Auf diese Weise wird ein Datenschiebefenster auf der Leitung ENS erzeugt, in welchem drei Datenbits von jedem Register 700-707 seriell während der abfallenden Flanke von drei aufeinander folgenden Taktimpulsen ausgeschoben werden, die über die Leitung CKB von der TDB-Eingangsschaltung 20 geliefert werden.

Die Ausgangssteuer-Logikschaltung 724 der TDB- Ausgangsschaltung 20 ist eine Kombinationsschaltung zur Betätigung eines der Bustreiber 719-0 bis 719-7 oder 720-0 bis 720-7 zwecks Ausgabe gewählter Steuerdaten auf den Bus 321 oder 322. Die Steuerschaltung 724 gibt außerdem an, in welchen Zeitlagen (2-4) Daten zum Bus 321 oder 322 zu übertragen sind. Wenn beispielsweise die Leitungen OL3 und OL4 die einzigen Leitungen sind, die während des La­ dens der Register 700-707 aktiviert sind, so ermöglicht die Steuerlogikschaltung 724 unter Ansprechen auf einen Logikzustand 1, der allein auf den Auswählleitungen SL3 und SL4 erscheint, daß Daten während der Zeitlagen 3 und 4 auf den Bus 321 oder 322 ausgegeben werden, und zwar un­ ter Berücksichtigung eines Betätigungsschiebesignals ENS vom Steuergerät 50 und des Taktsignals CKB von der Eingangsschaltung 20.

Eingangssignale ASCP, BSCP vom Steuergerät 50 über den Steuerbus veranlassen die Ausgangssteuer-Logik­ schaltung 724 , einen der Tristate-Bustreiber 719-0 bis 719-7 oder 720-0 bis 720-7 über Leitungen A0T oder B0T während der Zeitlage 2 zu betätigen, um die von der Antwortschaltung 60 gebildete Antwort auszusenden.

Die Eingangssignale ENA, ENB vom Steuergerät 50 über den Steuerbus veranlassen die Steuerlogikschaltung 724, die Leitung A0T bzw. B0T während des durch die Lei­ tung ENS erzeugten Fensters (wie oben beschrieben) und während der auf der Leitung CKB erscheinenden Zeitlagen­ impulse zu betätigen. Auf diese Weise werden die drei in jedem der Register 700-707 gespeicherten Bits zu den Wählern 711-718 geführt und während der Zeitlagen 2-4 zum Bus 321 bzw. 322 ausgegeben.

Claims (5)

1. Steuerkanal-Schnittstellenschaltung (203) zur Verwendung in einer Fernsprech-Nachrichtenanlage mit einem System räumlich verteilter lokaler Prozessoren und einem Zentralprozessor mit Anschlußschaltungen (200-1 . . . 200-N) für die lokalen Prozessoren, und
einem Mikroprozessor (202) zur Steuerung der Anschlußschaltungen (200-1 . . . 200-N) für die Kommunikation mit den Zeitmultiplex-Bussen (A, B) des Zentralprozessors, gekennzeichnet durch
eine Mikroprozessor-Schnittstelle (10), die eine Gruppe von Zeitlagen (0-6) eines Zeitrahmens der Zeitmultiplex- Busse (A, B) für die Übertragung von Steuerinformationen zwischen dem Mikroprozessor (202) und den Anschlußschaltungen (200-1 . . . 200-N) der lokalen Prozessoren reserviert,
eine erste Steuereinrichtung (50) für die synchrone Übermittlung der Zeitlagen (0-6) zwischen den Zeitmultiplex-Bussen (A, B) und der Steuerkanal- Schnittstellenschaltung (203), wobei die erste Zeitlage (TS Φ) die Adresse der Steuerkanal-Schnittstellenschaltung (203) beeinhaltet, über die ein lokaler Prozessor die Steuerkanal-Schnittstellenschaltung (203) anspricht, und
eine zweite Steuerschaltung (70), die einen Zugriff der lokalen Prozessoren über die Anschlußschaltungen (200-1 . . . 200-N) auf die Zeitmultiplex-Busse (A, B) während der Übermittlung der für die Steuerinformation reservierten Zeitlagen (0-6) verhindert.

2. Steuerkanal-Schnittstellenschaltung nach Anspruch 1, dadurch gekennzeichnet, daß die Adresse der Steuerkanal- Schnittstellenschaltung (203) dadurch erstellt wird, daß Anschlüsse der Steuerkanal-Schnittstellenschaltung (203) an bestimmte, binäre 1- und 0-Werte darstellende Spannungen angeschaltet werden.

3. Steuerkanal-Schnittstellenschaltung nach Anspruch 1, dadurch gekennzeichnet, daß wenigstens eine Nachrichtenanforderung gleichzeitig über die Zeitmultiplex-Busse (A, B) zu einer Gruppe von Steuerkanal-Schnittstellenschaltungen (203) übertragen wird, und daß die den Mikroprozessor (202) identifizierende Adresse für jede Steuerkanal- Schnittstellenschaltung (203) einer Bitposition auf dem Bus entsprechen.

4. Steuerkanal-Schnittstellenschaltung nach Anspruch 1, gekennzeichnet durch eine erste Gruppe von Schieberegistern (700-707) für jede auf den gemeinsamen Zeitmultiplex-Bussen (A, B) vorgesehene Bitposition für den Mikroprozessor (202).

5. Steuerkanal-Schnittstellenschaltung nach Anspruch 1, gekennzeichnet durch eine zweite Gruppe von Schieberegistern (635-638) für jede auf den gemeinsamen Zeitmultiplex-Bussen (A, B) vorgesehene Bitposition zur Speicherung von Informationen für den Zentralprozessor.