JPS6041372B2 - 複数のデ−タ処理装置の接続方式 - Google Patents

Description

【発明の詳細な説明】 本発明は、共通バスに、異常監視検出処理装置と複数の
データ処理装置とを分岐接続せしめるようになした複数
データ処理装置バス接続方式に関するものである。

近年高信頼性、高機能のマイクロコンピュータあるいは
マイクロプロセッサが豊富に、しかも安価に供給される
ようになるに伴い、これを如何に使用して処理能力が高
く、しかも拡張性に優れた高信頼性のシステムあるいは
装置を構成するかについて各種の方式が開発されつつあ
る。

装置をマルチプロセッサシステムとして構成する狙いは
上記したように処理能力やデータ処理装置の追加、変更
が容易であるという拡張性の他、一部故障の全体への波
及を最小限に抑えるといった信頼性に関してのものであ
るが、その場合複数のデータ処理装置（以下単に処理装
置と称す）を如何にして結合せしめるかはその狙いとの
関連で重要な事項の１つに挙げ得るものである。

従来複数の処理装置を結合せしめる方式としては個別結
合方式、ループ結合方式、バス結合方式などが知られて
いるが、最も単純なバス結合方式が多く採用されている
のが実状である。

しかしながら、このバス結合方式では２つ以上の処理装
置から同時にバス上にデータが伝送された場合混乱を生
じるので、データ伝送の順序を適当に決定する処理、即
ち、優先処理が必要となってくる。従来優先処理方法の
１つにディジィチェィン方式なるものが知られているが
、この方式による場合は該当部の障害が該バスに接続さ
れる全装置の機能を停止せしめることになり信頼性の向
上を図れないという欠点をもっている。バス結合方式の
欠点としては他にバスを構成する信号線の種類が多いと
いう点を挙げ得る。

これは、伝送データがバス上をパラレルに伝送されるか
らであり、パラレルデータ伝送により高速データ処理は
可能となるものの、処理装置全体の伝送データ量が多く
ない場合は却ってバス構成を従らに複雑にするだけであ
るからである。本発明の目的は、一部の故障を他に波及
せしめることなく、しかも最小数の共通バス信号線で以
て複数処理装置間でデータ伝送を効率的、且つ経済的に
行なうことにある。

この目的のため本発明は、一対の信号線よりなる共通バ
スにＴブランチワイヤードオァー形式で複数分岐接続せ
しめられた処理装置間でデータ伝送を行なわしめるもの
であるが、処理装置の何れかに故障が発生した場合は、
その故障が他に波及されないようにするために処理装置
自体に故障検出回路を設ける他、共通バスには異常監視
検出用の処理装置を設けている。この異常監視検出処理
装置により何れかの処理装置に故障が生した場合にはそ
の旨を検出して直ちに処理装置の全てをロックしロック
後は個々の処理装置に順次ロック解除指令を送出してい
る。ある処理装置がそのロック解除指令に対して応答信
号を返送しなければ、その装置に異状が発生しているも
のと判断し、その装置は共通バス上より等価的に切離さ
れた状態におかれ、異常は他の正常な処理装魔には波及
されないようにするものである。これにより正常な処理
装置間では正常なデータ伝送が再開可能となるものであ
る。ところで上記装置構成では共通バスに接続される各
処理装置群のデータ発信を制御する管理部は何等存しな
いことから、処理装置間でのデータ伝送が如何にして行
なわれるかが問題である。何故ならば処理装置各々の地
位は全く同じであるからである。この点に関し本発明で
は原則として最先にデータ伝送を開始した処理装置が最
優先的にデータを共通バス上にシリアル伝送することが
できるものとしている。この場合何れかの処理装置がデ
ータ伝送中は勿論のこと、そのデータ伝送終了より一定
時間が経過するまでは他の処理装置からのデータ発信は
不可能とするものである。もしも殆ど同時的（例えば１
データタイムスロットに相当する時間の十分の一程度の
時間内）に何れか２つの処理装置がデータ伝送を開始す
る場合には、伝送データの先頭位置に付された優先判定
コードを比較することによって何れか一方のデータ伝送
を他のよりも優先させることとしている。このようにし
て何れかの処理装置より共通バス上に伝送せしめられた
データをはブロードキヤステイング（ＢｒｏａｄＣａｓ
ｔｉｎｇ）方式によって他の処理装置により受信される
。即ち、優先判定コードの後続位置にデ−タ種別コード
を挿入してデータ伝送を行なえば、他の処理装置はその
データ種別コードを識別してデータ受信の要杏を決定す
るものである。以下、本発明を第１図から第４図により
説明する。

先ず第１図より説明すれば、これは本発明適用に係る装
置の一例での概略構成を示たものである。

図示の如く各々マイクロコンピュータを含む複数の処理
装置３，〜３Ｎ（Ｎ；一般に２以上の整数、以下同じ）
をバスィンタフェィス２１〜２Ｎを介し、共通バスーに
Ｔブランチワイヤードオアー形式で分岐接続せしめると
ともに、これら処理装置３，〜３Ｎあるいはそれら各々
に対応したバスィンタフェィス２・〜２Ｎに生じた異常
あるいは故障を監視検出すべく異常監視検出処理装置５
をバスィンタフェイス４を介し、共通バス１に同様形式
で接続せしめるようにしてなるものである。第２図は、
処理装置３，の内部構成を示したものであるが、これに
よると処理装置３．はマイクロコンピュータ７とそのバ
ス６に接続されたＲＡＭ，ＲＯＭ等の１／０的要素８〜
１０とからなるものである。マイクロコンピュータ７は
そのバス６を介し、１／０的要素８〜１０との間でデー
タの授受を行なう一方では、必要があれば自己の支配下
にあるデータを他の処理装置に伝送し、また、他の処理
装置から伝送されてくるデータを受信し、自己の制御支
配下におくものである。尚、他の処理装置３２〜３Ｎに
してもその構成はほぼ第２図に示すようなものである。
第３図ａは上記処理装置３，〜３Ｎ間で授受される伝送
データフオーマットを示したものである。

既に述べた如く共通バスーは一対の信号線よりなるもの
で、パラレルデータ伝送は不可能であるところから、本
発明では調歩同期式によるシリアル伝送としてデータを
伝送するものである。本発明に係る伝送データフオーマ
ットは可変長デ−タ部１３の前後にそれぞれ優先判定コ
ード部１１、データ種別コード部１２、フロックチヱッ
クキャラクタ（８ＣＣ）部１ ４を有するものである。
このうち、優先判定コード部１１は共通バスー上へ複数
箇所から各装置のタイミング分解能力内で同時に発信し
た場合のデータ伝送優先順位を定めるものである。アイ
ドル状態からの発信時には、このようなことの生じる確
率は少ないが、ピジ−状態においてそれまで待機させら
れていた各処理装置が一斉発信するようなとき、この処
理が必要となる。また、データ種別コード部１２はデー
タ部１３におけるデータが如何なる種類に属するものか
を表示するもので、受信可能状態におかれている処理装
置はこのデータ種別コード部１２におけるデータを識別
したうえで、後続のデータ部１３に存する一連のデータ
を受信するか否かを決定するものである。この受信方式
が既述したところのブロードキャスティング方式である
。データ部１３は一般に可変長であり、これについては
多くの説明を要しない。フロックチェックキャラクタ部
１４は伝送に係る各種のデータ、即ち、優先判定コード
部１１、データ種別コード部１２およびデータ部１３に
おけるパリティビットをも含むデータを総合的にブロッ
ク単位でエラーチェックするためのデータであり、エラ
ーチェック方式としては水平パリティ（ＬＰ）方式など
を用いることができる。第３図ｂは優先判定コード部１
１、データ種別コード部１２、データ部１３、フロック
チェックキヤラクタ部１４における単位のデータの構成
を示したものである。

図示の如く単位のデータは１１ビットよりなり、ＭＳＢ
側の０番目ビットがスタートビット（ＳＴと表示）に、
またＬＳＢ側の１０番目ビットがストップビット（ＳＰ
と表示）に相当し、スタートビット、ストップビットは
第３図ｃに示す如く共通バス上ではそれぞれローレベル
状態（データとして“１”状態）、ハィレベル状態（デ
ータとして“０”状態）におかれる。これらビット間に
１バイト分のデータビットと垂直パリティ（ＶＰ）チェ
ック用ビット（Ｐと表示）が挿入されるわけである。パ
リティビットは１バイト分のデータに対して与えられる
もので、これには奇数方式、偶数方式がある。尚、ブロ
ックチェックキャラクタ部１４におけるエラーチェック
用データは１つの単位データのみよりなるが、優先判定
コード部１１、データ種別コード部１２におけるコ−ド
データは１つの単位データのみよりなるとは限らない。
これは、伝送処理の緩急程度が細分化されていたり、処
理装置の数が多くなったり、データ種類の数が多くなれ
ば、その分に見合うだけコードデータには多くのビット
を要するからである。因みに優先判定コード部１１が単
位データのみよりなる場合、例えば１番目ビットから３
番目ビットまでは伝送処理の緩急程度を区別するために
用いられ、４番目ビットから８番目ビットまではその処
理装置の区別用である。かくすることにより１番目から
３番目迄のビットで伝送処理の緩急による優先判定が行
なわれ、ついで同一緩急レベルにおける処理装置間の優
先処理が第４番目〜第８番目ビットで行われるようにな
るものである。また第４番目〜第８番目のビットは、発
信部のデバイスアドレスにもなり、受信側で発信部のデ
バイス番号を認識することができる。第４図は、共通バ
ス１と処理装置対応のバス６との間に介在されるバスィ
ンタフェィスの干鰯略的礎成を示したものである。この
バスインタフェィスは大別すれば送信系と受信系に分か
れるものである。先ず送信系より説明すれば、これはマ
イクロコンピュータ側バス６上に存するパラレルデータ
を共通バスー上に調歩同期式にシリアルに送出するため
のものであり、その送出は送信制御回路２８を初めとし
て送信コントロールステータスレジスタ回路２９におけ
る送信制御状態や送信監視回路２７によって制御される
ようになっている。マイクロコンピュ−夕が特定種別に
係る一連のデータを他の処理装置に伝送する場合は送信
コントロールステータスレジスタ回路２９における送信
制御状態が送信レディ状態にあることをセンスしたうえ
で優先判定コードを優先コ−ド記憶回路２５にプログラ
ム転送することから始められる。この後データ種別コー
ドと一連のデータを、最後にはブロックチェックキヤラ
クタを順次ファーストィン・ファーストアウトレジスタ
等よりなる記憶回路２６にプログラム転送により記憶せ
しめるものである。このようにすれば、送信制御回路２
８による制御の下に優先判定コード、データ種別コード
、一連のデータおよびブロックチェックキャラクタはこ
の順に順次読み出され、オアーゲート２４を介してパラ
レル入力シフトレジスタ等よりなるパラレルシリアル変
換回路２３に入力された後調歩同期式に対応した形式の
シリアルデー夕状態に変換され得るわけである。このよ
うにして得られたシリアルデータはそのデータ状態に応
じ絶縁分離用のフオトカブラ１７を構成している発光ダ
イオードの発光状態、したがってフオトトランジスタの
オン、オフ状態を制御することから、ドライバ１６とし
てのオープンコレクタ形ナンドゲート、アナログスイッ
チ１５としてのバス切離ゲートを介して共通バスー上に
伝送されることになるものである。言己億回路２６中に
伝送すべきデータが何等存しなくなれば送信制御回路２
８はその時点でパラレルシリアル回路へのデータ転送を
打切る。共通バス１上へのデータ送出は送信監視回路２
７がフオトカブラ１８を介し、ドライバ１６を駆動可能
状態に、また、バス切離ゲート１５を低インピーダンス
状態においたとき初めて可能となるが、送信監視回路２
７を設けた意義は送信系を共通バス１に接続せしめて伝
送可能状態におくというよりはむしろ一定の状態に陥っ
た場合は伝送不可とするところにある。

即ち、自己と何れかの処理装置とが殆ど同時に伝送開始
したときに優先判定で負けとなった場合、相手方処理装
置からのデータを受信中の場合などにはバス切機ゲート
１５をオフせしめるようにすれば安全であり、このうち
、特に優先判定負けの場合とドライバ等の故障の場合は
共通バスを混乱せしめないためと故障を他に波及させな
いためにも是非ともそのようにする必要があるわけであ
る。この２つの場合については後述するところである。
さて、送信系は以上のようであるが、次に受信系につい
て説明する。

ある１つの処理装置がデ−タ伝送を開始すれば、その伝
送データは他の処理装置対応のバスィンタフェィスに順
次シリアルデータとして入力され、受信されることにな
る。即ち、共通バス１上の伝送データは反転機能をもっ
たレシィバ３５、フオトカブラ１９を介して順次シリア
ル入力パラレル出力形式のシフトレジスタ等よりなるシ
リアルパラレル変換回路３１に入力され、パラレル変換
されることになるわけであるが、優先判定コード‘こ後
続したデータ種別コードが予め設定された自己希望のデ
ータ種別に一致する場合は、受信制御回路３２による制
御下に第３図ａのデータはファーストインフアーストア
ウトレジスタ等よりなる記憶回路３３に順次記憶せしめ
られ、また、その記憶回路３３よりマイクロコンピュー
タに読み出されるようになるものである。このようにし
て受信、読出が行なわれている間パラレル変換されたデ
ータには垂直パリティチェックが施される。もしもパリ
ティチェックのエラーチェックでエラーが検出された場
合は受信コントロールステータスレジスタ回路３４を構
成するフリツプフロツプをしてエラーフラッグをセット
せしめるものである。エラーフラッグのセット状態をセ
ンスすることによりエラーが生じたことをマイクロコン
ピュータは知りわけである。ところで受信監視回路３０
は受信開始時に起動され、受信状態（一定時間データな
し）を監視することによって受信完了を検出し、この検
出後一定時間経過するまではその処理装置をデータ伝送
不可状態におくように機能する。即ち、受信監視回路３
０は受信開始より受信完了検出後の一定時間が経過する
まで送信監視回路２７を介し、バス切離ゲート１５を閉
じるものである。送信監視回路２７は優先判定負けの場
合バス切雛ゲート１５をオフするように動作することは
既に述べたところであるが、れは以下のようにして行な
われる。

即ち、このバスィンタフェイス対応の処理装置がデータ
伝送を開始すると同時に、これと殆ど同時に他の処理装
置がデータ伝送を開始することはあり得ることであり、
何れか１つの処理装置の共通バス１上へのデータ伝送を
許容させるべく送信監視回路２７でその複数個の処理装
置からの優先判定コードを比較するものである。優先判
定コードは第３図ｂに関連して説明した如く伝送処理の
緩急程度を例えば１番目ビットから３番目ビットまでの
３ビットで示したもので、１番目ビットは３番目ビット
よりもＭＳＢ側に位置しているところから、通常は対応
するビット同志間の比較を適当な時間位置で１番目ビッ
トより３番目ビットに向って順次比較するだけで十分で
ある。例えばもしも１番目ビットのビット状態が異なっ
ていれば、論理“１”状態にある方の処理装置が優先す
るものである。したがって、送信監視回路２７での優先
判定でこの処理装置から伝送されるデータが優先順位が
高ければ、バス切雛ゲート１５はオンされてデータ伝送
可能状態におかれ、また低いと判定されればバス切雛ゲ
−ト１５をオフせしめ、データ伝送不可能におくもので
ある。この場合一方の処理装置でも同様な優先判定が行
なわれ、その処理装置対応に設けられているバス切雛ゲ
ートは全く逆の動作状態におかれるようになることは勿
論である。尚、優先判定は優先判定コードを全て受信蓄
積してから行なうこともできるので、以上の比較方式に
は限定されない。この送信監視回路２７はまたその処理
装置に故障が発生したときバス切離ゲート１５をオフせ
しめるよう動作する。ここにいう故障とはドライバ１６
を含めた内部論理回路構成用ＩＣ等の故障によって共通
バス１上での伝送データレベルが伝送データが変化して
いるにも拘らず全く変化しないことをいう。即ち、何等
かの原因で常時ドライバー６が結果的にロ−レベル出力
状態にあるか、ハィレベル出力状態にあることをいう。
このうち、前者については自己がデータ伝送中であるこ
とを条件として共通バス１上でのレベルが異常に長いこ
とを送信監視回路２７で検出してバス切離ゲート１５を
オフせしめれば、自己の処理装置を共通バス１より自動
的に切離すことが可能となり、その故障が他の正常な処
理装置に波及するのを防止できるものである。この場合
異常監視検出処理装置では何れかの処理装置にその種の
故障が生じていることを知り得る。また、後者の故障に
ついては、他の処理装置に影響をを与えないが、共通バ
ス１から切離しておく。

故障の状態としては記憶回路２６、あるいは送信制御回
路２８が故障し、記憶回路２６にデー夕が存在しないに
もかかわらずパラレルシリアル変換回路２３にデータ転
送を依頼すれば永久にシリアルデータが共通バスーに現
われることになりバス１を占有し、他の処理装置からの
データをバスに転送できなくなる故障が考えられる。こ
の不良をインターバル不良ということにする、インター
バル不良を自分が送信中であることを知ってバス切離ゲ
ート１５で切り離す。また、上記異常時において自己送
信中がわからず送信を継続する場合も考えられる。この
場合も異常監視検出装置によって検出される。この検出
により異状監視検出処理装置はローレベル状態の長マー
ク信号を全処理装置対応のバスィンタフェィスに共通バ
ス１を介して伝送すれば、バスィンタフェイスでは送信
監視回路が長マーク信号であることを検出してバス切離
ゲートをオフせしめることから、全処理装置が共通バス
ーより功離されることになるものである。この後デバイ
スアドレスを付して全処理装置に個々に順次ロック解除
指令を伝送すれば、処理装置内のマイクロコンピュータ
はその旨の指令であることをセンスして応答信号を異常
監視検出処理装置に返すことから、もしも応答信号がな
ければ応答がなかった処理装置に故障が発生していると
判断し得るわけである。前者の故障の場合に故障処理装
置を検出するときも、ロック解除指令に対する応答信号
の存否を確認すればよいものである。尚、第４図におけ
る符号２０〜２２は抵抗である。本発明は以上のような
ものであるが、共通バスを構成する信号線を一対追加し
、この追加された信号線に同期用のクロック信号を伝送
せしめればクロック発振器が１つで済まされ、各処理装
置間で同期処理が可能となるほどの効果を別に得ること
もできる。

以上説明したように本発明は、１対の信号線よりなる共
通バスに、複数のマイクロコンピュータ内蔵処理装置を
Ｔブランチワイヤ−ドオアー形式で共通バスより電気的
に切鱗可として分岐接続し、更にこの共通バスにそれら
複数の処理装置の何れかに故障が発生した場合での故障
検出とその故障に係る処理装置を特定する異常監視検出
処理装置を同様形式で接続せしめ、最先データ伝送開始
の処理装置最優先の原則下に複数処理装置相互間である
１つの処理装置から伝送される調歩同期式伝送デー外ま
談データに含まれているデータ種別コード‘こよって他
の処理装置により選択的に受信されるようにしたもので
ある。

したがって、本発明による場合、最小バス信号線数で以
て複数処理装置相互間でデータ授受が行ない得るばかり
か、故障が発生した処理装置から他の正常な処理装置へ
障害が波及されないといった効果が得られることになる
。また、相互干渉を防止するためバス信号線と各処理装
置間を絶縁することが往々にして行なわれるが、絶縁用
部品を付加することが極めて容易であるなど、その効果
には大なるものがある。

【図面の簡単な説明】

第１図は、本発明に係る、複数処理装置からなる装置の
一例での構成図、第２図は、その処理装置の一例での構
成図、第３図ａ〜ｃは、本発明に係る調歩同期式伝送デ
ータの説明図、第４図は共通バスと処理装置対応のマイ
クロコンピュータバスとの間に介在されるバスインタフ
ヱイスの概略的構成図である。 １・・・共通バス、２（２，〜２Ｎ），４・・・バスイ
ンタフェィス、３（３，〜３Ｎ）・・・処理装置、５…
異常監視検出処理装置、６・・・マイクロコンピュータ
バス、７…マイクロコンピュータ、１５…バス切離ゲー
ト、１６・・・ドライバ、１７〜１９・・・フオトカプ
ラ、２３・・・パラレルシリアル変換回路、２５・・・
優先コード記憶回路、２６・・・伝送データ用記憶回路
、２７・・・送信監視回路、２８・・・送信制御回路、
３０・・・受信監視回路、３１・・・シリアルパラレル
変換回路、３２・・・受信制御回路、３３・・・受信デ
ータ用記憶回路。 第１図 第２図 第３図 第４図

Claims (1)

1. 【特許請求の範囲】 １ 共通バスに複数のデータ処理装置を接続し、各デー
   タ処理装置間にデータの受授を行うようにするものにお
   いて、一対の信号線よりなる共通バスに特定種類の故障
   発生時に、該共通バスより電気的に切離し可能に夫々バ
   スインタフエイスを介して複数のデータ処理装置を接続
   し且つ伝送データの先頭部に優先判定コードとデータ種
   別コードとを付与し、前記共通バスに同時データ伝送開
   始時には複数個の処理装置からの優先判定コードをバス
   インタフエイスにて先頭ビツトから順次比較判定して優
   先判定処理を行ないその結果に応じて前記複数のデータ
   処理装置のうち１個のみの処理装置よりデータ種別コー
   ド以降のデータを共通バスに出力し、他のデータ処理装
   置においてはデータ種別コードにより選択的に受信する
   ようにしたことを特徴とする複数のデータ処理装置の接
   続方式。 ２ 共通バスに複数のデータ処理装置を接続し各データ
   処理装置間にデータの受授を行うようにするものにおい
   て一対の信号線よりなる共通バスに特定種類の故障発生
   時に、該共通バスより電気的に切離し可能に夫々バスイ
   ンタフエイスを介して複数のデータ処理装置を接続し且
   つ伝送データの先頭部に優先判定コードとデータ種別コ
   ードとを付与し前記共通バスに同時データ伝送開始時に
   は複数個の処理装置からの優先判定コードをバスインタ
   フエイスにて先頭ビツドから順次比較判定して優先判定
   処理を行ないその結果に応じて前記複数のデータ処理装
   置のうち１個のみの処理装置よりデータ種別コード以降
   のデータを共通バネに出力し、他のデータ処理装置にお
   いてはデータ種別コードにより選択的に受信すると共に
   前記共通バスに異常監視検出処理装置を設け、この処理
   装置にて前記データ処理装置の何れかに発生した故障を
   検出し、該検出にもとづいき各データ処理装置を共通バ
   スより電気的に切離する信号を発生させその後順次デー
   タ処理装置を共通バスに接続しながら異常の有無をチエ
   ツクし、異常のないデータ処理装置のみを共通バスに接
   続するようにしたことを特徴とする複数のデータ処理装
   置の接続方式。