JPS6151263A - 文字認識装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 き漢字等の複雑な文字を認識する文字認識装置にｍ−関
する。

（ロ）従来の技術 データ処理分野では、複雑な処理を遂行するために、複
数のプロセッサを用いることはしばしば行なわれ、文字
や図形の認識装置においても、特公昭５Ｂ−１６２１９
号公報に示されるように同様の手法が利用されている。

即ち、この公報には、分担された処理を行なう３個の作
業プロセッサと、作業プロセッサを制御する制御プロセ
ッサと、ビデオメモリや高速ワークメモリ及び辞書メモ
リ等の各種メモリとを備え、各プロセッサ間及び各プロ
セッサと各種メモリとの間をバスで接続し、バス制御部
でバスの切換を行ない、各プロセンサが各々のメモリを
共有にアクセスするようにした装置が開示されている。

（ハ）発明が解決しようとする問題・点上記した従来技
術の如く、４個ないし数個のプロセッサを用いることに
より処理が遂行できる程度であれば問題はないが、手書
き漢字の認識を確実に行なおうとすると、一層その処理
は複雑となり、しかも高速処理を実現させないと、実用
化は望めないため、実ｉには１士数個から２０個な越え
る数のプロセッサが必要となる。このように、数多くの
プロセッサを使用するにもかかわらず、従来と同様の構
成では、各プロセッサのデータバス及びアドレスバスを
各種メモリや各プロセッサ間に引き回さなければならず
、これらバスを行き交うパルス信号の速度はルｓｅｃオ
ーダーであるため、高速処理を行なうと動作が不安定に
なるという問題がある。

又、メモリを共有に使用しているため、各プロセッサへ
のアクセスの競合が避けられず、処理速度の低下を招く
。

の処理を行なう複数の処理ユニットと、処理ユニットの
制御を行なう制御ユニットとより構成し、各ユニットを
、マイクロプロセッサと、各ユニットのマイクロプロセ
ッサに各々独立に接続された例えば、ビデオメモリやワ
ークメモリあるいは辞書メモリ等のメモリと、マイクロ
プロセッサとアドレスバス及びデータバスが接続された
並列工／Ｏインターフェースとより構成し、各マイクロ
プロセッサ間のデータの転送　　　　　　　　　を、各
ユニットが有する並列Ｉ／Ｏインターフェースを介して
行なうようにしたものである。

（ホ）作用 各ユニットの呻イクロプロセッサのデータバス及びアド
レスバスは、各ユニット内のメモリ及び並列Ｉ／Ｏイン
ターフェースとのみ接続され、ユニット間では各々のバ
スは接続されず、ユニット内でバスは納まる。又、各ユ
ニット間の結合は並列Ｉ／Ｏインターフェースを介して
行なわれ、データの転送は、これら各並列■／Ｏインタ
ーフェースを介して行なわれることとなり、ユニット間
を行き交うパルス信号の速度はμｓｅｃオーダーとなる
。

（へ）実施例 第１図は、本発明の一実施例の回路構成を示す図であり
、（１）は文字観測部から得られる複数の文字パターン
をビデオメモリ（へ）に記憶し、このビデオメモリ（７
）から−文字づつ文字を切出す処理ユニット（５）より
成る文字切出し回路、（２）は３個の処理ユニッ）　（
６ａ）〜（６ｃ）より成り、切出された文字パターンを
入力し、ノイズリダクションや正規化等の前処理と、ｉ
徴抽出のための初期値の計算や抽出後のデータ圧縮等を
含み入力文字パターンから特徴パターンを抽出する特徴
抽出処理とを行なう特徴抽出回路、（３）は複数の処理
ユニッ）　（７ａ）〜（７ｍ）より成り、抽出した特徴
パターンと予め記憶された標準特徴パターンとのパター
ンマツチングを行ない、両パターンの類似度を計算する
パターンマツチング回路、（４）は各回路中の全ての処
理ユニットに命令を発して制御すると共に、パターンマ
ツチング回路から得られる候補文字カテゴリーから最も
類似する文字カテゴリーを選択する制御ユニット（８）
より成る制御回路である。

文字観測部は、図示しないが、認識すべき文字が手書き
された第２図に示すような原稿（９）を入力し、ファク
シミリの如＜、ＣＯＤイメージセンサ−により文字を読
取り、読取った文字をパターンとして出力するものであ
り、文字切出し回路のビデオメモリ（イ）は、入力原稿
（９）の３〜４行分の文字パターンを記憶する容量を有
する。

文字切出し回路（１）の処理ユニット（５）は、マイク
ロプロセッサ（ロ）（以下、ＣＰＵと呼ぶ）と、ワーク
メモリとしてのＲＡＭ（２）及びプログラムメモリζ、
してのＲＯＭＱ３、更には前記したビデオメモリ關と、
処理データを次段の処理ユニットに転送するための並列
Ｉ／Ｏインターフェースα載例えば、インテル社製のプ
ログラマブル周辺インターフェース（ＰＰＩ）８２５５
と、制御ユニット（８）との間で命令である制御データ
の転送を行なうための並列Ｉ／Ｏインターフェース（至
）と、ＣＰＵＣＬＩ）が発するアドレスをデコードし、
各Ｉ／Ｏインターフェース並びに各メモリを選択するた
めのチップセレクト信号を発生するデコーダ（２）とを
備えており、ＣＰＵ（ロ）と、各メモリ（ト）（２）（
２）及び各並列Ｉ／Ｏインターフェースａ４（ト）とは
データバス及びアドレスバスが直接接続されている。

特徴抽出回路（２）及びパターンマツチング回路（３）
の各処理ユニット（６ａ）〜（６Ｃ）及び（７ａ）〜（
７ｍ）も、文字切出し回路（１）の処理ユニット（５）
と同様、各々、ＣＰ　Ｕ　（１７ａ）　〜（１７ｃ）及
び（１８ａ）〜（１８ｍ）、ワークメモリ（１９ａ）〜
（１９ｃ）及び（２０ａ）〜（２５ｃ）及び（２６ａ　
）　〜（２６ｍ）を備えており、各ＣＰＵのデータバス
及びアドレスバスは各処理ユニット内の並列Ｉ／Ｏイン
ターフェース及びメモリとのみ接続されている。図示し
ないが、各処理ユニットにも処理ユニット（５）内のデ
コーダ（ト）と同様のデコーダが設けられている。

そして、特徴抽出回路（２）の各処理ユニットの各プロ
グラムメモリ（２１ａ）〜（２１ｃ）には、各処理ユニ
ソ）　（２１ａ）〜（２１ｃ）が同一の処理を行なうよ
う６　　　　　　　　″′・′４１”゛同一０７°°″
”゛格納５１゛る。又、パターンマツチング回路（３）
の各処理ユニット（７ａ）〜（７ｍ）の各プログラムメ
モリ（２２ａ）〜（’２２ｍ’）にも、処理内容が同一
のプログラムが格納されており、更に、この処理ユニッ
トには、標準特徴パターンを記憶する辞書メモリ（２７
ａ）〜（２７ｍ）が各々設けられている。ここで、例え
ば、処理ユニット（７ａ）〜（７ｍ）の数が「１６」で
、全ての標準特徴パターンの文字カテゴリーの数が２４
００字種であるとすると、辞書メモ’）　（２７ａ）に
は文字カテゴリーの第１番目から第１５０番目までの１
５０字種の標準特徴パターンを、そして、次の辞書メモ
ＩＪ　（２７ｔ））には第１５１番目から第３００番目
までの１５０字種というように、マツチングすべき全て
の標準特徴パターンな１５０字種毎分割して、各々の辞
書メモリ（２７ａ）〜（２７ｍ）に記憶せしめている。

即ち、１個の処理ユニットが１５０字種のマツチングを
受は持つように分担されている。又、この各処理ユニッ
トは、マツチングの結果、類似度が大きい上位／Ｏ個の
標準特徴パターンに対応した文字番号とその計算結果で
ある距離を出力する構成である。

制御ユニット（８）は、各処理ユニットと同様、ＣＰＵ
＠と直接データバス及びアドレスバスが接続されたワー
クメモリ翰、プログラムメモリに）、並列Ｉ／Ｏインタ
ーフェースＧ１）及びに）を備えると共に、パターンマ
ツチング回路（３）から転送される文字番号をＪＩＳコ
ード等の文字コードに変換するための変換テーブルに）
と、この文字コードをワードプロセッサやパソコンに通
信するための直列Ｉ／Ｏインターフェース（至）、例え
ば、インテル社製プログムマブル通信インターフェース
（ＵＳＡ’Ｒ各ユニットの処理データ用並列インターフ
ェースは、第１図に示すように、前段及び後段のユニッ
トと、Ｉ／Ｏボート同志がデータライン（２）で各々接
続されており、各ユニットのＣＰＵ間の処理データの転
送は、第３図に示すように、送信側のユニットのＣＰＵ
が並列工／Ｏインターフェースを介して、処理データを
データライン■に送出すると共に、ストローブ信号ＳＴ
Ｂを発し、受信側のユニットのＣＰＵが並列Ｉ／Ｏイン
ターフェースを介してストローブ信号ＳＴＢに応じて処
理データを取り込み、その後、信号ＡＣＫを返すことに
より行なわれる。尚、データラインに）及び信号ＡＣＫ
の信号ラインに挿入された（３６ａ）〜（３６ｃ）（３
７ａ）〜（３７ｍ）及び（３８ａ）〜（３８ｃ）　（３
９ａ）　〜（３９ｍ）はラインの接続を開閉するための
３値バツフアである。

又、各処理ユニットと制御ユニットの制御データ用の並
列Ｉ／Ｏインターフェースも、Ｉ／Ｏボート同志が制御
ラインに）で接続されているが、これらのＣＰＵ間の転
送には、処理データにおいての如き、信号ＳＴＢ及びＡ
’ＣＫは用いておらず、制御ユニット（８）のＣＰＵ＠
が制御ラインに）に命令としての制御データを自己のプ
ログラムに基づいて発し、各処理ユニットのＣＰＵが自
己のプログラムに基づき、必要なときにその命令を取り
込み、処理終了後、制御ラインに処理終了を知らせる制
御データを発し、以下、制御ユニット（８）のＣＰＵ（
ホ）が処理終了を知り、自己のプログラムに基づき次の
命令を発することにより、各処理ユニットの制御を行な
う。

ところで、制御データ用の並列Ｉ／Ｏインタ−フェース
は、処理データ用と同様に、ＰＰｌ８２５５を用いても
よいが、処理データのように８ピツトも必要とせず、３
〜４ビツトで済む場合は、ラッチ回路で構成すればよい
。又、処理データの転送をＰＰｌ８２５５を用いて動作
させるには、モード１で動作させればよい。

次に、本実施例の全体の処理の流れを説明する。

先ず、処理ユニット（５）は制御ユニット（８）の制御
め下に、ビデオメモリ（イ）から読取った順に、−文字
づつ文字パターンを切出し、所定の間隔をおいて、例え
ば、０．５秒毎に、切出した文字パターンをデータライ
ン（至）に送出する。特徴抽出回路（２）の各処理ユニ
ッ）　（６ａ）〜（６ｃ）は、１つの文字パターンの特
徴抽出処理の全過程を行なうようにプログラムされてお
り、処理ユニットの数をルとした場合、その処理時間Ｔ
の略１　／　ｎの時間だけずれたタイミングで、順次転
送されてくる文字パターンを、順番に取り込むように、
制御ユニット（８）により制御されており、従って、１
ユニツトの処理時間が１．５秒で、処理ユニットの数が
第１図に示すように「３」であるときは、第２図に示す
原稿が仮に入力されたとすると、最初に処理ユニッ）　
（６ａ）が「東」の文字パターンを取り込み、１．５／
３＝０．５秒後に、処理ユニット（６ｂ）が「京」の文
字パターンを取り込み、更に０．５秒後に、処理ユニッ
）　（６ｃ）が「三」の文字パターンを取り込み、各処
理ユニットは文字パターンの取り込み後すぐに特徴抽出
処理を開始する。このため、処理ユニッ）　（６ａ）か
ら最初に「東」の文字パターンの特徴パターンが送出さ
れるまでには１．５秒を要するが、その後は０．５秒後
に「京」の文字パターンの特徴パターンが処理ユニッ）
　（６ｂ）から送出され、更に、０．５秒後には「三」
の文字パターンの特徴パターンが処理ユニッ）　（６Ｃ
）から送出される。

各処理ユニ、ット（６ａ）、（６ｂ）、（６Ｃ）は、各
々、１゜５秒間隔で、順次、「東」「洋」　「の」・・
・、「京」「電」　「文」・・・、「三」　「機」　「
字」・・・と文字パターンを取り込んで行くので、特徴
抽出回路（２）からは、０．５秒毎に抽出した特徴パタ
ーンが出力されることとなる。ここで、処理ユニット（
５）からのストローブ信号ＳＴＢ・は、処理ユニッ）　
（６ａ）〜（６ｃ）に共通に与えられるが、信号Ａ　Ｃ
Ｋ、Ｊ、処理ユニット（６ａ）〜（６ｃ）から各々異な
るタイミングで発生されるので、ＯＲゲート（２）を介
して処理ユニット（５）に入力される。

ところで、３値バツフア（３６ａ）〜（３６ｃ）は、特
徴パターンを送出するときのみデータライン員を開くよ
うに、制御信号Ｓにより制御されるので、パターンマツ
チング回路（３）には、先ず、「東」の特徴パターンが
転送される。そして、各処理ユニｙ　）　（７ａ）〜（
７ｍ）は、同時に、転送された特徴パターンを入力する
ように、制御ユニット（８）で制御されるので、各処理
ユニツ）　（７ａ）〜（７ｍ）には、全て同一の１束」
の特徴パターンが取り込まれ、マツチング処理を開始す
る。しかしながら、各処理ユニットの各辞書メモリ（２
７ａ）〜（２７ｍ）には、標準特徴パターンが分割して
記憶されているため、１つの処理ユニットでは１５０字
種のマツチングしか行なわれず、全ての処理ユニッ）（
７ａ）〜（７ｍ）が動作して、「東」の特徴パターンと
２４００字種全ての標準特徴パターンとのマツチングが
行なわれる。従って、１つの処理ユニットで２４ｃ。

字種のマツチングに要する時間が８秒であるとすると、
この場合、処理ユニッ）　（７ａ）〜（７ｍ）の数は「
１６」なので、８÷１６＝０．５秒で、１文字の特徴パ
ターンのマツチングが行なわれることとなる。− 制御ユニット（８）は、各処理ユニッ）　（７ａ）〜（
７ｍ）からマツチング結果を得るため、３値バツフア（
３７ａ）〜（３７ｍ）を高速で順に開くように命令を与
えると共に、転送されて（るマツチング結果を順次取り
込むため、瞬時にマツチング結果は制御ユニット（８）
に取り込まれる。マツチング結果としては、各処理ユニ
ット（３７ａ）〜（３７ｍ）から、各々、類似度が上位
／Ｏ位までの文字番号及び距離が転送されるので、合計
／ＯＸ１６＝１６０個の文字番号及び距離が取り込まれ
、制御ユニットでは、１６０個の距離を更に比較して、
最も類似度が大きい上位／Ｏ個を選択し、その文字番号
に対応する文字コードを変換テープ／Ｌ／Ｏ１より得て
、直列■／Ｏインターフエース（ロ）を介して、外部に
シリアルに送信する。

ここで、パターンマツチング回路（３）は、「東」の特
徴パターンのマツチングを０．５秒で終了して、制御ユ
ニット（８）へマツチング結果を送出すると、即座に、
次の「京」の特徴パターンを処理し、以下、０，５秒毎
に、「三」、「洋」、「電」・・・・・・というように
、次々に、マツチングを行なって行くので、これらの文
字は０．５秒毎に認識され、認識結果としての文字コー
ドは、ワードプロセッサあるいはパソコンに、順次入力
されることとなる。

ところで、処理ユニッ）　（６ａ）〜（６ｃ）からのス
トローブ信号ＳＴＢは、異なるタイミングで発生するの
で、ＯＲゲート（９）を介して送出され、処理ユニノ）
　（７ａ）〜（７ｍ）では全てのユニットが同一の特徴
パターンを取り込んで始めて動作を開始するので、各ユ
ニットの信号ＡＣＫはＡＮＤゲーグ鵠に入力され、その
出力が送信側の処理ユニットに返される。３値バツフア
（３８ａ）〜（３８ｃ）は動作を安定にするためのもの
であり、必ずしも必要としないが、データを転送した処
理ユニットの制御信号Ｐのみがアクティブとなり対応す
る３値バツフアを開くように制御する。パターンマツチ
ング回路（３）における３値バツフア（３９ａ）〜（３
９ｍ）も同様に動作し、各処理ユニツ）　（７ａ）〜（
７ｍ）からのストローブ信号ＳＴＢは、ＯＲゲート（財
）を介して制御ユニット（８）に与えられる。

本実施例においては、各処理ユニットの制御と、マツチ
ング結果から最も類似する特定数の文字カテゴリーを選
択する処理を、同一の制御ユニット（８）で行なったが
、文字カテゴリーの選択として複雑な処理を行なう場合
には、別の処理ユニットで行なうようにすればよい。又
各辞書メモリに記憶する標準特徴パターンの数は、必ず
しも均一にする必要はない。

以上、説明したように、本実施例では、最初の文字の認
識結果を得るまでには、約１，５秒を要するが、その後
は、０．５秒毎に認識結果が得られる。

又、文字認識の各処理、即ち、特徴抽出及びパターンマ
ツチング等は、その処理速度が著しく高速化されるが、
並列Ｉ／Ｏインターフェースを介して各ユニット間のデ
ータ転送が行なわれるため、μＳｅｃオーダーのパルス
信号が行き交うこととなり、ＣＰＵのデータバスで直接
転送を行なうときのように、ｒＬｓｅｃオーダーのパル
ス信号が行き交わないため、動作が安定する。

セッサのデータバス及ヒアドレスバスが各ユニット内で
納まり、各ユニット間のデータの転送娶＝羽春珊母傘壮
脅は、μｓｅｃオーダーのパルス信号が行き交う並列Ｉ
／Ｏインターフェースを介して行なわれるので、高速処
理を行なっても安定に動作する。

更に、各メモリは１つのマイクロプロセッサと接続され
ているだけなので、メモリに対するアクセスの競合が避
けられ処理速度が速くなる。

【図面の簡単な説明】

第１図及び第３図は本発明の実施例を示す回路構成図、
第２図は入力原稿の一例を示す図である。 主な図番の説明 （１）・・・文字切出し回路、　（２）・・・特徴抽出
回路、（３）・・・パターンマツチング回路、（４）・
・・制御回路、（５）、（６ａ）〜（６ｃ）、（７ａ）
〜（７ｍ）・・・処理ユニット、（８）・・・制御ユニ
ット、　（ト）・・・ビデオメモリ、ｎ　（１７ａ）　
〜（１７ｃ）、（１８ａ）〜（１８ｍ）、翰・・・ＣＰ
Ｕ、α→、（２３ａ）〜（２３ｃ）、（２４ａ）〜（２
４ｍ）、ｅｌ）、ａ阻（２５ａ）〜（２５ｃ）、（２６
ａ）〜（２６ｍ）、■・・・並列Ｉ／Ｏインターフェー
ス、　　（２７ａ）〜（２７ｍ）・・・辞書メモリ。

Claims (1)

【特許請求の範囲】
1. （１）分担された各々の処理を行なう複数の処理ユニッ
   トと、該処理ユニットの制御を行なう制御ユニットとよ
   り成り、前記各処理ユニット及び制御ユニットを、マイ
   クロプロセッサと、各ユニットのマイクロプロセッサに
   各々独立に接続されたメモリと、前記マイクロプロセッ
   サとアドレスバス及びデータバスが接続された並列Ｉ／
   Ｏインターフェースとより構成し、前記各マイクロプロ
   セッサ間のデータの転送を各ユニットが有する前記並列
   Ｉ／Ｏインターフェースを介して行なうようにしたこと
   を特徴とする文字認識装置。