DE2132364B2 - Schaltungsanordnung zur abgabe eines stromimpulses an jeweils eine bestimmte treiberleitung eines eine vielzahl von treiberleitungen enthaltenden magnetkernspeichers - Google Patents
Schaltungsanordnung zur abgabe eines stromimpulses an jeweils eine bestimmte treiberleitung eines eine vielzahl von treiberleitungen enthaltenden magnetkernspeichersInfo
- Publication number
- DE2132364B2 DE2132364B2 DE19712132364 DE2132364A DE2132364B2 DE 2132364 B2 DE2132364 B2 DE 2132364B2 DE 19712132364 DE19712132364 DE 19712132364 DE 2132364 A DE2132364 A DE 2132364A DE 2132364 B2 DE2132364 B2 DE 2132364B2
- Authority
- DE
- Germany
- Prior art keywords
- driver
- lines
- line
- current
- potential
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/06—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using single-aperture storage elements, e.g. ring core; using multi-aperture plates in which each individual aperture forms a storage element
- G11C11/06007—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using single-aperture storage elements, e.g. ring core; using multi-aperture plates in which each individual aperture forms a storage element using a single aperture or single magnetic closed circuit
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/06—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using single-aperture storage elements, e.g. ring core; using multi-aperture plates in which each individual aperture forms a storage element
- G11C11/06007—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using single-aperture storage elements, e.g. ring core; using multi-aperture plates in which each individual aperture forms a storage element using a single aperture or single magnetic closed circuit
- G11C11/06014—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using single-aperture storage elements, e.g. ring core; using multi-aperture plates in which each individual aperture forms a storage element using a single aperture or single magnetic closed circuit using one such element per bit
- G11C11/06021—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using single-aperture storage elements, e.g. ring core; using multi-aperture plates in which each individual aperture forms a storage element using a single aperture or single magnetic closed circuit using one such element per bit with destructive read-out
- G11C11/06028—Matrixes
- G11C11/06035—Bit core selection for writing or reading, by at least two coincident partial currents, e.g. "bit"- organised, 2L/2D, or 3D
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Static Random-Access Memory (AREA)
- Dram (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
Die Erfindung bezieht sich auf eine Schaltungsanordnung
zur Abgabe eines Stromimpulses an jeweils eine bestimmte Treiberleitung eines eine Vielzahl
von Treiberleitungen enthaltenden Magnetkernspeichers, dessen Treiberleitungen jeweils ein
Stromtreiberende und ein Stromabsenkende aufweisen, welches an einer Ladestromimpulsquelle angeschlossen
und mit einer Abschlußeinrichtung verbunden ist, die so bemessen ist, daß sie die betreffende
Treiberleitung an ihrem Stromabsenkende zumindest angenähert reflexionsfrei abschließt.
In Magnetkernspeichern ist es normalerweise üblich, Ringkerne zeilen- und spaltenweise in rechteckförmigen
Anordnungen bzw. Matrizen anzuordnen. Durch die Kerne in den Zeilen und Spalten sind
dabei gesonderte Leitungen hindurchgeführt, um adressierbar Daten in Kerne einzuschreiben bzw. aus
Kernen auszulesen, und zwar durch selektives Umschalten der entsprechenden Kerne. So weist z. B. bei
einem Konzidenzstrom-Kernspeicher jede Kernzeile und jede Kernspalte eine Treiberleitung auf, die den
halben Auswahlstrom führt. Dabei tritt ein Strom bestimmter Richtung zum Auslesen eines Datenbits und
ein Strom entgegengesetzter Richtung zum Einschreiben eines Datenbits an der Schnittstelle zweier gespeister
Leitungen auf. In einem herkömmlichen Koinzidenzstromsystem, das als 3-D-System bezeichnet
werden kann, sind die Bits sämtlicher Worte eindeutig in Bit-Ebenen durch in Reihe geschaltete x-
und y-Treiberleitungen festgelegt. Die Auswahl eines
Schalters eines Satzes von Spalten-Lese-Schreib-Schaltern zusammen mit der Auswahl eines Schalters
eines Satzes von Zeilen-Lese-Schreib-Schaltem führt zur Adressierung sämtlicher Bits eines bestimmten
Wortes.
In einer üblicherweise als 2V2-D-System bezeichneten
Anordnung dienen die Treiberleitungen einer Dimension sowohl als Adressenleitungen als auch als
Datenbit-Leitungen, während die Treiberleitungen in der anderen Dimension lediglich als Wortadressenleitungen
dienen Ein 2!/2-D-System weist viele bekannte Vorteile gegenüber 3-D-Systemen auf. Der
bedeutendste Vorteil liegt dabei darin, daß die Treiberleitungen
wesentlich kürzer sind als die Treiberleitungen in einem 3-D-System vergleichbarer ■Speicherkapazität.
Dies ermöglicht kürzere Anstiegszeiten für Stromimpulse bei relativ niedriger Treiberspärinung.
Es ist jedoch auch dabei erforderlich, sämtliche Treiberleitungen mit ihrem ungefähren Wellenwiderstand
ohne einen übermäßigen Leistungsverlust abzuschließen. Gleichzeitig muß eine schnelle Aufladung
und Entladung ausgewählter Treiberleitungen bei minimaler Wellenzugverzerrung erreicht werden.
Es ist an sich bekannt, die Schaltleitungen von Magnetkernspeichern zur Vermeidung von Reflexionen mit einem ihrem Wellenwiderstand entspre-
chenden Widerstand abzuschließen (deutsche Auslegeschrift 1 044 467). Dieser Widerstand verbraucht
jedoch im eingeschwungenen Zustand Verlustleistung. Zur Vermeidung derselben ist es bereits aus der deutschen
Auslegeschrift 1282 707 bekannt, den Abschlußwiderstand
nur wechselstrommäßig an die Schaltleitung anzukoppeln, beispielsweise über einen
Transformator oder einen Kondensator. Es ist weiter aus dieser deutschen Auslegeschrift 1282 707 bekannt,
den Abschlußwiderstand nicht an das Ende, sondern parallel zur Schaltleitung zu legen, wobei die
Verlustleistung ebenfalls verringert wird, ohne daß der für den nur wechselstrommäßigen Anschluß erforderliche
Aufwand getrieben werden muß; dabei müssen jedoch gewisse Einschwing- und Ausschwingvorgänge
in Kauf genommen werden. Der Schaltungsaufwand ist bei den bekannten Anordnungen infolge
des je Schaltleitung vorzusehenden Widerstands relativ hoch. ·
Der Erfindung liegt die Aufgabe zugrunde, einen Weg zu zeigen, wie bei einer Schaltungsanordnung
der eingangs genannten Art der erforderliche schaltungstechnische Aufwand an Abschlußeinrichtungen
herabgesetzt werden kann und wie überdies vorzugehen ist, damit die Abgabe eines Stromimpulses an
jeweils eine bestimmte Treiberleitung erst zu dem Zeitpunkt erfolgt, zu dem die in Frage kommende
Treiberleitung reflexionsfrei abgeschlossen ist.
Gelöst wird die vorstehend aufgezeigte Aufgabe bei einer Schaltungsanordnung der eingangs genannten
Art erfindungsgemäß dadurch, daß jeweils eine zu einer Gruppe von Treiberleitungen zusammengefaßte
Anzahl von Treiberleitungen an der Ladestromimpulsquelle über eine Schalteinrichtung angeschlossen
ist und mit einer für die genannte Anzahl von Treiberleitungen gemeinsamen Abschlußeinrichtung verbunden
ist, welche die zu der genannten Gruppe von Treiberleitungen gehörenden Treiberleitungen bei
weitgehend offenen Stromtreiberenden mit ihrem ungefähren Wellenwiderstand nach einer Aufladung
durch die Ladestromimpulsquelle abschließt, und daß mit dem Stromtreiberende jeder der zu der genannten
Gruppe von Treiberleitungen gehörenden Treiberleitungen eine Treiberstromimpulsqüelle verbunden
ist, die erste nach durch die Ladestromimpulsquelle erfolgter Aufladung der zu der genannten Gruppe
von Treiberleitungen gehörenden Treiberleitungen aktivierbar ist. Die Erfindung bringt gegenüber der
oben betrachteten bekannten Anordnung den Vorteil mit sich, daß sie mit einem relativ geringen schaltungstechnischen
Aufwand im Hinblick auf die vorzusehenden Abschlußeinrichtungen auskommt und
auf besonders einfache Weise sicherstellt, daß bei der Abgabe eines Stromimpulses an jeweils eine bestimmte
Treiberleitung des eine Vielzahl von Treiberleitungen enthaltenden Magnetkernspeichers keine
unerwünschten Effekte infolge nicht reflexionsfrei abgeschlossener Treiberleitung auftreten.
An Hand von Ausführungsbeispielen wird die Er-
findung nachstehend näher erläutert.
Fig. 1 zeigt eine Schaltungsanordnung gemäß der
Erfindung in einem Bereich einer Magnetkernspeichermatrix.
F i g. 2 zeigt eine Modifikation der in F i g. 1 dargestellten Schaltungsanordnung.
F i g. 3 zeigt eine Schaltungsanordnung gemäß der Erfindung in einem Bereich eines Leitungstreibersystems.
Sprechtrennung von anderen Leitungen in dem benutzten Bereich erreicht ist.
In F i g. 1 ist die Erfindung an Hand einer vereinfachten Ausführungsform veranschaulicht. Dabei ist
Widerstand 8 die mit dem Punkt V verbundenen Leitungen ab und unterdrückt damit Reflexionen und
Schwingungen.
Das Treiberauswahlnetzwerk der Leitung Ll wird 5 ferner über den Widerstand 7 auf den Pegel VS aufgeladen.
Demgemäß bewirkt die sich am Kollektor des abgeschalteten Transistors Q1 ausbildende Spannung
eine Vorspannung sämtlicher Treiberauswahldioden in Sperrichtung, und zwar über ihre entspre-
F ig. 4 zeigt an Hand einer Schaltungsanordnung io chenden Festhalte-Widerstände. So wird die Auswahldie
Art und Weise, in der zwei Bereiche eines Lei- diode D 3 über ihren Vorspannungs-Festhalte-Widertungstreibersystems
derart ineinander gefügt sein stand 7 entsprechend vorgespannt. Dies ermöglicht,
können, daß bei Verwendung eines Bereiches zum die Leitung L 1 schnell von dem Absenkende her
Ansteuern einer Leitung bei benachbarten Leitungen entladen zu können, und zwar über den Schalter 2,
des nicht benutzten Bereiches eine Stör- und Über- 15 und das Treiberende über den Widerstand 7 vorzuspannen.
Eine Diode D 4 ist dabei in Reihe mit dem Schalter 2 geschaltet. Auf diese Weise wird das Fließen
eines Fremd-Entladestroms durch den Auswahltransistor Q 2 verhindert, wenn der Schaltertransistor
lediglich eine Leitung L 1 von M Leitungen eines 20 Q 1 eingeschaltet ist. Der Schalter 4 kann zu irgend-Magnetkernspeichers
dargestellt. einem Zeitpunkt vor oder gleichzeitig mit dem Ein-
Die Ausgangsfächerung an irgendeinem Verbin- schalten der Stromquelle 3 aktiviert werden,
dungspunkt in F i g. 1 ist schematisch durch mit dem Nachdem der Punkt V die volle Spannung + Vs
betreffenden Verbindungspunkt verbundene unvoll- (zuzüglich der Spannung an dem Widerstand 8 und
ständige Leitungen angedeutet, wobei diese Linien in 25 an den beiden Dioden D 1 und D 2) erreicht hat, wird
Richtung der betreffenden Ausgangsfächerung mit ein Lesestrom durch die Leitung L1 geleitet. Eine
einer entsprechenden Schrägklammer versehen sind. Diode wird dann in Durchlaßrichtung vorgespannt,
Eine Stromimpulsquelle 1, die einen Strom mit nur wodurch das Treiberende der Leitung L1 mit einem
einer Polarität abgibt, dient zur Aufladung der Lei- Widerstand 9 während der Treiberstrom-Anstiegszeit
tung L 1 über einen Auswahlschalter 2, währenddes- 30 abgeschlossen wird. Es sei bemerkt, daß der Widersen
ein Transistor Q 1 abgeschaltet, d. h. im nicht- standswert des Widerstands 8 gleich angenähert dem
leitenden Zustand ist. Eine Lesestromimpulsquelle 3, Wellenwiderstand einer Leitungsgruppe gewählt wird,
die einen Strom geeigneter Polarität abgibt, dient zur die mit dem Punkt V verbunden ist, und daß der
Abgabe eines Treiberstroms durch die Leitung L1 Widerstandswert des Widerstands 9 gleich angenähert
nach Schließen eines Auswahlschalters 4 während 35 dem Wellenwiderstand lediglich der einen anzusteueiner
hinreichend langen Zeitspanne, während der ernden Leitung gewählt ist. Die Auswahl des Widerdie
Leitung L 1 aufgeladen werden konnte. Es dürfte stands kann in jedem Fall lediglich eine Annäherung
jedoch einzusehen sein, daß eine entsprechende Reihe sein, da die Impedanz einer Leitung sich ändert,
von Bauelementen zur Aufladung und zur entgegen- wenn sich die in den Kernen auf der Leitung gespeigesetzten
Ansteuerung der Leitung L1 für einen 40 cherten Daten ändern.
Schreibzyklus vorgesehen ist, wie dies im Zusammen- "Während des flachen Impulsdaches des von der
hang mit F i g. 3 noch erläutert werden wird. Stromquelle 3 abgegebenen Treiberstromimpulses
Der Transistor Q1 ist normalerweise eingeschaltet, sinkt der Strom in dem Widerstand 9 auf nahezu Null
d. h. im leitenden Zustand, wodurch ein niederohmiger ab, und zwar auf Grund des ungefähr gleichen Span-Weg
nach Erde für die Leitungsgruppe geschaffen ist, 45 nungsabfalls von dem Punkt V zu der Spannungsdie
durch den Schalter 2 ausgewählt ist. Entspre- quelle Vs über den Widerstand 8 und von dem
chendes gilt für die anderen, entsprechend ausge- Punkt V. zu der Kathode der Diode D 5 über die Leiwählten
Gruppen an ihrem Absenkende. In diesem tung L 1 und dem Schalter 4.
niederohmigen Weg liegt ein Widerstand 5. Ein nie- DeT durch die Leitung 11 geführte Strom versucht,
derohmiger Weg nach Erde ist ferner für die züge- 5° den Punkt V zu entladen. Dadurch tritt ein entgegenhörigen
Leitungsgruppen an ihrem Treiberende über gesetzter Stromfluß in nicht ausgewählten Leitungen
einen Widerstand 7 geschaffen. auf, die mit dem Punkt V verbunden sind. Mit ande-
Um einen Lesezyklus zu beginnen, wird der Tran- ren Worten ausgedrückt heißt dies, daß der die Leisistor
Q 1 abgeschaltet, und zwar gleichzeitig mit der tung L1 durchfließende Strom normalerweise eine
Aktivierung der Impulsstromquelle 1 und der selek- 55 Potentialabsenkung an dem Punkt V auf Grund der
tiven Betätigung des Schalters 2. Die Treiberstrom- Quellimpedanz an diesem Punkt hervorruft. Um diese
quelle 3 wird dabei solange nicht aktiviert,"bis der Art von Fremdstrom in nicht ausgewählten Leitun-Schalter
4 selektiv betätigt ist. gen zu vermeiden, ist ein Transformator Π mit einem
Die Impulsstromquelle 1 gibt eine Energie zur l:l-Windungsverhältnis und einer geringen Streu-Aufladung
der Leitung L 1 sowie zur Aufladung aller 60 induktivität mit seiner Primärwicklung zu der Stromübrigen Leitungen ab, die mit einem Punkt V an dem quelle 3 in Reihe geschaltet. Die Sekundärwicklung
Absenkende verbunden sind. Damit steigt die Vor- dieses Transformators liegt dem Widerstand 8 parspannung
an dem an dem Treiberende der Leitung allel. Die Polarität bzw. Wicklungsrichtung der
vorgesehenen Widerstand 7 und an entsprechenden Sekundärwicklung ist dabei so gewählt, daß ein Strom
Widerständen für die übrigen nicht ausgewählten Lei- 65 durch den Widerstand 8 geleitet wird, wodurch der
tungen. Wenn der Punkt V hinreichend weit oberhalb von dem Schalter 2 dem Punkt V zugeführte Strom
von VS aufgeladen ist, um die Dioden D 1 und D 2 ersetzt wird. Dadurch wird der Punkt V auf einem
in Durchlaßrichtung vorzuspannen, schließt ein nahezu konstanten Potential gehalten. Auf diese
7 8
Weise wird das Fließen von Fremdströmen durch wählschalter 2 geliefert. Dies wird durch einen erd-
nicht ausgewählte Leitungen verhindert. Eine Diode freien Transformator T 2 bewirkt, der in der durch
D 6 wird durch die in der Sekundärwicklung indu- die Punkte angedeuteten Weise gewickelt bzw. gepolt
zierte Spannung in Durchlaßrichtung vorgespannt, ist.
und ein der betreffenden Sekundärwicklung parallel 5 Ein Schalter 11 wird gleichzeitig mit der Stromliegendes
Reihenglied, bestehend aus einer Diode D 8 impulsquelle 3 eingeschaltet, um einen Stromweg zu
und einem Widerstand 10, bewirkt eine Ableitung der dem Punkt V über den Schalter 2 herzustellen. Daim
Transformator gespeicherten Energie, wenn der durch wird der von dem Schalter 2 dem Punkt V
Auswahlschalter 4 abgeschaltet wird. Das vor- zugeführte Strom ersetzt. Ein Widerstand 12 spannt
stehende Absenkspannungs-Stabilisierungsverfahren io die Diode D 6 während der Stromimpulsstabilisiewird
im übrigen an anderer Stelle näher erläutert rungsperiode in Durchlaßrichtung vor, und ein Konwerden.
Dieses Verfahren stellt hier jedoch keinen densatorCl filtert Stör- und Umschaltspannungen
Teil der Erfindung dar. Vielmehr ist durch dieses Ver- aus der Vorspannung ab.
fahren in geeigneter Weise sichergestellt, daß die Gemäß F i g. 3 ist eine Vielzahl von Magnetkern-Spannung
des Punktes V nahezu konstant gehalten 15 Treiberleitungen mit einem Punkt V über eine niewird.
, derohmige Verteilerleitung oder Hauptleitung 13 für
Am Ende des Treiber- bzw. Steuerimpulsintervalls die Auswahl an dem Absenkende auf die Aktivierung
sind beide Stromquellen 1 und 3 abgeschaltet, und eines Auswahlschalters von zwei Auswahlschaltern
der Transistor Q 1 ist wieder eingeschaltet. Dadurch 2 a und 2 b und einer Impulsstromquelle von zwei
werden die Leitungen der ausgewählten Leitungs- 20 Impulsstromquellen la und Ib hin angeschlossen,
gruppe über den Widerstand 5 und eine Diode D 7 Welcher der beiden Schalter und welche der beiden
entladen. Durch die niedrige Impedanz des Wider- Stromquellen aktiviert wird, hängt von der gewünschstands
Q 1 werden ferner sämtliche, eine positive Vor- ten Stromflußrichtung durch eine gewählte Treiberspannung
bewirkende Widerstände, wie der Wider- leitung ab. Der dynamische Abschluß einer Leitung
stand 7, mit Schaltungserde verbunden, wie dies aus 25 LLl erfolgt in entsprechender Weise wie bei der
Fig. 1 ersichtlich ist (oder mit einer eine negative Ausführungsform nach Fig. 2.
Spannung führenden Spannungsklemme, deren Span- Aus der mit dem Punkt V verbundenen Leitungsnung gleich dem Spannungsabfall an etwa drei Di- gruppe wird eine einzelne Treiberleitung dadurch öden ist, so daß der Punkt V Schaltungserdpotential ausgewählt, daß ein geeigneter Auswahlschalter eines führt). Wie aus der Erläuterung der in F i g. 3 darge- 30 Paares einer Vielzahl von Auswahlschalterpaaren stellten Schaltungsanordnung noch näher ersichtlich aktiviert wird. Welcher Auswahlschalter dabei aktiwerden wird, verbleibt der Transistor Ql während viert wird, hängt von der Polarität des gewünschten eines negativen (Schreib)-Treiberintervallseingeschal- Stroms ab. In Fig. 3 ist lediglich ein Schalterpaar tet, während eine komplementäre Reihe von Bau- dargestellt; es enthält die Schalter 4 α und 4 b, die elementen aktiviert ist. Dadurch werden Spannungs- 35 über Trenndioden D 3 α und D 3 b mit einer einzigen belastungen auf die Auswahlelemente auf etwa die Leitung der Leitungsgruppe verbunden sind. Die geHälfte des Wertes herabgesetzt, der sonst normaler- nannten Trenndioden sind in Reihe mit Treiberdioden weise zu erwarten wäre. D 13 α bzw. D 13 b angeordnet. Die Dioden jedes aus
Spannung führenden Spannungsklemme, deren Span- Aus der mit dem Punkt V verbundenen Leitungsnung gleich dem Spannungsabfall an etwa drei Di- gruppe wird eine einzelne Treiberleitung dadurch öden ist, so daß der Punkt V Schaltungserdpotential ausgewählt, daß ein geeigneter Auswahlschalter eines führt). Wie aus der Erläuterung der in F i g. 3 darge- 30 Paares einer Vielzahl von Auswahlschalterpaaren stellten Schaltungsanordnung noch näher ersichtlich aktiviert wird. Welcher Auswahlschalter dabei aktiwerden wird, verbleibt der Transistor Ql während viert wird, hängt von der Polarität des gewünschten eines negativen (Schreib)-Treiberintervallseingeschal- Stroms ab. In Fig. 3 ist lediglich ein Schalterpaar tet, während eine komplementäre Reihe von Bau- dargestellt; es enthält die Schalter 4 α und 4 b, die elementen aktiviert ist. Dadurch werden Spannungs- 35 über Trenndioden D 3 α und D 3 b mit einer einzigen belastungen auf die Auswahlelemente auf etwa die Leitung der Leitungsgruppe verbunden sind. Die geHälfte des Wertes herabgesetzt, der sonst normaler- nannten Trenndioden sind in Reihe mit Treiberdioden weise zu erwarten wäre. D 13 α bzw. D 13 b angeordnet. Die Dioden jedes aus
In Fig. 2 sind einige Modifikationen der in Fig. 1 den in Reihe geschalteten Dioden bestehenden Di-
dargestellten Ausführungsform gezeigt. Zur Erleich- 40 odenpaares sind dabei für den Fall in Durchlaßrich-
terung des Verständnisses der vorhandenen Unter- tung gepolt, daß der mit der Treiberdiode des jewei-
schiede sind in Fig. 2 und 1 vorgesehene entspre- ligen Diodenpaares verbundene Treiberschalter
chende Bauelemente mit gleichen Bezugszeichen aktiviert ist.
bezeichnet. Die Abschlußwiderstände 8 und 9 wirken Mit den Leitungstreiber-Auswahlschaltern 4 a, 4 b
in derselben Weise während der Ladeperiode und 45 sind Impulstreiberstromquellen 3 a, 3 b verbunden,
während der Stromimpulstreiberperiode. Der Vor- die Impulsströme geeigneter Polarität abzugeben verspannungswiderstand
7 bewirkt in entsprechender mögen. Die in Frage kommenden Gruppen- und Weise einen Anstieg der Vorspannung an der Leitungsauswahlsehalter können gleichzeitig mit einer
Kathode der Auswahldiode D 3, wenn der Punkt V impulsweise betriebenen Stromquelle, im folgenden
zum Zwecke der Aufladung der Leitung Ll aufge- 50 nur als Impulsstromquelle bezeichnet, an dem Abladen wird, und eine Herabsetzung des Spannungs- senkende aktiviert werden. Eine Impulsstromquelle
belastungspegels der Diode D 1 und der Auswahl- wird dabei jedoch solange nicht aktiviert, bis sämtdiode
D 3. Diese Bauelemente sind die Grundelemente liehe Leitungen der ausgewählten Leitungsgruppe
des gemäß der vorliegenden Erfindung vorgesehenen aufgeladen sind, wie dies im Zusammenhang mit
dynamischen Abschlußsystems. 55 F i g. 1 erläutert worden ist. Um z. B. Daten von der
Die bedeutenden Änderungen bzw. Modifikationen dargestellten Treiberleitung LL1 zu lesen, können
ergeben sich in Verbindung mit der Absenkspan- die Schalter 2 a und 4 a gleichzeitig mit der einen
nungsstabilisierungseinrichtung und dem Entladeweg positiven Strom abgebenden Stromquelle 1 α aktiviert
für den Punkt V. Bei der Ausführungsform gemäß werden. Die Treiberstromquelle 3 α wird jedoch so-Fig.
1 ist der Transformator T1 an dem Abschluß- 60 lange nicht aktiviert, bis eine hinreichend lange Zeitwiderstand
8 angeschlossen, und die Entladung des spanne vergangen ist, während der die Treiberleitung
Punktes V erfolgt über den Widerstand S. Dieser aufgeladen ist. Die Zeitspanne hängt dabei von dem
Widerstand 5 ist in der Ausführungsform gemäß jeweiligen System ab. Wenn die Treiberleitung eine
Fig. 2 weggelassen. Der Punkt V wird über den Wortleitung eines 3-D- oder eines großen 2V2-D-Widerstand
8 und die Diode D 7 nach der Strom- 65 Systems ist, kann ihre Gesamtlänge drei Meter (enttreiberimpulsperiode
entladen. Während der Treiber- sprechend 10 Fuß) betragen oder einen noch höheren
Impulsperiode wird der dem Punkt V zugeführte Wert besitzen.
Siabilisierungsstrom direkt an den Eingang des Aus- Die Transistoren QIa und Q 1 b sind normaler-
Siabilisierungsstrom direkt an den Eingang des Aus- Die Transistoren QIa und Q 1 b sind normaler-
weise leitend; sie werden selektiv abgeschaltet, d. h;
in den nichtleitenden Zustand übergeführt, währenddessen die entsprechenden Schalter 2 α und 2 b und
die Stromquellen 1 α und 1 b aktiviert sind. Nach jedem Speicherlese- oder Speicherschreibzyklus wird
dann'der betreffende Transistor QIa oder QIb (der
für den betreffenden Zyklus abgeschaltet war) wieder eingeschaltet. Dadurch wird ein niederohmiger Weg
für die Entladung der Verteilerleitung 13 geschaffen.
Bevor die vorliegende Erfindung weiter erläutert wird, sei zunächst die Art der Benutzung der soweit
beschriebenen Schaltungsanordnung im Hinblick auf Worttreiberleitungen eines 2y2-D-Systems z. B. erläutert,
auf das die Erfindung jedoch nicht beschränkt ist. In diesem Zusammenhang sei angenommen, daß
der Speicher 1024 Wortleitungen (x-Treiberleitungen)
enthält. Die Wortleitungen können in vier Blöcken mit 16 Gruppen ä 16 Leitungen z. B. unterteilt bzw.
gruppiert sein. Die Stromquellen 1 α und 1 b und die
Transistoren QIa' und Q 1 b können dann auf der
Zeitteilbasis 15 weiteren Gruppen über weitere Schalter zugeordnet werden. Eine entsprechende Zuordnung
kann bei anderen Bauelementen erfolgen, die nicht innerhalb des gestrichelten Kästchens 2© vorgesehen
sind, welches eine Leitungsgruppe von 64 Leitungsgruppen ä 16 Leitungen umschließt, da
nämlich lediglich eine Leitung einer Leitungsgruppe zu irgendeinem bestimmten Zeitpunkt anzusteuern istl
Die Impulsstromtreiberqüellen 3 α und 3 b können
ferner auf der Zeitteilbasis sämtlichen 16 Leitungen
irgendeiner Leitungsgruppe zugeordnet werden, die durch 15 andere Sätze von Schaltern Aa und 4 b
ausgewählt wird. So verbinden z. B. die Auswahldioden D3ö undD3b die neunte Leitung der dargestellten
Gruppe mit den Verteilerleitungen oder Hauptleitungen. 21 bzw. 22. In entsprechender Weise
verbinden Auswahldioden die neunte Treiberleitung der übrigen 15 Gruppen innerhalb eines Blockes mit
den Verteilerleitungen 21 und 22. Die Dioden 13 a und 13 b verbinden die entsprechenden Verteilerleitungen
21 und 22 mit den Treiberschaltern 4 α und 4 b. Die Treiberschalter sind über entsprechende
Dioden mit den Verteilerleitungen der übrigen drei Blöcke verbunden. Die 15 übrigen Sätze von Treiberschaltern
sind in entsprechender Weise anderen Verteilerleitungspaaren über Treiberdioden zugeordnet.
Bei diesen Treiberdioden handelt es sich z. B. über die Treiberdioden D 13 a und D 13 fe, die die
entsprechenden Schalter 4 α und 4 b mit den Verteilerleitungen
21 und 22 verbinden bzw. koppeln.
Bei einem Speicher mit über fünf Millionen Bits und 1024 Wortleitungen müssen insgesamt 5120 Bit-Leitungen
in Sätzen vorgesehen sein. Samtliche entsprechenden Bit-Leitungen eines ausgewählten Satzes
können während eines Lesezyklusses angesteuert werden, und ein bedingter Halbstrom kann während
eines Schreibzyklusses unter der Steuerung der zu speichernden Datenwortbits abgegeben werden. Die
Adressierung der Sätze kann nach irgendeinem Verfahren aus einer Anzahl von Verfahren erfolgen.
Für einen Lesezyklus werden die Bit-Leitungen zuerst mit einem Halbstrom gespeist. Sodann wird die
Impulstreiberstromquelle für die Wortleitung aktiviert, wenn der Bit-(y-Treiber)-Stromimpuls einen
Dauerpegel erreicht hat. Auf diese Weise können die Bit-Leitungen als Leseleitungen benutzt werden, da
ein Kern, der vom Zustand »1« in den Zustand »0« umschaltet, einen Impuls auf der Bit-Leitung des betreffenden
Kerns während der Zeitspanne des Auftretens des Wortleitungs-Treiberstromimpulses induziert.
Aus der vorstehenden generellen Beschreibung eines großen 2y2-D-Systems dürfte ersichtlich sein,
' daß die Wortleitungen extrem lang sind. Dadurch werden die Probleme, auf die sich die vorliegende
Erfindung bezieht, besonders kritisch, nämlich das Aufladen, Dämpfen, Abschließen und Entladen der
ίο Worttreiberleitungen. Um Störungen und ein Nebensprechen
zwischen derartigen langen Wortleitungen auf einen minimalen Wert herabzusetzen, können die
Leitungen der 32 von links her angesteuerten Leitungsgruppen
mit Leitungen von 32 Leitungsgruppen zusammengefaßt bzw. verschachtelt sein, die unabhängig
von rechts her angesteuert werden, wie dies im Zusammenhang mit Fig. 4 noch näher erläutert
werden wird. Da nur eine Leitungsgruppe zu einem Zeitpunkt aufgeladen wird, bleiben die Leitungen, die
einer angesteuerten Leitung benachbart sind, ungeladen; sie werden über Transistor-Ableitschalter mit
Schaltungserde verbunden.
Wie oben ausgeführt, bedeutet die Bezugnahme auf ein 21/2-D-Speichersystem lediglich die Erläuterung
eines Beispiels, auf das die Erfindung jedoch nicht beschränkt ist. Die Erfindung kann vielmehr mit
Vorteil auch in anderen Systemen benutzt werden, in denen Treiberleitungen hinreichend lang sind und eine
bedeutende Zeitspanne und Energie erforderlich sind, um diese Leitungen aufzuladen, bevor durch sie ein
gesteuerter Stromimpuls hindurchgeleitet wird.
Im folgenden wird die vorliegende Erfindung im Hinblick auf einen Lesezyklus näher erläutert. Nach
Erläuterung dieses Lesezyklusses dürfte der Betrieb eines Schreibzyklusses ersichtlich sein. Zunächst wird
die Impulsstromquelle 1 α aktiviert; der Transistor QIa ist leitend. Um den Lesezyklus zu beginnen,
wird der Transistor QIa abgeschaltet. Gleichzeitig
damit werden die Schalter 2 α und 4 α aktiviert, und die Stromquelle 1 α wird impulsweise betrieben. Die
impulsweise betriebene Treiberstromquelle 3 α bleibt bis zu einem späteren Zeitpunkt nicht aktiviert.
Die im folgenden auch als Impulsstromquelle bezeichnete
impulsweise betriebene Stromquelle 1 α gibt eine Energie zur Aufladung der Verteilerleitung 13,
und zwar unter Einschluß des Auswahlnetzwerks, und sämtlicher Leitungen der ausgewählten Leitungsgruppe, enthaltend die Leitung LL 1, ab.
Die Aufladung erfolgt dabei von nahezu Schaltungserdpotential
ausgehend auf +Fs über mehrere Spannungsimpulsreflexionen. Wenn die Verteilerleitung
13 auf nahezu +Vs aufgeladen ist, bewirkt ein Widerstand 8 α den Abschluß der ausgewählten Leitungsgruppe
mit etwa dem Wellenwiderstand dieser Leitungsgruppe. Auf diese Weise werden Reflexionen
und Schwingungen an dem Absenkende unterdrückt. Inzwischen ist durch den Kollektor des Transistors
Q 1 α die Vorspannung an einem Satz von Widerständen, wie einem Widerstand 7 α, angehoben worden.
Dadurch wird die Spannung an den Auswahldioden, wie der Diode D 3 a, nahezu konstant gehalten.
Gleichzeitig wird der Transistor Q 1 b im leitenden bzw. eingeschalteten Zustand gehalten, wodurch eine
schwäch positive Spannung an die Anode der übrigen Auswahldioden, wie der Diode D 3 b, angelegt wird.
Auf diese Weise sind Spannungsbelastungen an den Auswahlelementen vermindert
Es sei bemerkt, daß die Diode D 13 α in dem Fall
nicht erforderlich ist, daß mehrere Blöcke mit dynamischen Abschlüssen verwendet werden. Die Dioden
D 13 α und D 13 b sind in jedem Zweig, wie dargestellt,
erforderlich, um Nebenwege über die nicht ausgewählten Widerstände, wie die Widerstände 7 α und
7 b, zu vermeiden.
Nachdem die Absenkverteilerleitung 13 die volle Spannung + Vs zuzüglich der Spannung erreicht hat,
die durch den die Dioden Dia und D 2a und den
Widerstand 8 α durchfließenden Sirom hervorgerufen worden ist, kann die Treiberstromquelle 3 α aktiviert
werden. Dadurch wird unmittelbar die Diode D 5 am Durchlaßrichtung vorgespannt, wodurch der Widerstand
9 α über den Schalter 4 α mit der ausgewählten
Leitung verbunden wird. Der Widerstand wird so gewählt, daß sein Widerstandswert etwa dem Wellenwiderstand
einer einzigen Treiberleitung entspricht. Die DiodeDSa und der Widerstand 9α schließen
somit die ausgewählte Speicherleitung während der Stromanstiegszeit ab, wodurch ein Überschwingen
bzw. das Auftreten von Schwingungen verhindert ist.
Während des Auftretens des flachen Impulsdaches des Stromtreiberimpulses sinkt der den Widerstand 9 a
durchfließende Strom auf Null ab, da die Spannung an der Stromquelle 3 α dann einen solchen Wert aufweist,
daß die DiodeDSa schwach in Sperrichtung
vorgespannt ist oder daß zumindest die Diode DSa
für einen Stromfluß unzureichend in Durchlaßrichtung vorgespannt ist. Mit anderen Worten ausgedrückt
heißt dies, daß die Spannung an dem Punkt V, die oberhalb der Spannung + Vs liegt, und zwar um
den Spannungsabfall an dem die Diode DIa, den
Widerstand 8α und die Diode D2a umfassenden
Netzwerk, über die Leitung LL1, die Diode D 3 a, die
Diode 13 α und den Schalter 4 α auf einen Pegel absinkt, der etwa gleich dem Pegel der Speisespannung
Fs ist. Auf diese; Weise bewirkt der Widerstand 9 a
wirksam einen Abschluß des Treiberendes der ausgewählten Leitung während der Stromanstiegszeit;
der betreffende Widerstand ist dabei von der Treiberschaltung während des Auftretens des flachen Impulsdaches
des Stromtreiberimpulses scheinbar getrennt.
Um sicherzustellen, daß die Spannung an dem Punkt V nahezu konstant bleibt, kann eine Absenk-Spannungsstabilisierungseinrichtung
vorgesehen sein, wie sie in F i g. 1 bzw. F i g. 2 gezeigt ist.
Am Ende des die Abgabe eines positiven Stroms betreffenden Steuerintervalls bzw. Treiberintervalls
werden die Stromimpulsquellen 1 α und 3 α unwirksam
geschaltet, und der Transistor 1 α wird wieder eingeschaltet. Dadurch wird die ausgewählte Leitungsgruppe
über die Diode DIa und den Widerstand 5 α entladen. Dadurch wird an sämtlichen eine
positive Treibervorspannung liefernden Widerständen, wie dem Widerstand 7 a, scheinbar Schaltungserde hervorgerufen, und zwar durch Verbinden des
Emitters des Transistors QIa mit einer eine negative
Spannung —V führenden Spannungsklemme. Die Spannung —V ist dabei so gewählt, daß an dem
Punkt V eine Spannung erhalten wird, die in bezug auf Schaltungserde bei nahezu Null Volt liegt.
Es sei bemerkt, daß in jeder Leitung der ausgewählten Leitungsgruppe die Auswahldioden in derselben
Weise vorgespannt sind, wie die Dioden D 3a und D 3 b, und zwar über gesonderte Vorspannungsbzw.
Anstiegswiderstände. Wenn dann die Treiberstromquelle 3 α aktiviert wird, hat der die Diode D 3 a
durchfließende Strom scheinbar keine Auswirkung auf die Vorspannung an den anderen entsprechenden
Auswahldioden. Es:sei ferner bemerkt, daß der Transistor
Ql α simultan mit allen Gruppen verbunden ist, wie mit den Dioden DIa und D2a und den
Widerständen 5 α und 8 a.
In einem Schreibzyklus werden die Schalter 2 b und 4 b mit den Stromquellen 1 b und 3 b dazu benutzt,
einen Strom entgegengesetzter Polarität durch
ίο die Auswahldiode D 3 b zu leiten. Dadurch gelangen
ein Vorspannungswiderstand Ib, ein Abschlußwiderstand
8 & an dem Absenkende, ein Dämpfungsund Abschlußwiderstand 9 b und eine Entladediode
DIb zur Wirkung. Der Transistor Q 1 b wird während
des Schreibzyklusses abgeschaltet, wodurch diesem entsprechenden Satz von Schaltungselementen
ermöglicht ist, über zugehörige Dioden belegt zu werden,
die in Bezug auf entsprechende Dioden, die beim Lesebetrieb belegt sind, entgegengesetzt gepolt sind.
In Fig. 4 sind zwei Gruppen von Worttreiberleitungen gezeigt, um den Vorteil der Verschachtelung
von Leitungen zweier Gruppen zu veranschaulichen. Die Leitungen einer Leitungsgruppe sind dabei mit
einer Verteilerleitung 41 verbunden, die durch Schalter, entsprechend den Schaltern 2 α und 2 6 gemäß
Fig. 3, ausgewählt wird. Demgemäß kann die erste Gruppe als die in F i g. 3 innerhalb des gestrichelten
Kästchens 20 dargestellte Gruppe betrachtet werden. Die zweite Gruppe ist mit einer Verteilerleitung 42
verbunden, die über Schalter in entsprechender Weise, jedoch in einer unabhängigen Anordnung auf der
rechten Seite ausgewählt wird.
Die Auswahl einer Leitung der Treiberleitungen in der ersten Gruppe erfolgt über eine Reihe von Auswahldioden
43 in entsprechender Weise wie die Auswahl der Leitung LL \ gemäß Fig. 3. Die Auswahl
einer Treiberleitung in der zweiten Gruppe wird in entsprechender Weise über eine Reihe von Auswahldioden
44 vorgenommen. Ein entsprechender Vor-Spannungswiderstand ist dabei mit jeder Auswahldiode
jeder verschachtelten Gruppe verbunden. Die Vorspannungswiderstände für die Kathoden der Dioden
in jeder Reihe sind dabei jedoch mit gesonderten Verteilerleitungen 45 und 46 verbunden. Für die
Anoden der Dioden in jeder Reihe vorgesehene Vorspannungswiderstände sind mit gesonderten Verteilerleitungen
48 und 49 verbunden. Da jede Verteilerleitung dieser Verteilerleitungen mit Schaltungserde (oder einer ein Potential nahe Erdpotential
führenden Potentialquelle) über den Transistoren QIa und QIb gemäß Fig. 3 entsprechenden Schalter
verbunden ist — mit Ausnahme des Falls, daß eine Gruppe ausgewählt wird — führen sämtliche
Leitungen einer nicht ausgewählten Leitungsgruppe Schaltungserdpotential, und beide Enden jeder Leitung
der nicht ausgewählten Leitungsgruppe führen dasselbe Potential, da die Verteilerleitungen, an die
die Auswahldioden über gesonderte Vorspannungswiderstände angeschlossen sind, mit den Kollektoren
von Ableit-Transistoren verbunden sind. Wenn demgemäß eine Treiberleitung aus einer der beiden verschachtelten
Gruppen ausgewählt wird, ist demgemäß die ausgewählte Treiberleitung von den übrigen Treiberleitungen
der ausgewählten Gruppe durch Treiberleitungen der nicht ausgewählten Gruppe getrennt.
Auf diese Weise sind Störungen und das Nebensprechen in der ausgewählten Treiberleitung auf einen
minimalen Wert herabgesetzt. Demgemäß wird durch
die neuartige Weise, in der die Vorspannung für die Auswahldioden geliefert wird, und durch die Weise,
in der nichtausgewählte Leitungsgruppen über Ableitschalter entladen werden, ermöglicht, daß eine
ausgewählte Treiberleitung durch wirksam geerdete Treiberleitungen zu jeder Seite abgetrennt ist.
Da die mit der Verteilerleitung 42 verbundenen Treiberleitungen der Treiberleitungsgruppe in entgegengesetzter
Richtung verlaufen wie die Leitungen, die mit der Verteilerleitung 41 verbunden sind, sind
die für Lese- und Schreibzyklen in den beiden Leitungsgruppen
gewählten Strompolaritäten derart, daß
der Lesestrom in irgendeiner Leitung einer Leitungsgruppe von rechts nach links fließt. Eine derartige
Wahl der Polaritäten ist jedoch völlig willkürlich; es ist möglich, sämtliche Polaritäten zu vertauschen.
Dazu ist es lediglich erforderlich, daß die Richtung des durch die adressierten Kerne geleiteten Stromes
richtig ist für die Ermittelung eines Stromes, wie er durch die Bit-Treiberleitungen während der Lese- und
Schreibzyklen geliefert wird. Demgemäß sind die für die Schaltungsanordnung nach Fig. 3 gewählten
Polaritäten lediglich als beispielhafte Polaritäten zu betrachten.
Hierzu 1 Blatt Zeichnungen
Claims (10)
1. Schaltungsanordnung zur Abgabe eines Stromimpulses an jeweils eine bestimmte Treiberleitung
eines eine Vielzahl von Treiberleitungen enthaltenden Magnetkernspeichers, dessen Treiberleitungen
jeweils ein Stromtreiberende und ein Stromabsenkende aufweisen, welches an einer
Ladestromimpulsquelle angeschlossen und mit einer Abschlußeinrichtung verbunden ist, die so
bemessen ist, daß sie die betreffende Treiberleitung an ihrem Stromabsenkende zumindest angenähert reflexionsfrei abschließt, dadurch gekennzeichnet,
daß jeweils eine zu einer Gruppe von Treiberleitungen zusammengefaßte Anzahl von Treiberleitungen an der Ladestromimpulsquelle
(1) über eine Schalteinrichtung (2) angeschlossen ist und mit einer für die genannte
Anzahl von Treiberleitungen gemeinsamen Abschlußeinrichtung (Dl, 8, D 2) verbunden ist,
welche die zu der genannten Gruppe von Treiberleitungen gehörenden Treiberleitungen bei weitgehend
offenen Siromtreiberenden mit ihrem ungefähren Wellenwiderstand nach einer Aufladung
durch die Ladestromimpulsquelle (1) abschließt, und daß mit dem Stromtreiberende jeder der zu
der genannten Gruppe von Treiberleitungen gehörenden Treiberleitungen eine Treiberstromimpulsquelle
(3) verbunden ist, die erst nach durch die Ladestromimpulsquelle (1) erfolgter
Aufladung der zu der genannten Gruppe von Treiberleitungen gehörenden Treiberleitungen
aktivierbar ist.
2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Abschlußeinrichtungen
eine einen Widerstand (8) und eine Diode (D 1) enthaltende Reihenschaltung aufweisen,
deren Widerstand (8) zwischen einer Vorspannungsquelle (+Vs), deren abgegebenes Potential
nahezu gleich dem bestimmten Potential ist, und der Verteilerleitung liegt, und deren Diode (D 1)
so gepolt ist, daß sie durch die Vorspannungsquelle (+Fs) in Sperrichtung vorgespannt ist.
3. Schaltungsanordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß zur Entladung
der Treiberleitungen (L 1) eine niederohmige Entladeeinrichtung (Q 1) vorgesehen ist.
4. Schaltungsanordnung nach Anspruch 3, dadurch gekennzeichnet, daß die Entladeeinrichtung
(Q 1) einen drei Anschlußklemmen aufweisenden Ableitschalter enthält, der einen niederohmigen
Stromweg zwischen seiner ersten und zweiten Anschlußklemme auf das Auftreten eines
Steuersignals an seiner dritten Anschlußklemme bereitzustellen imstande ist, daß Einrichtungen
vorgesehen sind, die eine Gleichstromkopplung der ersten Anschlußklemme des Ableitschalters
(Q 1) mit der Verteilerleitung bewirken, und daß eine Potentialquelle vorgesehen ist, die an die
zweite Anschlußklemme des Ableitschalters (Q 1) ein Potential der Polarität abgibt, welche entgegengesetzt
ist zu der Polarität des bestimmten Potentials, wobei dieses Potential eine solche für
die betreffende Verteilerleitung (L 1) gewählte Größe aufweist, daß diese Verteilerleitung (L 1)
auf nahezu Null-Potential in bezug auf Schaltungserde
über eine in einer Richtung wirkende Leitereinrichtung entladbar ist.
5. Schaltungsanordnung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß eine
Treiberauswahldiode (D 3) mit dem Treiberende der bestimmten Treiberleitung (L 1) und in Reihe
mit der Treiberstromimpulseinrichtung (1) verbunden ist, daß die Treiberauswahldiode (D 3)
für einen Strom mit der Polarität der Stromimpulse in Durchlaßrichtung gepolt ist, die von der
Treiberstromimpulseinrichtung (1) an das Treiberende der bestimmten Treiberleitung (L 1) geliefert
werden und daß ein Vorspannungswiderstand (7) vorgesehen ist, der mit seinem einen
Ende direkt mit dem von der bestimmten Treiberieitung (L 1) abgewandten Ende der Diode (D 3)
verbunden ist und der mit seinem anderen Ende direkt mit der Ladeeinrichtung (1) an einem Punkt
verbunden ist, an dem stets nahezu dasselbe Potential herrscht wie an der Verteilerleitung,
derart, daß die Vorspannung an dem betreffenden Ende des Vorspannungswiderstands (8) auf nahezu
das bestimmte Potential in dem Fall ansteigt, daß die bestimmte Treiberleitung (L 1) aufgeladen
wird, und auf nahezu Null-Potential in dem Fall absinkt, daß das Absenkende der bestimmten
Treiberleitung (L 1) entladen wird.
6. Schaltungsanordnung nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß eine
Abschlußeinrichtung (9) die bestimmte Treiberleitung (L 1) an ihrem Treiberende während der
Anstiegszeit eines Treiberstromimpulses mit einem Widerstand (9) abschließt, dessen Widerstandswert
etwa gleich dem Wellenwiderstand der bestimmten Treiberleitung (L 1) ist, und daß Einrichtungen
vorgesehen sind, die diesen Widerstand (9) mit einem Punkt der Ladeeinrichtung,
der auf nahezu demselben Potential liegt wie die Verteilerleitung, und einem Punkt der Treiberstromimpulseinrichtung
(1) verbinden.
7. Schaltungsanordnung nach Anspruch 2, dadurch gekennzeichnet, daß die Diode (D 1) so gepolt
ist, daß sie durch die Vorspannungsquelle (+Vs) in Sperrichtung vorgespannt ist, derart,
daß ein Stromfluß durch den Absenk-Abschlußwiderstand (8) nur dann auftritt, wenn das Absenkende
hinreichend weit aufgeladen ist und das bestimmte Potential erreicht, wobei das bestimmte
Potential ausreicht, die betreffende Diode (D 1) in Durchlaßrichtung vorzuspannen, und daß der
Absenk-Abschlußwiderstand (8) mit seinem von der Vorspannungsquelle (+Vs) abgewandten
Ende mit der Diode (D 1) verbunden ist.
8. Schaltungsanordnung nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß Einrichtungen
vorgesehen sind, die die Verteilerleitung auf nahezu Schaltungserdpotential festhalten,
wärenddessen die bestimmte Treiberleitung (L 1) auf das bestimmte Potential aufgeladen
wird, währenddessen die Treiberstromimpulseinrichtung (1) aktiv ist.
9. Schaltungsanordnung nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, daß
erste und zweite Stromimpuls-Verteilerleitungen (41, 42) vorgesehen sind, die mit bestimmten
Gruppen von Treiberleitungen an deren Absenkenden verbunden sind, daß die Treiberleitungen,
die mit den Stromimpuls-Verteilerleitungen (41, 42) verbunden sind, derart angeordnet sind, daß
sie nahezu in einer gemeinsamen Ebene liegen,
wobei benachbarte Leitungen jeweils einer anderen Leitungsgruppe in dieser Ebene zugehörig
sind, und daß erste und zweite niederohmige Schalteinrichtungen vorgesehen sind, die die Verteilerleitungen
(41, 42) mit Ausnahme der einen Verteilerleitung, über die die bestimmte Treiberleitung
auf das bestimmte Potential aufgeladen wird und deren Treiberstromimpulseinrichtung
aktiv ist, auf nahezu Schaltungserdpotential zu halten erlauben.
10. Schaltungsanordnung nach Anspruch 9, dadurch gekennzeichnet, daß die jeweils zu einer
Leitungsgruppe von Treiberleitungen gehörenden Treiberleitungen an ihren Absenkenden mit ihrem
ungefähren Wellenwiderstand in dem Fall abgeschlossen sind, daß ihre betreffende Verteilerleitung
(41; 42) das bestimmte Potential erreicht.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US5036670A | 1970-06-29 | 1970-06-29 |
Publications (3)
Publication Number | Publication Date |
---|---|
DE2132364A1 DE2132364A1 (de) | 1972-01-05 |
DE2132364B2 true DE2132364B2 (de) | 1973-09-06 |
DE2132364C3 DE2132364C3 (de) | 1974-04-25 |
Family
ID=21964846
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2132364A Expired DE2132364C3 (de) | 1970-06-29 | 1971-06-29 | Schaltungsanordnung zur Abgabe eines Stromimpulses an jeweils eine bestimmte Treiberleitung eines eine Vielzahl von Treiberleitungen enthaltenden Magnetkernspeichers |
Country Status (7)
Country | Link |
---|---|
US (1) | US3651497A (de) |
BE (1) | BE769249A (de) |
CA (1) | CA938717A (de) |
DE (1) | DE2132364C3 (de) |
FR (1) | FR2096543B1 (de) |
GB (1) | GB1349021A (de) |
SE (1) | SE367504B (de) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4047164A (en) * | 1975-09-08 | 1977-09-06 | Electronic Memories & Magnetics Corporation | Read and write drive system for a 21/2D coincident current magnetic core memory |
US4374432A (en) * | 1979-05-29 | 1983-02-15 | Electronic Memories And Magnetics Corporation | Read systems for 21/2D coincident current magnetic core memory |
US4312048A (en) * | 1980-04-21 | 1982-01-19 | Ampex Corporation | Magnetic core memory inhibit current driver circuit |
-
1970
- 1970-06-29 US US50366A patent/US3651497A/en not_active Expired - Lifetime
-
1971
- 1971-05-05 CA CA112264A patent/CA938717A/en not_active Expired
- 1971-05-17 FR FR7117715A patent/FR2096543B1/fr not_active Expired
- 1971-06-28 GB GB3021471A patent/GB1349021A/en not_active Expired
- 1971-06-28 SE SE08296/71A patent/SE367504B/xx unknown
- 1971-06-29 DE DE2132364A patent/DE2132364C3/de not_active Expired
- 1971-06-29 BE BE769249A patent/BE769249A/xx unknown
Also Published As
Publication number | Publication date |
---|---|
SE367504B (de) | 1974-05-27 |
FR2096543B1 (de) | 1976-12-03 |
BE769249A (fr) | 1971-11-03 |
CA938717A (en) | 1973-12-18 |
US3651497A (en) | 1972-03-21 |
GB1349021A (en) | 1974-03-27 |
DE2132364A1 (de) | 1972-01-05 |
DE2132364C3 (de) | 1974-04-25 |
FR2096543A1 (de) | 1972-02-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3123611C2 (de) | ||
DE1289114B (de) | Speichervorrichtung zur Speicherung von Symbolen | |
DE2743955A1 (de) | Halbleiterspeicher | |
EP0783169B1 (de) | Matrix-Speicher (Virtual Ground) | |
DE2161978C2 (de) | ||
DE1071387B (de) | Wählschaltung für eine Magnetkernmstrix | |
DE3844154A1 (de) | Verteilte lesesteuerschaltung fuer einen leseverstaerker einer speichereinrichtung | |
DE2320073A1 (de) | Eingabe- und treiberanordnung fuer gasentladungs-anzeigetafel | |
DE2061990C3 (de) | Schaltungsanordnung für einen elektronischen Koppelpunkt in Fernmelde-, insbesondere Fernsprechvermittlungsanlagen | |
DE2712619A1 (de) | Schaltsystem, insbesondere eltktrographisches schreibsystem | |
DE1524900A1 (de) | Bistabile Schaltungsanordnung mit zwei Transistoren | |
DE2049076A1 (de) | Kreuzpunkt Matnxgedachtnis | |
DE2031038B2 (de) | ||
DE2132364C3 (de) | Schaltungsanordnung zur Abgabe eines Stromimpulses an jeweils eine bestimmte Treiberleitung eines eine Vielzahl von Treiberleitungen enthaltenden Magnetkernspeichers | |
DE1186509B (de) | Magnetspeicher mit einem mit zueinander senkrechten Bohrungen versehenen Magnetkern | |
DE2556833C3 (de) | Verfahren und Schaltungsanordnung zum Betreiben eines Halbleiterspeichers | |
DE1299035B (de) | Schaltung zum Einschreiben in einen Matrixspeicher oder zum Ablesen aus einem Matrixspeicher | |
DE3144046A1 (de) | Schaltkreis, dessen anwendung in einer schreibvorrichtung und diese schreibvorrichtung | |
DE1271178C2 (de) | Schaltungsanordnung eines asymetrischen, bistabilen, elektronischen speicherelements | |
DE3004565C2 (de) | Integrierte digitale Halbleiterschaltung | |
DE1918667A1 (de) | Datenspeicher mit Dioden | |
DE1524001B2 (de) | Prüfschaltung für eine Auswahlschaltung | |
DE2246756C3 (de) | Elektronischer Datenspeicher | |
DE1136737B (de) | Bei tiefen Temperaturen arbeitende Speichereinrichtung | |
DE3134995A1 (de) | Verfahren und vorrichtung zur erkennung von informationsaenderungen in programmierbaren speichern |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C3 | Grant after two publication steps (3rd publication) |