DE2132364A1 - Schaltungsanordnung zur Abgabe eines Stromimpulses an eine bestimmte Treiberleitung einer Vielzahl von Treiberleitungen eines Magnetkernspeichers - Google Patents

Description

Patentanwälte Dipl.-Ing. R Weickmann,

Dipl.-Ing. H.Weickmann, Dipl.-Phys. Dr. K. Fincke Dipl.-Ing. R A-Weickmann, Dipl.-Chem. B. Huber

XI

8 MÜNCHEN 86, DEN POSTFACH 860 820

MÖHLSTRASSE 22, RUFNUMMER 48 3921/22

<983921/22>

Electronic Memories & Magnetics Corporation 3435 Wilshire Boulevard,

Los Angeles, California 90005, V. St. A.

Schaltungsanordnung nur Abgabe eines Stroaimpulses an eine bestirnte Treiberleitung einer Vielzahl-von Treiberleitmngen eines Magnetkernspeichers

Die Erfindung bezieht sich auf Magnetkernspeichersysteme und insbesondere auf einen dynamischen Abschluß ausgewählter Treiberleitungen.

In Magnetkernspeichern ist es normalerweise üblich, Ringkerne zeilen- und spaltenweise in rechteckförmigen Anordnungen bzw. Matrizen anzuordnen. Durch die Kerne in den Zeilen und Spalten sind dabei gesonderte Leitungen hindurchgeführt, um adressierbar Daten in Kerne einzuschreiben bzw. aus Kernen auszulesen,

109882/1730

und zwar durch selektives Umschalten der entsprechenden Kerne. So weist z.B. bei einem Koinzidenzstrom-Kernspeicher jede Kernzeile und jede Kernspalte eine Treibeneitung auf, die den halben Auswahlstrom führt. Dabei tritt ein Strom bestimmter Richtung zum Auslesen eines Datenbits und ein Strom entgegengesetzter Richtung zum Einschreiben eines Datenbits an der Schnittstelle zweier gespeister Leitungen auf. In einem herkömmlichen Koinzidenzstromsystem, das als 3D-System bezeichnet werden kann, sind die Bits sämtlicher Worte eindeutig in Bit-Ebenen durch in Reihe geschaltete x- und y-Treiberleitungen festgelegt. Die Auswahl eines Schalters eines Satzes von Spalten-Lese-Schreib-Schaltern zusammen mit der Auswahl eines Schalters eines Satzes von Zeilen-Lese-Schreib-Schaltern führt zur Adressierung sämtlicher Bits eines bestimmten Wortes.

In einer üblicherweise als 2 1/2D-System bezeichneten Anordnung dienen die Treiberleitungen einer Dimension sowohl als Adressenleitungen als auch als Datenbit-Leitungen, während die Treiberleitungen in der anderen Dimension lediglich als Wortadressenleitungen dienen. Ein 2 1/2D-System weist viele bekannte Vorteile gegenüber 3D-Systemen auf. Der bedeutendste Vor__teil liegt dabei darin, daß die Treiberleitungen -wesentlich kürzer sind als die Treiberleitungen in einem 3D-System vergleicherbarer Speicherkapazität. Dies ermöglicht kürzere Anstiegszeiten für Stromimpulse bei relativ niedriger Treiberspannung. Es ist jedoch auch dabei erforderlich, sämtliche Treiberleitungen mit ihrem ungefähren Wellenwiderstand ohne einen übermäßigen Leistungsverlust abzuschließen. Gleichzeitig muß eine schnelle Aufladung und Entladung ausgewählter Treiberleitungen bei minimaler Wellenzugverzerrung erreicht werden.

109882/1730

Der Erfindung liegt die Aufgabe zu Grunde, einen dynamischen Abschluß ausgewählter Treiberleitungen eines Speichersystems zu schaffen, wobei ein derartiger Abschluß bei 2 1/2D-Systemen und 3D-Systemen vornehmbar sein soll. Im besonderen ist ein angemessener Abschluß ausgewählter Leitungen ohne die Verwendung großer Leistung verbrauchender Widerstände vorzunehmen, so daß der Leistungsverlust herabgesetzt werden kann, ohne damit eine Toleranzverschlechterung auf Grund von Störungen und auf Grund des Nebensprechens in Kauf nehmen zu müssen. Schließlich sollen die Spannungs- und Strom-Belastungspegel von in Leitungsauswahlnetzwerken verwendeten Halbleitereinrichtungen herabgesetzt werden.

Gelöst wird die vorstehend aufgezeigte Aufgabe erfindungsgemäß durch eine dynamische Abschlußschaltung für Speicherauswahl- und Treiberleitungen zum Zwecke gesteuerter Aufladung und Entladung einer ausgewählten Treiberleitung während normalerweise ungenutzter Zeitspannen eines Speicherzyklusses ohne einen übermäßigen Leistungsverlust. Während einer Treiberleitungsauswahlperiode wird eine Stromimpulsquelle aktiviert, die Energie zur Aufladung einer Gruppe von Treiberleitungen abgibt. Wenn ein gemeinsamer Verbindungspunkt oder eine Verteilerleitung, an der sämtliche Treiberleitungen in der ausgewählten Gruppe mit ihrem Absenkende angeschlossen sind, einen gewünschten Spannungspegel V_ nach einer durch die Größe des Ladestroms und die Absenkkapazität bestimmten Zeitspanne erreicht hat, wird eine in Reihe mit einem Abschlußwiderstand liegende Diode in Durchlaßrichtung vorgespannt, wodurch das betreffende Absenkende der Leitungen mit einer Spannungsquelle V„ abgeschlossen wird. Die Spannung am Ausgang der Stromimpulsquelle bewirkt eine Vorspannung einer Reihe von Dioden, die an dem Treiberende der jeweiligen Leitung der Gruppe angeschlossen sind, über gesonderte

109882/1730

Widerstände in Sperrichtung. Auf diese Weise werden offene Stromkreise an den Treiberenden der Leitungen nach der Ladeperiode hervorgerufen. Hierdurch ist eine Energieabsorption während der Ladeperiode ermöglicht, was zur Folge hat, daß die Spannungsbelastung an den an dem Treiberende der jeweiligen Leitung vorgesehenen Dioden herabgesetzt wird. Damit werden auch Störungen und Reflexionen vermindert.

Am Ende des Lese- oder Schreibzyklus schafft ein mit dem Ladeausgang der Stromimpulsquelle verbundener Schalter einen nieder-" ohmigen Weg zu einer Potentialquelle hin. Dieser niederohmige Weg ist dabei hinreichendniederohmig, so daß der gemeinsame Verbindungspunkt an dem Absenkende einer Leitungsgruppe sich über eine Diode zu entladen vermag.

An Hand von Zeichnungen wird die Erfindung nachstehend näher erläutert.

Fig. 1 zeigt eine Schaltungsanordnung gemäß der Erfindung in einem Bereich einer Magnetkernspeichermatrix. Fig. 2 zeigt eine Modifikation der in Fig. 1 dargestellten Schaltungsanordnung·

Fig. 3 zeigt eine Schaltungsanordnung gemäß der Erfindung k in einem Bereich eines Leitungstreibersystems.

Fig. 4 zeigt an Hand einer Schaltungsanordnung die Art und Weise, in der zwei Bereiche eines Leitungstreibersystems derart ineinander gefügt sein können, daß bei Verwendung eines Teils zum Ansteuern einer Leitung bei benachbarten Leitungen des nicht benutzten Teiles eine Stör- und tibersprecht rennung von' anderen Leitungen in dem benutzten Teil erreicht ist.

In Fig. 1 ist die Erfindung an Hand einer vereinfachten Ausführungsform veranschaulicht. Dabei ist lediglich eine Leitung L 1 von M Leitungen eines Magnetkernspeichers dargestellt,

03882/1730

Die Ausgangsfacherung an irgendeinem Verbindungspunkt in Fig. 1 ist schematisch durch mit dem betreffenden Verbindungspunkt verbundene unvollständige Leitungen angedeutet, wobei diese Linien in Richtung der betreffenden Ausgangsfächerung mit einer entsprechenden Schrägklammer versehen sind. Eine Stromimpulsquelle 1, die einen Strom mit nur einer Polarität abgibt, dient zur Aufladung der Leitung L·? über einen Auswahlschalter 2, während—dessen ein Transistor Q1 abgeschaltet, d.h. im nichtleitenden Zustand ist. Eine Lesestromimpulsquelle 3, die einen Strom geeigneter Polarität abgibt, dient zur Abgabe eines Treiberstroms durch die Leitung L1 nach Schließen eines Auswahlschalters 4 während einer hinreichend langen Zeitspanne, während der die Leitung L1 aufgeladen werden konnte. Es dürfte jedoch einzusehen sein, daß eine entsprechende Reihe von Bauelementen zur Aufladung und zur entgegengesetzten Ansteuerung der leitung L1 für einen Schreibzyklus vorgesehen ist, wie dies im Zusammenhang mit Fig. 3 noch erläutert werden wird.

Der Transistor Q1 ist normalerweise eingeschaltet, d.h. im leitenden Zustand, wodurch ein niederohmiger Weg nach Erde für die Leitungsgruppe geschaffen ist, die durch den Schalter 2 ausgewählt ist. Entsprechendes gilt für die anderen, entsprechend ausgewählten Gruppen an ihrem Absenkende. In diesem niederohmigen Weg liegt ein Widerstand 5. Ein niederohmiger Weg nach Erde ist ferner für die zugehörigen Leitungsgruppen an ihrem Treiberende über einen Widerstand 7 geschaffen.

Um einen Lesezyklus zu beginnen, wird der Transistor Q1 abgeschaltet, und zwar gleichzeitig mit der Aktivierung der Impulsstromquelle 1 und der selektiven Betätigung des Schalters 2. Die Treiberstromquelle 3 wird dabei solange nicht aktiviert, bis der Schalter 4 selektiv betätigt ist.

109882/1730

Die Impulsstromquelle 1 gibt eine Energie zur Aufladung der Leitung L1 sowie zur Aufladung aller übrigen Leitungen ab, die mit einem Punkt V an dem Absenkende verbunden sind. Damit steigt die Vorspannung an dem an dem Treiberende der Leitung vorgesehenen Widerstand 7 und an entsprechenden Widerständen für die übrigen nicht ausgewählten Leitungen. Wenn der Punkt V hinreichend weit oberhalb von VS aufgeladen ist, um die Dioden D1 und D2 in Durchlaßrichtung vorzuspannen, schließt ein Widerstand 8 die mit dem Punkt V verbundenen Leitungen ab und unterdrückt damit Refle-X-ionen und Schwingungen.

Das Treiberauswahlnetzwerk der Leitung L1 wird ferner über den Widerstand 7 auf den Pegel VS aufgeladen. Demgemäß bewirkt die sich am Kollektor des abgeschalteten Transistors Q1 ausbildende Spannung eine Vorspannung sämtlicher Treiberauswahldioden in Sperrichtung, und zwar über ihre entsprechenden Pesthalte—Widerstände. So wird die Auswahldiode D3 über ihren Vorspannungs-Festhalte-Widerstand 7 entsprechend vorgespannt. Dies ermöglicht, die Leitung L1 schnell von dem Absenkende her entladen zu können, und zwar über den Schalter 2, und das Treiberende über den Widerstand 7 vorzuspannen. Eine Diode D4 ist dabei in Reihe mit dem Schalter 2 geschaltet. Auf diese Weise wird das Fließen eines Fremd-Entladestroms durch den Auswahltransistor Q2 verhindert, wenn der Schaltertransistor Q1 eingeschaltet ist. Der Schalter 4 kann zu irgendeinem Zeitpunkt vor oder gleichzeitig mit dem Einschalten der Stromquelle 3 aktiviert werden.

Nachdem der Punkt V die volle Spannung +V_g (zuzüglich der Spannung an dem Widerstand 8 und an den beiden Dioden D1 und D2) erreicht hat, wird die Treiberstromimpulsquelle 3 aktiviert. Dadurch wird ein Lesestrom durch die Leitung L1

109882/1730

«- 7 —

geleitet. Eine Diode wird dann in Durchlaßrichtung vorgespannt, wodurch das Treiberende der Leitung L1 mit einem Widerstand 9 während der Treiberstrom-Anstiegszeit abgeschlossen wird. Es sei bemerkt, daß der Widerstandswert des Widerstands 8 gleich angenähert dem Wellenwiderstand einer Leitungsgruppe gewählt wird, die mit dem Punkt V verbunden ist, und daß der Widerstandswert des Widerstands 9 gleich angenähert dem Wellenwiderstand lediglich der einen anzusteuernden Leitung gewählt ist. Die Auswahl des Widerstands kann in jedem Fall lediglich eine Annäherung sein, da die Impedanz einer Leitung sich ändert, wenn sich die in den Kernen auf der Leitung gespeicherten Daten ändern.

Während des flachen Impulsdaches des von der Stromquelle abgegebenen Treiberstromimpulses sinkt der Strom in dem Widerstand 9 auf nahezu Null ab, und zwar auf Grund des

ungefähr gleichen Spannungsabfalls von dem Punkt V zu der Spannungsquelle V₀ über den Widerstand 8 und von dem Punkt V zu der Kathode der Diode D5 über die Leitung L1 und dem Schalter 4.

Der durch die Leitung L1 geführte Strom versucht, den Punkt V zu entladen. Dadurch tritt ein entgegengesetzter Stromfluß in nicht ausgewähltenJLeitungen auf, die mit dem Punkt V verbunden sind. Mit anderen Worten ausgedrückt heißt dies, daß der die Leitung L1 durchfließende Strom normalerweise eine Potentialabsenkung an dem Punkt V auf Grund der Quellimpedanz an diesem Punkt hervorruft. Um diese Art von ftreamfetrom in nicht ausgewählten Leitungen zu vermeiden, ist ein Transformator T1 mit einem 1:1-Windungsverhältnis und einer geringen Streuinduktivität mit seiner Primärwicklung zu der Stromquelle 3 in Reihe geschaltet. Die Sekundär-

109882/1730

wicklung dieses Transformators liegt dem Widerstand 8 parallel. Die Polarität bzw_o Wicklungsrichtung der Sekundärwicklung ist dabei so gewählt, daß ein Strom durch den Widerstand 8 geleitet wird, wodurch der von dem Schalter 2 dem Punkt V zugeführte Strom ersetzt wird. Dadurch wird der Punkt V auf einem nahezu konstanten Potential gehalten. Auf diese Weise wird das Fließen von Fremdströmen durch nicht ausgewählte Leitungen verhindert. Eine Diode Ό6 wird durch die in der Sekundärwicklung induzierte Spannung in Durchlaßrichtung vorgespannt, und ein der betreffenden Sekundärwicklung parallelliegendes Reihenglied, bestehend aus einer Diode D8 und einem Widerstand 10_?bewirkt eine Ableitung der im Transformator gespeicherten Energie, wenn der Auswahlschalter 4 abgeschaltet wird. Das vorstehende Absenkspannungs-Stabilisierungsverfahren wird im übrigen an anderer Stelle näher erläutert werden. Dieses Verfahren stellt hier jedoch keinen Teil der Erfindung dar. Vielmehr ist durch dieses Verfahren in geeigneter Weise sichergestellt, daß die Spannung des Punktes V nahezu konstant gehalten wird.

Am Ende des Treiber- bzw. Steuerimpuls interval Is sind beide Stromquellen 1 und 3 abgeschaltet, und der Transistor Q1 ist wieder eingeschaltet. Dadurch werden die Leitungen der ausgewählten Leitungsgruppe über den Widerstand 5 und eine Diode D7 entladen. Durch die niedrige Impedanz des Widerstands Q1 werden ferner sämtliche , eine positive Vorspannung bewirkende Widerstände, wie der Widerstand 7, mit Schaltungserde verbunden, wie dies aus Fig. 1 ersichtlich ist (oder mit einer eine negative Spannung führenden Spannungsklemme, deren Spannung gleich dem Spannungsabfall an etwa drei Dioden ist, so daß der Punkt V Schaltungserdpotential führt). Wie aus der Erläuterung der in Fig. 3 dargestellten Schaltungsanordnung noch näher ersichtlich werden wird, verbleibt der

109882/1730

Transistor Q1 während eines negativen (Schreib)-Treiberintervalls eingeschaltet, während eine komplementäre Reihe von Bauelementen aktiviert ist. Dadurch werden Spannungsbelastungen auf die Auswahlelemente auf etwa die Hälfte des Wertes herabgesetzt, der sonst normalerweise zu erwarten wäre.

In Fig. 2 sind einige Modifikationen der in Fig. 1 dargestellten Ausführungsform gezeigt. Zur Erleichterung des Verständnisses der vorhandenen Unterschiede sind in Figuren 2 und 1 vorgesehene entsprechende Bauelemente mit gleichen Bezugszeichen bezeichnet. Die Abschlußwiderstände 8 und 9 wirken in derselben Weise während der Ladeperiode und während der Stromimpultreiberperiode. Der Vorspannungswiderstand 7 bewirkt in entsprechender Weise einen Anstieg der Vorspannung an der Kathode der Auswahldiode D3, wenn der Punkt V zum Zwecke der Aufladung der Leitung L1 aufgeladen wird, und eine Herabsetzung des Spannungsbelastungspegels der Diode D1 und der Auswahldiode D3. Diese Bauelemente sind die Grundelemente des gemäß der vorliegenden Erfindung vorgesehenen dynamischen Abschlußsystems.

Die bedeutenden Änderungen bzw. Modifikationen ergeben sich in Verbindung mit der AbsenkspannungsStabilisierungseinrichtung und dem Entladeweg für den Punkt V. Bei der Ausführungsform gemäß Fig. 1 ist der Transformator T1 an dem Abschlußwiderstand 8 angeschlossen, und die Entladung des Punktes V erfolgt über den Widerstand 5. Dieser Widerstand 5 ist in der Ausführungsform gemäß Fig. 2 weggelassen. Der Punkt V wird über den Widerstand 8 und die Diode D7 nach der Stromtreiberimpulsperiode entladen. Während der Treiberimpulsperiode wird der dem Punkt V zugeführte Stabilisierungsstrom direkt an den Eingang des Auswahlschalters 2 geliefert. Dies wird durch einen erdfreien Transformator T2 bewirkt, der in der durch die Punkte angedeuteten Weise gewickelt bzw. gepolt ist.

109882/1730

Ein Schalter 11 wird gleichzeitig mit der Stromimpulsquelle 3 eingeschaltet, um einen Stromweg zu dem Punkt V über den Schalter 2 herzustellen. Dadurch wird der von dem Schalter 2 dem Punkt V zugeführte Strom ersetzt. Bin Widerstand 12 spannt die Diode D6 während der Stromimpulsstabilisierungsperiode in Durchlaßrichtung vor, und ein Kondensator C1 filtert Stör- und Umsehaltspannungen aus der Vorspannung ab.

Gemäß Fig. 3 ist eine Vielzahl von Magnetkern-Treiberleitungen mit einem Punkt V über eine niederohmige Verteilerleitung oder Hauptleitung 13 für die Auswahl an dem Absenkende auf die Aktivierung eines Auswahlschalters von zwei Auswahlschaltern 2a und 2b und einer Impulsstromquelle von zwei Impulsstromquellen 1a und 1b hin angeschlossen. Welcher der beiden Schalter und welche der beiden Stromquellen aktiviert wird, hängt von der gewünschten Stromflußrichtung durch eine gewählte Treiberleitung ab. Der dynamische Abschluß einer Leitung LL1 erfolgt in entsprechender Weise wie bei der Ausführungsform nach Fig. 2.

Aus der mit dem Punkt V verbundenen Leitungsgruppe wird eine einzelne Treiberleitung dadurch ausgewählt, daß ein geeigneter Auswahlschalter eines Paares einer Vielzahl von Auswahlschalterpaaren aktiviert wird. Welcher Auswahlschalter dabei aktiviert wird, hängt von der Polarität des gewünschten Stroms ab. In Fig. 3 ist lediglich ein Schalterpaar dargestellt; es enthält die Schalter 4a und 4b, die über Trenndioden D3a und D3b mit einer einzigen Leitung der Leitungsgruppe verbunden sind. Die genannten Trenndioden sind in Reihe mit Treiberdioden D13a bzw. D13b angeordnet. Die Dioden jedes aus den in Reihe geschalteten Dioden bestehenden Diodenpaares sind dabei für den Fall in Durchlaß-

109882/1730

richtung gepolt, daß der mit der Treiberdiode des jeweiligen Diodenpaares verbundene Treiberschalter aktiviert ist.

Mit den Leitungstreiber—Auswahlschaltern 4a, 4b sind Impulstreiberstromquellen 3a, 3b verbunden, die Impulsströme geeigneter Polarität abzugeben vermögen. Die in Frage kommenden Gruppen- und Leitungsauswahlschalter können gleichzeitig mit einer impulsweise betriebenen Stromquelle, im folgenden nur als Impulsstromquelle bezeichnet, an dem Absenkende aktiviert werden. Eine Impulsstromquelle wird dabei jedoch solange nicht aktiviert, bis sämtliche Leitungen der ausgewählten Leitungsgruppe aufgeladen sind, wie dies im Zusammenhang mit Fig. 1 erläutert worden ist. Um z.B. Daten von der dargestellten Treiberleitung LL1 zu lesen, können die Schalter 2a und 4a gleichzeitig mit der einen positiven Strom abgebenden Stromquelle 1a aktiviert werden. Die Treiberstromquelle 3a wird jedoch solange nicht aktiviert, bis eine hinreichend lange Zeitspanne vergangen ist, während der die Treiberleitung aufgeladen ist. Die Zeitspanne hängt dabei von dem jeweiligen System ab. Wenn die Treiberleitung eine Wortleitung eines 3D- oder eines großen 2 1/2D-Systems ist, kann ihre Gesamtlänge drei Meter (entsprechend 10 Fuß) betragen oder einen noch höheren Wert besitzen.

Die Transistoren Q1a und Q1b sind normalerweise leitend; sie werden selektiv abgeschaltet, d.h. in den nichtleitenden Zustand übergeführt, währenddessen die entsprechenden Schalter 2a und 2b und die Stromquellen 1a und 1b aktiviert sind. Nach jedem Speicherlese- oder Speicherschreibzyklus wird dann der betreffende Transistor Q1a oder Q1b (der für den betreffenden Zyklus abgeschaltet war) wieder eingeschaltet. Dadurch wird ein niederohmiger Weg für die Entladung der Verteilerleitung geschaffen.

109882/1730

Bevor die vorliegende Erfindung weiter erläutert wird, sei zunächst die Art der Benutzung der soweit beschriebenen Schaltungsanordnung im Hinblick auf Worttreiberleitungen eines 2 1/2D-Systems z.B. erläutert, auf das die Erfindung jedoch nicht beschränkt ist* In diesem Zusammenhang sei angenommen, daß der Speicher "ΐΟ24 Wortleitungen (x-Treiberleitungen) enthält. Die Wortleitungen können in vier Blöcken mit 16 Gruppen a 16 Leitungen z.B. unterteilt bzw. gruppiert sein. Die Stromquellen 1a und 1b und die Transistoren Q1a und Q1b können dann auf der Zeitteilbasis 15 weiteren Gruppen über weitere Schalter zugeordnet werden. Eine entsprechende Zuordnung kann bei anderen Bauelementen erfolgen, die nicht innerhalb des gestrichelten Kästchens 20 vorgesehen sind, welches eine Leitungsgruppe von 64 Leitungsgruppen a 16 Leitungen umschließt, da nämlich lediglich eine Leitung einer Leitungsgruppe zu irgendeinem bestimmten Zeitpunkt anzusteuern ist.

Die Impulsstromtreiberquellen 3a und 3b können ferner auf der Zeitteilbasis sämtlichen 16 Leitungen irgendeiner Leitungsgruppe zugeordnet werden, die durch 15 andere Sätze von Schaltern 4a und 4b ausgewählt wird. So verbinden z.B. die Auswahldioden D3a und D3b die neunte Leitung der dargestellten Gruppe mit den Verteilerleitungen oder Hauptleitungen 21 bzw. 22. In entsprechender Weise verbinden Auswahldioden die neunte Treiberleitung der übrigen 15 Gruppen innerhalb eines Blockes mit den Verteilerleitungen 21 und 22. Die Dioden 13a und 13b verbinden die entsprechenden Verteilerleitungen -21 'and 22 mit den Treiberschaltern 4a und 4b. Die Treiberschalter sind über entsprechende Dioden mit den Verteilerleitungen der übrigen drei Blöcke verbunden. Die 15 übrigen Sätze von Treiberschaltern sind in entsprechender Weise anderen Verteilerleitungspaaren über Treiberdioden

109882/1730

zugeordnet. Bei diesen Treiberdioden handelt es sich z.B. über die Treiberdioden D13a und D13b, die die entsprechenden Schalter 4a und 4b mit den Verteilerleitungen 21 und 22 verbinden bzw. koppeln.

Bei einem Speicher mit über fünf Millionen Bits und 1024 Wortleitungen müssen insgesamt 5120 Bit-Leitungen in Sätzen vorgesehen sein. Sämtliche entsprechenden Bit-Leitungen eines ausgewählten Satzes können während eines Lesezyklusses angesteuert werden, und ein bedingter Halbstrom kann während eines Schreibzyklusses unter der Steuerung der zu speichernden Datenwortbits abgegeben werden. Die Adressierung der Sätze kann nach irgendeinem Verfahren aus einer Anzahl von Verfahren erfolgen.

Für einen Lesezyklus werden die Bit-Leitungen zuerst'mit einem Halbstrom gespeist. Sodann wird die Impulstreiberstromquelle für die Wortleitung aktiviert, wenn der Bit-(y-Treiber)-Stromimpuls einen Dauerpegel erreicht hat. Auf diese Weise können die Bit-Leitungen als Leseleitungen benutzt werden, da ein Kern, der vom Zustand "1" in den Zustand "0" umschaltet, einen Impuls auf der Bit-Leitung des betreffenden Kerns während der Zeitspanne des Auftretens des Wortleitungs-Treiberstromimpulses induziert.

Aus der vorstehenden generellen Beschreibung eines großen 2 i/2D~Systems dürfte ersichtlich sein, daß die Wortleitungen extrem langsind. Dadurch werden die Probleme, auf die sich die vorliegende Erfindung bezieht, besonders kritisch, nämlich das Aufladen, Dämpfen, Abschließen und Entladen der Worttreiberleitungen. Um Störungen Und ein Nebensprechen zwischen derartigen langen Wortleitungen auf einen minimalen Wert herabzusetzen, können die Leitungen der 32 von links her angesteuerten Leitungsgruppen mit Leitungen von 32 Leitungs-

109882/1730

213236A

gruppen zusammengefaßt bzw. verschachtelt sein, die unabhängig von rechts her angesteuert werden, wie dies im Zusammenhang mit Fig. 4 noch näher erläutert werden wird. Da nur eine Leitungsgruppe zu einem Zeitpunkt aufgeladen wird, bleiben die Leitungen, die einer angesteuerten Leitung benachbart sind, ungeladen; sie werden über Transistor-Ableitschalter mit Schaltungserde verbunden.

Wie oben ausgeführt, bedeutet die Bezugnahme auf ein 2 1/2D-Speichersystem lediglich die Erläuterung eines Beispiels, auf das die Erfindung jedoch nicht beschränkt ist. Die Erfindung kann vielmehr mit Vorteil auch in anderen Systemen benutzt werden, in denen Treiberleitungen hinreichend lang sind und eine bedeutende Zeitspanne und Energie erforderlich sind, um diese Leitungen aufzuladen, bevor durch sie ein gesteuerter Stromimpuls hindurchgeleitet wird.

Im folgenden wird die vorliegende Erfindung im Hinblick auf einen Lesezyklus näher erläutert. Nach Erläuterung dieses Lesezyklusses dürfte der Betrieb eines Schreibzyklusses ersichtlich sein. Zunächst wird die Impulsstromquelle 1a aktiviert; der Transistor Q1a ist leitend. Um den Lesezyklus zu beginnen, wird der Transistor Q1a abgeschaltet. Gleichzeitig damit werden die Schalter 2a und 4a aktiviert, und die Stromquelle 1a wird impulsweise betrieben. Die impulsweise betriebene Treiberstromquelle 3a bleibt bis zu einem späteren Zeitpunkt nicht aktiviert.

Die im folgenden auch als Impulsstromquelle bezeichnete impulsweise betriebene Stromquelle 1a gibt eine Energie zur Aufladung der Verteilerleitung 13, und zwar unter Einschluß des Auswahlnetzwerks„ und sämtlicher Leitungen der ausgewählten Leitungsgruppe, enthaltend die Leitung LL1, ab.

109882/1730

Die Aufladung erfolgt dabei von nahezu Schaltungserdpotential ausgehend auf +V über mehrere SpannungsimpulsrefleX_ionen. hierin die Verteilerleitung 13 auf nahezu +V₀ aufgeladen ist, bewirkt ein Widerstand 8a den Abschluß der ausgewählten Leitungsgruppe mit etwa dem Wellenwiderstand dieser Leitungsgruppe. Auf diese Weise werden Refle.Xcionen und Schwingungen an dem Absenkende unterdrückt. Inzwischen ist durch den Kollektor des Transistors Q1a die Vorspannung an einem Satz von Widerständen, wie einem Widerstand 7a,angehoben worden. Dadurch wird die Spannung an den Auswahldioden, wie der Diode D3a, nahezu konstant gehalten. Gleichzeitig wird der Transistor Q1b im leitenden bzw. eingeschalteten Zustand gehalten, wodurch eine schwach positive Spannung an die Anode der übrigen Auswahldioden, wie der Diode D3b, angelegt wird. Auf diese Weise sind Spannungsbelastungen an den Auswahlelementen vermindert.

Bs sei bemerkt, daß die Diode D13a in dem Fall nicht erforderlich ist, daß mehrere Blöcke mit dynamischen Abschlüssen verwendet werden. Die Dioden D13a und D13b sind in jedem Zweig, wie dargestellt, erforderlich, um Nebenwege über die nicht ausgewählten Widerstände, wie die Widerstände 7a und 7b, zu vermeiden.

Nachdem die Absenkverteilerleitung 13 die volle Spannung +V_g zuzüglich der Spannung erreicht hat, die durch den die Dioden D1a und D2a und den Widerstand 8a durchfließenden Strom hervorgerufen worden ist, kann die Treiberstromquelle 3a aktiviert werden. Dadurch wird unmittelbar die Diode D5a in Durchlaßrichtung vorgespannt, wodurch der Widerstand 9a über den Schalter 4a mit der ausgewählten Leitung verbunden wird. Der Widerstand wird so gewählt, daß sein Widerstandswert etwa dem Wellenwiderstand einer einzigen Treiberleitung

109882/1730

entspricht. Die DiodeD5a und der Widerstand 9a schließen somit die ausgewählte Speicherleitung während der Stromanstiegszeit ab, wodurch ein Überschwingen bzw. das Auftreten von Schwingungen verhindert ist.

VLährend des Auftretens des flachen Impulsdaches des Stromtreiberimpulses sinkt der den Widerstand 9a durchfließende Strom auf Null ab, da die Spannung an der Stromquelle 3a dann einen solchen Wert aufweist, daß die Diode D5a schwach in Sperrichtung vorgespannt ist oder daß zumindest die Diode D5a für einen Stromfluß unzureichend in Durchlaßrichtung vorgespannt ist. Mit anderen Worten ausgedrückt heißt dies, daß die Spannung an dem Punkt V, die oberhalb der Spannung +V„ liegt, und zwar um den Spannungsabfall an dem die Diode D1a, den. Widerstand 8a und die Diode D2a umfassenden Netzwerk, über die Leitung LL1, die Diode D3a, die Diode 13a und den Schalter 4a auf einen Pegel absinkt, der etwa gleich dem Pegel der Speisespannung V_ ist. Auf diese Weise bewirkt der Widerstand 9a wirksam einen Abschluß des Treiberendes der ausgewählten Leitung während der Stromanstiegszeit; der betreffende Widerstand ist dabei von der Treiberschaltung während des Auftretens des flachen Impulsdaches des Stromtreiberimpulses scheinbar getrennt.

Um sicherzustellen, daß die Spannung an dem Punkt V nahezu konstant bleibt, kann eine Absenk-Spannungsstabilisierungseinrichtung vorgesehen sein, wie sie in Fig. 1 bzw. Fig. 2 gezeigt ist.

Am Ende des die Abgabe eines positiven Stroms betreffenden Steuerintervalls bzw. TreiberintervalIs werden die Stromimpulsquellen 1a und 3a unwirksam geschaltet, und der Transistor 1a wird wieder eingeschaltet. Dadurch wird die

109882/1730

ausgewählte Leitungsgruppe über die Diode D7a und den Widerstand 5a entladen. Dadurch wird an sämtlichen eine positive Treibervorspannung liefernden Widerständen, wie dem Widerstand 7a, scheinbar Schaltungserde hervorgerufen, und zwar durch Verbinden des Emitters des Transistors Q1a mit einer eine negative Spannung -V führenden Spannungsklemme. Die Spannung -V ist dabei so gewählt, daß an dem Punkt V eine Spannung erhalten wird, die in Bezug auf Schaltungserde bei nahezu Null Volt liegt.

Es sei bemerkt, daß in jeder Leitung der ausgewählten Leitungsgruppe die Auswahldioden in derselben Weise vorgespannt sind, wie die Dioden D3a und D3b, und zwar über gesonderte Vorspannungs- bzw. Anstiegswiderstände. Wenn dann die Treiberstromquelle 3a aktiviert wird, hat der die Diode D3a durchfließende Strom scheinbar keine Auswirkung auf die Vorspannung an den anderen entsprechenden Auswahldioden. Es sei ferner bemerkt, daß der Transistor Qia simultan mit allen Gruppen verbunden ist, wie mit den Dioden D7a und D2a und den Widerständen 5a und 8a.

In einem Schreibzyklus werden die Schalter 2b und 4b mit den Stromquellen 1b und 3b dazu benutzt, einen Strom entgegengesetzter Polarität durch die Auswahldiode D3b zu leiten. Dadurch gelangen ein Vorspannungswiderstand 7b, ein Abschlußwiderstand 8b an dem Absenkende, ein Dämpfungs- und Abschlußwiderstand 9b und eine Entladediode D7b zur Wirkung. Der Transistor Q1b wird während des Schreibzyklusses abgeschaltet, wodurch diesem entsprechenden Satz von Schaltungselementen ermöglicht ist, über zugehörige Dioden belegt zu werden, die in Bezugauf entsprechende Dioden, die beim Lesebetrieb belegt sind, entgegengesetzt gepolt sind.

109882/1730

In Fig. 4 sind zwei Gruppen von Worttreiberleitungen gezeigt, tun den Vorteil der Verschachtelung von Leitungen zweier Gruppen zu veranschaulichen. Die Leitungen einer Leitungsgruppe sind dabei mit einer Verteilerleitung 41 verbunden, die durch Schalter, entsprechend den Schaltern 2a und 2b gemäß Fig. 3, ausgewählt wird. Demgemäß kann die erste Gruppe als die in Fig. 3 innerhalb des gestrichelten Kästchens 20 dargestellte Gruppe betrachtet werden. Die zweite Gruppe ist mit einer Verteilerleitung 42 verbunden, die über Schalter in entsprechender Weise, jedoch in einer unabhängigen Anordnung auf der rechten Seite ausgewählt wird.

Die Auswahl einer Leitung der Treiberleitungen in der ersten Gruppe erfolgt über eine Reihe von Auswahldioden 43 in entsprechender Weise wie die Auswahl der Leitung LL1 gemäß Fig.3. Die Auswahl einer Treiberleitung in der zweiten Gruppe wird in entsprechender Weise über eine Reihe von Auswahldioden vorgenommen. Ein entsprechender Vorspannungswiderstand ist dabei mit jeder Auswahldiode jeder verschachtelten Gruppe verbunden» Die Vorspannungswiderstände für die Kathoden der Dioden in jeder Reihe sind dabei jedoch mit gesonderten Verteilerleitungen 45 und 46 verbunden. Für die Anoden der Dioden in jeder Reihe vorgesehene Vorspannungswiderstände sind mit gesonderten Verteilerleitungen 48 und 49 verbunden. Da jede Verteilerleitung dieser Verteilerleitungen mit Schaltungserde (oder einer ein Potential nahe Erdpotential führenden Potentialquelle) über den Transistoren Q1a und 01b gemäß Fig. 3 entsprechende Schalter verbunden ist - mit Ausnahme des Falls, daß eine Gruppe ausgewählt wird - führen sämtliche Leitungen einer nicht ausgewählten Leitungsgruppe Schaltungserdpotential, und beide Enden jeder Leitung der nicht ausgewählten Leitungsgruppe führen dasselbe Potential, da die Verteilerleitungen „ an die die Auswahldioden über gesonderte Vorspannungswiderstände angeschlossen sind, mit den Kollektoren

109882/1730

von Ableit-Transistoren verbunden sind. Wenn demgemäß eine Treiberleitung aus einer der beiden verschachtelten Gruppen ausgewählt wird, ist demgemäß die ausgewählte Treiberleitung von den übrigen Treiberleitungen der ausgewählten Gruppe durch Treiberleitungen der nicht ausgewählten Gruppe getrennt. Auf diese Weise sind Störungen und das Nebensprechen in der ausgewählten Treiberleitung auf einen minimalen Wert herabgesetzt. Demgemäß wird durch die neuartige Weise, in der die Vorspannung für die Auswahldioden geliefert wird, und durch die Weise, in der nichtausgewählte Leitungsgruppen über Ableitschalter entladen werden, ermöglicht, daß eine ausgewählte Treiberleitung durch wirksam geerdete Treiberleitungen zu jeder Seite abgetrennt ist.

Da die mit der Verteilerleitung 42 verbundenen Treiberleitungen der Treiberleitungsgruppe in entgegengesetzter Richtung verlaufen wie die Leitungen, die mit der Verteilerleitung 41 verbunden sind, sind die für Lese- und Schreibzyklen in den beiden Leitungsgruppen gewählten Strompolaritäten derart, daß der Lesestrom in irgendeiner Leitung einer Leitungsgruppe von rechts nach links fließt. Eine derartige Wahl der Polaritäten ist jedoch völlig willkürlich; es ist möglich, sämtliche Polaritäten zu vertauschen. Dazu ist es lediglich erforderlich, daß die Richtung des durch die adressierten Kerne geleiteten Stromes richtig ist für die Ermittelung eines Stromes, wie er durch die Bit-Treiberleitungen während der Lese- und Schreibzyklen geliefert wird. Demgemäß sind die für die Schaltungsanordnung nach Fig. 3 gewählten Polaritäten lediglich als beispielhafte Polaritäten zu betrachten.

109882/1730

Claims (1)

1. Patentansprüche

   Schaltungsanordnung zur Abgabe eines Strojnimpulses an eine bestimmte Treiberleitung einer Vielzahl von Treiberleitungen eines Magnetkernspeichers, dessen jede Treiberleitung ein stromabsenkende und ein Stromtreiberende aufweist, wobei das Stromabsenkende der bestimmten Treiberleitung mit einer Stromimpuls-Verteilerleitung verbunden ist, dadurch gekennzeichnet, daß eine Ladestromimpulsquelle (1) vorgesehen ist, daß Einrichtungen (2) vorgesehen sind, die eine Aufladung der. betreffenden Treiberleitung (L1) auf ein bestimmtes Potential in Bezug auf Schaltungserde durch die Abgabe eines Stromimpulses von der Ladestromimpulsquelle (1) an die Verteilerleitung während weitgehend offenem Treiberende jeder Treiberleitung der Vielzahl von Treiberleitungen bewirken, derart, daß eine durch den Stromimpuls hervorgerufene Spannungswellenfront längs der Vielzahl von Treiberleitungen (L1) unter Aufladung der Verteilerleitung auf das bestimmte Potential hin und her reflektiert wird, daß Abschlußeinrichtungen (8,D1) vorgesehen sind, die die zu der Vielzahl von Treiberleitungen gehörenden Treiberleitungen zur Unterdrückung weiterer Reflexionen und Schwingungen von Stromwellenfronten in den Treiberleitungen an ihren Absenkenden (V) mit ihrem ungefähren Wellenwiderstand in dem Fall abschließen, daß die Verteilerleitungen das bestimmte Potential erreichen, und daß Einrichtungen vorgesehen sind, die bei noch aktivierter Stromimpulsquelle (1) an den betreffenden Absenkenden (V) die Abgabe eines Treiberstromimpulses an das Treiberende der bestimmten

   Treiberleitung in dem Fall bewirken, daß die Verteilerleitung auf das bestimmte Potential aufgeladen ist, wo-

   1098 82/1730

   bei die Polarität des Treiberstromimpulses so gewählt ist, daß ein Strom in der bestimmten Treiberleitung (L1) mit derselben Polarität auftritt, mit der der Strom von der Stromimpulsquelle (1) der Ladeeinrichtung auftritt.

   2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Abschlußeinrichtungen eine einen Widerstand (8) und eine Diode (D1 ) enthaltende Reihenschaltung aufweisen, deren Widerstand (8) zwischen einer Vorspannungsquelle (+V₀), deren abgegebenes Potential nahezu gleich dem bestimmten Potential ist, und der Verteilerleitung liegt, und deren Diode (D1) so gepolt ist, daß sie durch die Vorspannungsquelle (+V_g) in Sperrrichtung vorgespannt ist, wobei ein Strom durch den Widerstand (8) nur in dem Fall fließt, daß die Verteilerleitung weitgehend unter Erreichung des bestimmten Potentials aufgeladen ist.

   3. Schaltungsanordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß zur Entladung der Treiberleitungen (L1) eine niederohmige Entladeeinrichtung (Ql) vorgesehen ist, die nach Unwirksamwerden des Stromimpulses der Ladeeinrichtung mit der Verteilerleitung verbunden ist.

   4. Schaltungsanordnung nach Anspruch 3, dadurch gekennzeichnet, daß die Entladeeinrichtung (Q1) einen drei Anschlußklemmen aufweisenden Ableitschalter enthält, der einen niederohmigen Stromweg zwischen seiner erste» und zweiten Anschlußklemme auf das Auftreten eines Steuersignals an seiner dritten Anschlußklemme bereitzustellen imstande ist, daß Einrichtungen vorgesehen sind, die eine Gleichstromkopplung der ersten Anschlußklemme des Ableitschalters (Q1) mit der Verteilerleitung bewirken, und daß eine Potentialquelle vorgesehen

   109882/1730

   - 22 -

   ist, die an die zweite Anschlußklemme des Ableitschalters (Q1) ein Potential der Polarität abgibt, welche entgegengesetzt ist zu der Polarität des bestimmten Potentials, wobei dieses Potential eine solche für die betreffende Verteilerleitung (L1) gewählte Größe aufweist, daß diese Verteilerleitung (L1) auf nahezu Null-Potential in Bezug auf Schaltungserde über eine in einer Richtung wirkende Leitereinrichtung entladbar ist.

   Schaltungsanordnung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß eine Treiberauswahldiode (D3) mit dem Treiberende der bestimmten Treiberleitung (L1)

   und in Reihe mit der Treiberstromimpulseinrichtung (1) verbunden ist, daß die Treiberausv/ahldiode (D3) für einen Strom mit der Polarität der Stromimpulse in Durchlaßrichtung gepolt ist, die von der Treiberstromimpulseinrichtung (1) an das Treiberende der bestimmten Treiberleitung (L1) geliefert werden/ daß ein Vorspannungswiderstand (7) vorgesehen ist, der mit seinem einen Ende direkt mit dem von der bestimmten Treiberleitung (L1) abgewandten Ende der Diode (D3) verbunden ist und der mit seinem anderen Ende direkt mit der Ladeeinrichtung (1) an einem Punkt verbunden ist, an dem stets nahezu dasselbe Potential herrscht wie an der Verteilerleitung, derart, daß die Vorspannung an dem betreffenden Ende des Vorspannungswiderstands (8) auf nahezu das bestimmte Potential in dem Fall ansteigt, daß die bestimmte Treiberleitung (L1) aufgeladen wird, und auf nahezu Null-Potential in dem Fall absinkt, daß das Absenkeride der bestimmten Treiberleitung (L1) entladen wird.

   109882/1730

   6. Schaltungsanordnung nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß eine Abschlußeinrichtung (9) die bestimmte Treiberleitung (L1) an ihrem Treiberende während der Anstiegszeit eines Treiberstromimpulses mit einem Widerstand (9) abschließt, dessen Widerstandswert etwa gleich dem Wellenwiderstand der bestimmten Treiberleitung (L1) ist, und daß Einrichtungen vorgesehen' sind, die diesen Widerstand (9) mit einem Punkt der Ladeeinrichtung, der auf nahezu demselben Potential liegt wie die Verteilerleitung, und einem Punkt der Treiberstromimpulseinrichtung (1) verbinden.

   7. Schaltungsanordnung nach Anspruch 2, dadurch gekennzeichnet, daß die Diode (D1) so gepolt ist, daß sie durch die Vorspannungsquelle (+V₀) in Sperrichtung vorgespannt ist, derart, daß ein Stromfluß durch den Absenk-Abschlußwiderstand (8) nur dann auftritt, wenn das Absenkende hinreichendweit aufgeladen ist und das bestimmte Potential erreicht, wobei das bestimmte Potential ausreicht, die betreffende Diode (D1) in Durchlaßrichtung vorzuspannen, und daß der Absenk- Abschlußwiderstand (8) mit seinem von der Vorspannungsquelle (+V_g) abgewandten Ende mit der Diode (D1) verbunden ist.

   8. Schaltungsanordnung nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß Einrichtungen vorgesehen sind, die die Verteilerleitung auf nahezu Schaltungserdpotential festhalten, währenddessen die bestimmte Treiberleitung (L1) auf das bestimmte Potential aufgeladen wird, währenddessen die Treiberstromimpulseinrichtung (1) aktiv ist.

   109882/1730

   2 1 3236A

   9. Schaltungsanordnung nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, daß erste und zweite Stromimpuls-Verteilerleitungen (41,42) vorgesehen sind, die mit bestimmten Gruppen von Treiberleitungen an deren Absenkenden verbunden sind, daß die Treiberleitungen, die mit den Stromimpuls-Verteilerleitungen (41,42) verbunden sind, derart angeordnet sind, daß sie nahezu in einer gemeinsamen Ebene lieg<3} wobei benachbarte Leitungen jeweils einer anderen Leitungsgruppe in dieser Ebene zugehörig sind, und.daß erste und zweite niederohmige Schalteinrichtungen vorgesehen sind, die die Verteilerleitungen (41,42) mit Ausnahme der einen Verteilerleitung, über die die bestimmte Treiberleitung auf das bestimmte Potential aufgeladen wird und deren Treiberstromimpulseinrichtung aktiv ist, auf nahezu Schaltungser.dpotential zu halten erlauben.

   10. Schaltungsanordnung nach Anspruch 9, dadurch gekennzeichnet, daß die jeweils zu einer Leitungsgruppe von Treiberleitungen gehörenden Treiberleitungen an ihren Absenkenden mit ihrem ungefähren Wellenwiderstand in dem Fall abgeschlossen sind, daß ihre betreffende Verteilerleitung (41;42) das bestimmte Potential erreicht.

   109882/1730