DE2109023A1 - Einrichtung zur Zeitbasisverteilung mit hoher Sicherheit - Google Patents

Einrichtung zur Zeitbasisverteilung mit hoher Sicherheit

Info

Publication number
DE2109023A1
DE2109023A1 DE19712109023 DE2109023A DE2109023A1 DE 2109023 A1 DE2109023 A1 DE 2109023A1 DE 19712109023 DE19712109023 DE 19712109023 DE 2109023 A DE2109023 A DE 2109023A DE 2109023 A1 DE2109023 A1 DE 2109023A1
Authority
DE
Germany
Prior art keywords
signals
signal
direct
inputs
majority
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19712109023
Other languages
English (en)
Other versions
DE2109023C2 (de
Inventor
Roger Ernee Renouhn (Frankreich)
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alcatel CIT SA
Original Assignee
LANNIONNAISE DELECTRONIQUE SOC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LANNIONNAISE DELECTRONIQUE SOC filed Critical LANNIONNAISE DELECTRONIQUE SOC
Publication of DE2109023A1 publication Critical patent/DE2109023A1/de
Application granted granted Critical
Publication of DE2109023C2 publication Critical patent/DE2109023C2/de
Expired legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/1604—Error detection or correction of the data by redundancy in hardware where the fault affects the clock signals of a processing unit and the redundancy is at or within the level of clock signal generation hardware
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/18—Error detection or correction of the data by redundancy in hardware using passive fault-masking of the redundant circuits
    • G06F11/183—Error detection or correction of the data by redundancy in hardware using passive fault-masking of the redundant circuits by voting, the voting not being performed by the redundant components
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00392—Modifications for increasing the reliability for protection by circuit redundancy
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0079—Receiver details
    • H04L7/0083—Receiver details taking measures against momentary loss of synchronisation, e.g. inhibiting the synchronisation, using idle words or using redundant clocks

Description

dr. MOLLER-BORC dipl-phys. dr.MANiTZ dipl-chem. dr. dewev-'"023
DIPL-ING. FINSTERWALD DIPL-ING. GRAMKOW PATENTANWÄLTE
München, den 25. We/Fö - S 2240
Soc. Lannionnaise d'Electronigue Route de Perros-Guirec, Lannion (CStes-du-lTordVFrankreich
Einrichtung zur Zeitbasisverteilung mit hoher Sicherheit
Die Erfindung betrifft Zeitbasis-Einrichtungen mit hoher Sicherheit, die in bestimmten Einrichtungen der Informationsverarbeitung unerläßlich sind, in x/elcher l:ein Fehler Eulässig ist und welche zu diesem Zweck eine Vereinigung von :~elirsren Zeit-Signslgenoratoren aufweisen, die scharfen Kontroll321 unterzogen werder... Die Erfindung betrifft eine Vereinfachung des Steuersystems, welche r/11 einer wesentlichen Material i.drispsj^ung führt. Die in Aussicht genommene Haupt an wondiuig i.ut ein Zeit-Autol:or:jüutator für die Selefonverbiiiduiig.
BAD OWGiNAL
109837/U98
Dr. MOIkr-lori Dr. Maniti · Or. Deufel · Dipl.-Infl. Finitorwald Dipl.-Ing. Crflmkow
BraunichwMg, Am iOrjerpark I 8 MOndim 23, Robvrt-Kodi-StraS· 1 7 Stuttgart - Bad Connslatt , -
UMon (0O1) 7XV T„,fon p,,, ^3645 TeUx 322050 mbpof MorkWraB. 3. T,Won (0711) MTJiI
Senkt Ιϊ:.:ΐ*Αοα4 3c/»r. Vulkibankan, MOntiitn, Kto.-Nr. 98Ϊ2 PottidiMk: MOnÜNin lim
In bestimmten Einrichtungen der Informctionsvererbeitunr, beispielsweise in einem Zeit-Autokoiimutator, ist es unerläßlich, daß die Verteilung der Uhrensignale mit einen hohon Grad an Sicherheit gewährleistet ist.
Zu diesem Zwreck ist es bekannt, eine 2*.-ischenvercindung eine-:· Anordnung aus drei Uhrensignal—Generatoren odor Zeitbrai.--Generatoren zu verwenden, und zwar in Kombination iv.ifc eine:1:' Steuereinrichtung, welche in folgender Weise aufgebaut ist:
Die Ausgangssignale der drei Generatoren 1, 2 und 3 sind drei logischen Majoritätsschaltungen zugeführt, von denen je^e drei Eingänge besitzt. Ein erster Komparator vergleicht das Ausgangssignal der ersten Majoritätslogik nit demjenigen des Generators 1; ein zweiter Komparator vergleicht das Ausgangs sigiisl der zweiten Majoritätslogik mit demjenigen des Generotors 2\ ein dritter Konparator vergleicht das Ausgangssignti der dritten Majoritätslogik ir.it denjenigen des Generators J. Wenn einer der Komparator en (beispielsweise der stroias/uiw&rtige) eine Diekrepans feststellt, sendet- er einen Alsrm aus.
Jede Majoritätslogik führt ihr Ausgangssignal ε.η sinan Direktausgangsverstärker S,. und über einen Invertc-::· ?.x. einen Urikfehrausgangsverstärker S^. Das direkte Signal und Ce ζ invertierte Signal werden zwei Eingängen einer stro::iabwärtiren Steuerung 1 zugeführt. In derselben Weise werden das direkte und das umgekehrte Signal der Verstärker des zweiten Eccal-:, Sn uni STT, an zwei Eingänge einer stromabwärtiger Steigerung 2 geführt und das direkte Signal und das invertierte. Sigr.?1, S-- i.:-;:d S^", werden an zwei Eingänge ein-:-r· .stroncV wartigen Lteuf... -■:.;: J ^-:':2-i-t.
Die Auegänge der drei Direktausgangsverstärke::· ci::\ jeweile i.ach drei Widerständen vereinigt uni liefern : in=; A:■.£*;_"aiigr.-1:1 emu6 A. Die Aucgänge dor drei Urkehra1 c_jr.r;..vev-zt'-iz nev sind ob .·;ϊι alle jeweilr nach drei Uiderc·';1^..!;: Vl.·:..':4" ^1 lieion.
BAD OfNGINAL
1098 3 7/ U98
eine Umkehrausgangsklesme A. Diese zwei Klemmen A und A" sind mit zwei Eingängen eines Schwellwertempfängers verbunden, dessen Ausgänge auf zwei Elemmen stromahv.artigen Steuerungen 1, 2, 3 jeweils vervielfacht sind. Wenn zwischen den Signalen keine übereiiistimmung vorliegt, sendet die betroffene stromabwärtige Steuerung einen Alarm aus.
ϊίετχ sieht somit, daß die Anordnung außer dem Schwell wert empfänger und den Verteilerverstarkem drei stromaufwartige Steuerungen, drei Kajoritäts-Logik-Einrichtuaigen und drei stromabwäi'tige Steuerungen aufweist. Es handelt sich daher vcz eine verhältnismäßig komplexe Anordnung.
Die Erfindung schafft eine einfachere und wirtschaftlichere Einrichtung, welche es gestattet, eine Steuerung , bzw. Kontrolle, derselben Wirksamkeit mit v/es entlieh %,-eniger Material zu erreichen.
Das Prinzip besteht darin, die stromaufwärtigen Steuerungen zti unterdrücken und die stromabwärtigen Steuerungen beizubehalten, welche einem Schwellwertempfänger zugeordnet sind, welcher nunmehr ein Kajoritäts-Schwellwertempfanger ist, d.h., als !Punktion der kumuliex'ten Amplitude von wenigstens zwei der drei Signale dimensioniert ist.
Die Erfindung wird nachfolgend beispielsweise anhand der Zeichnung beschrieben; in dieser zeigt:
Fig. 1 ein Prinzipschema einer erfinduiigsgemäßeii Einrichtung,
Pig. 2 ein detaillierteres Prinzipschema eines Teils des Schemriβ der Pig. Ί ,
Pig. 3 eine graphische Darstellung zur Erläuterung des Arbeitsprinsips der Majoritätscciiwelle xind
BAD OMGtNAL
1 0 9 8 3 7 / 1 4 9 B
Fig. 4 Oscillogramme, welche die Wirksamkeit der erfindungsgemäßen. Einrichtung darstellen.
Die Fig. 1 stellt ein Ausführungsbeispiel eines Schemas in Über- -, einstimmung mit der Erfindung dar. Es umfaßt drei identische Kanäle 10, 20,30. Der Kanal 10 enthält beispielsweise einen Uhrensignal-Generator 11, einen Direkt-Signalverstärker 12, einen Inverter 13, welcher mit dem Ausgang des Generators 11 verbunden ist und einen Umkehrsignalverstärker 14 beaufschlagt. Aus dem Verstärker 12 kommt ein Ausgangssignal a,,, aus dem Verstärker kommt ein Ausgangssignal b,.. Die Signale a,- und b,. werden an zwei Eingänge eines stromabxvärtigen Steuerorgangs 17 geführt.
Die Kanäle 20 und 30 sind in derselben Weise aufgebaut und sinrl. analog bezeichnet, indem jeweils die erste Ziffer 1 durch die Bezugszahl 2 oder 3 ersetzt ist.
Die Ausgangsströme der Verstärker 12, 22, 32 werden am Punkt P nach drei Entkopplungswiderständen 15» 25» 35 jeweils addiert, Die Ausgangsströme der Verstärker 14, 24, 34 sind am Punkt Q nach drei Entkopplungswiderständen 16, 26, 36 jeweils addiert.
An den Punkten P und Q ist eine befilare Leitung 40 angeschlossen, welche einen Majoritats-Schwellwertempfänger 41 speist. Von t diesem Empfänger gehen zwei komplementäre Signalleitungen c und d aus, die jeweils auf zwei Eingänge der stromabwärtigen Steuerorgane 17j 27, 37 vervielfacht sind.
Im Falle des Ausfalls von einem der drei Generatoren 11, 21 oder 31 geht ein Alarmsignal Yx. oder Y2 oder Y, von einem der Steuerorgane I7, 27 oder 37 aus.
Die Fig. 2 ist ein detallierteres Schema des Steuerteils des Majoritäts-Schwellwertempfängers aus dem Schema der Fig. 1.
Die befilare Leitung 40, mit dem Ursprung PQ, ist bei ST mit
109837-/1498
dem Eingang des Majoritäts-Schwellwertempfängers 41 verbunden, welche einen eigentlichen Verstärker 42 des Differentialtyps mit den Eingängen E. und Ep aufweist, dem ein Inverter 43 nachgeschaltet ist sowie eine Maöoritäts-Schwellwertschaltung, welche folgendes aufweist:
Auf den Leitern der befilaren Leitung 4-0 zwei gleiche Schleifenwiderstände E , E , die vorzugsweise mit einer Spannung +7 verbunden sind, und zwar aus rein technologischen Gründen,
zwei Kondensatoren G5 C zur galvanischen Isolation, von denen der ine in S
~ liegt,
eine in Serie zwischen S und E,. und der andere in Serie' T und
einen Widerstand Ex. zwischen E^ und der Masse, einen Widerstand En zwischen En und +7, einen Widerstand E-, zwischen E0 und der Masse.
Nachdem die Widerstände E in der Größenordnung von einigen zehn Ohm liegen, sind die im allgemeinen verschiedenen Widerstände E^, Ep, E-, vorzugsweise größer als 10 Kilo-Ohm.
Die Einstellung des Majoritäts-Schwellwert-Widerstandsnetzes gestattet es, dieses Ketz auf ein beliebiges Zyklusverhältnis einzustellen.
Aus dem Differentialverstärker 42 kommt ein Signal c, und nach dem Inverter 43 liegt das invertierte Signal d vor. Diese Signale werden jeweils auf zwei Eingänge der stromabwärtigen Steuerorgane 175 27, 37 vervielfacht.
Das stromabwärtige Steuerorgan ist beispielsweise ein logisches Organ, welches die Funktion T^ ä^d + Lc + d b,. + a^c liefert.
109837/14 9 8
Aq Ausgang von 2? und von 37 hat man jeweils in syirietrischer Weise Y0 und Y-,.
Der Fehler auf a^ oder auf b. wird durch Antikoinzidenz mit den Signalen c und d abgetastet, die als sicher betrachtet werden, da sie aus einer Majorität ssumnie resultieren.
Die fig« J zeigt "beispielsweise 63e Anordnung der Schwelle der Entscheidung in dem Falle von drei Uhrensignalen S., Sp, S^, die gegeneinander leicht phasenverschoben sind.
Die Kurve Σ zeigt die Summe der drei Signale S^-, Sp, S-, an. Auf der Kurve Σ ist bei d eine Gabel der Majoritätsentscheidung dargestellt und bei S die mittlere Entscheidungsschwelle.
Die Fig. 4 ist eine Oscillograinmreproduktion, welche in einem Beispiel die Wirksamkeit der Hajoritätsentscheidungsschwelle gemäß der Erfindung darstellt.
Es sei angenommen, daß met der Signale S. und Sp korrekt sind, daß jedoch das dritte Signal S-, fehlerhaft ist.
Die Kurve Σ stellt die Summe der Linienströme dar. Die Majoritätsschwelle ist bei S dargestellt und man findet bei M das Ergebnis der Majoritätsentscheidung, welches eines der korrekten Signale getreu wiedergibt.
Die Erfindung ist unter Bezugnahme auf Uhrensignale beschrieben worden, sie läßt sich jedoch auf logische Signale ganz allgemein verallgemeinern. Die Anzahl der Generatoren kann im Rahmen der Erfindung von drei verschieden sein.
- Patentansprüche -
109837/U98

Claims (2)

  1. Patentansprüche
    Einrichtung zur Verteilung logischer Signale mit hoher Sicherheit, welche mehrere identische Generatoren aufweist und pro Kanal einen "Verteil erver stärker der direkten Signale und einen Verstärker der invertierten Signale aufweist, dadurch ge kenn ζ eic h net, daß ein Empfänger vorgesehen ist, dessen Eingang durch eine analoge Majoritäts-Schwellwertschaltung aus Widerständen (41) gebildet ist, die auf einem Eingang die Summe der direkten Signale und auf einem anderen Eingang die Summe der invertierten Signale empfängt und in jedem Kanal ein stromabwärtiges Steuerorgan (17,27,37) aufweist, welches auf zwei Eingängen (c) das direkte Signal und das invertierte Signal dieses Kanals empfängt, welches durch einen Inverter (43) geliefert wird und auf swei weiteren Eingängen (d) die Ausgangssignale des Empfängers empfängt.
  2. 2. Einrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Majoritatsschwellwertschaltung (41) hinter zwei Kondensatoren (CC) auf einer Klemme einen Bückführwiderstand (E1) zur Masse besitzt, auf der anderen Klemme einen Rückführwiderstand (R3) zur Masse aufweist und einen Verbindungswiderstand (R2) mit einer Polarisations spannung hat.
    103837/1498
    Leerse
    ite
DE2109023A 1970-02-27 1971-02-25 Schaltungsanordnung zur Abgabe logischer Signale mit hoher Zuverlässigkeit Expired DE2109023C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR7007201A FR2080251A5 (de) 1970-02-27 1970-02-27

Publications (2)

Publication Number Publication Date
DE2109023A1 true DE2109023A1 (de) 1971-09-09
DE2109023C2 DE2109023C2 (de) 1983-02-10

Family

ID=9051427

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2109023A Expired DE2109023C2 (de) 1970-02-27 1971-02-25 Schaltungsanordnung zur Abgabe logischer Signale mit hoher Zuverlässigkeit

Country Status (12)

Country Link
US (1) US3686657A (de)
JP (2) JPS462103A (de)
BE (1) BE762927A (de)
CA (1) CA971638A (de)
CH (1) CH530125A (de)
DE (1) DE2109023C2 (de)
ES (1) ES388695A1 (de)
FR (1) FR2080251A5 (de)
GB (1) GB1307808A (de)
NL (1) NL7102304A (de)
SE (1) SE362561B (de)
SU (1) SU382317A3 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2819519A1 (de) * 1977-05-10 1978-11-16 Cit Alcatel Taktgeber

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CH617014A5 (de) * 1977-03-04 1980-04-30 Bbc Brown Boveri & Cie
GB2178926A (en) * 1985-08-09 1987-02-18 Plessey Co Plc Clock signal selection and security arrangements
JP2510750B2 (ja) * 1990-03-16 1996-06-26 株式会社日立製作所 フォ―ルト・トレラント・システム及びその冗長系間の同期方法並びに多重化クロツク発振器

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DD66438A (de) *
GB1153377A (en) * 1966-07-15 1969-05-29 Int Standard Electric Corp Bit Comparator.
US3458822A (en) * 1966-11-17 1969-07-29 Bell Telephone Labor Inc Clock pulse failure detector
US3522455A (en) * 1967-07-27 1970-08-04 Bendix Corp Method and means of synchronizing timing pulses of a three channel triplicated system

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DD66438A (de) *
GB1153377A (en) * 1966-07-15 1969-05-29 Int Standard Electric Corp Bit Comparator.
US3458822A (en) * 1966-11-17 1969-07-29 Bell Telephone Labor Inc Clock pulse failure detector
US3522455A (en) * 1967-07-27 1970-08-04 Bendix Corp Method and means of synchronizing timing pulses of a three channel triplicated system

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2819519A1 (de) * 1977-05-10 1978-11-16 Cit Alcatel Taktgeber

Also Published As

Publication number Publication date
GB1307808A (en) 1973-02-21
US3686657A (en) 1972-08-22
JPS462103A (de) 1971-10-11
SU382317A3 (de) 1973-05-22
CH530125A (fr) 1972-10-31
SE362561B (de) 1973-12-10
NL7102304A (de) 1971-08-31
BE762927A (fr) 1971-08-16
JPS543336B1 (de) 1979-02-21
ES388695A1 (es) 1973-05-16
DE2109023C2 (de) 1983-02-10
FR2080251A5 (de) 1971-11-12
CA971638A (en) 1975-07-22

Similar Documents

Publication Publication Date Title
DE1143231B (de) Elektronische Schaltungsanordnung mit drei stabilen Betriebszustaenden
DE2109023A1 (de) Einrichtung zur Zeitbasisverteilung mit hoher Sicherheit
DE2517230C2 (de) Impulsgenerator
DE1947555A1 (de) Impuls-Generator fuer aus Impulsen zusammengesetzte Daten-Worte
DE60125442T2 (de) Dreifachredundante selbstschrubbende integrierte Schaltung
DE1234054B (de) Byte-Umsetzer
DE1096087B (de) Binaerer Reihenaddierer
DE2230597A1 (de) Anordnung zur erzeugung zweier zueinander hilberttransformierter signale
DE1917842A1 (de) Anordnung zur Bildung quasizufaelliger Ziffernfolgen
DE1917841A1 (de) Anordnung zur Bildung quasizufaelliger Ziffernfolgen
DE1054750B (de) Verfahren zur Stoerwertunterdrueckung bei Magnetkernspeichern
DE2451356A1 (de) Nichtlinearer digital-analog-wandler
DE1910493B2 (de) Schaltungsanordnung zur Umwandlung von aus digitalen Signalen bestehenden Codeworten in positive und negative Strom- bzw. Spannungswerte
DE2410035A1 (de) Alarmanlage
DE1549503A1 (de) Parallel-Vergleichsschaltung
DE1151961B (de) Schaltungsanordnung zum Vergleichen von Dezimalzahlen
DE884513C (de) Vergleichsanordnung elektrischer Groessen
DE1947555C (de) Impuls Generator fur aus Impulsen zusammengesetzte Daten Worte
DE1437346C (de) Verfahren für die Übertragung von binär kodierten Zeichen in Blöcken
CH359162A (de) Impulszähl-Kodierungseinrichtung
WO2019243014A1 (de) Schaltungsanordnung zur bereitstellung einer mehrzahl von versorgungsspannungen
DE1960525A1 (de) Logische Torschaltung
DE1077704B (de) Zaehlkettenschaltung mit einer Anzahl von Stufen, die je ein durch unterschiedliche Potentilae steuerbares Verstaerkerelement ohne Kippeigenschaften enthalten
DE1276711B (de) Bistabile Speicherschaltungsanordnung
DE2909863A1 (de) Analog-digitalwandler

Legal Events

Date Code Title Description
OD Request for examination
8127 New person/name/address of the applicant

Owner name: COMPAGNIE INDUSTRIELLE DES TELECOMMUNICATIONS CIT-

8128 New person/name/address of the agent

Representative=s name: MANITZ, G., DIPL.-PHYS. DR.RER.NAT. FINSTERWALD, M

D2 Grant after examination
8364 No opposition during term of opposition