DE1960525A1 - Logische Torschaltung - Google Patents

Logische Torschaltung

Info

Publication number
DE1960525A1
DE1960525A1 DE19691960525 DE1960525A DE1960525A1 DE 1960525 A1 DE1960525 A1 DE 1960525A1 DE 19691960525 DE19691960525 DE 19691960525 DE 1960525 A DE1960525 A DE 1960525A DE 1960525 A1 DE1960525 A1 DE 1960525A1
Authority
DE
Germany
Prior art keywords
resistance
emitter
input stage
gate circuit
collector
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19691960525
Other languages
English (en)
Other versions
DE1960525B2 (de
Inventor
Pierre Conruyt
Jean-Pierre Serrand
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SERRAND JEAN PIERRE
Original Assignee
SERRAND JEAN PIERRE
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SERRAND JEAN PIERRE filed Critical SERRAND JEAN PIERRE
Publication of DE1960525A1 publication Critical patent/DE1960525A1/de
Publication of DE1960525B2 publication Critical patent/DE1960525B2/de
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175Coupling arrangements; Interface arrangements
    • H03K19/018Coupling arrangements; Interface arrangements using bipolar transistors only
    • H03K19/01806Interface arrangements
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/01Modifications for accelerating switching
    • H03K19/013Modifications for accelerating switching in bipolar transistor circuits
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175Coupling arrangements; Interface arrangements
    • H03K19/017509Interface arrangements
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K5/00Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/14Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals by the use of delay lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Nonlinear Science (AREA)
  • Logic Circuits (AREA)
  • Electronic Switches (AREA)

Description

Dipl.-lng. G. Schliebs 61 Darmstadt Ludwig-Büchner-Straße 14
Patentanwalt Telefon (06151) 70928
Postscheckkonto: Frankfurt a.M. 111157 Bankverbindung: Deutsche Bank AG., Darmstadt Au das Telegramme: inventron
Deutsche Patentamt
München 2 Zweibrückenstr. 12
Ihr Zeichen Ihr Schreiben Mein Zeichen M 1 98 Tag 1.12.69
Betrifft. Patentanmeldung
Anmelder; Pierre Conruyt, Ii'Hay-Les-Jioses und Jean-Pierre Serrand, Poussy-Saint-Antoine Logische Torschaltung
Die Erfindung bezieht sich auf logische 'forschaltungen für Kechner mit kurzen Zugriffszeiten. Es ist bekannt, dass solche Torschaltungen die booleanachen Punktionen "NOR" oder die duale Aussage "NAlIDn realisieren. Mit diesen Schaltungen lassen sich alle logischen Bausteine für Informationen verarbeitende Maschinen herstellen, deren Reaktionszeit unter einer NanoSekunde liegt.
Andererseits ist aber auch bekannt, dass die Entwicklung solcher logischen Torschaltungen wegen der zahlreichen Bedingungen, denen sie gerecht werden müssen, ausserordentlich, schwierig ist. Um kurze Zugriffezeiten zu erreichen, darf eine logische Torschaltung nur eine sehr kleine Anzahl elektronischer Bauelemente (Transistoren und Widerstände) enthalten, deren Kennwerte und Abmessungen in engen Grenzen liegen müssen.
Was die Translatoren betrifft, eo dürfen sie Ton den ihnen aufgedrückten Spannungen niemal« gesättigt werden, und «war weder In Buht- noon Im Arbeitezuetand. Die duroh die
. 009824/1833
Brief vom 1 . 1 2 . 69 Blatt 2 1 Q R fl R ? ζ Olpl.-Ing. G. Schliebs
an das Deutsche Patentamt, München ^ Patentanwalt
Ansammlung einer Ladung in der Kollektor-Basis-Verbindung eines jeden Transistors verursachte Verzögerung kann nur so vermieden werden. Ausserdem müssen die Transistoren sehr gleichmässig sein, insbesondere was ihre "maximale Oszillationsfrequenz"'im Huizbereieh anbelangt, und sämtlich von derselben Polarisationsspannung versorgt werden, die nur klein ist, um die Zeitkonstante und den leistungsverbrauch klein zu halten. Ausserdem erleichtert die Verwendung einer einzigen Spannungsquelle den Aufbau der Schaltkreise und verringert damit deren Herstellpreis.
Was die Widerstände anbetrifft, müssen deren Werte verhältnismässig niedrig sein. Dadurch wird die Miniaturisierung erleichtert, und die parasitären induktiven und kapazitiven Kopplungen werden ebenso wie die Zahl der
'Qli
Verbindung' zwischen den Bauelementen einer Torschaltung auf ein Minimum reduziert.
Trotz all dieser Massnahmen wird die Punktion einer logischen Torschaltung bezüglich ihrer Ansprechzeit durch die verhältnismäesig langen Verbindung Ihrer Eingänge mit den Signalquellen einerseits und ihres Ausganges mit den Eingängen der nachgeschalteten Bausteine andererseits nachteilig beeinflusst. Dieser Einfluss wird umso gewichtiger, je kürzer die Ansprechzeit wird. Z.B. wirkt sich dieser Störeinfluss bei logischen Schaltungen, die im Bereich einer NanoSekunde arbeiten, bereits bei Leitungslängen über i> cm aus·
Der schädlichste Einfluss geht von den Einechwingvorgangen auf diesen Verbindungen aus. Die durch diese Vorgänge er-, zeugten Signale überlagern sich den Hutssignalen und können sogar dominant werden. Eine andere Störung rührt aus den Verzögerungen her, die die Signale auf den
Q09824/1833.
Brief vom 1 . 12.69 " Blatt 3 1960525 01P1-1"9' °· Sdlliebf
an das Deutsche Patentamt, München Patentanwalt
Leitungen erleiden und die das Zeitverhalten der Torschaltung nachteilig verändert.
Man kann versuchen, diese Schwierigkeiten teilweise zu beseitigen oder zu verringern, indem man den Widerstandselementen eines Tores Werte gibt, die in der Mähe der charakteristischen Impedanzen der Verbindungen liegen. Leider erhält man auf diese Weise aber keine ausreichende Verkürzung der Einschwingvorgänge auf diesen Leitungen, ,weil im allgemeinen die an den Ein- und Ausgängen einer Torschaltung liegenden Impedanzen nicht genau definiert sind und von einer Schaltung zur nächsten variieren können: So ist z.B. die Zahl der logischen Bausteine (z.B. Tore), die am Ausgang einer logischen Torschaltung liegen, nicht konstant«
■Man ist also gezwungen, für jeden Anwendungsfall einer Torschaltung, wenn es auf eine kurze Zugriffszeit ankommt, eine Anpassung der Impedanzen ihrer Zuleitungen vorzunehmen. Dies hat aber eine Vergrösserung der zusätzlichen Zahl der Bauelemente zur Folge, die den Preis eines Tor-Bausteines erhöhen, und eine Dispersion und eine Verlängerung der Durchlaufzeit eines Signales durch eine Kette logischer Bausteine, die prohibitiv werden kann.
Diese Dispersion der Durehlaufzeit muss unter allen Umständen vermieden werden, denn die von Torschaltungen kurzer Ansprechzeit gelieferten Signale müssen eine starre Phasenverteilung haben. Eine solche Verteilung ist insbesondere wichtig für die Synchronisiersignale in allen Synchronmaschinen (z.B. Zeitsignale) und für die Zustandsänderungen oder Sequenzen in Asynchronmaschinen. Diese Dispersion kann offenbar beträchtlich verringert werden, indem man die Verbindungeleitungen-zwischen den Toren jeweile so lang macht, dass sie für alle Tore
009824/1833
Brief vom 1. . 12. 69 Blatt 4 19 6 0 5 2 5 Dlpl.-Ing. G. Sdillebf
an das Deutsche Patentamt, München " " Patentanwalt
eines Rechners dieselbe Verzögerungszeit verursachen.
Aufgabe der Erfindung ist, logische Torschaltungen mit kurzer Ansprechzeit derart zu verbessern, dass sie eine Verteilung der an.ihre Eingänge gelegten Signale sicherstellen, ohne dass auf den Verbindungsleitungen iiinschwingvorgänge auftreten, und zwar in der Weise, dass jene bezüglich ihrer Impedanz vollkommen angepasst werden können,ohne dass die Impedanzen der Signalquellen und der nachfolgenden Stufen berücksichtigt werden müssen.
Ein weiteres Ziel der Erfindung besteht darin, die Laufzeiten der Nutzsignale durch alle Tore und über ihre Verbindungsleitungen gleich zu machen oder einander anzugleichen.
Logische Torschaltungen herkömmlicher Bauart bestehen aus einer Eingangsstufe mit einem oder mehreren Eingangstransistoren in inverser Verstärkungsschaltung und einer Ausgangsstufe. G-emäss der Erfindung werden diese beiden Stufen, die in der bisherigen Technik eine kompakte Einheit bilden, aufgetrennt und mit eigenen Ein- und Ausgängen versehen, so dass es mit geringen Änderungen in der Verteilung und an den Werten einzelner Widerstände dieser Stufen möglich ist,
die Eingangsstufe der Torschaltung über sehr kurze Leitungen mit den Signalquellen zu verbinden und entsprechend den Ausgang der Trennstufe über sehr kurze Leitungen mit den EmpfangsOrganen der nachfolgenden Stufen,
während gemäss weiterer Erfindung der Ausgang der Eingangsstufe der Torschaltung mit dem Eingang ihrer Trennstufe über eine Verzögerungsleitung mit einstellbarer Verzögerung in BSLhe mit einer Verbindungsleitung verbunden und deren charakteristische Impedanzen gleich
009824/183 3.
Brief vom 1 . 1 2.69 Blatt 5 196Q525 ϋ1Ρ'·-β· G· Sdilieb«
an das Deutsche Patentamt, München - * ^ Patentanwalt
gemacht v/erden. Mr die Impedanzanpassung der Reihenschaltung der "beiden Leitungen werden vorteilhaft die in den beiden Stufen der £orschaltung zur Polarisation ihrer i'ransistoren verwendeten Widerstände benutzt. Die Impedanzanpassung lässt sich auf diese Yieise vollständig durchführen.
Um die Fortpflanzungszeiten in einer Gruppe von l'oren gleich zu machen, gibt man der Verzögerungsleitung eine maximale Verzögerung T » die gleich der Verzögerung der längsten vorhandenen Verbindungsleitung zwischen einer Eingangs stufe und ihrer i'rennstufe ist. Die drei Grenzfälle sind:
1. wenn eine Verbindungsleitung fehlt, erhält die Verzögerungsleitung die Verzögerung 7* ,
2. wenn die Verbindungsleitung eine maximale Länge hat, fehlt die Verzögerungsleitung ,und
j5. wenn die Verbindungsleitung kürzer und ihre Verzögerung Y, ist, so gibt man der Verzögerungsleitung einen Wert rf derart, dass 3* + *f = 7* ist.
Die Erfindung wird im folgenden anhand einiger Beispiele näher erläutert und beschrieben. Dabei wird von denselben .Bedingungen ausgegangen, wie sie in der französischen Patentschrift 1.534.818 angegeben sind. In Hybridtechnik können die erfindungsgemässen Ί1 or schaltungen ausgeführt werden nach den Vorschriften, die in der französischen Patentschrift (Patentanmeldung P.V, 130.245) angegeben sind.
In der Zeichnung bedeuten
Pig. 1 eine Torschaltung, wie sie in der erwähnten französischen Patentschrift angegeben istf
009824/ 1833
Brief vom 1 .12.69 Blatt 6 1^R f) ζ ? R Dipl.-lng. G. Scfiliebs
an das Deutsche Patentamt, München l3Ovw4 . Patentanwalt
Pig. 2 eine Abwandlung der Schaltung nach Pig. 1;
Fig. 3 je eine verbesserte Torschaltung nach der und 4 Erfindung;
Pig. t) eine Torschaltung herkömmlicher Art}
Pig. 6 eine verbesserte Schaltung in Anwendung der Erfindung auf die Schaltung nach Pig. 5»
Pig. 7 eine besondere Ausführungsform der Erfindung für einen Baustein, der in drei I1 eile aufgeteilt werden kann.
Pig. 1 zeigt eine Torschaltung 2. m^ kurzer Ansprechzeit nach der erwähnten französischen Patentschrift 1.534e818„ Sie weist drei Eingangskreise mit je einem Transistor 11, 12, 13 auf, die über die Eingänge 1O1, 10p, 10., angesteuert werden. Ihre Emitterkreise liegen über einen gemeinsamen Widerstand 16 an Masse. Ihre Kollektoren werden aus derselben Spannungsquelle (+V) über einen gemeinsamen Widerstand 15 polarisiert. Eine allen drei Eingangskreisen gemeinsame Trennstufe besteht aus einem Transistor 14> dessen Kennwerte mit denen der anderen drei Transistoren 11, 12, 13 übereinstimmen, dessen Basis mit deren Kollektorschiene verbunden ist und dessen Kollektor ebenfalls von derselben Grleichspannungsquelle (+V) polarisiert wird. Sein Emitter liegt über einen Widerstand 17 an kasse, an dessen Klemmen 10. und 10,- das Ausgangssignal der ganzen Torschaltung J- abgegriffen werden kann.
Fig. 2 zeigt eine Abänderung der Schaltung nach Pig. 1; . gleiche Bauelemente tragen dasselbe Bezugszeichen. Bin Vergleich der beiden Schaltungen zeigt eine gewisse Dualität« Der Widerstand 15 und der Kollektor des
009824/1833
Brief Vom 1 .1 2.69 · Blatt 7 1 ^ (F* (F)11^ 31 ζ Dlpl.-Ing. O. Sdilitbi
an das Deutsche Patentamt, München Patentanwalt
Trenntransistors 14 liegen auf Nullpotential und die Wider stände 16 und 17 liegen an einem Minuspotential (-V) · Die Spannungsverteilung ist also derjenigen in Pig. 1 analog«
t> zeigt nun eine verbesserte Torschaltung nach der Erfindung, ausgehend von der Schaltung nach Pig. 2; gleiche Bauelemente in beiden Schaltungen tragen wieder die gleichen Bezugszeichen.
Die i'orschaltung nach Pig. 3 ist aufgeteilt in zwei Teile I1 und 1p. Teil I1 besteht aus den drei Eingangstransistoren 11, 12, 13, deren Emitter über den Widerstand 16 (Widerstandswert R2) wie in Pig. 2 an einem negativen Potential (-V) liegen. Hingegen liegen die Kollektoren über einen Widerstand 151 an !.lasse, dessen Wert 2R1 doppelt so gross wie der des Widerstandes 15 in Pig. 2 ist.
Teil 1p enthält den i'renntransistor 14, dessen Basis über einen Widerstand 152 an Masse liegt, dessen Wert ebenso gross ist wie der des Widerstandes 151 in. Teil I1 und dessen Emitter wie in Pig. 2 seine Vorspannung über.einen Widerstand 17 gleicher Grosse (R,) erhält.
Der Widerstand 152 ist in der Schaltung nach Pig. 2 nicht vorhanden, aber erfindungsgemäss notwendig. Des weiteren ist der Ausgang Ie1 der Eingangsschaltung I1 mit dem Eingang 18o der Trennschaltung über eine Verzögerungsleitung 19 und eine Verbindungsleitung 20 verbunden. Die charakteristischen Impedanzen dieser beiden Leitungen sind gleich 2R1, und sie sind an beiden Enden durch Widerstände 151 und 152 der gleichen Grosse 2R1 abgeschlossen, d.h. dass ihre Impedanzen vollständig abgeglichen sind. Infolge der Parallelschaltung liegt zwischen Masse und den Kollektoren der Transistoren 11, 12, 13
00 9824/1833
Brief vom 1 .12.69 Blatt 8 1960525 DipL-ing. G. Schliebs
an das Deutsche Patentamt, München Patentanwalt
einerseits und der Basis des Transistors 14 andererseits ein Widerstand R.. wie in der Schaltung nach Pig, 2.
Indem man der Verzögerungsleitung 19 einen passenden Wert gibt, wie zuvor erläutert wurde, kann man sicherstellen, dass die Übertragung der impulsförmigen, auf die Eingänge 1O1, 1O2, 10, gegebenen und schliesslich am Ausgang 10^ erscheinenden Signale in einer genau definierten Zeit geschieht.
Die Verzögerungsleitung 19 kann ein Stück einer Koaxialleitung oder eine gedrillte leitung sein oder sie kann aus zwei parallelen Leiterstücken gebildet sein in Porm einer gedruckten Schaltung, die nach dem Abgleich eingegossen ist.
Bei der Schaltung nach Pig. 3 liegt ein Leiter der Verbindungsleitung 20 auf Massepotential. TJm aber das Potential (-V) an die Klemmen 1O1-- und lO^-p der beiden Teile 1.. und 12 zu legen, benötigt man einen zusätzlichen Leiter. Die Schaltung nach Pig. 2, die von der Schaltung nach Pig. 1 ausgeht, überträgt die Signale in der gleichen V/eise wie die nach Pig. 3, liefert die Spannung für den Trenntransistor H aber über die Verzögerungsleitung 19 und die Verbindungsleitung 20, Gleiche Bauelemente in den Pig. 1 und 4 haben wieder gleiche Bezugszeichen.
Pig. 5 zeigt eine logische Torschaltung 2 mit kurzer Ansprechzeit nach dem Stande der Technik. Sie unterscheidet sich von der nach Pig. 1 insofern, als die Basis des Trenntransistors 14 an das heisse Ende des Widerstandes 160 (Wert f ) geführt ist, der den Emitterkreis der Eingangstransistoren bildet.
Pig. 6 zeigt, dass die Schaltung nach Pig· 5 wieder in
0-09824/1833
Brief vom 1 . 1 2.69 Blatt 9 1960525 Dipl*-Ing. G. Sdiliebs
an das Deutsche Patentamt, München " Patentanwalt
zwei Teile aufgeteilt werden kann. Die Abschlusswiderstände 161 und 162 der Leitungen 19 und 20 haben wieder den v/ert 2 f , einer bildet den Emitterkreis der Eingangstransistoren 11, 12, 13, und der andere verbindet die Basis des Trenntransistors 14 mit Masse.
Fig. Y entspricht einer bekannten Schaltung, mit der man gleichzeitig an zwei Ausgängen ein Signal und sein Komplement aus impulsförmigen Signalen, die an die Eingänge der Torschaltungen gelegt werden, erhalten kann. Erfindungsgemäss kann eine solche Schaltung in drei Teile I1, 12, 1, aufgeteilt werden. Das Studium der Fig. 7 zeigt, dass der Teil I1, verbunden über die Leitungen 19-j und 2O1 mit dem Teil 12, der Schaltung nach Fig. 4 entspricht.
Teil I1 in Fig. 7 unterscheidet sich von dem nach Fig. 4 insofern, als noch ein Transistor 10 vorgesehen ist, dessen Emitter über denselben Widerstand 16 (Wert R2) an Ilasse liegt, wie die Emitterschiene der Eingangstransistoren 11, 12, 13.
Hingegen liegt der Kollektor des Transistors 10 über einen eigenen Widerstand 251 an der Spannungsquelle (+Y); die beiden Widerstände 151 und 251 können den gleichen V/ert 2R1 haben. An die Enden des T/iderStandes 251 sind die Verzögerungeleitung 192 und die Verbindungsleitung 2O2 angeschaltet, die Teil I1 mit dem dritten Teil eier Schaltung und dem zweiten Trennkreis 1V verbinden.
Die Basis des zusätzlichen Transistors 10 OX1MlIt eine lieferenz-üleichspanimng ?rt deren v/ert von um; Qv'öqsq der auf die Eingänge 1O1, 10g» 10, gegebenen Impulse abhängt. Wenn mit EQ und E1 die beiden Spanaungev/e?tv Masse bezeichnet werden, die die üingangesignalo £>Av die beiden logischen Zustände dar !'orschaltung eiii«ei
009824/1833
Brief vom 1 . 12.69 Blatt 10 1960525 Dipl.-lng. G. Schliebe
an das Deutsche Patentamt, München " Patentanwalt
können, kann man den Betrag der Referenz-Spannung 7r angeben mit
V I - 1/2 !(B0 +B1)I
i I
Bei diesen Bedingungen fügt man der Polarisationsspannung (+V), die an der Klemme 10^^ liegt, eine Spannung geeigneter Grosse hinzu derart, dass für einen Destimmten Zustand der Transistor 10 gesperrt ist. Dieser Zustand entspricht dem höchsten Signalpegel, der an einen der Eingange gelegt werden kann. In diesem Falle wird der entsprechende Transistor 11-13 leitend, und am Ausgang 10»ο der Trennschaltung 1p tritt ein dem Eingangssignal komplementäres Signal von geringer Spannung auf und
am Ausgang 10., der Trennschaltung-1, ein Signal vwa hoher Spannung von gleicher Art wie das Eingangssignal.
Legt man an einen der Eingänge 10.. oder 10-, ein Signal niedriger Spannung, so wird der zugehörige Eingangstransistor gesperrt. Hingegen wird der Transistor 10 leitend, und am
Ausgang 10 ,g der Trennschaltung 1g erhält man ein Ausgangssignal gleicher Art wie das Eingangssignal, während am Ausgang 10,- das komplementäre Signal auftritt.
009824/1833

Claims (2)

  1. Brief vom 1.12.69 Blatt 11 19Rf)1-)?1! Dipl.-lng. G. Sdiliebs
    an das Deutsche Patentamt, Llünchen ' Patentanwalt
    Patentansprüche
    . '.torschaltung für eine der logischen Funktionen "ITOR" oder "EaITD" für Rechner mit kurzer Zugriffszeit mit einer Anzahl Eingangstransistoren in inverser VerStärkungsschaltung, deren Emitter und Kollektoren jeweils über einen gemeinsamen V/iderstand auf einem konstanten Potential "bzw. an einer Gleichspannungsquelle liegen, und mit einem Trenntransistor im Ausgang, dessen Basis mit der Kollektor-' schrie der Eingangsstufe verbunden ist, dessen Kollektor zu dem Kollektorwiderstand der Eingangsstufe parallelgeschaltet und dessen Emitter mit einem den Ausgangswiderstand der Torschaltung bildenden Widerstand zum Emitterwiderstand der Eingangsstufe parallelgeschaltet ist, dadurch gekennzeichnet, dass die xiingangsstufe mit ihren Transistoren (11, 12, 13) und der Trenntransistor (14) zwei getrennte Baugruppen (1.-(, 10; 2^, 2„) bilden,, die über eine Verzögerungsleitung (19) mit einstellbarer Verzögerung in Reihe mit einer Verbindungsleitnng (20) verbunden sind, deren charakteristische Impedanzen gleich sind.
  2. 2. Torschaltung nach Anspruch 1, dadurch gekennzeichnet, dass die beiden in Reihe liegenden Leitungen (19, 20) einerseits mit der Hol: 3ktorschiene der Eingangsstufe (I1) und andererseits mit eier Basis des Trenntransistors (H) verbunden sind, die über einen V/iderstand (.152) auf demselben Potential liegt v/ie die Kollektorschiene, der denselben Wert (2R1) hat v/ie der Kollektorwiderstand (151) der Eingangsstufe, und dass die charakteristischen Impedanzen der Verbindungs- und der Verzögerungsleitung gleich dem Wert dieses Widerstandes sind (Fig. 3, 4).
    00982A/1833
    Brief vom1 .12«69 Blatt 12 1960525 Dipl.-Ing. G. Schliebs
    an das Deutsche Patentamt, München Patentanwalt
    Torschaltung nach Anspruch 1, dadurch gekennzeichnet, dass die beiden in Reihe liegenden Leitungen (19, 20) einerseits mit der Emitter-Sammelschiene der Eingangsstufe (2-) und andererseits mit der Basis des i'renntransistors (H) verbunden sind, die über einen Y/iderstand (162) auf demselben Potential liegt wie die Emitterschiene, der denselben Widerstand (2 ^) hat wie der Emitterwiderstand (161) der Eingangsstufe, und dass die charakteristischen Impedanzen der Yerbindungs- und der Verzögerungsleitung gleich dem "i/ert dieses Widerstandes sind (Fig. 6).
    00982A/1833
    L e e r s e i t e
DE19691960525 1968-12-03 1969-12-02 Verkn.epfungsschaltung zur durchfuehrung einer der logischen funktionen nor oder nand Withdrawn DE1960525B2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR176313 1968-12-03

Publications (2)

Publication Number Publication Date
DE1960525A1 true DE1960525A1 (de) 1970-06-11
DE1960525B2 DE1960525B2 (de) 1971-11-04

Family

ID=8657744

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19691960525 Withdrawn DE1960525B2 (de) 1968-12-03 1969-12-02 Verkn.epfungsschaltung zur durchfuehrung einer der logischen funktionen nor oder nand

Country Status (4)

Country Link
US (1) US3803426A (de)
DE (1) DE1960525B2 (de)
FR (1) FR1599127A (de)
GB (1) GB1257116A (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5588430A (en) * 1978-12-22 1980-07-04 Ibm Unsaturated nor logic circuit
US4831283A (en) * 1988-05-16 1989-05-16 Bnr Inc. Terminator current driver with short-circuit protection

Also Published As

Publication number Publication date
US3803426A (en) 1974-04-09
FR1599127A (de) 1970-07-15
DE1960525B2 (de) 1971-11-04
GB1257116A (de) 1971-12-15

Similar Documents

Publication Publication Date Title
DE3636757C2 (de)
DE2444399A1 (de) Digitale additionsstufe
DE19531962A1 (de) Taktsignalverteilerschaltung
DE3100410A1 (de) Verstaerker mit offset-spannungskompensation
DE2556828C3 (de) Dynamisches Schieberegister aus Isolierschicht-Feldeffekttransistoren
DE4128737A1 (de) Verzoegerungskompensationsschaltkreis
DE2643020A1 (de) Schmitt-trigger
DE2165445C3 (de) Logikschaltung
DE1813580C3 (de) Schaltungsanordnung für einen elektronischen Koordinatenkoppler in Fernmelde-, insbesondere Fernsprechvermittlungsanlagen
DE19749521C2 (de) Bistabile Kippstufe
DE2846957A1 (de) Binaerer zaehler
DE2808558B2 (de) Schaltung zur Unterdrückung von Störungen (Rauschen) auf Mehrphasen-Taktsignalleitungen
DE2422123A1 (de) Schaltverzoegerungsfreie bistabile schaltung
DE1960525A1 (de) Logische Torschaltung
DE2044418A1 (de) Schieberegister
DE2144455A1 (de) Pufferschaltung
DE1907791A1 (de) Logikschaltung
DE3687984T2 (de) Programmierbares logik-array und gatter.
DE1960525C (de) Verknüpfungsschaltung zur Durchführung einer der logischen Funktionen NOR oder NAND
DE1801886A1 (de) Vierphasige logische Systeme
DE69735075T2 (de) Verzögerungsschaltkreis
DE2066205C3 (de) Schaltungsanordnung bestehend aus zwei miteinander verbundenen integrierten Schaltungen
DE3531599C2 (de)
DE69018343T2 (de) Präzisionszeitschaltung.
DE2256616A1 (de) Flip-flop-schaltung

Legal Events

Date Code Title Description
E77 Valid patent as to the heymanns-index 1977
8339 Ceased/non-payment of the annual fee