DE1801886A1 - Vierphasige logische Systeme - Google Patents
Vierphasige logische SystemeInfo
- Publication number
- DE1801886A1 DE1801886A1 DE19681801886 DE1801886A DE1801886A1 DE 1801886 A1 DE1801886 A1 DE 1801886A1 DE 19681801886 DE19681801886 DE 19681801886 DE 1801886 A DE1801886 A DE 1801886A DE 1801886 A1 DE1801886 A1 DE 1801886A1
- Authority
- DE
- Germany
- Prior art keywords
- transistor
- electrode
- delay stage
- source
- clock pulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
- G11C19/18—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages
- G11C19/182—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes
- G11C19/184—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes with field-effect transistors, e.g. MOS-FET
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
- H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
- H03K19/096—Synchronous circuits, i.e. using clock signals
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Pulse Circuits (AREA)
- Logic Circuits (AREA)
- Manipulation Of Pulses (AREA)
Description
S München 2
ΜΑΝϋϊΑΟϊϋΗΙΝβ COMPANY LIMIOiED1, aJondon, Bu^laud
wVlerpha«ige logische Systeme*"
Die Erfindung bezieht eloh auf elektronische Verzögerungestufen
und Schaltungen, die insbesondere für sogenannte vier·* phasige dynamische logische Systeme geeignet sind, die Feldeffekttransistoren
(PET) verwenden.
Eine Beschreibung von Metalloxyd-Halbleitertraneistoren (HOSI) verwendenden Vierphaeen-Logiksystemen ist in einem "Use fourphase
MOS IC logic" betitelten Artikel von Karp und de Atley
in "Electronic Design" Band 7» 1. April 1967» Seite 62 ff« eat*. halten.
Dynamische Logik-Systeme der in diesem Artikel beschriebenen
Art verwenden die Knotenkapazität ("node-"Kapazität) auf der Torelektrode eines PET als eine Slgnalspelohervorriohtung·
In irgendeiner bestimmten Verzögerungaatufe in/tegrierter
Schaltungstechnik weist diese Knotenkapazität eine Kombination
aus folgenden Kapazitäten auf ι der Tor-zu-Subetrat kapazität
des betreffenden PET1 der Senken-zu-Subetratkapazität dee in
der Sö"haltung vorhergehenden PET, und der Metallisierungs-au-
909820/1105
» fit
I * * f ί ί
Substratkapazität von der die Zwischenverbindung .zwischen den
beiden PET bildenden Metallisierung.
Die Knotenkapazität besitzt einen typischen Wert im Bereich
bis zu einigen durch
von einem halben/pF und wird bei Schaltungsbetriebsbedingungen /
das kurze Anlegen eines Taktimpulses aufgeladen· Beim Abschalten des Taktimpulses wird das Iispulspotential auf der Tor-
^ elektrode durch die aufgeladene Knotenkapazität für die Periode
der Zeitkonstanten aufrechterhalten, die durch die Knotenkapazität und die verschiedenen Streuimpedanzen gebildet wirdο
Für einen richtigen Betrieb der logischen Reihenfolge muß das Anlegen des nächsten TaktimpulBoe innerhalb dieser Zeitkonatantenperiode
erfolgen, und dies bestimmt die minimale Arbeitsgeschwindigkeit des Systems·
In einer Vierphasen-Logik-Verzögerungsstfcufa lädt der erste Phaem-
Phasen-Taktiupuls
die Knotenkapazität auf, und der zweite/Xaktlmpuls
P wird zum Abfühlen des Zustandes der Logikeingangsgröße (d„ho
einer M0" oder einer "1") verwendet.» Wenn die Eingangsgröße
Knoteneine "0M ist, bleibt der/Kondensator unbeeinflußte Venn die
Knoten-Eingangsgröße eine "1" ist, so wird der/Kondensator entladen«
Während dieser AbfühlperjLode ist ein weiterer FET in den Kreis
eingeschaltet und dies bewirkt die Parallelschaltung einer weiteren Kapazität zur Knotenkapazität. Diese zusätzliche oder
"uneohte" Kapazität 1st diejenige der Senke zu Substrat pn
Gtrensaohioht des weiteren ΓΕΤ. Die Ladung auf der Knotenkapa-
909020/1105 */°
sität muß jetzt mit der unechten Kapazität geteilt werden,
wenn letztere nicht schon geladen ist. Dieser Vorgang ist. In der Technik allgemein als "Ladungsteilung" bekannt und diese
Ladungsteilung bewirkt die Verminderung des Potentiale an der
Knotenkapazität* Das Potential auf der Torelektrode wird somit vermindert und kann den Betrieb des Logiksystems beeinflussen,
da das den "logischen 1 pegel" darstellende Potential, für
weIoheβ der Betrieb des Systems ausgelegt ist,nicht aufrecht«
erhalten wird*
Ein Ziel der Erfindung besteht in der Schaffung einer Ver«*
aögerungsstufe, die dieses Problem der Ladungstellung eliminiert<
Gemäß der Erfindung ist eine taktgesteuerte elektronische VerzSgerungsstufe
vorgesehen, welche folgende Bauglieder aufweist! erste und zweite Feldeffekttransistoren« wobei die Senkenelektrode
des ersten Transistors mit einer kapazitiven Ausgangsspeiche !"vorrichtung verbunden ist* und wobei die Quellenelektrode
des ersten Transietors mit der Senkenelektrode des zweiten Transistors verbunden ist; Vorrichtungen zum Anlegen eines .
Eingangssignales an die Torelektrode des zweiten Transistors;
Vorrichtungen zum Anlegen des ersten von zwei aufeinanderfolgenden
Taktimpulsen an die Senken« und Quellenelektrode des zweitet.
an
Transistors und auch/ die Senkenelektrode des ersten Transistors;
Vorrichtungen zum Anlegen des zweiten der erwähnten beiden Taktimpulse an die Torelektrode des ersten Transistors,
wodurch ein an die Torelektrode des zweiten Transistors enge-
909820/1105 ·/·
legtes Eingangesignal in invertierter Form an den erwähnten
Ausgangsspeiohervorriohtungen erscheint» und zwar mit einer
durch die Taktimpulsfrequenz bestimmten Verzögerung.
Weitere Vorteile und Einzelheiten der Erfindung ergeben eich
aus der Beschreibung von zwei Ausführungsbeispielen an Hand der Zeichnung; in der Zeichnung zeigtt
Fig. 1 das Schaltbild einer bekannten dynamischen Vierphasen-Logik-Verzögerungseohaltungj
Fig, 2 das Schaltbild einer gemäß der Erfindung auegebildeten
dynamischen Vierphasen-Logik-Verzögerungsschaltung}
Fig. 3 eine Abwandlung der Anordnung gemäß der Fig. 2e
Die in Fig. 1 dargestellte Schaltung welat eechs Feldeffekt-*
transistoren M1 bis M6 auf. Die Elektrodenbezeichnungen sind
für den FET 111 dargestellt f wobei die Bezeichnungen folgendes
bedeuten« s ist die Quellenelektrode (Source-Elektroden)f
d ist die Senkenelektrode (Drain-Elektrode)j g ist die Tor-»
elektrode (Grate-Elektrode); b 1st das Substrat oder die
«»Verbindung
Basis/ Es ist zu erkennen* daß sämtliche Substrate mit der Erdschlene, dem Punkt höchsten positiven Potentials verbunden sind. Die Knotenkapazität ist als ein zuBammengefaßterKondensa«
Basis/ Es ist zu erkennen* daß sämtliche Substrate mit der Erdschlene, dem Punkt höchsten positiven Potentials verbunden sind. Die Knotenkapazität ist als ein zuBammengefaßterKondensa«
909820/1105
tor Ga 1 dargestellt ι die unechte (ungewollte) Kapaeltät ist
in ähnlicher Weise als Kondensator Os angedeutet. Diese Kapazitäten
sind - wie oben erwähnt « der Schaltung inhärent und
sind als getrennte Kondensatoren nur zum Zwecke der Erklärung dargestellt.
Nimmt man nun an, daß ein negatives Potential (doh. eine
logisch© "1") an der Eingangsklemme IP liegt, so
«rxrd der FET M3 in seinem leitenden Zustand zwischen seinen
Quellen- und Senkenelektroden gehalten« Der Kapazität Cs
ist daher die Quellen~Senken~-Impedana des PIJS M? parallel
geschaltet und wird daher entladen» Beim Eintreffen dea
ersten PhasentaktimpulseB «u der Klemme Q1 leitet FET Mt
und die Kapazität Cn1 wird zum vollen negativen Schienenpotential aufgeladen» Beim Abtrennen des ersteh Phasentaktimpulses
hört der FET M1 auf zu leiten und der Kondensatqi
Cn1 bleibt für seine zeitkonscanteiaPeriode geladen. Der
Eingang der die FETen M4-M6 enthaltenden aweiten Hälfte
der Verzögerungaschaltung* ist somit auf einen logischen "1"
Zustand voreingestellt ,und zwar infolge des ne gativen ■!
Potentials, welches durch die Ladung auf der Kapazität 0n1 auf dem Tor des FET M6 gehalten wird*
Der Zweiphasen-Taktliopuls erscheint an der Klemme Q2 und
bewirkt das Leiten des FEI M2. Der .Li1ET M3 leitet bereits infolge
909920/1105
h ■:■■■ Λ
-ο 6 ·*
der logischen "1" an seiner !torelektrode und für. die Kapazität
Gn1 wird ein Entladungeweg über die MTen 12 und M3 in Reihe
Am
zur Erde geeohaffen»/!^© &Qa zweiten Pfraaentaktimpulses ist daher die Ausgangsgröße der Verssögerungsstufe der ersten Hälfte der Schaltung» welche die JTSTen i M1 bie M3 aufweist» das umgekehrte der Eingangsgröße 9- da « bei vollentladener Kapa25ität OnI - die Eingangsgröße an der Torelektrode des M6 eine logische "0" ist.
zur Erde geeohaffen»/!^© &Qa zweiten Pfraaentaktimpulses ist daher die Ausgangsgröße der Verssögerungsstufe der ersten Hälfte der Schaltung» welche die JTSTen i M1 bie M3 aufweist» das umgekehrte der Eingangsgröße 9- da « bei vollentladener Kapa25ität OnI - die Eingangsgröße an der Torelektrode des M6 eine logische "0" ist.
Die die aweite Hälfte der Verzögerung^schaltung bildend®
Veraögerungsstufe ist Bit der 1 * Hälfte identisch, sie wird
durch
jedoch/die drittan und viertsn Phasentakiinipulse geate^ie.rt5 die der Heihe nach an den Klernracü Q3 und Q4 erscheinen.'Aufeinanderfolgende VerBÖgerungsschaltungen sind die gleichen wie die dargestellte Schaltung und ea ist daher zwischen der Ausgangskiemine OP und Erde ein© Knotenkapaaität Cn2 vorhanden
jedoch/die drittan und viertsn Phasentakiinipulse geate^ie.rt5 die der Heihe nach an den Klernracü Q3 und Q4 erscheinen.'Aufeinanderfolgende VerBÖgerungsschaltungen sind die gleichen wie die dargestellte Schaltung und ea ist daher zwischen der Ausgangskiemine OP und Erde ein© Knotenkapaaität Cn2 vorhanden
Der dritte an der Klerame Q3 auftretende PhasenbaktImpuls bewirkt, daß der ΙΈΪ-Μ4, leitet und die Kapazität Gn2 in der
gleichen Weise aufgeladen wird, wie die Kapazität Cn1 beim
ersten Phasentatetimpuls, J)sr 3?BS M6 ist mit einer logischen
"0" an aeiner 3!orel®ktrode nicht leitend. Wenn der vierte
Phasentaktimpuls an der Klemme Q4 erscheint und das Leiten
des FBO? M5 bewirkt^ ist die Kapazität OnS' nicht entladen»
BAD ORIGINAL
da der PET M6 nicht leitet» Am Ende des vollständigen
Zyklus von vier 3)akt impulsen erscheint daher am Auegang
eine logisch© "1% d.h. öie gleiche wie am Eingang, jedooh .
einen vollständigen Zyklus später* Jede der Versögerungestufen
wirkt als ein, HalbgykluB-Yeraugerungs invert er derart»
daß in einer ähnlichen. V/eise wie- oben beschrieben, eine
logische ttO" am Eingang einen vollständigem Zyklus später
am Ausgang erscheint. In diesem Pail arbeitet die erste Stufe
in der eben für die zweite Stufe beschriebe*!.en Weise« Das
Auftreten des ersten Pb.asentaktimpulees an Klemme Q1 lädt»
vfie oben beschrieben die Knotenkapazxtät Öii1 auf« Wenn maß
anniramt, daß die unechte kapazität Os keine Ledung aufweist»
dann wenn der PM M2 durch dea Erscheinen des zweiten Blasentaktimpulses
an seiner !!torelektrode voranlaßt wird zu leiten,
so ist die Kapasität Os 'parallel mit der geladenen Kapazität
Cn1 geschaltet. In diesem i'alle ist kein Entladungsweg zur
Erde vorhanden» da dar 51M: M?5 nicht leitend ist (an seiner
l'drelektroäe befindet ei oh eine logische "0")» -Die Ladung
auf der Kapazität On1I wird de.her rrit der Kapazität Ös geteilt
und das Potential an der Torelektrode des FE(D H6 wird vermindert,
und sie ,hat nicht- mehr dea V!©rt des vollen logischen
"t" Potentials* Fig* 2 soigt eine verbesserte Form der Schaltung nach ¥iß, I1, wobei dar ilacateil der Ladungsteilung ver-Dieden
ist. "Die E*5ei.chr;.ungav;'.2ise dar Koi»ponenten ist die
C-! S
gleiche wie bei Fig« 1 vmq/qUl* ^v/ei ausätaliohe- PEten M7
und Ka b.i.iu: ^eHIg';,
90982071105 ^
Die Grundarbeitsweise der Schaltung ist die gleiche wie
im Zusammenhang mit Fig* 1 beschrieben} in diesem Fall sind ''■
jedoch Mittel vorgesehen* u ro die Kapazität Os sur gleiohea
Zeit wie die Kapazität On aufzuladen* mit dem Ergebnis» daß
keine ladungsteilung stattfinden, kann.
dee ersten
Das Auftreten/Phaseiitaktimpulsea an der Klemme Q1 bewirkt,
daß die FETen M1 und M7 leiten. Die Kapazität Cn1 wird auf
" da» Taktirapulspotential über den FST MI und die Kapazität
Os 1 wird auf dag gleiche Potential tlber den FEI M 7 aufladen« Am Ende des ersten Phasentaktimpulses kehrt die Klemme
Q1 auf Brdpotential zurück* Bei einer logischen "1" an der
Eingangsklemme XB entladen sioh beide Kapazitäten sur Erde
an Klemme Qiüber den FET M3» wenn der aweite Phasentakt«
impula an Klemme Q2 den FET M2 leitend macht. Wenn eine logische
w0w an der Eingangakleraine TB liegt, ist kein Entladungsweg
über FET M 3 vorgesehen» wenn FET M2 leitet und
die Kapazitäten OnT und 0s2 paralleingeordnet sind. Da beide
Kondensatoren auf das gleiche Potential aufgeladen sind, wird
das Potential an der Torelektrode dee FET-M6 auf einer vollen
logischen "1" gehalten. In ähnlioher Weise-lädt der FET M8
den Kondensator. Cs2 während des dritten Phasentaktimpulses
vor,
Bs ist au erkennen, da.S die vorher mit der Brdschiene verbundene
Quellenelelstrodo des FET M3 nunmehr mit der Klemme
90982,Oi 11
Q1 verbunden'1st. Dies ist notwendig, um zu verhindern* daß
-die Kapazität Os1 während der Ladeperiode des ersten Phasentaktimpulses
parallel au Erde geschaltot wird, w$nn eine
logisch© "1" an dem Eingang J? (FEDP M5 leitend) vorhanden ist.
In ähnlicher Weise let die Quellenelektrode dea SET M6
mit der Klerarae Q3 verbunden»
Fig. 3 zeigt einen alternativen Verbindungsweg für die PBIen
MT, M4» Ki9 M8 ä©:r 3?ig,2 j dox1 Host dar Söh<ung ist der In ·
2 geeeigten Schaltung Id9utl«ob.e Iu Aieaesa Pail. .#tud die
ktrod#n diesem fM®n mit den SaktlMpiilBkleBaen Q1 und
Q5 verbunden.. 33a disee ^BBen xmx ifährond ihrer entsprechenden
$aktirapuilsp©;piod©tt leiten raüsacEy %e% e» bequeiaer, die negativen
Potentiale sowohl für die Ψ,ον^ als auch für die Senkenelektroden
von einer Quölle abaunehBeou Dies spart sehr viel Elates bei
der Auslegung des- Mllafoaotialtung auf dem Slliaium-Chip
(Siltaluffl-'EI.ättöhett), da keilt!.« Metallisierung für eine negative
Sohlen» und kain Verbindungsblook «r^oräerlieh ist. Auch let
kein» getrennte Quell« für. ein. negativee Potential nötig»
909820/110S
Claims (1)
- ■ · 10 */fr.e η t.s.a a το, r Uc he 81J Taktgestauerte elektronische Verzögörungsstufen g e k θ q q * Belohnet duroh erste und sweite tore», wobei die Senkenelektrode ü$s ersten mit ein«r kapazitiven Ausga ng sepa lagervorrichtung- verbunden let» und wobei seine Quellenelektrode mit <te Senkenelektrode des zweiten !Trans Is tors verbunden Αβϊ, ferner gekennzeichnet durch Vorrichtungen mim Aalegen einöu 33ingangsslgiaal©ß an die Torelektrode des sweiten. Saaneistore und durch Vorrichtungen %rm Anlegen des' ersten ψρη jawei aufeinanderfolgenden üJaktliupillsen ©n sowohl die Senken« und Quellenelektrode dse zweiten Krane!stora als auoh an die Senkenelektrode d@s ersten Sransietors, ferner g ® k a n fa zeichnet durch Vorrichtungen zum Anlegen dee awaiten der erwähnten zw©i Taktimpulse an dia Vorelektrode das ersten Transistors, wo-durch ©In an die torelektrode de» erwähnten zweiten Iranaistors angslagtes SingangaaÄgnal in Invertierter form an der erwähnten Ausgangsspelohervorrlchtung erscheint, und zwar mit einer durch die laktiapulsfrequena bestißBaten Verzögerung»2« Veraögerungestufe naoh Anspruch 1„ dadurch g e k β η η zeichnet» daß die Vorrichtung sum Anlegen des ersten ÜJaktiinpulöee einen dritten und vierten Feldeffekttransistor aufweist» wobei der er®te Feldeffekttransistor zum Anlegen90982071105A3m 11 **d*ß ernten. Sekt impulses ©η. die Senkenelektrode des eraten Tranistore und der vierte Feldeffekttransistor zum Anlegen des ersten TaktImpulses an öle Senkenelektrode dee Traneistors ausgebildet ist.5» Verzögerungsstufe nach Anspruch 21 dadurch g β k e η η ·*■ .: Belohnet, daß die To3?slekt??oä©n des dritten und vierten Transistors gemeinsam mit einer Quelle dee ersten Taktiiapulees ( verbunden sind und wpbei die Senkenelektrode!! des dritten und vierten Transistors gemeins&ja alt einer Spannuagsver-verbundec sind«4» Verzögerungsetufe nach Anspruch 2f ..dadurch g e k e η η zeichnet t. daß faowohl die !Tor*- als auoh die den der erwähnten Jriiitsa und. vierten transistoren gomeinsaia mit einer Quelle des ereton KetettepuloeB verbunden5. !Palctg&steuerte elektru-exaoh© Teraögenmgsschsltung, g e keanzei ölmet ciuycih »wei iileü/feißche etufen nach einem der Aiißpritcho 1 bis 4» wobei die sität des s weit ep. !üraEBis^o^c; der awoitßn TerzögeiPungsstufe als die kapesi.tivo Ausgange spei ohervorrlchtung der erstea Verzögerung^stufe auagebilaet ist, uM wobei die die TaktirüpuXßö enlegendei'i Vorri.ol1tu0.g0n d«r beiden Stufen derart angeordnet aiwl, 'Ia8 ßio den ersteu und swe&teß von vier909820/1105aufeinanderfolgenden SDaktlmpulsmi an die erste Stuf« und den dritten und vierten der lötet impuls β an dl© «weit© Stufe anlegen»6. Verzögerungesohaituag g e k 'e η u & * i ο U η $ t durch die der Bescureibung und/oder den Piguron S und 3 ent~ nehmbaren909820/1105
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| GB46141/67A GB1171547A (en) | 1967-10-09 | 1967-10-09 | Improvements in or relating to Four Phase Logic Systems |
| FR169436 | 1968-10-10 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| DE1801886A1 true DE1801886A1 (de) | 1969-05-14 |
| DE1801886B2 DE1801886B2 (de) | 1973-04-12 |
| DE1801886C3 DE1801886C3 (de) | 1973-10-31 |
Family
ID=26182252
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE1801886A Expired DE1801886C3 (de) | 1967-10-09 | 1968-10-08 | Taktgesteuerte elektronische Ver zogerungsstufe mit Feldeffekttransistoren |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US3543055A (de) |
| DE (1) | DE1801886C3 (de) |
| FR (1) | FR1600438A (de) |
| GB (1) | GB1171547A (de) |
| NL (1) | NL6811272A (de) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2053744A1 (de) * | 1969-11-01 | 1971-05-06 | Nippon Electric Co | Inverterschaltung |
| EP2146170A1 (de) | 2008-07-15 | 2010-01-20 | Tesy Ood | Heizkörperelement und Heizkörperblock |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3657560A (en) * | 1970-03-18 | 1972-04-18 | Texas Instruments Inc | Frequency-variable insulated gate field effect resistor |
| US4646119A (en) * | 1971-01-14 | 1987-02-24 | Rca Corporation | Charge coupled circuits |
| JPS58119021A (ja) * | 1982-01-07 | 1983-07-15 | Nec Corp | 遅延信号発生回路 |
| EP0107712A4 (de) * | 1982-05-10 | 1984-09-14 | Western Electric Co | Cmos integrierte schaltung. |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3393325A (en) * | 1965-07-26 | 1968-07-16 | Gen Micro Electronics Inc | High speed inverter |
| US3322974A (en) * | 1966-03-14 | 1967-05-30 | Rca Corp | Flip-flop adaptable for counter comprising inverters and inhibitable gates and in cooperation with overlapping clocks for temporarily maintaining complementary outputs at same digital level |
-
1967
- 1967-10-09 GB GB46141/67A patent/GB1171547A/en not_active Expired
-
1968
- 1968-08-08 NL NL6811272A patent/NL6811272A/xx unknown
- 1968-09-23 US US761652A patent/US3543055A/en not_active Expired - Lifetime
- 1968-10-08 DE DE1801886A patent/DE1801886C3/de not_active Expired
- 1968-10-10 FR FR169436A patent/FR1600438A/fr not_active Expired
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2053744A1 (de) * | 1969-11-01 | 1971-05-06 | Nippon Electric Co | Inverterschaltung |
| EP2146170A1 (de) | 2008-07-15 | 2010-01-20 | Tesy Ood | Heizkörperelement und Heizkörperblock |
Also Published As
| Publication number | Publication date |
|---|---|
| DE1801886C3 (de) | 1973-10-31 |
| US3543055A (en) | 1970-11-24 |
| FR1600438A (de) | 1970-07-27 |
| GB1171547A (en) | 1969-11-19 |
| NL6811272A (de) | 1969-04-11 |
| DE1801886B2 (de) | 1973-04-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE2324787C3 (de) | Logische schaltung | |
| DE3839888C2 (de) | ||
| DE69216142T2 (de) | Vereinfachte Ausgangspufferschaltung mit niedriger Störspannung | |
| DE69101443T2 (de) | Übertragungsverbindung. | |
| DE69024431T2 (de) | Flipflop-Schaltung | |
| DE2541131A1 (de) | Schaltungsanordnung zur regelung der schaltverzoegerung und/oder verlustleistungsaufnahme von integrierten fet- schaltkreisen | |
| DE2929450A1 (de) | Schnelle transistorschaltung mit geringer leistungsaufnahme | |
| DE3050199C2 (de) | Logikschaltung | |
| DE19531962A1 (de) | Taktsignalverteilerschaltung | |
| DE69717893T2 (de) | Ausgangpufferschaltung | |
| DE69031790T2 (de) | Ein-Chip-Halbleitervorrichtung | |
| DE2647892A1 (de) | Eingabepufferschaltung | |
| DE2401334A1 (de) | Synchronisationsstufe | |
| DE2165445C3 (de) | Logikschaltung | |
| DE19651548A1 (de) | CMOS-Ausgangsschaltung mit einer Ladevorspannungsschaltung | |
| EP0253914A1 (de) | Isolierschicht-Feldeffekttransistor-Gegentakttreiberstufe mit Kompensierung von Betriebsparameterschwankungen und Fertigungsstreuungen | |
| DE3237778A1 (de) | Dynamisches schieberegister | |
| DE1801886A1 (de) | Vierphasige logische Systeme | |
| DE2808558B2 (de) | Schaltung zur Unterdrückung von Störungen (Rauschen) auf Mehrphasen-Taktsignalleitungen | |
| DE10062728A1 (de) | Pegelumsetzerschaltung | |
| WO1993022838A1 (de) | Asynchrone logikschaltung für den 2-phasen-betrieb | |
| DE2134806A1 (de) | Schieberegister | |
| DE2836696A1 (de) | Digitale signalsyntheseschaltung | |
| DE3834760C2 (de) | ||
| DE2144455A1 (de) | Pufferschaltung |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| SH | Request for examination between 03.10.1968 and 22.04.1971 | ||
| C3 | Grant after two publication steps (3rd publication) | ||
| E77 | Valid patent as to the heymanns-index 1977 | ||
| 8327 | Change in the person/name/address of the patent owner |
Owner name: TMC LTD., LONDON, GB |
|
| 8328 | Change in the person/name/address of the agent |
Free format text: MEIER, F., DIPL.-ING., PAT.-ANW., 2000 HAMBURG |
|
| 8339 | Ceased/non-payment of the annual fee |