DE2101431B2

DE2101431B2 - Matrixspeicher

Info

Publication number: DE2101431B2
Application number: DE2101431A
Authority: DE
Inventors: Robert Fluck Wappingers Falls N.Y. Sechler (V.St.A.)
Original assignee: International Business Machines Corp
Current assignee: International Business Machines Corp
Priority date: 1970-01-15
Filing date: 1971-01-13
Publication date: 1975-03-06
Also published as: NL7100549A; FR2077599B1; FR2077599A1; DE2101431C3; CA926008A; SE413818B; US3675218A; DE2101431A1; GB1315728A

Description

Die Erfindung bezieht sich auf einen Matrixspeicher mit einer Auswahlschaltung zur Auswahl von entlang einer gewünschten Matrixzeile angeordneten Speicherzellen, wobei jeder Matrixspalte eine Schreibschaltung zum Einschreiben eines Informationsbits in die ausgewählte Speicherzelle der Spalte und eine Leseschaltung zum Auslesen der in der ausgewählten Speicherzelle der Spalte gespeicherten Information zugeordnet sind und wobei jede Speicherzelle eine bistabile Speicherstufe sowie eine Schreibsteuerstufe und eine Lesesteuerstufe aufweist, über die die Auswahl der Speicherzelle und das Einschreiben von Information in dieselbe bzw. das Auslesen von Information aus derselben erfolgen.

Bei den üblichen Matrixspeichern müssen die Lese- und Schreiboperationen in voneinander getrennten Zeitintervallen sequentiell ausgeführt werden. Allenfalls Registerspeicher ermöglichen ein gleichzeitiges Lesen und Schreiben, erfordern jedoch einen relativ großen Aufwand an komplizierten logischen Schaltungen.
Bei einem bekannten Matrixspeicher der eingangs

21 Ol

genannten Art (IBM Technical Disclosure Bulletin Januar 1966, S. 1142/1143) besteht die bistabile Speicherstufe jeder Speicherzelle aus kreuzweise miteinander gekoppelten MOS-Transistoren. Die Schreibsteuerstufe jeder Speicherzelb besteht aus drei MOS-Transistoren, von denen einer mit seiner Tor-Elektrode mit der Zeilenleitung verbunden ist und jeder der beiden anderen an den Senken-Kreis je eines der beiden die Speicherstufe bildenden Transistoren angeschlossen ist und zu dem ersten Transistör in Serf, liegt und an seiner Tor-Elektrode von je einer der beiden Schreibleitungen gesteuert wird. Die Lesesteuerstufe wird von zwei Transistoren gebildet, von denen der eine gleichzeitig der genannte erste Transistor der Schreibsteuerstufe ist und der andere mit diesem in Serie liegende Transistor an seinem Tor-Anschluß »on der Senken-Elektrode des einen Speichertransistors gesteuert wird und mit seiner Senken-Elektrode an der Leseleitung liegt. Würde man bei Verwendung einer solchen Speicherzeile versuchen, in den Matrixspeicher in eine erste Zeile ein Wort einzuschreiben und gleichzeitig aus einer zweiten Zeile ein Wort auszulesen, indem beide Zeilenleitungen aktiviert werden, so würde sich in beiden Zeilen derselbe Vorgang ereignen, da ja die den Zeilen zugeführten Signale vollständig gleich sind; die Schreib- und Lesevorgänge müssen daher zeitlich nacheinander ausgeführt werden.

Ein weiterer bekannter Matrixspeicher (US-PS 34 71 838) ist dazu geeignet, das Einschreiben und das Auslesen von Information gleichzeitig durchzuführen. Hierzu ist der Matrixspeicher in zwei Ebenen unterteilt, von denen die eine die den geradzahligen Zeilen zugeordneten Speicherzellen und die andere die den ungeradzahligen Zeilen zugeordneten Speicherzellen enthält. Die Speicherzellen jeder Zeile werden von zwei Zeilenleitungen durchzogen, von denen die eine zur Auswahl für einen Schreibvorgang und die andere zur Auswahl für einen Lesevorgang dient, und zwar durchsetzt jede derartige Zeilenleitung eine Zeile der geraden Ebene und eine Zeile in der ungeraden Ebene und dient in der einen Ebene zur Auswahl für einen Schreibvorgang und in der anderen Ebene zur Auswahl für einen Lesevorgang. Es müssen daher getrennte Schreib- und Leseschaltungen für die gerade und die ungerade Ebene vorgesehen werden. Die Schreib- und Lesevorgänge können bei diesem bekannten Matrixspeicher nicht zeitlich unabhängig voneinander erfolgen, sondern es kann zu einer bestimmten Zeit nur jeweils etwa ein Schreibvorgang in einer Zeile der ungeraden Ebene mit einem Lesevorgang in einer der vorgenannten Zeile fest zugeordneten Zeile der geraden Ebene gleichzeitig erfolgen.

Die Aufgabe der Erfindung ist es, einen Matrixspeicher der eingangs genannten Art so auszubilden, daß das Einschreiben und das Auslesen von Information zeitlich unabhängig voneinander, also nicht nur, sondern auch gleichzeitig, erfolgen kann.

Diese Aufgabe wird erfindungsgemäß dadurch gelöst, daß für den Schreibvorgang und für den Lesevorgang je eine Zeilenauswahlschaltung vorgesehen ist und die für den Schreibvorgang bestimmte Zeilenauswahlschaltung durcli erste Zeilenleitungen mit den Schreibsteuerstufen und die für den Lesevorgang «5 bestimmte Zeilenauswahlschaltung über zweite Zeilenleitungen mit den Lesesteuerstufen gekoppelt sind und daß die Lesesteuerstufe und die Schreibsteuerstufe mit der Speicherstufe derart unabhängig voneinander gekoppelt sind, daß die Lesesteuerstufe nur dann ein Leseausgangssignal abgeben kann, wenn die zugehörige für den Lesevorgang bestimmte Zeilenauswahlleitung aktiviert ist, und die Schreibsteuerstufe nur dann das Einschreiben eines Informationsbits in die Speicherstufe zu bewirken vermag, wenn die zugehörige für den Schreibvorgang bestimmte Zeilenauswahlleitung aktiviert ist.

Durch Aktivieren der Lesesteuerstufen einer Zeile des Matrixspeichers und der Schreibsteuerstufen einer anderen Zeile kann bei dem erfindungsgemäßen Matrixspeicher das Einschreiben und das Lesen von Information ohne Einhaltung irgendeiner zeitlichen Beziehung zwischen diesen beiden Vorgängen erfolgen. Der erfindungsgemäße Matrixspeicher kann insbesondere in monolithischer Form verwirklicht werden, wobei die Speicher-, Lesesteuerungs- und Schreibsteuerungsstufen aus Transistoren gebildet werden.

Gemäß einer bevorzugten Ausführungsform der Erfindung kann zu jeder Schreibsteuerstufe und/oder zu jeder Lesesteuerstufe mindestens je eine zusätzliche, gleich ausgebildete Steuerstufe parallel geschaltet sein und mit zusätzlichen für den Schreibvorgang bestimmten Zeilenauswahl- und Spaltenleitungen bzw. mit zusätzlichen für den Lesevorgang bestimmten Zeilenauswahl- und Spaltenleitungen versehen sein. Bei dieser Ausführungsform kann in mehreren Zeilen des Matrixspeichers gleichzeitig eingespeichert und/oder gelesen werden.

Ausführungsbeispiele der Erfindung werden nachstehend an Hand der Zeichnungen näher beschrieben. In den Zeichnungen zeigt

F i g. 1 ein Blockdiagramm eines erfindungsgemäßen Matrixspeichers mit den erforderlichen peripheren Schaltungen,

Fig. 2 ein Ausführungsbeispiel einer in dem erfindungsgemäßen Matrixspeicher verwendeten Speicherzelle,

F i g. 3 ein Potentialdiagramm, welches die Arbeitsweise bei der Auswahl einer bestimmten Zeile von Speicherzellen gemäß F i g. 2 veranschaulicht,

F i g. 4 ein schematisches Schaltungsdiagramm einer gegenüber F i g. 2 erweiterten Ausführungsform einer Speicherzelle zum mehrfachen Datentransport,

F i g. 5 ein schematisches Schaltungsdiagramm eines weiteren Ausführungsbeispiels einer Speicherzelle,

F i g. 6 ein Potentialdiagramm, welches die bei einer Schreiboperation in der Speicherzelle von F i g. 5 auftretenden Potentialänderungen veranschaulicht,

F i g. 7 ein schematisches Schaltungsdiagramm einer weiteren Ausführungsform einer Speicherzelle eines erfindungsgemäßen Matrixspeichers,

F i g. 8 ein Potentialdiagramm, welches die Potentialänderungen bei einem Lesevorgang in der Speicherzelle von F i g. 7 veranschaulicht

Die Speichermatrix von F i g. 1 besteht aus einer Vielzahl von Speicherzellen A 11... A mn. Die Anordnung besteht aus m Zeilen und η Spalten. Jede der Speicherzellen ist mit einem geeigneten Zeilenauswahldekodierer 11 zur Steuerung des Einschreibens von Information und mit einem geeigneten Zeilenauswahldekodierer 12 zum Steuern des Lesens von Information verbunden. Die Speicherzellen All. Ail. ..AIn sind mit dem Zeiienauswahldeko-

21 Ol 431

dierer 11 über die Leitungen 13, 14 und 15 verbun- den. Die Datenausgabe aus der Speicherzelle erfolgt

den. In ähnlicher Weise sind diese Speicherzellen mit zu einem Datenausgabeverstärker 39, der mit dem

dem Zeiienauswahldekodierer 12 über die Leitungen Kollektor des Transistors 34 verbunden ist. Die

16,17 und 18 verbunden. Transistoren 33, 34 bilden einen Stromschalter, wo-

Eine Schreibsteuerung 20 ist so angeordnet, daß S bei die Stronsenke aus dem Transistor 37 besteht,

sie für die Zellen einer bestimmten Spalte eine ge- Der Transistor 37 ist mit den Emitterelektroden der

meinsame Verbindung aufweist. Die Zellen A11 entsprechenden Transistoren in jeder Speicherzelle

... A m 1 sind demgemäß über die Leitungen 21, 22 der Spalte verbunden, und zwar z. B. an den Verbin-

mit der Schreibsteuerung 20 verbunden. Die Schreib- dungspunkten 38 a, 38 b. Sämtliche dieser Transisto-

steuerung 20 erstellt Signale zum Einschreiben von io ren 37 in einer bestimmten Spalte wirken zusammen

Information in ausgewählte Speicherzellen. Der Zei- mit dem Leseverstärker 40 als Stromschalter mit

lenauswahldekodierer 11 dient dazu, eine bestimmte m-fachem Eingang, wobei m die Anzal der Zeilen

Zeile von Speicherzellen für die Durchführung der der Speichermatrix ist.

Schreiboperation vorzubereiten. Um die Information Bei einer Leseoperation ist die quer an dem FHpvon einer bestimmten Matrixzeile, die durch den Zei- 15 flop 31, 32 anliegende Potentialdifferenz ausreilenauswahldekodierer 12 ausgewählt ist, wieder auf- chend. um aus den Transistoren 33, 34 einen Stromzufinden, ist es außerdem notwendig, daß ein Platt- schalter zu bilden. Dieser Stromschalter wird dazu chen, das eine Vielzahl solcher Speicherzellen ent- verwendet, den Zustand der Speicherschaltung zu der hält, durch eine Plättchenauswahlschaltung 23 vor- Datenausgabeklemme 41 des Datenausgabeverstärbereitet wird. Entlang den Spalten der Anordnung 20 kers 39 zu übermitteln. Der aus den Transistoren 33, erfolgt das Auslesen der Information über die Daten- 34 bestehende Stromschalter steuert den als Stromausgabeleitungen 24, 25 und 26 zu der Datenausga- senke wirkenden Kollektor des Transistors 37 an. beschallung 27. Diese Stromsenke zieh nur dann Strom, wenn gleich-

Wie aus der im folgenden gegebenen detaillierten zeitig das positive Leseauswahlsignal an der Klemme Beschreibung der Speicherzellen hervorgehen wird, 35 42 von dem Zeilenauswahldekodierer 12 anliegt und kann die Leseoperation in einer Zeile der Speicher- das negative Plättchenauswahlsignal von der Plättmatrix gleichzeitig mit der Schreiboperation in einer chenauswahlschaltung 23 an der Klemme 43 anliegt, anderen Zeile durchgeführt werden. Wenn also der Das Plättchenauswahlsignal wird dem Leseverstärker Zeiienauswahldekodierer 11 durch Aktivieren der 40 zugeführt, so daß ein Strom durch diesen Transi-AuswahHeitungen 13, 14 und 15 die aus den Spei- 30 stör zu der Stromsenke -Vl fließt. Wie in Fig. 3 cherzellen A 11 ... A In bestehende Zeile ansteuert gezeigt wird erfordern die Operationsspannungen ?ur und geeignete Signale über die Leitungen 21, 22 zu Durchführung der Leseoperation, daß das Plättchenjeder dieser Speicherzerzellen gegeben werden, wird auswahlsignal von — V 3 auf — V 4 umgeschaltet in diesen Speicherzellen das Einschreiben von Infor- wird. Dies ist ein ganzes Auswahlsignal. Das positive mation bewirkt. In gleicher Weise wird, wenn der 35 Zeilenauswahlsignal an der Klemme 42 wird von Zeiienauswahldekodierer 12 die aus den Speicherzel- -V 4 auf -V 5 umgeschaltet, was ein halbes Auslen A 31.. .A 3 η bestehende Zeile durch Aktivieren wahlsignal ist.

der Leitungen 28, 29, 30 ansteuert und die Platt- Wenn das Plättchenauswahlsignal an der Klemme

chenauswahlschaltung ebenfalls aktiviert wird, die 43 den Wert — V 3 hat, d. h. wenn das Plättchen

Information über die Datenausgabeleitungen 24, 25 40 nicht für eine Leseoperation ausgewählt ist, ist dieses

und 26 zu der Datenausgabeschaltung 27 ausgelesen. Signal genügend positiv, um zu bewirken, daß der

Gemäß F i g. 2 enthält jede Speicherzelle, wie etwa Transistor 40 den gesamten Strom zu der Stromsenke

die Speicherzelle A 11, ein Paar kreuzweise miteinan- — V 2 zieht. Die Datenausgabeklemme 41 befindet

der gekoppelte Transistoren 31, 32, die als bistabiles sich daher bei einem nichtangesteuerten Plättchen

Flipflop geschaltet sind, wobei die Basis des einen 45 auf einem niedrigen Potential. Wenn sich das Plätt-

Transistors mit dem Kollektor des anderen Transi- chenauswahlsignal bei 43 auf einem Potential — V 4

stors und die Basis des anderen Transistors mit dem befindet, d. h. wenn das Plättchen ausgewählt ist,

Kollektor des erstgnannten Transistors verbunden wird in dieser Spalte Strom durch den Transistor 37

ist. Die Emitterelektroden sind gemeinsam an eine gezogen. Dieser Strom fließt durch den Transistor 33

Stromsenke angeschlossen, und die Kollektorelektro- 50 oder 34 je nach dem Zustand des Flipflops 31, 32.

den sind gemeinsam an eine Stromquelle angeschlos- Dies beruht auf der Verbindung der Basisanschlüsse

sen. Je nach dem Zustand der Transistoren 31, 32, der Transistoren 31, 33 bzw. 3t und 34 untereinan-

wobei zu einem gegebenen Zeitpunkt der eine Tran- der. Da der Kollektor des Transistors 34 den Daten-

sistor aktiviert ist und der andere gesperrt ist, ist eine ausgabeverstärker 39 steuert, wird der Zustand dei

binäre »1« oder eine binäre »0« in der Speicher- 55 Speicherschaltung zu der Klemme 41 übertragen. Die

schaltung gespeichert. Für die hier gegebene Be- Datenausgabeschaltung enthält den als Stromsenke

Schreibung wird angenommen, daß, wenn die Basis wirkenden Leseverstärker 40 und den Verstärker 39,

des Transistors 31 positiver ist als die Basis des der mit seiner Basis mit den an den Transistoren 4i

Transistors 32, eine binäre »1« in der Speicherschal- vorgesehenen Spalteneingängen für jede Spalte dei

tung gespeichert ist. In entsprechender Weise ist 60 Anordnung und mit den Kollektorelektroden dei

dann, wenn die Basis des Transistors 32 positiver ist Transistoren jeder Speicherzelle gekoppelt ist.
als die Basis des Transistors 31, eine binäre »0« in Die Schreibsteuerschaltung wird durch die Transi·

der Speicherschaltung gespeichert. storer 35, 36 gebildet, welche in die Kollektorkreise

Mit der Speicherschaltung ist eine Lesesteuerschal- der Transistoren 31 bzw. 32 geschaltet sind. Du

rung vebunden, die von den Transistoren 33, 34 und 65 Emitteranschlüsse der Transistoren 35, 36 sind mi'

37 gebildet wird. den Emitteranschlüssen der Transistoren 45 bzw. 4«

Die Emitter der Transistoren 33, 34 sind gemein- verbunden, wodurch ein Stromschalter entsteht. Ir

sam mit dem Kollektor des Transistors 37 verbun- jedem Fall ist der Emitter jedes Transistors 35 mi

21 Ol 431

7 8

dem entsprechenden Ausgang jeder Speicherzelle in dem Transistor 46 gebildet werden, in Kaskadeschal-

dieser Spalte verbunden, und zwar z.B. an den Ver- tung verwendet.

bindunp,sst<;llen 44 α, 44 b, so daß zusammen mit Die Zeilenauswahldekodierer 11 und 12, die in dem Transistor 45 ein Stromschalter mit m-fachem F i g. 1 in Blockform gezeigt sind, sind einfache DeEingang entsteht. In ähnlicher Weise bilden die 5 kodierschaltungen, die mittels Stromschalter-Emitter-Emitter der Transistoren 36 in einer Spalte mittels folgestufen ausgeführt sein können. In dem gezeigten der Verbindungsstellen 47 a, 47 b zusammen mit dem speziellen Fall würde jeder der Auswahldekodierer Transistor 46 einen Stromschalter. 11 und 12 einen l-aus-4-Dekodiervorgang durchfüh-

Wenn ein Einschreiben, d. h. eine Einspeicherung ren. Bei Verwendung von Stromschalter-Emitterfolvon Information in die Speicherschaltung nicht vor- io gestufen werden sowohl die in Phase liegenden als genommen werden soll, sind die Dateneingangslei- auch die nicht in Phase liegenden Signale durch diese tungen W1 und W 0 genügend positiv, so daß von Stufen erstellt. In ähnlicher Weise können die den Transistoren 45 und 46 Ströme /1 bzw. / 0 gezo- Schreibsteuerschaltungen 20 die Form von Stromgen werden. Wenn eine Einspeicherung durchgeführt schaltern annehmen, welche die Basiselektroden der werden soll, wird einer der mit den Leitungen W1 15 Transistoren 45 und 46 treiben, um eine vollständige oder Ml⁷O verbundenen Schreibeingänge 48 oder 49 Umschaltung dieser Transistoren zu bewirken, auf ein negatives Potential umgeschaltet, je nach der Wie schon erwähnt, kann ein mehrfacher Daten-Art des in die Schaltung einzuspeichernden 2xichens. transport beim Einschreiben in die Speicheranord-Zur gleichen Zeit empfangen die der ausgewählten nung bzw. beim Auslesen aus der Speicheranordnung Zeile entsprechenden Transistoren 35 und 36 ein po- 20 stattfinden. Wenn eine zweifache Dateneingabe sitives Zeilenauswahlsignal, welches von dem Zeilen- durchgeführt werden soll, wird ein Satz von Daten in auswahldekodierer 11 auf die Klemme 50 gegeben einen Satz von Speicherzellen, wie etwa in eine Zeile, wird, und wird daher stromführend. Die bei dem eingeschrieben, und ein anderer Datensatz kann in Stromschalter verwendeten Potentiale sind mit denen einen anderen Satz von Speicherzellen, wie etwa in identisch, die im Zusammenhang mit der Leseopera- 35 eine andere Zeile, gleichzeitig eingeschrieben werden, tion beschrieben wurden. Das Plättchenauswahlsi- In ähnlicher Weise kann der gleiche Operationstypus gnal entspricht dabei dem Signal auf W\ oder HO, bei der Durchführung der Ausgabe von Daten durch- und das Zeilenauswahlsignal für die Schreibopera- geführt werden, wenn eine zweifache Datenausgabe tion ist das gleiche wie das Zeilenauswahlsignal für zur selben Zeit in der Anordnung durchgeführt werdie Leseoperation. 3° den soll. Wenn beide Vorgänge gleichzeitig durchge-

Der Strom i 1 oder /' 0, der durch den Transistor führt werden sollen, können gleichzeitig vier ver-

35 bzw. 36 fließt, muß genügend groß sein, um den schiedene Operationen in der Anordnung durchge-

Zustand der aus den Transistoren 31 und 32 beste- führt werden.

henden Speicherschaltung zu ändern. Eine in der Eine Anordnung, mit der dies erfolgen kann, wird

Speicherschaltung eingespeicherte binäre »1« be- 35 in Fig.4 gezeigt, in der gleiche Bezugszeichen zur

wirkt, wie schon erwähnt, daß die Basis des Transi- Bezeichnung der den Schaltungsteilen von F i g. 2

stors 31 positiver ist als die des Transistors 32. entsprechenden Schailungsteäle verwendet werden.

In diesem Fall wird fast der ganze Strom aus der Um einen zweifachen Datentransport sowohl für die Stromquelle - Vl über den Transistor 31 fließen. Speicherung als auch für das Wiederauffinden von Wenn eine binäre »0« in die Speicherschaltung ein- 4° Information zu ermöglichen, sind der aus den Trangeschrieben wird, geht W 0 auf ein negatives Poten- sistorcn 33, 34 und 37 bestehenden Lesesteuerschaltial über, und der Transistor 36 führt den Strom / 0. tung zusätzliche Stufen parallel geschaltet. Diese sind Dieser Strom ist genügend groß, um eine Zustands- mit 33 a, 34 a und 37 a bezeichnet. In ähnlicher änderung des aus den Transistoren 31 und 32 beste- Weise sind zum Zweck des zweifachen Datentranshendem Flipflops zu bewirken, und der Transistor 45 ports zusätzliche Steuerschaltungen den Transistoren 32 führt daraufhin im wesentlichen den gesamten 35 und 36 und den zugehörigen Stromschaltkreisen, von der Stromquelle Γ I kommenden Strom. die in Fig.4 nicht gezeigt sind, parallel geschaltet.

Es sei an dieser Stelle hervorgehoben, daß in der Bei diesen zusätzlichen Steuerschaltungen handelt es

Schreibsteuerschaltung jeder Speicherzelle ein Paar sich um Transistoren 35 a und 36 a. Zur Steuerung

von Transistoren 35, 36 vorgesehen ist, die mit den 50 des Schreibvorganges werden den Klemmen 50 und

entsprechenden Transistoren in derselben Spalte par- 50 α getrennte Zeilenauswahlsignale zugeführt. Ge-

allel verbunden sind, so daß mit den Transistoren 45 trennte Dateneingangsleitungen sind bei 51, 511

und 46 ein Stromschalter mit m Eingängen gebildet bzw. bei 52, 52 a vorgesehen. Die Plättchenauswahl-

wird. Es ist also jeweils ein Transistor 45 und ein signale für die Leseoperation werden an die Klem

Transistor 46 für jede Spalte der Anordnung erfor- 55 men 43 und 43 a angelegt und von dort den Basis-

derlich. Diese Transistoren bilden für jede Speicher- elektroden der Transistoren 40 und 40a zugeführt

zelle zwei voneinander unabhängige Stromquellen. Der Datenausgang erfolgt über die beiden an der

Es ist leicht einzusehen, daß wegen der Tatsache, Klemmen 53 und 54 anliegenden Leitungen,

daß die beiden Stromquellen nie zur gleichen Zeit Die Speicherzelle gemäß F i g. 5 ist gegenüber de

Strom führen, die Einschreibschaltung so abgeändert 60 von F i g. 2 leicht modifiziert und gestattet ebenfall

werden kann, daß nur eine Stromquelle verwendet das gleichzeitige Einschreiben und Auslesen in bzw

wird, da zu einem gegebenen Zeitpunkt jeweils nur aus einer aus derartigen Speicherzellen aufgebaute)

eine »1« oder eine »0« in die Speicherschaltung ein- Speichermatrix. Die Speicherschaltung der Speicher

geschrieben wird. In dem Fall, daß nur eine Strom- zelle besteht aus zwei kreuzweise miteinander gekop

quelle an Stelle der in Fig. 2 gezeigten Anordnung 65 pelten Transistoren60 und 61. die ein bistabiles Flip

verwendet wird, werden die Stromschalter, welche flop bilden. Die Emitter der Transistoren 60 und 6

von den Transistoren 35 zusammen mit dem Transi- sind gemeinsam mit einer Stromsenke -V2 verbun

stör 45 und von den Transistoren 36 zusammen mit den. Die Kollektorelektroden werden durch ein ncgs

21 Ol 431 9 ίο

lives Zeilenauswahlsignal, welches von dem Zeilen- Speicherzelle von Fig. 5 ist lediglich für eine viel-

auswahldekodierer 11 an die Klemme 63 gelegt wird, fache Datenausgabe geeignet. Zu diesem Zweck wird

angesteuert. Sämtliche Speicherzellen einer bestimm- die Speicherzelle in derselben Weise erweitert, wie in

ten Zeile der Anordnung sind in dieser Weise mit der Fi g. 4 gezeigt wurde. Eine vielfache Dateneingabe

Klemme 63 gekoppelt. 5 kann mit dieser Speicherzelle nicht durchgeführt wer-

Die Leseoperation wird bei dieser Zelle in der den. Die Speicherzelle von Fig. 5 hat den Vorteil, gleichen Weise w,e bei der Zelle von Fig 2 ausge- daß beim Einschreiben in die Speicherzelle deren fuhrt Die Schaltungsverbindungen sind bei dieser eigener Reservestrom verwendet wird Die Speicher-Anordnung dieselben wie die von Fig. 2, und es operation kann daher in allen Zellen der Anordnung werden daher zur Bezeichnung der entsprechenden io zur gleichen Zeit durchgeführt werden, wenn die Schaltungsteile dieselben Bezugsze.chen verwendet. gleichen Daten in alle zu einer Spalte gehörenden Wie im Falle der Speicherzelle von Fig. 2 sind die Speicherzellen eingeführt werden sollen Bei der Basisanschlusse der Transistoren 33 und 34 in Schreiboperation kommen bei der Anordnung von F. g. 5 mit den Basisanschlussen der Transistoren 60 F i g. 5 halbe Auswahlsignale zur Anwendung.
bzw. 61 der Speicherschaltung verbunden. Um eine 15 Ein drittes Ausführungsbeispiel einer Speicherbestimmte Zeile zum Lesen auszuwählen, wird das zelle, die eine gleichzeitiee Durchführung von Ein Potential des an der Klemme 42 anliegenden Signals schreib- und A&^S^^XSmL·^ Zeiangehoben, und das Potential des an der Klemme 43 len der Speicheranordnung gestattet wid ΐ ig 7 hegenden Signals wird gesenkt. Daraufhin wird gezeigt. Bei dieser Speicherzelle ist de Speicherschaldurch den Transistor 37 und je nach der in der *o tung in derselben Weise ausgebildet wie die von Speicherzelle gespeicherten Information entweder Fi e 2 indem nSmiir·!, ^i. τ ■ , ™ j « durch den Transistor 33 oder durch den Transistor kreJzwe iseΐ,££ ' J'eT/ T Γ«
34 ein Strom geführt. Eine Anzeige für die gespei- bistableFlTcHonenuJ,» n^P c Λ" ^Υ'," cherte Information wird von dem Kollektor des tüng ist di^ dSe wie H Schreibsteuerscha Transistors 34 zu dem Datenausgabeverstärker 39 *₅ ÄSÄJ „*' ₃' Κ,\^?η«η™ο1ΐΑ und damit zu der Klemme 41 übertragen. anschlüssen Jn η;« ν ii υ. ι ■ IZ ■

Die Schreiboperaüon wird durch die Transistoren ?S und 71 JScSSt^JS %■""* · ·' ^TT"^storen

44 und 65 im Zusammenwirken mit einem Zeilen- waWsSnal S£ λ positives Zeilenaus-

auswahlsignal zum Schreiben an der Klemme 62 wn deTzeTnausw^vT *\}^K i^T*

durchgeführt. Die Kollektoren der Transistoren 64 30 Sichernde ωΕϊ^ίΓ· f ⁸T Γ

und 65 sind mit den Kollektoren der Transistoren 60 ren 45 und 46 in J ΐ «Γ" ^{der Tl}?^nsis!°-

bzw. 61 verbunden, und die Emitter der Transistoren Speicherzelle von F i ί 21 , Tm ^ τ'

44 und 65 sind mit den Emittern der Transistoren 60 «torer,45Id 4 β»⁸" η ^bereitS^es^ ^U- Die Trans!-

und 61 parallel verbunden. SchahunL 1 ί V ^m ^V0" ^Ubl'^{chen lo}g'^schen

Wenn eine Schreiboperation nicht durchgeführt 35 S"¹¹™⁸*¹' ^Wdche Stromschalter enthalten, gesteu-

werden soll, sind beide Eingangssignale W1 und W Q Die SrHcVr-Pü* , c·· - _L -j -u

an den Klemmen 66 bzw. 67 negativer als das nega- von der Soekwill. V* '-> ΤΤ^'ΐ* ^

tivste an der Klemme 62 anliegende Schreib-Zeilen- ^„ΪΑ™ η' ⁸"i r ■*" ^ Γ

auswahlsignal. Somit wird durch die Transistoren 64 führt w rd' Die TrinStn ^deL,^lnfo™f^on ^^Tch^'

und 65 kein Strom geführt. ₄₀ ~_BZ!" ^.Transistoren 72 und 73 sind mit ih-

Wenn eine Schrfiboperation durchgeführt werden an"elh oss „ ^"m" ΐ ^ΊτΤΤΓ ^?° ^ " soll, wird einer der Eingänge Wl oder WO, wie in mnErde verbünd A S™" ^Ko»ektoranschlusseii F i g. 6 gezeigt, auf ein positives Potential gebracht. "Ä eTnem Dtffe-nt Γ" r· f™% J™™*™ Dieses Potential ist nicht ausreichend, um einen der dera« 2„t »«nerentjalverstarker 74 verbunden, Transistoren 64 oder 65 in einer nichtausgeübten 45 Der AusSe ΖΓ^Λ ^U ^U"^{d ?? gebildet iSt}' Zeile in seinen Leitungszustand zu steuern, ist jedocS gabev^r tSr 78 u Λ ^ ^i ^de" °TT ausreichend, um etwas Strom durch einen der Tran- S^ H_er ς u ^b,^{eWlrkt eine Anzeige des Zu}' «stören 64 und 65 i„ einer ausgewählten Zei e zu PBtS^SsäSSf¹?^ T, ^de;,^Klemmf ⁷⁹· °^Μ führen. Wenn während der Schreiboperation einer m?dTr Saskdts τ™ T « ^^ ^l?*' der Transistoren 64 oder 65 in der Speicherzelle be- ₅o chenauswahToDe aion , T 1 ^f^fuhrt· ^Dl^ ^?1f' ginnt, stromleitend zu werden, zieht das Flipflop sammS SS ^ t ^die 8^lei?^{e wie die in}l ?- Strom und nimmt den Zustand an, der dadurch be- scSbene Speicherzelle von Fi g. 2 bestimmt ist, welcher der Transistoren 64 oder 65 Um das*Ami««, λ ι t ■ ■
Strom führt. Dies erfolgt unabhängig von dem Zu- v-iT «~· 1. « Information aus einer Zeile stand der Speicherzelle vor der fhreioopemS 55 ausgewS^de " H p^^^' ^ *" ^ Diese Zustandsänderung erfolgt, wenn daspositive vö^Tm A_n^S ΐ£Τ$ ^m Ϊ5 ^KIemmeJ" Potential des Dateneingangssignals Wl oder WO vTd Dtese^SSSTi^ldekodieref }² _vfß^ehob£? mindestens so positiv ist, wie das negative Potential mi getei T L·^S f Tl T⁰ ^der ₁ ^Klemme »² des Schreib-Zeilenauswahlsignals, welches der TrSSLn₇₀-H-T,⁶¹¹ Kollektoranschlüssen der Klemme 62 zugeführt wird und in Fig. 5 nicht ge- 60 differen₂ entl_ano ί ⁷¹^^erbu.^{nden ist}· ^Die Potentialzeigt ist. Je nachdem, welches der Eingangspotentifle schemTauch Ά I ^T.^ran,^sist°^{ren 70} ™* ⁷¹ _U ^er" W1 oder W0 aktiviert ist, wird eine binäie »I. oder 73 Se Τ™«* t ^ ^der,^Transistoren 72 bzw. eine binäre »0« in die Speicherzelle eingeschrieben. stören 76 STinH ™ t ⁵¹⁶⁰^₁ ^ ^f]

Die Speicherzelle von Fig.5 sieht gegenüber der diese wl» 7 ".⁰⁶J? L«¹^"*³¹*« 74. Auf

Speicherzelle von Fig.2 eine modifizierte Verfah 6₅ aifdie DaLZ^h f?, ⁰^ ^{in der} %***"**

rensweise vor, um die gleichen gleichzeitigen Spei- nen a^derS ⁸^o ""^{β Ubeitragen Und CTSChei}"

eher- und Auslesevorgänge durchzuführen, wie sie Die Arh«t«?,-I Je·.

1. z_usra,_mert,™_g * FU.2._ria„_lm^_n. _Dle -siÄYSTSAsa-sipSi^i:

21 Ol

wahlsignal wird von dem Potential — V 3 zu dem Potential — V 7 umgeschaltet, um das Plättchen auszuwählen. Das Zeilenauswahlsignal an der Klemme 81 wird von dem Potential — VS auf das Potential — V 3 geschaltet, um die Zeile auszuwählen. Die Emitterspannungen an den Emittern der Transistoren 72 und 73 werden angehoben, und zwar von den Potentialwerten - V 6 und - V 8 auf die Potentialwerte — V4 bzw. Vl. Die PotrntialdifTerenz zwischen — V 4 und V 7 ist genügend groß, um den Datenausgabeverstärker 74 als Stromschalter wirken zu lassen. Dasselbe gilt für die Potentialwerte - V 3 und — VA. Das Auslesen der Information aus der Speicherzelle von F i g. 7 ist beträchtlich einfacher als bei der Speicherzelle von Fig.2. Mindestens ein Transistor pro Zelle, nämlich der Transistor 37 in F i g. 2, wird bei jeder Speicherzelle eingespart. Jedoch ist ein komplizierterer Ausgangsverstärker erforderlich. Da jedoch nur ein derartiger Verstärker pro Spalte der Anordnung erforderlich ist, wird insgesamt eine beträchtliche Ersparnis hinsichtlich der Zahl der Transistoren erreicht.

Bei der Speicherzelle von F i g. 7 wird eine vielfache Dateneinspeicherung in derselben Weise erreicht, wie das bei der Speicherzelle von F i g. 4 beschrieben wurde. Zusätzliche Schreibsteuerschaltungen werden der Speicherzelle parallel geschaltet, se daß eine Vielzahl von Datensätzen gleichzeitig in einer entsprechenden Vielzahl von Speicherzellensätzen gespeichert werden kann.

Es ist offensichtlich, daß die verschiedenen Arten, den Einspeicher- und Auslesevorgang durchzuführen, von einer Zelle zur nächsten geändert und vertauscht werden können, um eine bestimmte Anordnung von Speicherzellen optimal zu gestalten. Soweii ein Erfordernis für derartige Abänderungen besteht können diese Abänderungen vom Durchschnittsfachmann ohne weiteres durchgeführt werden.

Hierzu 6 Blatt Zeichnungen

Claims

21 Ol 431 Patentansprüche:

1. Matrixspeicher mit einer Auswahlschaltung zur Auswahl von entlang einer gewünschten Matrixzeile angeordneten Speicherzellen, wobei jeder Matrixspalte eine Schreibschaltung zum Einschreiben eines Informationsbits in die ausgewählte Speicherzelle der Spalte und eine Leseschaltung zum Auslesen der in der ausgewählten Speicherzelle der Spalte gespeicherten Information zugeordnet sind und wobei jede Speicherzelle eine bistabile Speicherstufe sowie eine Schreibsteuerstufe und eine Lesesteuerstufe aufweist, über die die Auswahl der Speicherzelle und das Einschreiben von Information in dieselbe bzw. das Auslesen von Information aus derselben erfolgen, dadurch gekennzeichnet, daß für den Schreibvorgang und für den Lesevorgung je eine Zeilenauswahlschaltung (11 bzw. 12) vorgesehen ist und die für den Schreibvorgang bestimmte Zeilenauswahlschaltung (11) durch erste Zeilenleitungen (13) mit den Schreibsteuerstufen (35, 36; 64, 65) und die für den Lesevorgang bestimmte Zeilenauswahlschaltung (12) über zweite Zeilenleitungen (28) mit den Lesesteuerstufen (33, 34, 37; 72, 73) gekoppelt sind und daß die Lesesteuerstufe und die Schreibsteuerstufe mit der Speicherstufe (31, 32; 60, 61; 70, 71) derart unabhängig voneinander gekoppelt sind, daß die Lesesteuerstufe nur dann ein Leseausgangssignal abgeben kann, wenn die zugehörige für den Lesevorgang bestimmte Zeilenauswahlleitung aktiviert ist, und die Schreibsteuerstufe nur dann das Einschreiben eines Informationsbits in die Speicherstufe zu bewirken vermag, wenn die zugehörige für den Schreibvorgang bestimmte Zeilenuuswahlleitung aktiviert ist.

2. Matrixspeicher nach Anspruch 1, dadurch gekennzeichnet, daß die Schreibsteuerstufe jeder Speicherzelle aus zwei Transistoren (35, 36) besteht, von denen jeder an den Kollektorkreis je eines der beiden die Speicherstufe bildenden kreuzweise miteinander gekoppelten Transistoren (31, 32) angekoppelt ist und mit seiner Basis an die für den Schreibvorgang bestimmte Zeilenauswahlleitung und mit seinem Emitter an je eine von zwei die einzuschreibende Information bestimmenden Spaltenteilungen angeschlossen ist.

3. Matrixspeicher nach Anspruch 1, dadurch gekennzeichnet, daß die Schreibsteuerstufe jeder Speicherzelle aus zwei Transistoren (64, 65) besteht, von denen jeder mit seinem Kollektor und seinem Emitter mit dem Kollektor bzw. Emitter je eines der beiden die Speicherstufe bildenden kreuzweise miteinander gekoppelten Transistoren (60, 61) verbunden ist und mit seiner Basis an je eine von zwei die einzuschreibende Information bestimmenden Spaltenleitungen angeschlossen ist, und daß die für den Schreibvorgang bestimmte Zeilenauswahlleitung an den Kollektorkreis der vorgenannten Transistoren (60, 61, 64, 65) angeschlossen ist.

4. Matrixspeicher nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß die Lesesteuerstufe jeder Speicherzelle aus zwei Transistoren (33, 34), von denen jeder mit seiner Basis mit der Basis je eines der beiden die Spei-

dierstufe bildenden kreuzweise miteinander gekoppelten Transistoren (31, 32) verbunden ist, und aus einem mit jedem der beiden vorgenannten Transistoren (33, 34) in Reihe liegenden dritten Transistor (37) besteht, dessen Basis mit der für den Lesevorgang bestimmten Zeilenauswahlleitung verbunden ist, und daß einer (34) der beiden erstgenannten Transistoren (33, 34) mit dem anderen Ende seiner Emitter-Kollektor-Strecke an die zur Aufnahme des Lesesignals bestimmte Spaltenleitung angeschlossen ist.

5. Matrixspeicher nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die Lesesteuerstufe jeder Speicherzelle aus zwei Transistoren (72, 73) besteh:, von denen jeder mit seiner Basis mit der Basis je eines der beiden die Speicherstufe bildenden kreuzweise miteinander gekoppelten Transistoren (70, 71) verbunden ist und mit seinem Emitter an je eine von zwei als Leseleitungen dienenden Spaltenleitungen angeschlossen ist, und daß die für den Lesevorgang bestimmte Zeilenauswahlleitung an den Kollektorkreis der die Speicherstufe bildenden Transistoren (70, 71) angeschlossen ist.

6. Mptrixspeicher nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß zu jeder Schreibsteuerstufe (35, 36) mindestens je eine zusätzliche, gleich ausgebildete Schreibsteuerstufe (35 α, 36 α) parallel geschaltet ist und mit zusätzlichen für den Schreibvorgang bestimmten Zeilenauswahl- und Spaltenleitungen (50 a, 51, 51a) versehen ist.

7. Matrixspeicher nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß zu jeder Lesesteuerstufe (33, 34, 37) mindestens je eine zusätzliche, gleich ausgebildete Lesesteuerstufe (33 a, 34 a, 37 a) parallel geschaltet ist und mit zusätzlichen für den Lesevorgang bestimmten Zeilenauswahl- und Spaltenleitungen (42 a bzw. 54) versehen sind.