DE2101431C3

DE2101431C3 -

Info

Publication number: DE2101431C3
Application number: DE2101431A
Authority: DE
Inventors: Robert Fluck Wappingers Falls N.Y. Sechler (V.St.A.)
Original assignee: International Business Machines Corp
Current assignee: International Business Machines Corp
Priority date: 1970-01-15
Filing date: 1971-01-13
Publication date: 1975-10-23
Also published as: FR2077599B1; GB1315728A; DE2101431B2; CA926008A; SE413818B; US3675218A; FR2077599A1; NL7100549A; DE2101431A1

Description

Die Erfindung bezieht sich auf einen Matrixspeicher mit einer Auswahlschaltung zur Auswahl von entlang einer gewünschten Matrixzeile angeordneten Speicherzellen, wobei jeder Matrixspalte eine Schreibschaltung zum Einschreiben eines Informationsbits in die ausgewählte Speicherzelle der Spalte und eine Leseschaltung zum Auslesen der in der ausgewählten Speicherzelle der Spalte gespeicherten In-

formation zugeordnet sind und wobei jede Speicherzelle eine bistabile Speicherstufe sowie eine Schreibsteuerstufe und eine Lesesteuerstufe aufweist, über die die Auswahl der Speicherzelle und das Einschreiben von Information in dieselbe bzw. das Auslesen von Information aus. derselben erfolgen.

Bei den üblichen Matrixspeichern müssen die Lese- und Schreiboperationen in voneinander getrennten Zeitintervallen sequentiell ausgeführt werden. Allenfalls Registerspeicher ermöglichen ein gleichzeitiges Lesen und Schreiben, erfordern jedoch einen relativ großen Aufwand an komplizierten logischen Schaltungen.

Bei einem bekannten Matrixspeicher der eingangs

21 Ol 431 3

genannten Art (IBM Technical Disclosure Bulletin, stufe mit der Speicherstufe derart unabhängig von-Januar 1966, S. 1142/1143) besteht die bistabile einander gekoppelt sind, daß die Lesesteuerstufe nur Speicherstufe jeder Speicherzelle aus kreuzweise mit- dann ein Leseausgangssignal abgeben kann, wenn die einander gekoppelten MOS-Tiansistoren. Die zugehörige für den Lesevorgang bestimmte Zeilen-Schreibsteuerstufe jeder Speicherzelle besteht aus 5 auswahlleitung aktiviert ist, und die Schreibsteuerdrei MOS-Transistoren, von denen einer mit seiner stufe nur dann das Einschreiben eines Informations-Tor-Elektrode mit der Zeilenleitung verbunden ist bits in die Speicherstufe zu bewirken vermag, wenn und jeder der beiden anderen an den Senken-Kreis je die zugehörige für den Schreibvorgang bestimmte eines der beiden die Speicherstufe bildenden Transi- Zeilenauswahlleitung aktiviert ist.
stören angeschlossen ist und zu dem ersten Transi- io Durch Aktivieren der Lesesteuerstufen einer Zeile stör in Serie liegt und an seiner Tor-Elektrode von je des Matrixspeichers und der Schreibsteuerstufen einer der beiden Schreibleitungen gesteuert wird. Die einer anderen Zeile kann bei dem erf indungsgemä-Lesesteuerstufe wird von zwei Transistoren gebildet, ßen Matrixspeicher das Einschreiben und das Lesen von denen der eine gleichzeitig der genannte erste von Information ohne Einhaltung irgendeiner zeitli-Transistor der Schreibsteuerstufe ist und der andere 15 chen Beziehung zwischen diesen beiden Vorgängen mit diesem in Serie liegende Transistor an seinem erfolgen. Der erfindungsgemäße Matrixspeicher kann Tor-Anschluß von der Senken-Elektrode des einen insbesondere in monolithischer Form verwirklicht Speichertransistors gesteuert wird und mit seiner werden, wobei die Speicher-, Lesesteuerung?- und Senken-E'ektrode an der Leseleitung liegt. Würde Schreibsteuerungsstufen aus Transistoren gebildet man bei Verwendung einer solchen Speicherzelle 20 werden.

versuchen, in den Matrixspeicher in eine erste Zeile Gemäß einer bevorzugten Ausführungsform der

ein Wort einzuschreiben und gleichzeitig aus einer Erfindung kann zu jeder Schreibsteuerstufe und/oder

zweiten Zeile ein Wort auszulesen, indem beide Zei- zu jeder Lesesteuerstufe mindestens je eine zusätz-

lenleitungen aktiviert werden, so würde sich in bei- liehe, gleich ausgebildete Steuerstufe parallel geschal-

den Zeilen derselbe Vorgang ereignen, da ja die den ^s tet sein und mit zusätzlichen für den Schreibvorgang

Zeilen zugeführten Signale vollständig gleich sind; bestimmten Zeilenauswahl- und Spaltenleitungen

die Schreib- und Lesevorgänge müssen daher zeitlich bzw. mit zusätzlichen für den Lesevorgang bestimm-

nacheinander ausgeführt werden. ten Zeilenauswahl- und Spaltenleitungen versehen

Ein weiterer bekannter Matrixspeicher (US-PS sein. Bei dieser Ausführungsform kann in mehreren

34 71838) ist dazu geeignet, das Einschreiben und 30 Zeilen des Matrixspeichers gleichzeitig eingespeichert

das Auslesen von Information gleichzeitig durchzu- und/oder gelesen werden.

führen. Hierzu ist der Matrixspeicher in zwei Ebenen Ausführungsbeispiele der Erfindung werden nachunterteilt, von denen die eine die den geradzahligen stehend an Hand der Zeichnungen näher beschrie-Zeilen zugeordneten Speicherzellen und die andere ben. In den Zeichnungen zeigt
die den ungeradzahligen Zeilen zugeordneten 35 F i g. 1 ein Blockdiagramm eines erfindungsgemä-Speicherzellen enthält Die Speicherzellen jeder Zeile ßen Matrixspeichers mit den erforderlichen periphewerden von zwei Zeilenleitungen durchzogen, von ren Schaltungen,

denen die eine zur Auswahl für einen Schreibvorgang F i g. 2 ein Ausführungsbeispiel einer in dem und die andere zur Auswahl für einen Lesevorgang erfindungsgemäßen Matrixspeicher verwendeten Speidient, und zwar durchsetzt jede derartige Zeilenlei- 40 cherzellc,

tung eine Zeile der geraden Ebene und eine Zeile in F i g. 3 ein Potentialdiagramm, welches die Arder ungeraden Ebene und dient in der einen Ebene beitsweise bei der Auswahl einer bestimmten Zeile zur Auswahl für einen Schreibvorgang und in der an- von Speicherzellen gemäß F i g. 2 veranschaulicht,
deren Ebene <:ur Auswahl für einen Lesevorgang. Es F i g. 4 ein schematisches Schaltungsdiagramm müssen daher getrennte Schreib- und Leseschaltun- 45 einer gegenüber F i g. 2 erweiterten Ausführungsform gen für die gerade und die ungerade Ebene vorgese- einer Speicherzelle zum mehrfachen Datentransport,
hen werden. Die Schreib- und Lesevorgänge können F i g. 5 ein schematisches Schaltungsdiagramm bei diesem bekannten Matrixspeicher nicht zeitlich eines weiteren Ausführungsbeispiels einer Speicherunabhängig voneinander erfolgen, sondern es kann zelle,

zu einer bestimmten Zeit nur jeweils etwa ein 5° F i g. 6 ein Potentialdiagramm, welches die bei

Schreibvorgang in einer Zeile der ungeraden Ebene einer Schreiboperation in der Speicherzelle von

mit einem Lesevorgang in einer der vorgenannten F i g. 5 auftretenden Potentialänderungen veran-

Zeile fest zugeordneten Zeile der geraden Ebene schaulicht,

gleichzeitig erfolgen. F i g. 7 ein schematisches Schaltungsdiagramm

Die Aufgabe der Erfindung ist es, einen Matrix- 55 einer weiteren Ausführungsform einer Speicherzelle

speicher der eingangs genannten Art so auszubilden, eines erfindungsgemäßen Matrixspeichers,

daß das Einschreiben und das Auslesen von Infor- F i g. 8 ein Potentialdiagramm, welches die Poten-

mation zeitlich unabhängig voneinander, also nicht tialänderungen bei einem Lesevorgang in der

nur, sondern auch gleichzeitig, erfolgen kann. Speicherzelle von F i g. 7 veranschaulicht

Diese Aufgabe wird erfindungsgemäß dadurch ge- 60 Die Speichermatrix von F i g. 1 besteht aus einer löst, daß für den Schreibvorgang und für den Lese- Vielzahl von Speicherzellen A 11... A mn. Die Anvorgang je eine Zeilenauswahlschaltung vorgesehen Ordnung besteht aus m Zeilen und η Spalten. Jede ist und die für den Schreibvorgang bestimmte Zeilen- der Speicherzellen ist mit einem geeigneten Zeilenauswahlschaltung durch erste Zeilenleitungen mit auswahldekodierer 11 zur Steuerung des Einschreiden Schreibsteuerstufen und die für den Lesevorgang 65 bens von Information und mit einem geeigneten Zeibestimmte Zeilenauswahlschaltung über zweite Zei- lenauswahldekodierer 12 zum Steuern des Lesens lenleitungen mit den Lesesteuerstufen gekoppelt sind von Information verbunden. Die Speicherzeller und daß die Lesesteuerstufe und die Schreibsteuer- All, All.. .Ai η sind mit dem Zeilenauswahldeko-

21 Ol 431

dierer 11 über die Leitungen 13, 14 und 15 verbun- den. Die Datenausgabe aus der Speicherzelle erfolgt

den. In ähnlicher Weise sind diese Speicherzellen mit zu einem Datenausgabeverstärker 39, der mit dem

dem Zeilenauswahldekodierer 12 über die Leitungen Kollektor des Transistors 34 verbunden ist. Die

16,17 und 18 verbunden. Transistoren 33, 34 bilden einen Stromschalter, wo-

Eine Schreibsteuerung 20 ist so angeordnet, daß 5 bei die Stronsenke aus dem Transistor 37 besteht,

sie für die Zellen einer bestimmten Spalte eine ge- Der Transistor 37 ist mit den Emitterelektroden der

meinsame Verbindung aufweist. Die Zellen All entsprechenden Transistoren in jeder Speicherzelle

... A m 1 sind demgemäß über die Leitungen 21, 22 der Spalte verbunden, und zwar z. B. an den Verbin-

mit der Schreibsteuerung 20 verbunden. Die Schreib- dungspunkten 38 a, 38 b. Sämtliche dieser Transisto-

steuerung 20 erstellt Signale zum Einschreiben von io ren 37 in einer bestimmten Spalte wirken zusammen

Information in ausgewählte Speicherzellen. Der Zei- mit dem Leseverstärker 40 als Stromschalter mit

lenauswahldekodierer 11 dient dazu, eine bestimmte m-fachem Eingang, wobei m die Anzal der Zeilen

Zeile von Speicherzellen für die Durchführung der der Speichermatrix ist.

Schreiboperation vorzubereiten. Um die Information Bei einer Leseoperation ist die quer an dem FHpvon einer bestimmten Matrixzeile, die durch den Zei- 15 flop 31, 32 anliegende Potentialdifferenz ausreilenauswahldekodierer 12 ausgewählt ist, wieder auf- chend, um aus den Transistoren 33, 34 einen Stromzufinden, ist es außerdem notwendig, daß ein Platt- schalter zu bilden. Dieser Stromschalter wird dazu chen, das eine Vielzahl solcher Speicherzellen ent- verwendet, den Zustand der Speicherschaltung zu der hält, durch eine Plättchenauswahlschaltung 23 vor- Datenausgabeklemme 41 des Datenausgabeverstärbereitet wird. Entlang den Spalten der Anordnung 20 kers 39 zu übermitteln. Der aus den Transistoren 33, erfolgt das Auslesen der Information über die Daten- 34 bestehende Stromschalter steuert den als Stromausgabeleitungen 24, 25 und 26 zu der Datenausga- senke wirkenden Kollektor des Transistors 37 an. beschallung 27. Diese Stromsenke zieh nur dann Strom, wenn gleich-

Wie aus der im folgenden gegebenen detaillierten zeitig das positive Leseauswahlsignal an der Klemme Beschreibung der Speicherzellen hervorgehen wird, 35 42 von dem Zeilenauswahldekodierer 12 anliegt und kann die Leseoperation in einer Zeile der Speicher- das negative Plättchenauswahlsignal von der Plättmatrix gleichzeitig mit der Schreiboperation in einer chenauswahlschaltung 23 an der Klemme 43 anliegt, anderen Zeile durchgeführt werden. Wenn also der Das Plättchenauswahlsignal wird dem Leseverstärker Zeilenauswahldekodierer 11 durch Aktivieren der 40 zugeführt, so daß ein Strom durch diesen Transi-Auswahlleitungen 13, 14 und 15 die aus den Spei- 30 stör zu der Stromsenke — V 2 fließt. Wie in F i g. 3 cherzellen All ... AIn bestehende Zeile ansteuert gezeigt wird erfordern die Operationsspannungen zur und geeignete Signale über die Leitungen 23., 22 zu Durchführung der Leseoperation, daß das Plättchenjeder dieser Speicherzerzellen gegeben werden, wird auswahlsignal von — V 3 auf — V 4 umgeschaltet in diesen Speicherzellen das Einschreiben von Infor- wird. Dies ist ein ganzes Auswahlsignal. Das positive mation bewirkt. In gleicher Weise wird, wenn der 35 Zeilenauswahlsignal an der Klemme 42 wird von Zeilenauswahldekodierer 12 die aus den Speicherzel- — VA auf — VS umgeschaltet, was ein halbes Auslen A 31.. .A 3 η bestehende Zeile durch Aktivieren wahlsignal ist.

der Leitungen 28, 29, 30 ansteuert und die Platt- Wenn das Plättchenauswahlsignal an der Klemme

chenauswahlschaltung ebenfalls aktiviert wird, die 43 den Wert — V 3 hat, d. h. wenn das Plättchen

Information über die Datenausgabeleitungen 24, 25 40 nicht für eine Leseoperation ausgewählt ist, ist dieses

und 26 zu der Datenausgabeschaltung 27 ausgelesen. Signal genügend positiv, um zu bewirken, daß der

Gemäß F i g. 2 enthält jede Speicherzelle, wie etwa Transistor 40 den gesamten Strom zu der Stromsenke

die Speicherzelle A 11, ein Paar kreuzweise miteinan- — V 2 zieht. Die Datenausgabeklemme 41 befindet

der gekoppelte Transistoren 31, 32, die als bistabiles sich daher bei einem nichtangesteuerten Plättchen Flipflop geschaltet sind, wobei die Basis des einen 45 auf einem niedrigen Potential. Wenn sich das Plätt-

Transistors mit dem Kollektor des anderen Transi- chenauswahlsignal bei 43 auf einem Potential —VA

stors und die Basis des anderen Transistors mit dem befindet, d.h. wenn das Plättchen ausgewählt ist,

Kollektor des erstgnannten Transistors verbunden wird in dieser Spalte Strom durch den Transistor 37

ist. Die Emitterelektroden sind gemeinsam an eine gezogen. Dieser Strom fließt durch den Transistor 33 Stromsenke angeschlossen, und die Kollektorelektro- 50 oder 34 je nach dem Zustand des Flipflops 31, 32.

den sind gemeinsam an eine Stromquelle angeschlos- Dies beruht auf der Verbindung der Basisanschlüsse

sen. Je nach dem Zustand der Transistoren 31, 32, der Transistoren 31, 33 bzw. 32 und 34 untereinan-

wobei zu einem gegebenen Zeitpunkt der eine Tran- der. Da der Kollektor des Transistors 34 den Daten-

sistor aktiviert ist und der andere gesperrt ist, ist eine ausgabeverstärker 39 steuert, wird der Zustand der binäre »1« oder eine binäre »0« in der Speicher- 55 Speicherschaltung zu der Klemme 41 übertragen. Die

schaltung gespeichert. Für die hier gegebene Be- Datenausgabeschaltung enthält den als Stromsenke

Schreibung wird angenommen, daß, wenn die Basis wirkenden Leseverstärker 40 und den Verstärker 39,

des Transistors 31 positiver ist als die Basis des der mit seiner Basis mit den an den Transistoren 40

Transistors 32, eine binäre »1« in der Speicherschal- vorgesehenen Spalteneingängen für jede Spalte der tung gespeichert ist. In entsprechender Weise ist 60 Anordnung und mit den Kollektorelektroden der

dann, wenn die Basis des Transistors 32 positiver ist Transistoren jeder Speicherzelle gekoppelt ist.

als die Basis des Transistors 31, eine binäre »0« in Die Schreibsteuerschaltung wird durch die Transi-

der Speicherschaltung gespeichert. stören 35, 36 gebildet, welche in die Kollektorkreise

Mit der Speicherschaltung ist eine Lesesteuerschal- der Transistoren 31 bzw. 32 geschaltet sind. Die tung vebunden, die von den Transistoren 33, 34 und 65 Emitteranschlüsse der Transistoren 35, 36 sind mit

37 gebildet wird. den Emitteranschlüssen der Transistoren 45 bzw. 46

Die Emitter der Transistoren 33, 34 sind gemein- verbunden, wodurch ein Stromschalter, entsteht. In

sam mit dem Kollektor des Transistors 37 verbun- jedem Fall ist der Emitter jedes Transistors 35 mit

7 8

dem entsprechenden Ausgang jeder Speicherzelle in dem Transistor 46 gebildet werden, in Kaskadeschaldieser Spalte verbunden, und zwar z. B. an den Ver- tung verwendet.

bindungssteilen 44 a, 44 b, so daß zusammen mit Die Zeilenauswahldekodierer 11 und 12, die in

dem Transistor 45 ein Stromschalter mit m-fachem F i g. 1 in Blockform gezeigt sind, sind einfache DeEingang entsteht. In ähnlicher Weise bilden die 5 kodierschaltungen, die mittels Stromschalter-Emitter-Emitter der Transistoren 36 in einer Spalte mittels folgestufen ausgeführt sein können. In dem gezeigten der Verbindungsstellen 47 a, 47 b zusammen mit dem speziellen Fall würde jeder der Auswahldekodierer Transistor 46 einen Stromschalter. 11 und 12 einen l-aus-4-Dekodiervorgang durchfüh-

Wenn ein Einschreiben, d.h. eine Einspeicherung ren. Bei Verwendung von Stromschalter-Emitterfolvon Information in die Speicherschaltung nicht vor- io gestufen werden sowohl die in Phase liegenden als genommen werden soll, sind die Dateneingangslei- auch die nicht in Phase liegenden Signale durch diese tungen W1 und W 0 genügend positiv, so daß von Stufen erstellt. In ähnlicher Weise können die den Transistoren 45 und 46 Ströme i 1 bzw. i 0 gezo- Schreibsteuerschaltungen 20 die Form von Stromgen werden. Wenn eine Einspeicherung durchgeführt schaltern annehmen, welche die Basiselektroden der werden soll, wird einer der mit den Leitungen W1 15 Transistoren 45 und 46 treiben, um eine vollständige oder WO verbundenen Schreibeingänge 48 oder 49 Umschaltung dieser Transistoren zu bewirken, auf ein negatives Potential umgeschaltet, je nach der Wie schon erwähnt, kann ein mehrfacher Daten-

Art des in die Schaltung einzuspeichernden Zeichens. transport beim Einschreiben in die Speicheranord-Zur gleichen Zeit empfangen die der ausgewählten nung bzw. beim Auslesen aus der Speicheranordnung Zeile entsprechenden Transistoren 35 und 36 ein po- »o stattfinden. Wenn eine zweifache Dateneingabe sitives Zeilenauswahlsignal, welches von dem Zeilen- durchgeführt werden soll, wird ein Satz von Daten in auswahldekodierer 11 auf die Klemme 50 gegeben einen Satz von Speicherzellen, wie etwa in eine Zeile, wird, und wird daher stromführend. Die bei dem eingeschrieben, und ein anderer Datensatz kann in Stromschalter verwendeten Potentiale sind mit denen einen anderen Satz von Speicherzellen, wie etwa in identisch, die im Zusammenhang mit der Leseopera- as eine andere Zeile, gleichzeitig eingeschrieben werden, tion beschrieben wurden. Das Plättchenauswahlsi- In ähnlicher Weise kann der gleiche Operationstypus gnal entspricht dabei dem Signal auf Wl oder PVO, bei der Durchführung der Ausgabe von Daten durch- und das Zeilenauswahlsignal für die Schreibopera- geführt werden, wenn eine zweifache Datenausgabe tion ist das gleiche wie das Zeilenauswahlsignal für zur selben Zeit in der Anordnung durchgeführt werdie Leseoperation. 30 den soll. Wenn beide Vorgänge gleichzeitig durchge-

Der Strom /1 oder iO, der durch den Transistor führt werden sollen, können gleichzeitig vier ver-35 bzw. 36 fließt, muß genügend groß sein, um den schiedene Operationen in der Anordnung durchge-Zustand der aus den Transistoren 31 und 32 beste- führt werden.

henden Speicherschaltung zu ändern. Eine in der Eine Anordnung, mit der dies erfolgen kann, wird

Speicherschaltung eingespeicherte binäre »1« be- 35 in Fig.4 gezeigt, in der gleiche Bezugszeichen zur wirkt, wie schon erwähnt, daß die Basis des Transi- Bezeichnung der den Schaltungsteilen von F i g. 2 stors 31 positiver ist als die des Transistors 32. entsprechenden Schaltungsteile verwendet werden.

In diesem Fall wird fast der ganze Strom aus der Um einen zweifachen Datentransport sowohl für die Stromquelle - Kl über den Transistor 31 fließen. Speicherung als auch für das Wiederauffinden von Wenn eine binäre »0« in die Speicherschaltung ein- 4° Information zu ermöglichen, sind der aus den Trangeschrieben wird, geht W 0 auf ein negatives Poten- sistoren 33, 34 und 37 bestehenden Lesesteuerschaltial über, und der Transistor 36 führt den Strom / 0. tung zusätzliche Stufen parallel geschaltet. Diese sind Dieser Strom ist genügend groß, um eine Zustands- mit 33 a, 34 a und 37 a bezeichnet. In ähnlicher änderung des aus den Transistoren 31 und 32 beste- Weise sind zum Zweck des zweifachen Datentranshenden Flipflops zu bewirken, und der Transistor 45 ports zusätzliche Steuerschaltungen den Transistoren 32 führt daraufhin im wesentlichen den gesamten 35 und 36 und den zugehörigen Stromschaltkreisen, von der Stromquelle V I kommenden Strom. die in Fig.4 nicht gezeigt sind, parallel geschaltet.

Es sei an dieser Stelle hervorgehoben, daß in der Bei diesen zusätzlichen Steuerschaltungen handelt es Schreibsteuerschaltung jeder Speicherzelle ein Paar sich um Transistoren 35 a und 36 a. Zur Steuerung von Transistoren 35, 36 vorgesehen ist, die mit den 50 des Schreibvorganges werden den Klemmen 50 und entsprechenden Transistoren in derselben Spalte par- 50 α getrennte Zeilenauswahlsignale zugeführt. Geallel verbunden sind, «o daß mit den Transistoren 45 trennte Dateneingangsleitungen sind bei 51, 51 c und 46 ein Stromschalter mit m Eingängen gebildet bzw. bei 52, 52 α vorgesehen. Die Plättchenauswahlwird. Es ist also jeweils ein Transistor 45 und ein signale für die Leseoperation werden an die Klem Transistor 46 für jede Spalte der Anordnung erfor- 55 men 43 und 43 a angelegt und von dort den Basisderlich. Diese Transistoren bilden für jede Speicher- elektroden der Transistoren 40 und 40 a zugeführt zelle zwei voneinander unabhängige Stromquellen. Der Datenausgang erfolgt über die beiden an der Es ist leicht einzusehen, daß wegen der Tatsache, Klemmen 53 und 54 anliegenden Leitungen, daß die beiden Stromquellen nie zur gleichen Zeit Die Speicherzelle gemäß F i g. 5 ist gegenüber de

Strom führen, die Einschreibschaltung so abgeändert 60 von Fig.2 leicht modifiziert und gestattet ebenfall werden kann, daß nur eine Stromquelle verwendet das gleichzeitige Einschreiben und Auslesen in bzv. wird, da zu einem gegebenen Zeitpunkt jeweils nur aus einer aus derartigen Speicherzellen aufgebaute] eine »1« oder eine »0« in die Speicherschaltung ein- Speichermatrix. Die Speicherschaltung der Speichel geschrieben wird. In dem Fall, daß nur eine Strom- zelle besteht aus zwei kreuzweise miteinander gekop quelle an Stelle der in Fig.2 gezeigten Anordnung 65 peltenTransistoren60 und 61, die ein bistabiles Flip verwendet wird, werden die Stromschalter, welche flop bilden. Die Emitter der Transistoren 60 und 6 von den Transistoren 35 zusammen mit dem Transi- sind gemeinsam mit einer Stromsenke —VI verbur stör 45 und von den Transistoren 36 zusammen mit den. Die Kollektorelektroden werden durch ein negi

tives Zeilenauswahlsignal, welches von dem Zeilen- Speicherzelle von F i g. 5 ist lediglich für eine vielauswahldekodierer 11 an die Klemme 63 gelegt wird, fache Datenausgabe geeignet. Zu diesem Zweck wire angesteuert. Sämtliche Speicherzellen einer bestimm- die Speicherzelle in derselben Weise erweitert, wie ir ten Zeile der Anordnung sind in dieser Weise mit der F i g. 4 gezeigt wurde. Eine vielfache Dateneingabe Klemme 63 gekoppelt. 5 kann mit dieser Speicherzelle nicht durchgeführt wer-Die Leseoperation wird bei dieser Zelle in der den. Die Speicherzelle von F i g. 5 hat den Vorteil. gleichen Weise wie bei der Zelle von F i g. 2 ausge- daß beim Einschreiben in die Speicherzelle derer führt. Die Schaltungsverbindungen sind bei dieser eigener Reservestrom verwendet wird. Die Speicher-Anordnung dieselben wie die von F i g. 2, und es operation kann daher in allen Zellen der Anordnunf werden daher zur Bezeichnung der entsprechenden io zur gleichen Zeit durchgeführt werden, wenn dii Schaltungsteile dieselben Bezugszeichen verwendet. gleichen Daten in alle zu einer Spalte gehörender Wie im Falle der Speicherzelle von F i g. 2 sind die Speicherzellen" eingeführt werden sollen. Bei dei Basisanschlüsse der Transistoren 33 und 34 in Schreiboperation kommen bei der Anordnung vor F i g. 5 mit den Basisanschlüssen der Transistoren 60 F i g. 5 halbe Auswahlsignale zur Anwendung,
bzw. 61 der Speicherschaltung verbunden. Um eine 15 Ein drittes Ausführungsbeispiel einer Speicher bestimmte Zeile zum Lesen auszuwählen, wird das zelle, die eine gleichzeitige Durchführung von Ein Potential des an der Klemme 42 anliegenden Signals schreib- und Auslesevorgängen in verschiedenen Zei angehoben, und das Potential des an der Klemme 43 len der Speicheranordnung gestattet wird in F inliegenden Signals wird gesenkt. Daraufhin wird gezeigt. Bei dieser Speicherzelle ist die Speicherschal durch den Transistor 37 und je nach der in der 20 tung in derselben Weise ausgebildet wie die vor Speicherzelle gespeicherten Information entweder F i g. 2, indem nämlich die Transistoren 70 und 71 durch den Transistor 33 oder durch den Transistor kreuzweise miteinander gekoppelt sind, so daß eir 34 ein Strom geführt. Eine Anzeige für die gespei- bistabiles Flipflop entsteht Die Schreibsteuerschal cherte Information wird von dem Kollektor des tung ist die gleiche wie die von Fig 2 und enthäl Transistors 34 zu dem Datenausgabeverstärker 39 25 die Transistoren 35 und 36, die mit ihren Kollektor- und damit zu der Klemme 41 übertragen. anschluss«! in die Kollektorkreise der Transistorer ^.^Die Schreiboperation wird durch die Transistoren 70 und 71 geschaltet sind. Ein positives Zeilenaus 64 und 65 im Zusammenwirken mit einem Zeilen- wahlsignal zum Schreiben wird an die Klemme 5( auswahlsignal zum Schreiben an der Klemme 62 von dem Zeilenauswahldekodierer 11 gelegt. Das zi durchgeführt. Die Kollektoren der Transistoren 64 30 speichernde Zeichen wird durch einen der Transisto und 65 sind mit den Kollektoren der Transistoren 60 ren 45 und 46 in derselben Weise wie bei de bzw. 61 verbunden, und die Emitter der Transistoren Speicherzelle von Fi g. 2 bereitgestellt. Die Transi 64 und 65 sind mit den Emittern der Transistoren 60 stören 45 und 46 werden von üblichen logische.

WS? Ä ^ ^

SÄ»*» nicht durchgeführt ₃₅ ^
werden soll, sind beide Eingangssignale W1 und W 0 Die Speicherzelle von F i g. 7 unterscheidet siel

^{durch die Transistoren} " ^^^^^Z^!l

/Pp" 33SSiSSSS:

Sit? οΡΛ ^e!" P°^sltIves, ^Poy^ntial S^ebra<*t· «M mit einem Differentialverstärker 74 verbunden

Dieses Potential ist nicht ausreichend um einen der der aus den Transistoren 75 76 und 77 gebildet ist

Transistoren 64 oder 65 in einer mchtausgewählten 45 Der Ausgang dieses VerstärkWYtreJht den Datenaus

Zeile in seinen Leitungszustand zu steuern, ist jedoch ffbcvtJ^n^S^^}^^

ausreichend, um etwas Strom durch einen der Tran- Standes der Speicherzelle an Her K1_Pmrnf 79 Da

sistoren 64 und 65 feiner ausgewählten Zeile zu Μ««±_βη«π«ί^ϊ5_Γί^η _αίί^^Ι&2ϊ

fuhren. Wenn wahrend der Schreiboperation einer mit der R₃«i_s h« tv* ■♦ -Tc TtI η

der Transistoren 64 oder 65 in der Speicherzelle be- 50 chenauswahloner Jn t T 1 ^ _A '

i lid d i SXΤΓ f 1 ⁸^ ^Wie ί

p 5 chenauswahloner Jn t T 1 ^ _A 7

ginnt, stromleitend zu werden, zieht das Flipflop sSeX™™ΤΓ f 1 ⁸^ ^Wie ί- ^ Ϊ

Strom und nimmt den Zustand an, der dadurch be- scSne Speicherzelle von F₁ g. 2 be

stimmt ist, welcher der Transistoren 64 oder 65 Um da* And«· α τ t ■

Strom führt. Dies erfolgt unabhängig von dem Zu- von VeSiSenMf? ?T

stand der Speicherzelle vor der Schreiboperation 55 IuLSi Srte^ HP f??"'

Diese Zustandsänderung erfolgt, wenn das positive Ä Ä IST? ™

Potential des Dateneingangssignals Wl oder WO S mLpI^T^^ldekodiere[ } J^£

mindestens so positiv is* wie das negative Potential ZSeteidie-Zt f T% T^ ^emine 8.

des Schreib-Zeilenauswahlsignals, welches der Transistoren 70 Ih 71 ^Ko"^ekto.^rans^sen de

Klemme 62 zugeführt wird und in F ig. 5 nicht ge- 60 differenz entSna^ ⁷¹^^{erbunden lst};P^{ie 1}^f³

zeigt ist. Je nachdem, welches der EingaTigspotentille schemTauch ^l η transistoren 70 und 71 er

Wl oder WO aktiviert ist, wird eine binäre»!« oder 73 Me ¥Ϊ£οΐ ^f* ^der-,^Transistor^ⁿ ¹I ^bZW

eine binäre »0« in die Speicherzelle eingeschrieben. stören'76 A_n ii steuern die Trans,

Die Speicherzelle von Fig.5 sieht gegenüber der d^^se W-ise^erdL H" η , ^f "ϊ^βΓ· 1 I

Speicherzelle von F ig. 2 eine modifizierte Verfah- 6₅ auf dieDaL^l h f *. *~l ^m ^{der S}P^e'^cherf 1'

rensweise vor, um die" gleichen gleichzeitigen Spei- * ηΐη ί d^r SSf ^g "^ ** *

eher- und Auslesevorgänge durchzuführen, wie sie A
fm Z.s^enhang _mi, F_ig.2 e„ä„,e_rt »»,den. D₁.

21 Ol 431

wahlsignal wird von dem Potential — V 3 zu dem Potential — V 7 umgeschaltet, um das Plättchen auszuwählen. Das Zeilcnauswahlsignal an der Klemme 81 wird von dem Potential — K 5 auf das Potential - V 3 geschaltet, um die Zeile auszuwählen. Die Emitterspannungen an den Emittern der Transistoren 72 und 73 werden angehoben, und zwar von den Potentialwerten — V 6 und - V 8 auf die Potentialwerte — V4 bzw. Vl. Die Potentialdifferenz zwischen — V 4 und Vl ist genügend groß, um den Datenausgabeverstärker 74 als Stromschalter wirken zu lassen. Dasselbe gilt für die Potentialwerte — V 3 und — V 4. Das Auslesen der Information aus der Speicherzelle von F i g. 7 ist beträchtlich einfacher als bei der Speicherzelle von F i g. 2. Mindestens ein Transistor pro Zelle, nämlich der Transistor 37 in Fig.2, wird bei jeder Speicherzelle eingespart. Jedoch ist ein komplizierterer Ausgangsverstärker erforderlich. Da jedoch nur ein derartiger Verstärker pro Spalte der Anordnung erforderlich ist, wird insgesamt eine beträchtliche Ersparnis hinsichtlich der Zahl der Transistoren erreicht.

Bei der Speicherzelle von F i g. 7 wird eine vielfache Dateneinspeicherung in derselben Weise erreicht, wie das bei der Speicherzelle von F i g. 4 beschrieben wurde. Zusätzliche Schreibsteuerschaltungen werden der Speicherzelle parallel geschaltet, so daß eine Vielzahl von Datensätzen gleichzeitig in

ίο einer entsprechenden Vielzahl von Speicherzellensätzen gespeichert werden kann.

Es ist offensichtlich, daß die verschiedenen Arten den Einspeicher- und Auslesevorgang durchzuführen, von einer Zelle zur nächsten geändert und ver tauscht werden können, um eine bestimmte Anord nung von Speicherzellen optimal zu gestalten. Sowei ein Erfordernis für derartige Abänderungen besteht können diese Abänderungen vom Durchschnittsfach mann ohne weiteres durchgeführt werden.

Hierzu 6 Blatt Zeichnungen

Claims

21 Ol 431 Patentansprüche:

1. Matrixspeicher mit einer Auswahlschaltung zur Auswahl von entlang einer gewünschten Matrixzeile angeordneten Speicherzellen, wobei jeder Matrixspalte eine Schreibschaltung zum Einschreiben eines Informationsbits in die ausgewählte Speicherzelle der Spalte und eine Leseschaltung zum Auslesen der in der ausgewählten Speicherzelle der Spalte gespeicherten Information zugeordnet sind und wobei jede Speicherzelle eine bistabile Speicherstufe sowie eine SchreibsteuersSife und eine Lesesteuerstufe aufweist, über die die Auswahl der Speicherzelle und das Einschreiben von Information in dieselbe bzw. das Auslesen von Information aus derselben erfolgen, dadurch gekennzeichnet, daß für den Schreibvorgang und für den Lesevorgung je eine Zeilenauswahlschaltung (11 bzw. 12) vorgesehen ist und die für den Schreibvorgang bestimmte Zeilenauswahlschaltung (11) durch erste Zeilenleitungen (13) mit den Schreibsteuerstufen (35, 36; 64, 65) und die für den Lesevorgang bestimmte Zeilenauswahlschaltung (12) über zweite Zeilenleitungen (28) mit den Lesesteuerstufen (33, 34,37; 72, 73) gekoppelt sind und daß die Lesesteuerstufe und die Schreibsteuerstufe mit der Speicherstufe (31, 32; 60, 61; 70, 71) derart unabhängig voneinander gekoppelt sind, daß die Lesesteuerstufe nur dann ein Leseausgangssignal abgeben kann, wenn die zugehörige für den Lesevorgang bestimmte Zeilenauswahlleitung aktiviert ist, und die Schreibsteuerstufe nur dann das Einschreiben eines Informationsbits in die Speicherstufe zu bewirken vermag, wenn die zugehörige für den Schreibvorgang bestimmte Zeilenauswahlleitung aktiviert ist.

2. Matrixspeicher nach Anspruch 1, dadurch gekennzeichnet, daß die Schreibsteuerstufe jeder Speicherzelle aus zwei Transistoren (35, 36) besteht, von denen jeder an den Kollektorkreis je eines der beiden die Speicherstufe bildenden kreuzweise miteinander gekoppelten Transistoren (31, 32) angekoppelt ist und mit seiner Basis an die für den Schreibvorgang bestimmte Zeilenauswahlleitung und mit seinem Emitter an je eine von zwei die einzuschreibende Information bestimmenden Spaltenteilungen angeschlossen ist.

3. Matrixspeicher nach Anspruch 1, dadurch gekennzeichnet, daß die Schreibsteuerstufe jeder Speicherzelle aus zwei Transistoren (64, 65) besteht, von denen jeder mit seinem Kollektor und seinem Emitter mit dem Kollektor bzw. Emitter je eines der beiden die Speicherstufe bildenden, kreuzweise miteinander gekoppelten Transistoren (60, 61) verbunden ist und mit seiner Basis an je eine von zwei die einzuschreibende Information bestimmenden Spaltenleitungen angeschlossen ist, und daß die für den Schreibvorgang bestimmte Zeilenauswahlleitung an den Kollektorkreis der vorgenannten Transistoren (60, 61, 64, 65) angeschlossen ist.

4. Matrixspeicher nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß die Lesesteuerslufe jeder Speicherzelle aus zwei Transistoren (33, 34), von denen jeder mit seiner Basis mit der Basis je eines der beiden die Spei-

cherstufe bildenden kreuzweise miteinander gekoppelten Transistoren (31, 32) verbunden ist, und aus einem mit jedem der beiden vorgenannten Transistoren (33, 34) in Reihe liegenden dritten Transistor (37) besteht, dessen Basis mit der für den Lesevorgang bestimmten Zeilenauswahlleitung verbunden ist, und daß einer (34) der beiden erstgenannten Transistoren (33, 34) mit dem anderen Ende seiner Emitter-Kollektor-Strecke an die zur Aufnahme des Lesesignals bestimmte Spaltenleitung angeschlossen ist.

*

5. Matrixspeicher nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die Lesesteuerstufe jeder Speicherzelle aus zwei Transistoren (72, 73) besteht, von denen jeder mit seiner Basis mit der Basis je eines der beiden die Speicherstufe bildenden kreuzweise miteinander gekoppelten Transistoren (70,71) verbunden ist und mit seinem Emitter an je eine von zwei als Leseieitungen dienenden Spaltenleitungen angeschlossen ist, und daß die für den Lesevorgang bestimmte Zeilenauswahlleitung an den Kollektorkreis der die Speicherstufe bildenden Transistoren (70, 71) angeschlossen ist.

6. Matrixspeicher nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß zu jeder Schreibsteuerstufe (35, 36) mindestens je eine zusätzliche, gleich ausgebildete Schreibsteuerstufe (35a, 36 a) parallel geschaltet ist und mit zusätzlichen für den Schreibvorgang bestimmten Zeilenauswahl- und Spaltenleitungen (50 a, 51, 51a) versehen ist.

7. Matrixspeicher nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß zu jeder Lesesteuerstufe (33, 34, 37) mindestens je eine zusätzliche, gleich ausgebildete Lesesteuerstufe (33 a, 34 a, 37 a) parallel geschaltet ist und mit zusätzlichen für den Lesevorgang bestimmten Zeilenauswahl- und Spaltenleitungen (42 a bzw. 54) versehen sind.