DE2032116B2 - Schaltungsanordnung zur laengenkontrolle von durch pausen voneinander getrennten bitfolgen - Google Patents

Description

In der Informationstechnik ist oftmals vorgesehen, daß nacheinander gleich lange Bitfolgen, die durch dazwischenliegende Pausen voneinander getrennt sind, zu einem Empfänger übertragen werden. Es kann erwünscht sein, solche Bitfolgen möglichst schnell, gegebenenfalls, wie z. B. zum Betrieb eines Sichtgerätes, mit zyklischer Wiederholung zu übertragen, und auf die Übertragung zusätzlich beigegebener Takt- oder Prüfsignale zu verzichten. Im Interesse einer hohen Geschwindigkeit kann es ferner zweckmäßig oder notwendig sein, mehrere, gemeinsam auszuwertende Bitfolgen zu gleicher Zeit über getrennte Leitungen zu übertragen.

Als bekannt kann die Möglichkeit vorausgesetzt werden, am Empfänger aus einlaufenden Bits einen Takt zu bilden. Leitungsstörungen können jedoch zur Unterdrückung oder fälschlichen Bildung von Bitsignalen führen. Bei der Übertragung von Bitfolgen zu gleicher Zeit über getrennte Leitungen können Lauf-Zeitdifferenzen entstehen, so daß eine Bitfolge über eine Leitung vollständig empfangen sein kann, während eine über eine andere Leitung empfangene Bitfolge noch

nicht vollständig ist.

Eine Zählung der nach einer Pause einlaufenden Bits mittels eines Zählers, die an sich bei blockweiser Übertragung zum Auffinden bestimmter Bits zwecks Korrektur bekannt ist, könnte auch dazu dienen, die Bitfolgenlänge zu kontrollieren. Der Aufwand wird jedoch nicht unbeträchtlich und besonders dann störend groß, wenn Bitfolgen über mehrere Leitungen empfangen werden.

Die Erfindung betrifft eine Schaltungsanordnung zur Längenkontrolle von durch Pausen voneinander getrennten Bitfolgen bei einem Empfänger, der aus empfangenen Bits einen Takt bildet.

Aufgabe der Erfindung ist die Schaffung einer Schaltungsanordnung, die mit wenig Aufwand eine Längen kontrolle der Bitfolgen zur Unterbindung der Auswertung von Bitfolgen fehlerhafter Länge durchführt.

Erfindungsgemäß ist vorgesehen, daß jede Bitfolge mit dem Takt der einlaufenden Bits in ein Schieberegister eingeschoben wird, welches länger ist als die Bitfolge, daß ein Pausendetektor vorgesehen ist, der eine Anfangsstufe des Schieberegisters auf einen Markierwert einstellt, der dann der eingeschobenen Bitfolge voraiisläuft, und eine Abfrageschaltung vorgesehen ist, die die Auswertung einer Bitfolge nur freigibt, wenn in dem Schieberegister der Markierwert in einer vorgegebenen Prüfstufe steht.

Vorzugsweise ist weiterhin vorgesehen, daß das gegenüber der Bitfclgenlänge in der Schieberichtung verlängerte Schieberegister am Ende der Verlängerung eine zweite Prüfstufe enthält, welche so ausgebildet ist, daß der Markierwert aus ihr nicht weitergeschoben wird, und daß auch diese Prüfstufe an die Abfrageschaltung angeschlossen ist.

Zweckmäßig kann vorgesehen werden, daß durch den Pausendetektor in der Anfangsstufe des Schieberegisters der Markierwert »1« und in allen übrigen Registerstufen der Wert »0« eingestellt wird.

Eine Weiterbildung der Erfindung besteht darin, daß zur Längenkontrolle von gemeinsam auszuwertenden Bitfolgen, die über getrennte Leitungen im wesentlichen gleichzeitig empfangen werden, an jede Leitung ein Schieberegister angeschlossen ist, ein an alle Leitungen angeschlossener Pausendetektor den Markierwert in allen Schieberegistern einstellt, und die Prüfstufen aller Schieberegister an eine Konjunktionsschaltung angeschlossen sind.

In der Zeichnung ist ein Ausführungsbeispiel der Erfindung dargestellt.

Dabei ist davon ausgegangen, daß aus größerer Entfernung über drei getrennte Übertragungsleitungen LH, L2 und L3 durch Pausen voneinander getrennte Heixaden zu gleicher Zeit empfangen werden, die jeweils als ein Hexaden-Tripel gemeinsam ausgewertet werden sollen zur Steuerung eines Sichtgerätes, welche es erfordert, daß eine längere Folge solcher Hexaden-Tripel mit zyklischer Wiederholung so schnell übertragen wird, daß ein flimmerfreies Bild entsteht.

Über die Übertragungsleitung L 11 eingehende Bits werden von einer Empfangsschaltung (»Kabelempfänger«) K1 diskriminiert und nacheinander an den Eingang eines Schieberegisters 51 weitergegeben, ferner erzeugt die Empfangsschaltung K1 zu jedem aufgenommenen Bit einen Taktimpuls in einer Taktleitung 7Ί. Der so gebildete Bittakt wird als Schiebetakt in dem Schieberegister 51 wirksam. Entsprechend sind der Übertragungsleitung L 2 eine Empfangsschaltung

K 2, ein Schieberegister 52 und eine Taktleitung T2 zugeordnet, und der Übertragungsleitung L 3 eine Empfangsschaltung K 3, ein Schieberegister 53 und eine Taktleitung 73. Die Stufen der Schieberegister sind in bekannter Weise bistabile Kippschaltungen. Eine solche stehe auf »0«, wenn der linke Zweig, und auf »1«, wenn der rechte Zweig das Logikpotential »hi ausgibt.

Die Taktleitungen Tl, 72, Γ3 sind irit Eingängen einer Disjunktionsschaltung D verbunden, über die ein erster nach einer Pause eingehender Bitiaktimpuls eine ι ο monostabile Kippschaltung Fin den unstabilen Zustand kippt Die Eigenzeit der monostabilen Kippschaltung ist so bemessen, daß sie nicht in den Grundzustand zurückfallen kann, solange sie Kippimpulse mit der Frequenz einer nicht durch eine Pause unterbrochenen Bitfolge erhält, jedoch während einer solchen Pause in ihren Grundzustand zurückfällt Bei dem Zurückfallen in den Grundzustand gibt die monostabile Kippschaltung F einen Impuls auf eine Leitung N, welche so mit den Schieberegistern Sl, 52 und 53 verbunden ist, daß dieser Impuls die Stufe 1 (Eingangsstufe) der Schieberegister auf »1«, alle übrigen Stufen jedoch auf »0« stellt.

Der nach einer Pause in ein Schieberegister eingeschobenen Bitfolge läuft also der voreingestellte Bitwert »1« als ein Kopfbit voraus, und dieser Wert muß als Markierwert in der Registerstufe 7 stehen, wenn ordnungsgemäß 6 aufeinanderfolgende Bits, die eine Hexade bilden, aufgenommen wurden. Werden jedoch durch eine Leitungsstörung nach einer Pause weniger als 6 Bits aufgenommen, so bleibt die Stufe 7 auf »0«. Wenn durch eine Leitungsstörung fälschlich zusätzliche Bits simuliert werden, wird der Markierwert »1« über die Stufe 7 hinausgeschoben und gelangt in die Stufe 8. Diese ist so ausgebildet daß sie, wenn auf »1« gestellt, keine weiteren Werte mehr von der vorangehenden Stufe übernehmen und lediglich durch einen Impuls der Leitung N wieder auf »0« gestellt werden kann.

Die Stufen 7 aller Schieberegister sind jeweils mit einem Eingang einer Konjunktionsschaltung A und die Stufen 8 aller Schieberegister mit jeweils einem weiteren Eingang dieser Konjunktionsschaltung verbunden und zwar so, daß die Konjunktionsschakung A nur dann ein Signal »1« ausgibt, wenn alle Registerstufen 7 auf »1« und alle Registerstufen 8 auf »0« stehen. Das Ausgangssignal »1« der Konjunktionsschaltung A, das nur erscheint wenn nach einer Pause 6 und nur 6 Bits in alie Schieberegister aufgenommen wurden, gibt die parallele Übernahme des Hexaden-Tripels in ein Strahlsteuerregister des Sichtgerätes frei. Wenn dss Ausgangssignal »1« der Konjunktionsschaltung A zwischen zwei Pausen nicht erscheint, was dann geschieht, wenn ein Schieberegister mehr oder weniger als 6 Bits erhalten hat, unterbleibt die Übertragung; von besonderen Maßnahmen kann im Falle der Sichtgerätsteuerung abgesehen werden, da damit zu rechnen ist, daß im nachfolgenden Wiederholungszyklus; das Hexaden-Tripel richtig empfangen wird.

Hierzu 1 EMatt Zeichnungen

Claims (4)

1. 20

   Patentansprüche:

   ι. Schaltungsanordnung zur Längenkontrolle von durch Pausen voneinander getrennten Bitfolgen bei einem Empfänger, der aus empfangenen Bi! s einen Takt bildet, dadurch gekennzeichnet, daß jede Bitfolge mit dem Takt der einlaufenden Bits in ein Schieberegister (51 bzw. 52, 53) eingeschoben wird, welches länger ist als die Bitfolge, daß ein Pausendetektor (F) vorgesehen ist, der eine Anfangsstufe des Schieberegisters auf einen Markierwert einstellt, der dann der eingeschobenen Bitfolge vorausläuft, und eine Abfrageschaltung (A) vorgesehen ist, die die Auswertung einer Bitfolge nur freigibt, wenn in dem Schieberegister der Markierwert in einer vorgegebenen Prüfstufe (7) steht.
2. 2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß das gegenüber der Bitfoigenlänge in der Schieberichtung verlängerte Schieberegister (51 bzw. 52, 53) am Ende der Verlängerung eine zweite Prüfstufe (8) enthält, weiche so ausgebildet ist, daß der Markierwert aus ihr nicht weitergeschoben wird, und daß auch diese Prüfstufe an die Abfrageschaltung f/ψ angeschlossen ist.
3. 3. Schaltungsanordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß durch den Pausendetektor (F) in der Anfangsstufe (1) des Schieberegisters (51 bzw. 52, 53) der Markierwert »1« und in allen übrigen Registerstufen der Wert »0« eingestellt wird.
4. 4. Schaltungsanordnung nach Anspruch 1 oder den folgenden, dadurch gekennzeichnet, daß zur Längenkontrolle von gemeinsam auszuwertenden Bitfolgen, die über getrennte Leitungen (Ll, L2, L 3) im wesentlichen gleichzeitig empfangen werden, an jede Leitung ein Schieberegister (51 bzw. 52 bzw. 53) angeschlossen ist. ein an alle Leitungen angeschlossener Pausendetektor (F) den Markierwert in allen Schieberegistern einstellt, und die Prüfstufen (7, 8) aller Schieberegister an eine Konjunktions:ichaltung (Vt^ angeschlossen sind.