DE2032116A1 - Schaltungsanordnung zur Längenkontrolle von durch Pausen voneinander getrennten Bitfolgen - Google Patents

Schaltungsanordnung zur Längenkontrolle von durch Pausen voneinander getrennten Bitfolgen

Info

Publication number
DE2032116A1
DE2032116A1 DE19702032116 DE2032116A DE2032116A1 DE 2032116 A1 DE2032116 A1 DE 2032116A1 DE 19702032116 DE19702032116 DE 19702032116 DE 2032116 A DE2032116 A DE 2032116A DE 2032116 A1 DE2032116 A1 DE 2032116A1
Authority
DE
Germany
Prior art keywords
shift register
circuit arrangement
bit sequence
circuit
value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19702032116
Other languages
English (en)
Other versions
DE2032116C3 (de
DE2032116B2 (de
Inventor
Peter 7750 Konstanz Stanke
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Licentia Patent Verwaltungs GmbH
Original Assignee
Licentia Patent Verwaltungs GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Licentia Patent Verwaltungs GmbH filed Critical Licentia Patent Verwaltungs GmbH
Priority to DE19702032116 priority Critical patent/DE2032116C3/de
Priority claimed from DE19702032116 external-priority patent/DE2032116C3/de
Priority to DE19712142896 priority patent/DE2142896A1/de
Priority to DE19712142895 priority patent/DE2142895A1/de
Publication of DE2032116A1 publication Critical patent/DE2032116A1/de
Publication of DE2032116B2 publication Critical patent/DE2032116B2/de
Application granted granted Critical
Publication of DE2032116C3 publication Critical patent/DE2032116C3/de
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Radar Systems Or Details Thereof (AREA)
  • Manipulation Of Pulses (AREA)

Description

  • Schaltungsanordnung zur Längenkontrolle von durch Pausen voneinander getrennten Bitfolgen In der Informationstechnik ist oftmals vorgesehen, daß nacheinander gleichlange Bitfolgen, die durch daswischenliegende Pausen voneinander getrennt sind, zu einem Empfänger übertragen werden. Es kann erwünscht sein, solche Bitfolgen möglichst schnell, gegebenenfalls, wie z.B. zum Betrieb eines Sichtgerätes, mit zyklischer Wiederholung zu übertragen, und auf die Übertragung zusätzlich beigegebener Takt-oder Prüfsignale zu verzichten. Im Interesse einer hohen Geschwindigkeit kann es ferner zweckmäßig oder notwendig sein, mehrere, gemeinsam auszuwertende Bitfolgen zu gleicher Zeit über getrennte Leitungen zu übertragen.
  • Als bekannt kann die Möglichkeit vorausteaetzt werden, am Empfänger aus einlaufenden Bits einen Takt zu bilden. Leitungsstörungen können Jedoch zur Unterdrückung oder fälschlichen Bildung von Bit signalen führen. Bei der Übertragung von Bitfolgen zu gleicher Zeit über getrennte Leitungen können Laufzeitdifferenzen entstehen, so daß eine Bitfolge über eine Leitung vollstMndig empfangen sein kann, während eine über eine andere Leitung empfangene Bitfolge noch nicht vollständig ist.
  • Eine Zählung der nach einer Pause einlauf enden Bits mittels eines Zählers, die an sich bei blockweiser Übertragung zum Auffinden bestimmter Blts zwecks Korrektur bekannt ist, könnte auch dazu dienen, die Bitfolgenlänge zu kontrollierene Der Aufwand wird Jedoch nicht unbeträchtlich und besonders dann störend groß, wenn Bitfolgen über mehrere Leitungen empfangen werden.
  • Die Erfindung betrifft eine Schaltungsanordnung zur Längenkontrolle von durch Pausen voneinander getrennten Bit folgen bei einem Empfänger, der aus empfangenen Bits einen Takt bildet.
  • Aufgabe der Erfindung ist die Schaffung einer Schaltungsanordnung, die mit wenig Aufwand eine Längenkontrolle der Bitfolgen zur Unterbindung der Auswertung von Bitfolgen fehlerhafter Länge durchführt.
  • Erfindungsgemäß ist vorgesehen daß Jede Bitfolge mit dem Takt der einlaufenden Bits in ein Schieberegister eingeschoben wird9 welches länger ist als die Bitfolge9 daß ein Pausendetektor vorgesehen ist, der eine Anfangitufe des Schieberegisters auf einen Markierwert einstellt der dann der eingeschobenen Bit folge vorausläuft, und eine Abfrageschaltung vorgesehen ist die die Auswertung einer Bitfolge nur freigibt, wenn in dem Schieberegister der Markiervert in einer vorgegebenen Prüfstufe steht.
  • Vorzugsweise ist weiterhin vorgesehen, daß das gegenüber der Bitfolgenlänge in der Schieberichtung verlängerte Schieberegister am Ende der Verlängerung eine zweite Prüfstufe enthält, welche so ausgebildet ist, daß der Markierwert aus ihr nicht weitergeschoben wird, und daß auch diese Prüfstufe an die Abfrageschaltung angeschlossen iat.
  • Zweckmäßig kann vorgesehen werden, daß durch den Pausendetektor in der Anfangsstufe des Schieberegisters der Markierwert "1" und in allen übrigen Registerstufen der Wrrt "O" eingestellt ird.
  • Eine Weiterbildung der Erfindung besteht darin, daß zur Längenkontrolle von gemeinsam auszuwertenden Bitfolgen, die über getrennte Leitungen im Wesentlichen gleichzeitig empfangen werden, an Jede Leitung ein Schieberegiater angeschlossen ist, ein an alle Leitungen angeschlossener Pausendetektor den Markierwert in allen Schieberegistern einstellt, und die Prüfatufen aller Schieberegister an eine Konjunktionsschaltung angeschlossen sind.
  • In der Zeichnung ist ein Ausführungsb ei spiel der Erfindung dargestellt.
  • Dabei ist davon ausgegangen, daß aus größerer Entfernung über drei getrennte Übertragungsleitungen Ll, L2 und L3 durch Pausen voneinander getrennte Hexaden zu gleicher Zeit empfangen werden, die jeweils als ein Hexaden-Tripel gemeinsam ausgewertet werden sollen zur. Steuerung eines Sichtgerätes, welche es erfordert, daß eine längere Folge solcher Hexaden-Tripel mit zyklischer Wiederholung so schnell übertragen wird, daß ein flimmerfreies Bild entsteht.
  • Über die Übertragungsleitung Ll eingehende Bits werden von einer Empfangsschaltung ('Kabelempfänger") Kl diskriminiert und nacheinander an den Eingang eines Schieberegister3 S1 weitergegeben, ferner erzeugt die Empfangsechaltung K1 zu jedem aufgenommenen Bit einen Taktimpuls in einer Takt leitung Tl. Der so gebildete Bittakt wird als Schiebetakt in dem Schieberegister Sl wirksam. Entsprechend sind der Übertragungs leitung L2 eine Empfangsschaltung R2, ein Schieberegister S2 und eine Taktleitung T2 zugeordnet, und der Übertragungsleitung L3 eine Empfangsschaltung K3, ein Schieberegister S3 und eine Taktleitung T3. Die Stufen der Schieberegister sind in bekannter Weise bistabile-RippJchaltungen. Eine solche stehe auf "O", wenn der linke Zweig, und auf i", wenn der rechte Zweig das Logikpotential "1" ausgibt.
  • Die Taktleitungen T1, T2, T3 sind mit Eingängen einer Dis-Junktionsschaltung D verbunden, über die ein erster nach einer Pause eingehender Bittaktimpuls eine monostabile Kippschaltung F in den unstabilen Zustand kippt. Die Eigenzeit der monostabilen Kippschaltung ist so bemessen, daß sie nicht in den Grundzustand zurückfallen kann, solange sie Kippimpulse mit der Frequenz einer nicht durch eine Pause unterbrochenen Bitfolge erhält, jedoch während einer solchen Pause in ihren Grundzustand zurückfällt. Bei dem Zurückfallen in den Grundzustand gibt die monostabile Kippschaltung F einen Impuls auf eine Leitung N, welche so mit den Schieberegistern S1, S2 und S3 verbunden ist, daß dieser Impuls die Stufe 1 (Eingangsstufe) der Schieberegister auf "1", alle übrigen Stufen jedoch auf "O" stellt.
  • Der nach einer Pause in ein Schieberegister eingeschobenen Bitfolge läuft also der voreingestellte Bitwert I als ein Kopfbit voraus, und dieser Wert muß als Narkierwert in der Registerstufe 7 stehen, wenn ordnungsgemäß 6 aufeinanderfolgende Bits, die eine Hexade bilden, aufgenommen wurden.
  • Werden Jedoch durch eine Leitungsstörung nach einer Pause weniger als 6 Bits aufgenommen, eo bleibt die Stufe 7 auf "O". Wenn durch eine Leitungsstörung fälschlich zusätzliche Bits simuliert werden, wird der Markierwert "1" über die Stufe 7 hinausgeschoben und gelangt in die Stufe 8. Diese ist so ausgebildet, daß sie, wenn auf t gestellt, keine weiteren Werte mehr von der vorangehenden Stufe übernehmen und lediglich durch einen Impuls der Leitung N wieder auf "0" gestellt werden kann.
  • Die Stufen 7 aller Schieberegister sind jeweils mit einem Eingang einer Konjunktionsschaltung A und die Stufen 8 aller Schieberegister mit jeweils einem weiteren Eingang dieser Konjunktionsschaltung verbunden, und zwar so, daß die Konjunktionsschaltung A nur dann ein Signal "a" ausgibt, wenn alle Registerstufen 7 auf "li' und alle Registerstufen 8 auf "O" stehen. Das Ausgangsagnal "1" der Konjunktionsschaltung A, das nur erscheint, wenn nach einer Pause 6 und nur 6 Bits in alle Schieberegister aufgenommen wurden, gibt die parallele Übernahme des Hexaden-Tripels in ein Strahlsteuerregister des Sichtgerätes frei. Wenn das Ausgangssignal "1" der Konjunktionsschaltung A zwischen zwei Pausen nicht erscheint, was dann geschieht, wenn ein Schieberegister mehr oder weniger als 6 Bits erhalten hat, unterbleibt die Übertragung; von besonderen Maßnahmen kann im Falle der Sichtgerätsteuerung abgesehen werden, da damit zu rechnen ist, daß im nachfolgenden Wiederholungszyklus das Hexaden-Tripel richtig empfangen wird.

Claims (4)

  1. P a t e n t a-n 5 p r ü c h e
    Schaltungsanordnung zur Längenkontrolle von durch Pausen voneinander getrennten Bitfolgen bei einem Empfänger, der aus empfangenen Bits einen Takt bildet, dadurch gekennzeichnet, daß jede Bitfolge mit dem Takt der einlaufenden Bits in ein Schieberegister (Si bzw. S2, S3) eingeschoben wird, welches länger ist als die Bitfolge, daß ein Pausendetektor (F) vorgesehen ist, der eine Anfangsstufe des Schieberegisters auf einen Markierwert einstellt, der dann der eingeschobenen Bitfolge vorausläuft, und eine Abfrageschaltung (A) vorgesehen ist, die die Auswertung einer Bitfolge nur freigibt, wenn in dem Schieberegister der Markierwert in einer vorgegebenen Prüfstufe (7) steht.
  2. 2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß das gegenüber der Bitfolgenlänge in der Schieberichtung verlängerte Schieberegister (S1 bzw. S2, S3) am Ende der Verlängerung eine zweite Prüfstufe (8) enthält, welche so ausgebildet ist, daß der Markierwert aus ihr nicht weitergeschoben wird, und daß auch diese Prüfstufe an die Abfrageschaltung (A) angeschlossen ist.
  3. 3. Schaltungsanordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß durch den Pausendetektor (F) in der Anfangsstufe (1) des Schieberegisters (S1 bzw. S2, S3) der Markierwert "1" und in allen übrigen Registerstufen der Wert "O" eingestellt wird.
  4. 4. Schaltungsanordnung nach Anspruch 1 oder den folgenden, dadurch gekennzeichnet, daß zur Längenkontrolle von ge meinsam auszuwertenden Bitfolgen, die über getrennte Leitungen (L1, L2, L3) im Wesentlichen glelchzeiti$ empfangen werden, an jede Leitung ein Schieberegister (S1 bzw. S2 bzw. S3) angeschlossen ist, ein an alle Leitungen angeschlossener Pausendetektor (F) den Markierwert in allen Schieberegistern einstellt, und die Prüfstufen (7, 8) aller Schieberegister an eine Konjunktionsschaltung (A) angeschlossen sind.
DE19702032116 1970-06-30 1970-06-30 Schaltungsanordnung zur Längenkontrolle von durch Pausen voneinander getrennten Bitfolgen Expired DE2032116C3 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE19702032116 DE2032116C3 (de) 1970-06-30 Schaltungsanordnung zur Längenkontrolle von durch Pausen voneinander getrennten Bitfolgen
DE19712142896 DE2142896A1 (de) 1970-06-30 1971-08-27 Schaltungsanordnung zur unterscheidung von binaeren nachrichten vorgegebener unterschiedlicher laengen
DE19712142895 DE2142895A1 (de) 1970-06-30 1971-08-27 Schaltungsanordnung zur laengenkontrolle von durch pausen voneinander getrennten binaeren nachrichten

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19702032116 DE2032116C3 (de) 1970-06-30 Schaltungsanordnung zur Längenkontrolle von durch Pausen voneinander getrennten Bitfolgen

Publications (3)

Publication Number Publication Date
DE2032116A1 true DE2032116A1 (de) 1972-01-13
DE2032116B2 DE2032116B2 (de) 1977-06-30
DE2032116C3 DE2032116C3 (de) 1978-02-16

Family

ID=

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4815111A (en) * 1985-10-11 1989-03-21 Mitsubishi Denki Kabushiki Kaisha Data receiving system

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4815111A (en) * 1985-10-11 1989-03-21 Mitsubishi Denki Kabushiki Kaisha Data receiving system

Also Published As

Publication number Publication date
DE2032116B2 (de) 1977-06-30

Similar Documents

Publication Publication Date Title
DE1232374B (de) Zusammenschaltung einer Mehrzahl datenverarbeitender Maschinen
DE2719531B2 (de) Digitale Logikschaltung zur Synchronisierung der Datenübertragung zwischen asynchrongesteuerten Datensystemen
DE3051112C2 (de)
DE60200963T2 (de) Parallel-Seriell-Umsetzer
DE1160892B (de) Schiebeeinheit
DE2225462A1 (de) Verfahren und Einrichtung zur Mittelwertbildung der von einem Vorwärts-Rückwärtssignalgeber her anliegenden Signale
DE1948533C3 (de) Einrichtung zur Übertragung einer synchronen, binären Impulsfolge
DE2728275C2 (de) Schaltungsanordnung zum Wiedergewinnen von Datensignalen
DE2032116A1 (de) Schaltungsanordnung zur Längenkontrolle von durch Pausen voneinander getrennten Bitfolgen
DE2032116C3 (de) Schaltungsanordnung zur Längenkontrolle von durch Pausen voneinander getrennten Bitfolgen
DE2710270B2 (de) Schaltungsanordnung zur Erzeugung von mit eintreffenden Datenimpulsen synchronisierten Taktimpulsen
DE2524129C3 (de) Zeitsteuereinheit für die Steuerung logischer Schaltungen
DE3616556A1 (de) Schaltungsanordnung zum ermitteln des synchronzustandes einer datenuebertragungsanlage
DE3246211C2 (de) Schaltungsanordnung zur Detektion von Folgen identischer Binärwerte
DE4132574C2 (de) Verfahren zur Taktsynchronisation
EP3721590B1 (de) Verfahren zum betreiben eines netzwerkteilnehmers und netzwerkteilnehmer
DE2748151C2 (de) Schneller, schaltbarer HDBn-Codec
DE3722567A1 (de) Verfahren und schaltungsanordnung zur rahmensynchronisierung
DE2030474A1 (de) Digitale Aufnahme Wiedergabe Technik
DE1537452A1 (de) Verfahren zur Erzeugung von Synchronisierzeichen
DE3504983C2 (de) Datenübertragungsanordnung
DE2030763B2 (de) Codewandler zur Umwandlung eines ternären Codes mit beschränkter Disparität in einen binären Code
DE2118303A1 (de) Verfahren und Einrichtung zum Erzeugen eines selbsttaktgebenden binärverschlüsselten Signals
DE2161685A1 (de) Schaltungsanordnung zur uebertragungsumsetzung einer n-stelligen bitfolge
DE19511542C2 (de) M-Sequenz-Code-Generierungs-Schaltung

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
EHJ Ceased/non-payment of the annual fee