DE2022267B2

DE2022267B2 - Integrierbarer, nach dem Prinzip der zeitlich gestaffelten Codierung arbeitender Analog-Digitalwandler

Info

Publication number: DE2022267B2
Application number: DE2022267A
Authority: DE
Inventors: Helmut Dr.-Ing. 8000 Muenchen Pascher
Original assignee: Siemens AG
Current assignee: Siemens AG
Priority date: 1970-05-06
Filing date: 1970-05-06
Publication date: 1978-06-01
Also published as: DE2022267A1; DE2022267C3

Description

60

Die Erfindung betrifft einen integrierbaren, nach dein Prinzip der zeitlich gestaffelten Codierung arbeitenden Analog-Digital-Wandler, der aus einer eingangsseitigen Abtasteinrichtung für das Analogsignal, einem der Abtasteinrichtung nachgeschalteten Speicher, einem ausgangsseitigen Entscheider mit Bewerter für die Ladespannung des Speichers und aus einer Rückkopplungsschleife, über die der Speicher in Abhängigkeit vom Ausgangssignal des Bewarters während der einzelnen Codiertaktschritte urngeladen wird, besteht.

In der elektrischen Nachrichtentechnik und Meßtechnik werden in zunehmenden Maße Anordnungen zur Umwandlung eines Analogwertes in eine digitalcodierte Zahl benötigt. Ein wesentlicher Bestandteil aller dieser Anordnungen ist der Analog-Digital-Umsetzer. Unter einem Analog-Digital-Umsetzer wird dabei eine Einrichtung verstanden, die eine elektrische Größe quantisiert und in eine codierte Darstellung umsetzt. Für diese Umsetzung gibt es eine Reihe verschiedenartiger Methoden mit sehr unterschiedlichen Eigenschaften. Ein bei derartigen Analog- Digital-Umwandlern sehr häufig angewandtes Prinzip ist das der zeitlich gestaffelten Codierung. Bei einer einfachen Anwendung dieses Prinzips läuft das zu codierende Analogsignal während des Codiervorganges über den Bewerter mehrmals im eigentlichen Analog-Digital-Umwandler um, und es wird während jedes Umlaufs ein Codeimpuls erzeugt. Die Ausgabe des Analogsignals in codierter Form erfolgt dabei in einen Seriencode. Bei bekannten Anordnungen dieser Art enthält die Rückkopplungsschleife aufwendige Verzögerungsglieder und zwischengeschaltete Verstärker. Diese Schaltungsieile dienen dazu, das in der Rückkopplungsschleife umlaufende Signal jewsils nach Beendigung eines Codiertaktschrittes in den Speicher umzuladen, wie es für die Durchführung des nächsten Teilcodierschrittes erforderlich ist.

Analog-Digital-Wandler dieser Art, deren Schaltungsaufwand sehr hoch ist, können beispielsweise in Nachrichtenübertragungssystemen nur dann sinnvoll eingesetzt werden, wenn sie einer Vielzahl von Übertragungswegen, beispielsweise in der Gruppenebene, gemeinsam zugeordnet sind. In manchen Anwendungsfällen, z. B. digitaler Nachrichtenübertragung zwischen Fernsprechteilnehmern in der Ortsebene, ist es erforderlich, jedem Übertragungsweg einen Analog-Digital-Wandler zuzuordnen. Hier sind jedoch, wie auch bei meßtechnischen Anwendungen, Analo-Digital-Wandler mit hohem Aufwand untragbar.

Der Erfindung liegt die Aufgabe zugrunde, einen integrierbaren, nach dem Prinzip der zeitlich gestaffelten Codierung arbeitenden Analog-Digital-Wandler anzugeben, der sich durch besonders einfachen Aufbau, insbesondere auch der Rückkopplungsschleife, auszeichnet und der weitgehend in integrierter Bauweise zu realisieren ist.

Ausgehend von einem integrierbaren, nach dem Prinzip der zeitlich gestaffelten Codierung arbeitenden Analog-Digital-Wandler, bestehend aus einer eingangsseitigen Abtasteinrichtung für das Analogsignal, einem der Abtasteinrichtung nachgeschalteten Speicher, einem ausgangsseitigen Entscheider mit Bewerter für die Ladespannung des Speichers und einer Rückkopplungsschleife, über die der Speicher in Abhängigkeit vom Ausgangssignal des Bewerters während der einzelnen Codiertaktschritte umgeladen wird, wird diese Aufgabe gemäß der Erfindung dadurch gelöst, daß Entscheider und Bewerter durch einen mit einer Bezugsspannung verbundenen Komparator und eine nachgeschaltete, von einem Codiertakt gesteuerte bistabile Schaltung realisiert sind, daß ferner der Speicher derart mit dem Komparator verbunden ist, daß die Polarität der Ausgangsspannung der bistabilen Schaltung der Polarität der Ladespannung des Speichers im Codicrtaktzc^:tpunkt entspricht, daß außerdem

die Rückkopplungsschleife einen Zweipol enthält, daß weiterhin entweder der Speicher oder der Zweipol eine derartige negative Charakteristik aufweist, daß die Differenz zwischen der Ladespannung des Speichers und der jeweiligen Ausgangsspanniing der bistabilen Schaltung in jeder Codiertaktperiode verdoppelt wird, und daß die Ladespannung des Speichers über die Rückkopplungsschleife jeweils in Richtung ihrer umgekehrten Polarität verändert wird.

Der Erfindung liegt die Erkenntnis zugrunde, daß die Ladespannung eines Speichers in einem Stromkreis, der außer dem Speicher einen Leitwert und eine Spannungsquelle enthält, nach einer e-Funktion vergrößert wird, wenn entweder der Speicher oder der Leitwert eine negative Charakteristik aufweisen. Bei dem Analog-Digital-Wandler gemäß der Erfindung wird die Spannungsquelle durch die Ausgangsspannung des Bewerters und der Leitwert durch den im Rückkopplungsweg liegenden Zweipol dargestellt. Da die Ladespannung des Speichers ungleich Null ist, wird in dieser Anordnung jeweils die Spannungsdifferenz zwischen der Ausgangsspannung des Bewerters und der jeweiligen Ladespannung des Speichers vergrößert. Der Zeitraum, in dem eine Verdopplung der Spannungsdifferenz erfolgt, entspricht einer Codiertaktperiode, Sobald die Verdopplung der Spannungsdifferenz am Speicher eingetreten ist, kann ausgehend von diesem bewerteten Analogspannungswert der nächste Teilcodierschritt vollzogen werden.

Der erwähnte Stromkreis kann dabei entweder-einen Zweipol oder einen Speicher mit negativer Charakteristik aufweisen. Soll der Zweipol eine negative Charakteristik aufweisen, so ist es vorteilhaft, den Zweipol durch einen positiv über einen reellen Widerstand rückgekoppelten Verstärker zu realisieren, und den Verstärkungsfaktor dieses Verstärkers durch eine Gegenkopplung zu stabilisieren. Soll dagegen der Speicher eine negative Charakteristik aufweisen, so ist es vorteilhaft, die negative Charakteristik des Speichers durch einen positiv über eine Kapaztität rückgekoppelten Verstärker zu realisieren, dessen Verstärkungsfaktor ebenfalls durch eine Gegenkopplung stabilisiert ist.

Eine einfache Möglichkeit zu einer noch genaueren Stabilisierung des Verstärkungsfaktors des Verstärkers besteht darin, daß der Gegenkoppluiigsweg des Verstärkers einen gesteuerten Widerstand enthält, und daß dieser gesteuerte Widerstand beim Überschreiten einer bestimmten Spannung am Speicher verändert wird.

Zur weiteren Vereinfachung des Analog-Digital-Umwandlers nach der Erfindung ist es möglich, die bistabile Schaltung durch eine Rückkopplung des !Comparators zu realisieren.

Anhand der Zeichnung soll die Erfindung im folgenden noch näher erläutert werden.

Es zeigt

Fig. 1 das Prinzipschaltbild eines Analog-Digital-Wandlers nach der Erfindung,

Fig.2 den in dem Analog-Digital-Wandler nach Fig. 1 enthaltenen Stromkreis mit einem Speicher, einem Leitwerk und einer Spannungsquelle,

F i g. 3 ein Spannungszeitdiagramm der Spannung am Speicher im Stromkreis nach F i g. 2,

Fig. 4 ein Teildiagramm zur Erläuterung der Arbeitsweise des Analog-Digital-Wandlers nach F i g. 1,

Fig.5 einen rückgekoppelten Verstärker zur Realisierung des Speichers, bzw. des Zweipols mit negativer Charakteristik.

Fig. 6 ein Ausführungsbeispiel eines Analog-Digitalwandlersnach Fig. 1.

Die Fig. 1 zeigt einen Analog-Digital-Wandler nach der Erfindung mit einem Analogeingang E und einem Digitalausgang A, der aus einem Speicher Q einem Komparator K, einer bistabilen Schaltung Fund einem Leitwert G besteht. Der Analogeingang E des Analog-Digital-Wandlers ist über einen von einem Abtasttakt Π gesteuerten Schalter 5 mit dem Speicher

ίο C, dem Leitwert C und dem ersten Eingang des !Comparators K verbunden. Der zweite Eingang des !Comparators ist ebenso wie der zweite Anschluß des Speichers mit der Leitung B verbunden, die auf Bezugspotential liegt. Der Ausgang des !Comparators

is ist mit dem Eingang der von einem Codiertakt T2 gesteuerten bistabilen Schaltung F verbunden, deren Ausgang über den Leitwert G an den mit dem Speicher verbundenen ersten Eingang des !Comparators zurückgeführt ist. Das Ausgangssignal der bistabilen Schaltung ist dabei bezogen auf die Leitung B: + Ub für eine logische »1« und - Ub(Ht eine logische »0«.

In F i g. 2 ist der in dem Analog-Digital-Wandler nach F i g. 1 enthaltene Stromkreis mit dem Speicher C, dem Leitwert G und der Spannungsquelle U₈ getrennte herausgezeichnet, anhand dessen die Wirkungsweise des Analogdigitalwandlers näher erläutert werden soll.

In F i g. 2 hat entweder der Speicher C oder der Leitwert G eine negative Charakteristik. In Fig.3 ist das Spannungsdiagramm der Spannung u_c am Speicher C dargestellt. Der Verlauf der Spannung u_c in Abhängigkeit von der Zeit t ist durch die Gleichung

= U_B+ [«_e(₀)-

bestimmt.

Für die weitere Erläuterung des Analog-Digital-Wandlers soll vorausgesetzt werden, daß die Zeit t so gewählt ist, daß sich die Spannungsdifferenz zwischen der positiven oder der negativen Ausgangsspannung der bistabilen Schaltung und der Ladespannung des Speichers in jedem Zeitraum i2 verdoppelt. Dieser Zeitraum f 2 entspricht einem Codiertaktzeitschritt des Taktes 72. Bei dieser Bemessung liefert die Anordnung nach F i g. 1 ausgangsseitig das ursprüngliche Analogsignal in gewöhnlichem Binärcode, und zwar in serieller Darstellung bei fallender Wertigkeit der einzelnen Bits. Zum leichteren Verständnis der Wirkungsweise des Analog-Digitalwandlers dieser Art soll noch weiterhin

so das Zeitdiagramm nach Fig.4 herangezogen werden. Die in F i g. 4 dargestellten Diagramme zeigen von oben nach unten den Abtasttakt Tl, den Codiertakt T2, den Verlauf der Spannung u_c am Kondensator C für eine eingespeicherte Spannung Ua am Analogeingang Fund das Digitalsignal am Ausgang A des Analog-Digital-Wandlers. In das Diagramm für den Verlauf der Spannung u_c am Kondensator C sind weiterhin die Werte für die positive bzw. negative Betriebsspannung Ub eingetragen, ferner sind neben diesem Diagramm die binärcodierten Werte der einzelnen Amplitudenstufen aufgezeichnet.

Fine zu codierende Analogspannung wird in einem ersten Schritt über den Schalter 5 in den Speicher bzw. Kondensator C eingespeichert. Der nachfolgende Komparator K prüft, ob die dem Speicher eingespeicherte Spannung größer oder kleiner als die Bezugsspannung an der Leitung B ist. Die nachfolgende bistabile Schaltung Fist so eeschaltet. daß die Polarität

am Eingang des !Comparators gleich der Polarität der Ausgangsspannung der bistabilen Schaltung ist. Da der Betrag der Ausgangsspannung der bistabilen Schaltung größer sein soll, als der Bereich der zulässigen Analogspannungswerte, wird die Ladespannung des Speichers über den negativen Leitwert in Richtung der jeweils umgekehrten Polarität verändert. Die Ladespannung des Speichers wird also, wenn sie zum Taktzeitpunkt positiv war, in negativer Richtung verringert, bzw. wenn sie negativ war, in positiver Richtung erhöht. Dieser Vorgang wiederholt sich mit jedem Codiertaktschritt bis zum Ende der Codierperiode.

In F i g. 4 ist angenommen, daß eine Analogspannung Ua in den Kondensator eingespeichert wird, der im Binärcode dem Wert 1011 entspricht. Diese Analogspannung wird während des Zeitraums 11 eingespeichert, nach Beendigung des Zeitraums il wird diese Spannung im Komparator mit der Spannung der Bezugsleitung B verglichen. Da die Ladespannung des Speichers zu diesem Zeitpunkt positiv ist, wird die Spannungsdifferenz zwischen der positiven Betriebsspannung + t/s und der Ladespannung im darauffolgenden ersten Codiertaktschritt mit der Zeitdauer f2 verdoppelt, die sich dann ergebende Ladespannung des Kondensators C ist negativ. Das Ausgangssignal der bistabilen Schaltung F entspricht einer binären Null, die Spannungsdifferenz zwischen der negativen Betriebsspannung — Ub und der Ladespannung des Kondensators wird wiederum im nächsten Codiertaktschritt verdoppelt und die Ladespannung u_c wird wieder positiv. Dieser Vorgang wiederholt sich so lange, bis alle Codiertaktschritte erfolgt sind. Dann wird wieder ein neues Analogsignal in den Speicher während des darauffolgenden Zeitraumes f 1 eingespeichert.

Durch Umkehrung dieses Prinzips des Analog-Digital-Wandlers nach der Erfindung ergibt sich in einfacher Weise ein Digital-Analog-Wandler.

Eine Möglichkeit zur Realisierung der negativen Charakteristik des Speichers bzw. des Leitwertes ist in F i g. 5 dargestellt.

Die Fig.5 zeigt einen Verstärker V mit dem Verstärkungsgrad v. Der Verstärker ist mit dem Ausgangsspannungsteiler aus den Widerständen R1 und R 2, an deren gemeinsamen Verbindungspunkt die Gegenkopplungsspannung für den Verstärker abgegriffen wird, und der Admittanz Y, über die der Verstärker positiv rückgekoppelt ist, beschaltet. Zur Erzielung eines Speichers mit negativer Charakteristik ist die Admittanz Y durch die Kapazität eines Kondensators entsprechender Größe darzustellen, während sich bei einem reellen ohmschen Leitwert ein negativer Leitwert ergibt. Die Größe des negativen Speichers bzw. des negativen Leitwertes ergibt sich aus der Gleichung:

r ·

R2

G=

RI+R2

- 1

R\

Y.

RI + R2

+ 1

F i g. 6 zeigt ein weiter ausgeführtes Beispiel für einen Analog-Digitalwandler nach Fig. 1, bei dem der Speicher eine positive und der Leitwert eine negative Charakteristik aufweist. In F i g. 6 ist der vom Abtasttakt gesteuerte Schalter 5 durch die Schalttransistoren Ts 1 und Ts 2 und den Übertrager ü realisiert. Die Kollektoren und Basen der Schalttransistoren sind miteinander verbunden. Ihre Basen werden über den Übertrager ü vom Abtasttakt 7"! angesteuert. Der Emitter des Schalttransistors Ts 1 bildet den Eingang und der Emitter des Schalttransistors Ts2 den Ausgang des Abtastschalters. Der Ausgang des Schalters 5 ist mit einem Anschluß des als Speicher dienenden Kondensators C, sowie mit dem ersten Eingang des Komparators K und dem einen Anschluß des negativen Leitwertes G verbunden. Der zweite Eingang des Komparators K, sowie der andere Anschluß des Kondensators Csind mit einer Bezugsleitung B verbunden. Der negative Leitwert G ist durch den Verstärker V, der über die Widerstände R 1 und R 2 gegengekoppelt und der über den Widerstand R 3 rückgekoppelt ist, realisiert. Der Ausgang des Komparators steht mit dem Eingang eines D-Flip-Flops Fin Verbindung, dessen Ausgang über den Leitwert G mit dem Speicher C verbunden ist und der gleichzeitig zusammen mit der Bezugsleitung B den Digitalausgang bildet. Um mit handelsüblichen bistabilen Schaltungen in integrierter Form eine bipolare Ausgangsspannung zu erhalten, wird der Analog-Digital-Wandler nach F i g. 6 aus einer Konstantspannungsquelle, bestehend aus dem Widerstand R, der Konstantstromquelle /und den beiden Dioden Fl und D2, die eine Begrenzung bewirken, gespeist.

Hierzu 2 Blatt Zeichnungen

Claims

Patentansprüche:

1. Integrierbarer, nach dem Prinzip der zeitlich gestaffelten Codierung arbeitender Analog-Digital-Wandler, bestehend aus einer eingangsseitigen Abtasteinrichtung für das Analogsignal, einem der Abtasteinrichtung nachgeschalteten Speicher, einem ausgangsseitigen Entscheider mit Bewerter für die Ladespannung des Speichers und einer Rückkopp- to lungsschleife, über die der Speicher in Abhängigkeit vom Ausgangssignal des Bewerters während der einzelnen Codiertaktschritte umgeladen wird, dadurch gekennzeichnet, daß Entscheider und Bewerter durch einen mit einer Bezugsspannung verbundenen Komparator und eine nachgeschaltete, von einem Codiertakt gesteuerte bistabile Schaltung realisiert sind, daß ferner der Speicher derart mit dem Komparator verbunden ist, daß die Polarität der Ausgangsspannung der bistabilen Schaltung der Polarität der Ladespannung des Speichers im Codiertaktzeitpunkt entspricht, daß außerdem die Rückkopplungsschleife einen Zweipol enthält, daß weiterhin entweder der Speicher oder der Zweipol eine derartige negative Charakteristik aufweist, daß die Differenz zwischen der Ladespannung des Speichers und der jeweiligen Ausgangsspannung der bistabilen Schaltung in jeder Codiertaktperiode verdoppelt wird, und daß die Ladespannung des Speichers über die Rückkopplungsschleife jeweils in Richtung ihrer umgekehrten Polarität verändert wird.

2. Analog-Digital-Wandler nach Anspruch 1, bei dem der Zweipol eine negative Charakteristik aufweist, dadurch gekennzeichnet, daß die negative J5 Charakteristik des Zweipols durch einen positiv über einen reellen Widerstand rückgekoppelten Verstärker realisiert ist, und daß der Verstärkungsfaktor dieses Verstärkers durch eine Gegenkopplung stabilisiert ist.

3. Analog-Digital-Wandler nach Anspruch 1, bei dem der Speicher eine negative Charakteristik aufweist, dadurch gekennzeichnet, daß die negative Charakteristik des Speichers durch einen positiv über eine Kapazität rückgekoppelten Verstärker realisiert ist, und daß der Verstärkungsfaktor dieses Verstärkers durch eine Gegenkopplung stabilisiert ist.

4. Analog-Digital-Wandler nach Anspruch 2 oder

3, dadurch gekennzeichnet, daß der Gegenkopplungsweg des Verstärkers einen gesteuerten Widerstand enthält, und daß dieser gesteuerte Widerstand bei Überschreiten einer bestimmten Spannung am Speicher verändert wird.

5. Analog-Digital-Wandler nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die bistabile Schaltung durch eine Rückkopplung des Komparators realisiert ist.