DE202022100011U1 - Ein System zur Verringerung des Leckstroms unter Verwendung von Current-Mode-Logikschaltungen - Google Patents

Abstract

System zur Reduzierung des Leckstroms in einer Schaltung, wobei das System Folgendes umfasst:
eine Stromquelle (102)
einen Hilfstransistor (104), wobei der Hilfstransistor (104) in zwei Transistoren unterteilt ist, die einen Pull-Down-N-Metalloxid-Halbleiter (NMOS) bilden, wobei jeder eine Breite von der Hälfte der Breite des Hilfstransistors hat und parallel geschaltet ist; und
eine ohmsche Last (106) mit P-Metalloxid-Halbleitertransistoren (PMOS), wobei der Widerstand der Last durch die Vorspannung (Vbp) eingestellt wird, um einen erforderlichen Leckstrom zu erhalten.

Description

• BEREICH DER ERFINDUNG
• Die vorliegende Erfindung bezieht sich auf ein Gebiet der Stromreduzierungstechniken. Insbesondere bezieht sich die vorliegende Erfindung auf ein System zur Leckstromreduzierung unter Verwendung von Current-Mode-Logikschaltungen.
• HINTERGRUND DER ERFINDUNG
• Die Leckverlustleistung wird zu einem der größten Probleme bei der Entwicklung von VLSI-Schaltungen (Very Large Scale Integration) mit geringem Stromverbrauch, insbesondere bei On-Chip-Bauteilen, da sie alle zwei Jahre zunimmt. Die Verkleinerung der Schwellenspannung hat massiv zum Fortschritt des Leckstroms unterhalb der Schwelle beigetragen, wodurch die statische (Leck-)Verlustleistung sehr hoch ist. Bei batteriebetriebenen Geräten mit langer Batteriedauer im Standby-Modus entleert sich die Batterie aufgrund dieser Leckleistung sehr schnell.
• Die Verbesserung der VLSI-Technologie führt zu einer Verkleinerung der Schaltkreise, einer Verringerung der Versorgungsspannung, der Schwellenspannung und der Dicke des Gate-Oxids sowie zu einem Anstieg der Leckleistung des Bauelements. Daher sind wirksame Techniken zur Verringerung der Leckleistung bei Schaltungen im Submikron- und Nanometerbereich von entscheidender Bedeutung. Bei diesen Schaltungen wird der Sub-Threshold-Leckstrom zum Hauptleckstrom, da er bei verminderter Schwellenspannung exponentiell ansteigt und auch die Leckleistung erhöht, was einen erheblichen Verlust in CMOS-VLSI-Schaltungen darstellt, da die Batterie leckt.
• Die extravagante Verlustleistung in diesen Designs schreckt von der Verwendung in tragbaren Geräten wie mobilen Systemen, Sensornetzwerken, implantierbaren biomedizinischen Systemen und tragbaren batteriebetriebenen Systemen ab. Die Entwicklung von tragbaren Geräten ist für VLSI-Schaltungsentwickler zu einer anspruchsvollen Aufgabe geworden, da die Verlustleistung zu einem großen Rückschlag wird.
• US7141849B2 offenbart eine Halbleiterspeichervorrichtung, einen Gate-Isolierfilm und eine Gate-Elektrode, die auf einem Halbleitersubstrat eines ersten Leitfähigkeitstyps liegen, und Ladungshalteabschnitte sind auf beiden Seiten der Gate-Elektrode ausgebildet. Erste und zweite Diffusionsschichtbereiche vom zweiten Leitfähigkeitstyp sind in Bereichen des Halbleitersubstrats ausgebildet, die den Ladungshalteabschnitten entsprechen. Die Ladungshalteabschnitte sind jeweils so strukturiert, dass sie entsprechend einer in den Ladungshalteabschnitten gehaltenen elektrischen Ladungsmenge eine Strommenge ändern, die von einem der Diffusionsschichtbereiche des zweiten Leitfähigkeitstyps zu dem anderen der Diffusionsschichtbereiche durch einen Kanalbereich fließt, wenn eine Spannung an die Gate-Elektrode angelegt wird. Ein Teil jedes Ladungshalteabschnitts befindet sich unterhalb einer Grenzfläche zwischen dem Gate-Isolierfilm und dem Kanalbereich.
• Der oben erwähnte nahe Stand der Technik erwähnt ein Halbleiterbauelement, dass Ladung hält und in Strom umwandelt.
• Daher besteht die Notwendigkeit, eine Erfindung zur Verfügung zu stellen, um die Grenzen der bestehenden Forschung und des Standes der Technik zu überwinden. Die vorliegende Erfindung bietet Techniken zur Reduzierung des Leckstroms unter Verwendung von Current-Mode-Logikschaltungen.
• Der technische Fortschritt, der durch die vorliegende Erfindung offenbart wird, überwindet die Einschränkungen und Nachteile bestehender und konventioneller Systeme und Methoden.
• ZUSAMMENFASSUNG DER ERFINDUNG
• Die vorliegende Erfindung bezieht sich allgemein auf ein System zur Leckstromreduzierung unter Verwendung von Strommodus-Logikschaltungen.
• Ein Ziel der vorliegenden Erfindung ist es, eine Technik zur Reduzierung des Leckstroms bereitzustellen.
• Ein weiteres Ziel der vorliegenden Erfindung ist es, logische Schaltungen zu entwerfen, die im Unterschwellenbereich arbeiten.
• Ein weiteres Ziel der vorliegenden Erfindung ist es, die Transistoren im schwachen Inversionsbereich zu betreiben.
• Ein weiteres Ziel der vorliegenden Erfindung ist es, die Größe der Schaltung zu reduzieren.
• In einer Ausführungsform umfasst das System zur Verringerung des Leckstroms in einer Schaltung Folgendes:
• eine Stromquelle;
• einen vorhandenen Transistor, wobei der vorhandene Transistor in zwei Transistoren unterteilt ist, die einen Pull-Down-N-Metalloxid-Halbleiter (NMOS) bilden, wobei jeder eine Breite von der Hälfte der Breite des vorhandenen Transistors hat und parallel geschaltet ist; und
• eine ohmsche Last mit P-Metalloxid-Halbleitertransistoren (PMOS), wobei der Widerstand der Last durch die Vorspannung (Vbp) eingestellt wird, um einen erforderlichen Leckstrom zu erhalten.
• In einer alternativen Ausführungsform umfasst der P-MOS-Transistor einen Bulk und einen Drain.
• In einer alternativen Ausführungsform arbeiten die NMOS-Transistorpaare mit einem konstanten Vorspannungsstrom in Richtung eines der beiden Transistorzweige, der zwei Anschlüsse von Differenzausgängen bildet. Die logische Operation findet in dem NMOS-Differenzpaar statt, das unter Verwendung binärer Entscheidungsdiagramme entworfen wurde.
• In einer alternativen Ausführungsform verwenden Pull-up-PMOS-Transistoren die vorhandene Einzeltransistorbreite und die Pull-down-NMOS-Transistoren die Hälfte der vorhandenen Transistorbreite.
• Um die Vorteile und Merkmale der vorliegenden Erfindung weiter zu verdeutlichen, wird eine genauere Beschreibung der Erfindung durch Bezugnahme auf bestimmte Ausführungsformen davon, die in den beigefügten Figuren dargestellt sind, gegeben. Es wird davon ausgegangen, dass diese Figuren nur typische Ausführungsformen der Erfindung darstellen und daher nicht als Einschränkung des Umfangs der Erfindung anzusehen sind. Die Erfindung wird mit zusätzlicher Spezifität und Detail mit den beigefügten Figuren beschrieben und erläutert werden.
• Figurenliste
• Diese und andere Merkmale, Aspekte und Vorteile der vorliegenden Erfindung werden besser verstanden, wenn die folgende detaillierte Beschreibung mit Bezug auf die beigefügten Figuren gelesen wird, in denen gleiche Zeichen gleiche Teile in den Figuren darstellen, wobei:
• 1 ein Blockdiagramm eines Systems zur Reduzierung des Leckstroms in einer Schaltung zeigt,
• 2 ein Schaltbild der Current-Mode-Logik zeigt,
• 3 eine schematische Darstellung des Dual Vth Stack (DVS) CM-Inverters zeigt und
• 4 eine tabellarische Darstellung von V_DD gegenüber der Gesamtleistung von CM-Wechselrichtern zeigt.
• Der Fachmann wird verstehen, dass die Elemente in den Figuren der Einfachheit halber dargestellt sind und nicht unbedingt maßstabsgetreu gezeichnet wurden. Die Flussdiagramme veranschaulichen beispielsweise das Verfahren anhand der wichtigsten Schritte, um das Verständnis der Aspekte der vorliegenden Offenbarung zu verbessern. Darüber hinaus kann es sein, dass eine oder mehrere Komponenten der Vorrichtung in den Figuren durch herkömmliche Symbole dargestellt sind und dass die Figuren nur die spezifischen Details zeigen, die für das Verständnis der Ausführungsformen der vorliegenden Offenbarung relevant sind, um die Figuren nicht mit Details zu überfrachten, die für Fachleute, die mit der vorliegenden Beschreibung vertraut sind, leicht erkennbar sind.
• DETAILLIERTE BESCHREIBUNG
• Um das Verständnis der Erfindung zu fördern, wird nun auf die in den Figuren dargestellte Ausführungsform Bezug genommen und diese mit bestimmten Worten beschrieben. Es versteht sich jedoch von selbst, dass damit keine Einschränkung des Umfangs der Erfindung beabsichtigt ist, wobei solche Änderungen und weitere Modifikationen des dargestellten Systems und solche weiteren Anwendungen der darin dargestellten Grundsätze der Erfindung in Betracht gezogen werden, wie sie einem Fachmann auf dem Gebiet der Erfindung normalerweise einfallen würden.
• Der Fachmann wird verstehen, dass die vorstehende allgemeine Beschreibung und die folgende detaillierte Beschreibung beispielhaft und erläuternd für die Erfindung sind und diese nicht einschränken sollen.
• Wenn in dieser Beschreibung von „einem Aspekt“, „einem anderen Aspekt“ oder ähnlichem die Rede ist, bedeutet dies, dass ein bestimmtes Merkmal, eine bestimmte Struktur oder eine bestimmte Eigenschaft, die im Zusammenhang mit der Ausführungsform beschrieben wird, in mindestens einer Ausführungsform der vorliegenden Erfindung enthalten ist. Daher können sich die Ausdrücke „in einer Ausführungsform“, „in einer anderen Ausführungsform“ und ähnliche Ausdrücke in dieser Beschreibung alle auf dieselbe Ausführungsform beziehen, müssen es aber nicht.
• Die Ausdrücke „umfasst“, „enthaltend“ oder andere Variationen davon sollen eine nicht ausschließliche Einbeziehung abdecken, so dass ein Verfahren oder eine Methode, die eine Liste von Schritten umfasst, nicht nur diese Schritte umfasst, sondern auch andere Schritte enthalten kann, die nicht ausdrücklich aufgeführt sind oder zu einem solchen Verfahren oder einer solchen Methode gehören. Ebenso schließen eine oder mehrere Vorrichtungen oder Teilsysteme oder Elemente oder Strukturen oder Komponenten, die mit „umfasst...a“ eingeleitet werden, nicht ohne weitere Einschränkungen die Existenz anderer Vorrichtungen oder anderer Teilsysteme oder anderer Elemente oder anderer Strukturen oder anderer Komponenten oder zusätzlicher Vorrichtungen oder zusätzlicher Teilsysteme oder zusätzlicher Elemente oder zusätzlicher Strukturen oder zusätzlicher Komponenten aus.
• Sofern nicht anders definiert, haben alle hierin verwendeten technischen und wissenschaftlichen Begriffe die gleiche Bedeutung, wie sie von einem Fachmann auf dem Gebiet, zu dem diese Erfindung gehört, allgemein verstanden wird. Das System, die Methoden und die Beispiele, die hier angegeben werden, dienen nur der Veranschaulichung und sind nicht als Einschränkung gedacht.
• Ausführungsformen der vorliegenden Erfindung werden im Folgenden unter Bezugnahme auf die beigefügten Figuren im Detail beschrieben.
• 1 zeigt ein Blockdiagramm eines Systems zur Reduzierung des Leckstroms in einer Schaltung. Das System besteht aus:
• eine Stromquelle (102), einen vorhandenen Transistor (104) und eine ohmsche Last (106).
• Der vorhandene Transistor (104) ist in zwei Transistoren unterteilt, die einen N-Metalloxid-Halbleiter (NMOS) mit einer Breite von jeweils der Hälfte der Breite des vorhandenen Transistors bilden und parallel geschaltet sind. Die NMOS-Transistorpaare arbeiten mit einem konstanten Vorspannungsstrom in Richtung eines der beiden Transistorzweige, wodurch zwei Anschlüsse für Differenzausgänge entstehen. Die logische Operation erfolgt im NMOS-Differenzpaar, das unter Verwendung binärer Entscheidungsdiagramme entworfen wurde.
• Die ohmsche Last (106) umfasst P-Metalloxid-Halbleiter (PMOS)-Transistoren, wobei der Widerstand der Last durch die Vorspannung (Vbp) eingestellt wird, um einen erforderlichen Leckstrom zu erhalten. Der P-MOS-Transistor umfasst einen Bulk und einen Drain. Die Pull-up-PMOS-Transistoren verwenden die bestehende Einzeltransistorbreite und die Pull-down-NMOS-Transistoren verwenden die Hälfte der bestehenden Transistorbreite.
• 2 zeigt ein Schaltbild der Current-Mode-Logik. Die günstigste Alternative zur konventionellen CMOS-Logik unterhalb der Schwelle ist die Current-Mode-Logik, die im Bereich unterhalb der Schwelle funktioniert. Diese Logik ist sehr produktiv für den Entwurf von Schaltungen mit extrem niedrigem Stromverbrauch. Die Current-Mode-Logik (CM) oder quellengekoppelte Logik besteht aus drei Hauptabschnitten: Konstantstromquelle, quellengekoppelte NMOS-Paare (Pull-Down-Netzwerk) und die ohmsche Last. Kleine PMOS-Transistoren, deren Bulk und Drain verbunden sind, werden als Lastwiderstände verwendet. Ihr Widerstand wird durch die Vorspannung Vbp eingestellt, um den erforderlichen Leckstrom zu erhalten. Die Schaltung verwendet differenzielle NMOS-Transistorpaare, um einen konstanten Vorspannungsstrom zu einem der beiden Zweige zu leiten, die die beiden Anschlüsse der Differenzausgänge bilden. In der Schaltung steuert der NMOS-Tail-Transistor den Tail-Strom mit der Gate-Spannung Vbn und dieser Transistor fungiert als Konstantstromquelle, Iss. Die logische Verknüpfung erfolgt im NMOS-Differentialpaar, das mit Hilfe der binären Entscheidungsdiagramme entworfen wurde. Das Ausgangssignal wird über die beiden Lastwiderstände gewonnen, die die Stromdifferenz im Eingangsdifferentialpaar in eine Differenzausgangsspannung umwandeln.
• Der Spannungshub ist gegeben durch: $$\text{VSW}=\text{VOH}-\text{VOL}=2\text{RL}:{\text{I}}_{\text{ss}}$$

  
• Die Verlustleistung der Schaltung ist gegeben durch: $$\text{Verlustleistung}=\text{VDD}\times {\text{I}}_{\text{SS}}$$

  
• Die Ausgangszeitkonstante ist gegeben durch $$\mathrm{\zeta }\text{SCL}={\text{R}}_{\text{L}}\times {\text{C}}_{\text{L}}={\text{V}}_{\text{sw}}{\text{/I}}_{\text{ss}}\times {\text{C}}_{\text{L}}$$

  

  wobei C_L die gesamte Ausgangskapazität ist.
• Techniken zur Verringerung des Leckstroms mit Strommodus-Logikschaltungen
• Das Leistungsverzögerungsprodukt ist gegeben durch $${\text{P}}_{\text{DPSCL}}=\text{ln}\left(2\right)\times {\text{V}}_{\text{DD}}\times {\text{V}}_{\text{sw}}\times {\text{I}}_{\text{ss}}\times {\text{C}}_{\text{L}}$$

  
• 3 zeigt eine schematische Darstellung des Dual Vth Stack (DVS) CM-Inverters.
• Bei diesem Ansatz werden die vorhandenen Transistoren in zwei Transistoren aufgeteilt, die jeweils die halbe Breite des vorhandenen Einzeltransistors haben. Somit hat die Schaltung einen Hoch-V-Transistor mit der halben Breite des ursprünglichen Transistors, der parallel zu ihm geschaltet ist. Das bedeutet, dass die Pull-up-PMOS-Transistoren die Breite des vorhandenen Einzeltransistors verwenden, während die Pull-down-NMOS-Transistoren die Hälfte der Breite des vorhandenen Transistors verwenden.
• 4 zeigt eine tabellarische Darstellung von V_DD gegenüber der Gesamtleistung von CM-Wechselrichtern.
• Der Vergleich von Leistung und Verzögerung für verschiedene vorgeschlagene CM-Inverter bei unterschiedlichen Stromversorgungen wird berechnet. Es zeigt sich, dass der DVS-CM-Inverter die bevorzugte Technik für eine geringere Leckleistung und eine günstige Leistung ist.
• Die Figuren und die vorangehende Beschreibung geben Beispiele für Ausführungsformen. Der Fachmann wird verstehen, dass eines oder mehrere der beschriebenen Elemente durchaus zu einem einzigen Funktionselement kombiniert werden können. Alternativ dazu können bestimmte Elemente in mehrere Funktionselemente aufgeteilt werden. Elemente aus einer Ausführungsform können einer anderen Ausführungsform hinzugefügt werden. Die Reihenfolge der hier beschriebenen Prozesse kann beispielsweise geändert werden und ist nicht auf die hier beschriebene Weise beschränkt. Darüber hinaus müssen die Aktionen eines Flussdiagramms nicht in der gezeigten Reihenfolge ausgeführt werden; auch müssen nicht unbedingt alle Aktionen durchgeführt werden. Auch können die Handlungen, die nicht von anderen Handlungen abhängig sind, parallel zu den anderen Handlungen ausgeführt werden. Der Umfang der Ausführungsformen ist durch diese spezifischen Beispiele keineswegs begrenzt. Zahlreiche Variationen sind möglich, unabhängig davon, ob sie in der Beschreibung explizit aufgeführt sind oder nicht, wie z. B. Unterschiede in der Struktur, den Abmessungen und der Verwendung von Materialien. Der Umfang der Ausführungsformen ist mindestens so groß wie in den folgenden Ansprüchen angegeben.
• Vorteile, andere Vorzüge und Problemlösungen wurden oben im Hinblick auf bestimmte Ausführungsformen beschrieben. Die Vorteile, Vorzüge, Problemlösungen und Komponenten, die dazu führen können, dass ein Vorteil, ein Nutzen oder eine Lösung auftritt oder ausgeprägter wird, sind jedoch nicht als kritisches, erforderliches oder wesentliches Merkmal oder Komponente eines oder aller Ansprüche zu verstehen.
• Bezugszeichenliste

102

Stromquelle

104

substituierender Transistor

106

Resistive Last

• ZITATE ENTHALTEN IN DER BESCHREIBUNG
• Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
• Zitierte Patentliteratur
• US 7141849 B2 [0005]

Claims (4)

1. System zur Reduzierung des Leckstroms in einer Schaltung, wobei das System Folgendes umfasst: eine Stromquelle (102) einen Hilfstransistor (104), wobei der Hilfstransistor (104) in zwei Transistoren unterteilt ist, die einen Pull-Down-N-Metalloxid-Halbleiter (NMOS) bilden, wobei jeder eine Breite von der Hälfte der Breite des Hilfstransistors hat und parallel geschaltet ist; und eine ohmsche Last (106) mit P-Metalloxid-Halbleitertransistoren (PMOS), wobei der Widerstand der Last durch die Vorspannung (Vbp) eingestellt wird, um einen erforderlichen Leckstrom zu erhalten.
2. System nach Anspruch 1, wobei der P-MOS-Transistor einen Bulk und einen Drain aufweist.
3. System nach Anspruch 1, bei dem die NMOS-Transistorpaare mit einem konstanten Vorspannungsstrom in Richtung eines der beiden Transistorzweige arbeiten, die zwei Anschlüsse von Differenzausgängen bilden, wobei der logische Betrieb in dem NMOS-Differenzpaar stattfindet, dass unter Verwendung binärer Entscheidungsdiagramme entworfen wurde.
4. System nach Anspruch 1, wobei Pull-up-PMOS-Transistoren die vorhandene Einzeltransistorbreite verwenden und die Pull-down-NMOS-Transistoren die Hälfte der vorhandenen Transistorbreite verwenden.

Images