DE2018027A1 - Verfahren zum Einbringen extrem feiner öffnungen - Google Patents

Verfahren zum Einbringen extrem feiner öffnungen

Info

Publication number
DE2018027A1
DE2018027A1 DE19702018027 DE2018027A DE2018027A1 DE 2018027 A1 DE2018027 A1 DE 2018027A1 DE 19702018027 DE19702018027 DE 19702018027 DE 2018027 A DE2018027 A DE 2018027A DE 2018027 A1 DE2018027 A1 DE 2018027A1
Authority
DE
Germany
Prior art keywords
layer
layers
etching
substrate
openings
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE19702018027
Other languages
German (de)
English (en)
Inventor
Toshio; Sato Kanro; Yokohama Abe (Japan)
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2861969A external-priority patent/JPS5231711B1/ja
Priority claimed from JP2895769A external-priority patent/JPS4824355B1/ja
Application filed by Tokyo Shibaura Electric Co Ltd filed Critical Tokyo Shibaura Electric Co Ltd
Publication of DE2018027A1 publication Critical patent/DE2018027A1/de
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/02—Local etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)
  • Weting (AREA)
DE19702018027 1969-04-15 1970-04-15 Verfahren zum Einbringen extrem feiner öffnungen Pending DE2018027A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2861969A JPS5231711B1 (enrdf_load_stackoverflow) 1969-04-15 1969-04-15
JP2895769A JPS4824355B1 (enrdf_load_stackoverflow) 1969-04-16 1969-04-16

Publications (1)

Publication Number Publication Date
DE2018027A1 true DE2018027A1 (de) 1970-10-22

Family

ID=26366757

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19702018027 Pending DE2018027A1 (de) 1969-04-15 1970-04-15 Verfahren zum Einbringen extrem feiner öffnungen

Country Status (3)

Country Link
DE (1) DE2018027A1 (enrdf_load_stackoverflow)
GB (1) GB1292060A (enrdf_load_stackoverflow)
NL (1) NL7005296A (enrdf_load_stackoverflow)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2312856A1 (fr) * 1975-05-27 1976-12-24 Fairchild Camera Instr Co Procede de gravure des bords et structure pour produire des ouvertures etroites aboutissant a la surface de matieres
DE2703013A1 (de) * 1976-02-02 1977-08-11 Intel Corp Verfahren zur bildung eines schmalen spalts bzw. schlitzes in einer materialschicht
FR2382770A1 (fr) * 1977-01-26 1978-09-29 Mostek Corp Procede de formation de tres petites ouvertures de contact dans un dispositif de circuit integre
EP0021931A1 (fr) * 1979-06-22 1981-01-07 Thomson-Csf Procédé d'auto-alignement de régions différemment dopées d'une structure de semiconducteur, et application du procédé à la fabrication d'un transistor

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6047725B2 (ja) * 1977-06-14 1985-10-23 ソニー株式会社 フエライトの加工法
GB2202236B (en) * 1987-03-09 1991-04-24 Philips Electronic Associated Manufacture of electronic devices comprising cadmium mercury telluride

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2312856A1 (fr) * 1975-05-27 1976-12-24 Fairchild Camera Instr Co Procede de gravure des bords et structure pour produire des ouvertures etroites aboutissant a la surface de matieres
DE2703013A1 (de) * 1976-02-02 1977-08-11 Intel Corp Verfahren zur bildung eines schmalen spalts bzw. schlitzes in einer materialschicht
FR2382770A1 (fr) * 1977-01-26 1978-09-29 Mostek Corp Procede de formation de tres petites ouvertures de contact dans un dispositif de circuit integre
EP0021931A1 (fr) * 1979-06-22 1981-01-07 Thomson-Csf Procédé d'auto-alignement de régions différemment dopées d'une structure de semiconducteur, et application du procédé à la fabrication d'un transistor
FR2460037A1 (fr) * 1979-06-22 1981-01-16 Thomson Csf Procede d'auto-alignement de regions differemment dopees d'une structure de semi-conducteur
US4311533A (en) 1979-06-22 1982-01-19 Thomson-Csf Method of making self-aligned differently doped regions by controlled thermal flow of photoresist layer

Also Published As

Publication number Publication date
NL7005296A (enrdf_load_stackoverflow) 1970-10-19
GB1292060A (en) 1972-10-11

Similar Documents

Publication Publication Date Title
DE2646308C3 (de) Verfahren zum Herstellen nahe beieinander liegender elektrisch leitender Schichten
DE1589810C3 (de) Passiviertes Halbleiterbauelement und Verfahren zu seiner Herstellung
DE3939319C2 (de) Verfahren zum Herstellen eines asymmetrischen Feldeffekttransistors
DE2703877A1 (de) Mis-feldeffekttransistor mit kurzer kanallaenge
EP0005185B1 (de) Verfahren zum gleichzeitigen Herstellen von Schottky-Sperrschichtdioden und ohmschen Kontakten nach dotierten Halbleiterzonen
DE2142146A1 (de) Halbleiteranordnung und Verfahren zur Herstellung einer derartigen Anordnung
DE2726003A1 (de) Verfahren zur herstellung von mis- bauelementen mit versetztem gate
DE2048915A1 (de) Verfahren zur Veränderung von Eigen schäften eines metallischen Films
DE1930669A1 (de) Integrierte Halbleiterschaltung und Verfahren zu ihrer Herstellung
DE4130555A1 (de) Halbleitervorrichtung mit hoher durchbruchsspannung und geringem widerstand, sowie herstellungsverfahren
DE2911484C2 (de) Metall-Isolator-Halbleiterbauelement
DE1614148B2 (de) Verfahren zum herstellen einer elektrode fuer halbleiter bauelemente
DE2621165A1 (de) Verfahren zum herstellen eines metallkontaktes
DE2123595A1 (de) Halbleiteranordnung
DE2132034A1 (de) Verfahren zur Herstellung von Zwischenverbindungen fuer elektrische Baueinheiten auf Festkoerpern
DE2023936A1 (de) Halbleitereinrichtung und Verfahren zu seiner Herstellung
DE2018027A1 (de) Verfahren zum Einbringen extrem feiner öffnungen
DE69215956T2 (de) Verfahren zum Herstellen eines Kontakts auf einem Halbleiterbauelement
DE2134291A1 (de) Halbleitervorrichtung
DE1908901C3 (de) Verfahren zum Herstellen von Halbleiterbauelementen kleiner Abmessungen
DE1564136A1 (de) Verfahren zum Herstellen von Halbleiterbauelementen
DE1614310C3 (de) Verfahren zum Anbringen eines elektrischen Anschlusses auf einer Fläche eines elektronischen Bauelementes
DE2128360A1 (de) Verfahren zur Bildung von ohmschen Kontakten an Metall Isolator Halbleiter bauteilen
DE2330645C3 (de) Verfahren zum Kontaktieren von integrierten Schaltungen
DE2058930C3 (de) Verfahren zum Herstellen eines Isolierschicht-Feldeffekttransistors mit einer Gate-Isolierschicht aus einer Oxydschicht und einer Nitridschicht