DE19961135B4

DE19961135B4 - Spannungsdetektor zur Verwendung in einem Halbleiterbauelement

Info

Publication number: DE19961135B4
Application number: DE19961135A
Authority: DE
Inventors: Baek-Yeong Jeon
Original assignee: Samsung Electronics Co Ltd
Current assignee: Samsung Electronics Co Ltd
Priority date: 1999-04-27
Filing date: 1999-12-17
Publication date: 2010-04-15
Anticipated expiration: 2019-12-18
Also published as: JP4027567B2; TW429339B; US6262621B1; JP2000340756A; KR20000067347A; KR100308197B1; DE19961135A1

Abstract

Spannungsdetektor zur Verwendung in einer Spannungsverstärkungsschaltung eines Halbleiterbauelements, umfassend:
eine Stromquelle (239) mit einem ersten Anschluss, der mit einer ersten Versorgungsspannung (Vcc) verbunden ist, und einem zweiten Anschluss;
eine erste Schaltvorrichtung (240) mit einem ersten Anschluss, der mit dem zweiten Anschluss der Stromquelle (239) gekoppelt ist, einem zweiten Anschluss, der eine in dem Bauelement verwendete Boosterspannung (Vpp) empfangt, und einem dritten Anschluss, der mit einem Knoten gekoppelt ist;
eine zweite Schaltvorrichtung (241) mit einem ersten Anschluss, der mit dem Knoten verbunden ist, einem zweiten Anschluss und einem dritten Anschluss; und
eine dritte Schaltvorrichtung (242) mit einem ersten Anschluss, der mit dem dritten Anschluss der zweiten Schaltvorrichtung (241) verbunden ist, einem zweiten Anschluss, der die Boosterspannung (Vpp) empfangt, und einem dritten Anschluss, der mit einer zweiten Versorgungsspannung (Vss) gekoppelt ist;
gekennzeichnet durch
einen mit dem zweiten Anschluss der Stromquelle (239), dem Knoten und der ersten...

Description

Die Erfindung betrifft ein Halbleiterbauelement mit einem Spannungsdetektor bzw. mit einer einen Spannungsdetektor enthaltenden Spannungsverstärkungsschaltung zum Erzeugen von Spannungen, die die Versorgungsspannung übersteigen.
Spannungsverstärkungsschaltungen sind besonders nützlich bei Halbleiterbauelementen, die die Erzeugung und Aufrechterhaltung von verstärkten Leitungssignalen erfordern, deren Spannungen die Versorgungsspannung VCC übersteigen. Im Fall von Halbleiterspeicherbauelementen werden beispielsweise Wortleitungen während Programmier- und Leseoperationen typischerweise auf relativ hohe Spannungen gesetzt, selbst wenn die Versorgungsspannung relativ klein ist.
1 ist ein Blockdiagramm, das den Aufbau einer Spannungsverstärkungsschaltung gemäß der DE 196 46 672 C2 darstellt, oder welche im US-Patent Nr. 5 796 293 mit dem Titel VOLTAGE BOOSTING CIRCUITS HAVING BACKUP VOLTAGE BOOSTING CAPABILITY offenbart ist, auf welches hier Bezug genommen wird. 2 ist ein Schaltplan, der den zweiten Detektor 18 von 1 zeigt.
Wie in der US 5 796 293 A offenbart, bilden eine Haupt-Spannungsverstärkungsschaltung (oberer Teil) und eine Reserve-Spannungsverstärkungsschaltung (unterer Teil) die Spannungsverstärkungsschaltung 1. Die Haupt-Spannungsverstärkungsschaltung steuert eine Signalleitung VPP an, wenn sich das Halbleiterbauelement mit der Schaltung 1 in einem Ruhemodus befindet, und die Reserve-Spannungsverstärkungsschaltung steuert die Signalleitung VPP an, wenn sich das Halbleiterbauelement mit der Schaltung 1 in einem aktiven Modus befindet. Die Funktion jeder in 1 dargestellten Komponente ist in der US 5 796 293 A genauer erläutert und muß hierin nicht weiter beschrieben werden.
Mit Bezug auf 2 erzeugt der zweite Detektor (oder ein Detektor mit unabhängigem Pegel) 18 ein hohes Logiksignal an einem Knoten 69, wenn der Pegel der Signalleitung VPP unter einen Boosterspannungs-Zielpegel fällt. Das Ausgangssignal des Inverters 61 wird dann bei jeder steigenden Flanke von PVPPLATCH (welches relativ zur steigenden Flanke eines Haupttaktsignals PR geringfügig verzögert wird) zwischengespeichert und gehalten. Wenn der Pegel der Signalleitung VPP unter dem Boosterspannungs-Zielpegel liegt, auf den der zweite Detektor 18 zum Auslösen eingestellt ist, geht das Ausgangssignal VPPDETA folglich von einem niedrigen auf einen hohen Pegel über und bleibt auf dem hohen Pegel, bis der Pegel der Signalleitung VPP über den Boosterspannungs-Zielpegel verstärkt wird.
Wie Fachleuten bekannt ist, kann die Zuverlässigkeit der Halbleiterbauelemente durch beispielsweise Erhöhen einer extern angelegten Versorgungsspannung (nachstehend als externe Versorgungsspannung” bezeichnet) während eines Testmodus getestet werden. Wenn die externe Versorgungsspannung unterhalb einer speziellen Spannung (beispielsweise einer Spannung in einem Betriebsspannungsbereich eines zu testenden Halbleiterbauelements) liegt, bleibt die im Halbleiterbauelement verwendete Spannung VCC (oder eine interne Versorgungsspannung) durch die Verwendung eines internen VCC-Generators konstant. Wenn die externe Versorgungsspannung über die spezielle Spannung steigt, kann die interne Versorgungsspannung VCC ebenfalls proportional zur Zunahme der externen Versorgungsspannung steigen. Im letzteren Fall kann ein Problem, das nachstehend beschrieben wird, im zweiten Detektor 18 gemäß dem Stand der Technik auftreten.
Wenn die interne Versorgungsspannung VCC immer weiter zunimmt, wird die Menge des Stroms, der durch den NMOS-Transistor 57 fließt, groß. Dies liegt daran, daß das Gate des NMOS-Transistors 57 mit der internen Versorgungsspannung VCC verbunden ist, die während des Testmodus im Verhältnis zur externen Versorgungsspannung ansteigt. Ein Potential des Knotens N1 (das heißt, ein gemeinsames Gate der PMOS- und NMOS-Transistoren 59 und 60) wird somit proportional zur internen Versorgungsspannung VCC niedriger, und dann bleibt das Ausgangssignal VPPDETA weiter hoch, bis der Pegel der Signalleitung VPP über den Boosterspannungs-Zielpegel verstärkt wird. Dies läßt die Reserve-Spannungsverstärkungsschaltung bis zum Übergang des Ausgangssignals VPPDETA von einem hohen auf einen niedrigen Pegel die Signalleitung VPP ansteuern.
Da das Gate des NMOS-Transistors 58 mit der Signalleitung VPP gekoppelt ist, fällt ferner das Potential des Knotens N1 immer weiter, wenn das Potential der Signalleitung VPP immer weiter ansteigt. Dies läßt die Reserve-Spannungsverstärkungsschaltung die Signalleitung VPP ansteuern, selbst wenn das Potential der Signalleitung VPP über den Boosterspannungs-Zielpegel hinausgeht. Folglich wird das Potential der Signalleitung VPP im Verhältnis zur internen Versorgungsspannung VCC (oder externen Versorgungsspannung) enorm erhöht (was bedeutet, daß das Potential der Signalleitung VPP einen relativ hohen Gradienten aufweist).
Infolge des so enorm erhöhten Potentials der Signalleitung VPP können die elektrischen Eigenschaften der mit der Signalleitung VPP gekoppelten MOS-Transistoren verschlechtert werden (beispielsweise tritt aufgrund eines hohen elektrischen Feldes über der Schicht des MOS-Transistors der Zusammenbruch einer Gateoxidschicht auf). Folglich kann das Halbleiterbauelement mit der Spannungsverstärkungsschaltung 1 des Standes der Technik eine verringerte Lebensdauer und Zuverlässigkeit aufweisen. Dies verursacht die Abnahme der Ausbeute.
Die US 5,742,197 offenbart eine Detektorschaltung zur Erfassung der Boosterspannung bei einer Halbleiterspeichereinrichtung. Eine Inverterschaltung ist mit dem Ausgangsanschluss der Booster- bzw. Spannungsverstärkungsschaltung verbunden. Steigt die Boosterspannung über einen Grenzwert, gibt die Inverterschaltung ein Signal aus, so dass die Pumpschaltung unterbrochen wird.
Es ist Aufgabe der Erfindung, einen Spannungsdetektor zur Verwendung in einer Spannungsverstärkungsschaltung und eine Spannungsverstärkungsschaltung mit einem solchen Spannungsdetektor vorzusehen, die eine Einstellung des Pegels der Boosterspannung mit hoher Zuverlässigkeit und Genauigkeit ermöglichen.
Diese Aufgabe wird mit den Merkmalen des Anspruchs 1 bzw. 9 gelöst.
Vorteilhafte Ausgestaltungen sind Gegenstand der Unteransprüche.
Die Erfindung wird nachstehend mit Bezug auf die zugehörigen Zeichnungen näher erläutert. Es zeigen:
1 ein Blockdiagramm, das den Aufbau einer Spannungsverstärkungsschaltung gemäß dem Stand der Technik darstellt;
2 einen Schaltplan, der einen zweiten Detektor von 1 zeigt;
3 ein Blockdiagramm einer erfindungsgemäßen Spannungsverstärkungsschaltung zur Verwendung in einem Halbleiterbauelement;
4 ein Diagramm, das die Ablaufsteuerung von Signalen zeigt, die in einer zweiten Spannungsverstärkungsschaltung gemäß der Erfindung verwendet werden;
5 einen Schaltplan eines ersten Detektors gemäß der Erfindung;
6 einen Schaltplan eines Haltesteuersignal-Generators gemäß der Erfindung;
7 einen Schaltplan einer Halteschaltung gemäß der Erfindung;
8 einen Schaltplan eines Steuersignalgenerators für eine aktive Anstoßschaltung gemäß der Erfindung;
9 einen Schaltplan eines zweiten Detektors gemäß der Erfindung;
10 ein Diagramm zum Vergleichen von Boosterspannungssteigungen gemäß dem Stand der Technik und gemäß der Erfindung; und
11A bis 11C Diagramme, die die Boosterspannungsänderung zeigen, die erhalten wird, wenn sich eine Temperatur und eine Versorgungsspannung ändern.
3 ist ein Blockdiagramm einer erfindungsgemäßen Spannungsverstärkungsschaltung zur Verwendung in einem Halbleiterbauelement. Die Spannungsverstärkungsschaltung 100 besteht aus einer ersten Spannungsverstärkungsschaltung 100a und einer zweiten Spannungsverstärkungsschaltung 100b. Beide Spannungsverstärkungsschaltungen 100a und 100b sind gemeinsam mit einer Signalleitung VPP verbunden, die auf ein verstärktes Potential gesteuert werden soll, welches eine Versorgungsspannung VCC übersteigt.
Gemäß dieser Ausführungsform umfaßt die erste Spannungsverstärkungsschaltung 100a einen ersten Detektor 110 zum Erzeugen eines ersten Erfassungssignals VPPOSCE mit einem hohen Logikpegel, wenn das zu verstärkende Potential der Signalleitung VPP unter einem Boosterspannungs-Zielpegel des Ruhemodus liegt, einen Oszillator 120 zum Erzeugen eines Hauptpumpen-Ansteuersignals VPPDRV als Reaktion auf das erste Erfassungssignal VPPOSCE, und eine Hauptpumpe 130 zum Ansteuern der Signalleitung VPP als Reaktion auf das Hauptpumpen-Ansteuersignal VPPDRV.
Außerdem umfaßt die zweite Spannungsverstärkungsschaltung 100b einen zweiten Detektor 140, der auf ein Taktsignal (oder ein Haupttaktsignal) PR reagiert, um ein zweites Erfassungssignal PVPP mit einem niedrigen Logikpegel zu erzeugen, wenn das Potential der Signalleitung VPP unter einem Boosterspannungs-Zielpegel des aktiven Modus liegt, eine Steuereinheit 150 für die aktive Anstoßschaltung zum Erzeugen eines Steuersignals PAKEDET für die aktive Anstoßschaltung als Reaktion auf das Taktsignal PR und das zweite Erfassungssignal PVPP, und eine aktive Anstoßschaltung 160 zum Ansteuern der Signalleitung VPP als Reaktion auf das Steuersignal PAKEDET für die aktive Anstoßschaltung. Die Steuereinheit 150 für die aktive Anstoßschaltung besteht aus einem Haltesteuersignal- Generator 151, einer Halteschaltung 152 und einem Steuersignalgenerator 153 für die aktive Anstoßschaltung.
4 ist ein Diagramm, das die Ablaufsteuerung der in der zweiten Spannungsverstärkungsschaltung 100b verwendeten Signale gemäß der Erfindung zeigt. In 5 und 9 sind bevorzugte Ausführungsformen des ersten Detektors 110 bzw. des zweiten Detektors 140 dargestellt. 6 bis 8 stellen bevorzugte Ausführungsformen des Haltesteuersignal-Generators 151, der Halteschaltung 152 bzw. des Steuersignalgenerators 153 für die aktive Anstoßschaltung dar.
Gemäß dem ersten Detektor 110 von 5 wird das erste Erfassungssignal VPPOSCE mit einem hohen Logikpegel erzeugt, wenn das Potential der Signalleitung VPP (oder als ”Boosterspannung” bezeichnet) unter den Zielpegel im Ruhemodus fällt. Dafür kann der Betriebswiderstand der NMOS- und PMOS-Transistoren 201 bis 206, wie für Fachleute verständlich ist, genau so konstruiert werden, daß sie am Knoten 210 einen niedrigen Logikpegel erzeugen. Danach steuert die Hauptpumpe 130 die Signalleitung VPP als Reaktion auf das Hauptpumpen-Ansteuersignal VPPDRV vom Oszillator 120 an, der als Reaktion auf das erste Erfassungssignal VPPOSCE arbeitet. Der Oszillator 120, die Hauptpumpe 130 und die aktive Anstoßschaltung (oder Pumpe) 160 können dieselbe Konstruktion aufweisen wie der Stand der Technik von 1 und auf deren Beschreibung wird hierin folglich verzichtet.
Unter weiterer Bezugnahme auf 6 bis 8 wird nun die Funktionsweise des Haltesteuersignal-Generators 151, der Halteschaltung 152 und des Steuersignalgenerators 153 für die aktive Anstoßschaltung genauer beschrieben. Der Haltesteuersignal-Generator 151 empfängt das Taktsignal PR, um ein erstes und ein zweites Haltesteuersignal PVPPLAT und PAKELAT zu erzeugen. Insbesondere weist das erste Haltesteuersignal PVPPLAT dieselbe Form auf wie das Taktsignal PR, besitzt aber eine steigende Flanke, die der steigenden Flanke des Taktsignals PR bei jedem Übergang von einem niedrigen auf einen hohen Pegel um ein Verzögerungsausmaß nacheilt, das gleich der mit sieben Invertern 211 bis 217 und dem NICHT-UND-Gatter 218 verbundenen Verzögerung ist. Und das zweite Haltesteuersignal PAKELAT besitzt eine steigende Flanke, die der steigenden Flanke des Taktsignals PR bei jedem Übergang von einem niedrigen auf einen hohen Pegel um ein Verzögerungsausmaß nacheilt, das gleich der mit neun Invertern 211 bis 215 und 219 bis 222 und dem NICHT-ODER-Gatter 223 verbundenen Verzögerung ist. Wie aus 4 zu verstehen ist, wird das zweite Haltesteuersignal PAKELAT auf einen niedrigen Pegel inaktiviert, wenn das Steuersignal PAKEDET für die aktive Anstoßschaltung auf einen niedrigen Pegel umschaltet.
Wie in 7 dargestellt, empfängt die Halteschaltung 152 das Ausgangssignal PVPP vom zweiten Detektor 140 und erzeugt ein Ausgangssignal PDETAB als Reaktion auf die Haltesteuersignale PVPPLAT und PAKELAT. Insbesondere wenn das Signal PVPPLAT auf einem hohen Logikpegel liegt, wird das zweite Erfassungssignal PVPP in einem Zwischenspeicher 226 der Halteschaltung 152 durch einen Inverter 224 und ein Übertragungsgatter 225 (das aus einem Inverter und PMOS- und NMOS-Transistoren besteht) zwischengespeichert und gehalten. Der Inhalt des Zwischenspeichers 226 wird dann in einem Zwischenspeicher 229 an einer nächsten Stufe zwischengespeichert und gehalten, wenn das zweite Haltesteuersignal PAKELAT niedrig ist. Und dann, wenn das Signal PAKELAT von einem niedrigen auf einen hohen Pegel übergeht, erzeugt das NICHT-UND-Gatter 230 sein Ausgangssignal PDETAB, und gleichzeitig wird ein Ausgangssignal aus dem Zwischenspeicher 226 einer vorherigen Stufe mittels eines Übertragungsgatters 228 (das aus einem Inverter und PMOS- und NMOS-Transistoren besteht) gesperrt. Danach schaltet das Signal PDETAB auf einen hohen Pegel um, wenn PAKELAT auf einen niedrigen Pegel gebracht wird, wie in 4 dargestellt.
Unter Bezugnahme als nächstes auf 8 schaltet das Steuersignal PAKEDET für die aktive Anstoßschaltung auf einen hohen Pegel um, wenn das Signal PDETAB von der Halteschaltung 152 von einem hohen Logikpegel auf einen niedrigen Logikpegel übergeht, wobei die aktive Anstoßschaltung 160 die Signalleitung VPP als Reaktion auf das Signal PAKEDET ansteuert. Wie in 4 dargestellt, geht das Steuersignal PAKEDET für die aktive Anstoßschaltung nach einer Zeitspanne von einem hohen auf einen niedrigen Pegel über, und dann werden die Signale PAKELAT und PDETAB auf einen niedrigen bzw. einen hohen Pegel in dieser Reihenfolge inaktiviert.
Ähnlich dem ersten Detektor 110 arbeitet der zweite Detektor 140 als Reaktion auf das Taktsignal PR und erzeugt das zweite Erfassungssignal PVPP durch Erfassen, ob das Potential der Signalleitung VPP, das heißt die Boosterspannung, unter einen Boosterspannungs-Zielpegel des aktiven Modus fällt. Der zweite Detektor 140 besteht aus zwei PMOS-Transistoren 239 und 243, vier NMOS-Transistoren 240, 241, 242 und 244, und drei Invertern 237, 238 und 245, die wie in der Zeichnung dargestellt verbunden sind. Der PMOS-Transistor 239 wirkt als Stromquelle und die PMOS- und NMOS-Transistoren 243 und 244 bilden eine Inverterschaltung 255, die eingestellt ist, um bei einem vorbestimmten logischen Schwellenspannungspegel, beispielsweise 1 Volt, auszulösen. Die Inverter 245 und 255 entsprechen einem ”Unterscheidungsabschnitt”. Die logische Schwellenspannung V_LT kann durch die folgende Gleichung ermittelt werden.
In der Gleichung gibt Vtn die Schwellenspannung eines NMOS-Transistors an, Vtp gibt die Schwellenspannung eines PMOS-Transistors an und K(βp/βn) gibt eine Spannungsübertragungsfunktion an.
Es wird angenommen, daß sich das Halbleiterbauelement mit der Spannungsverstärkungsschaltung 100 im aktiven Modus befindet. Unter der Bedingung wird, wenn das Potential der Signalleitung VPP unter einen Boosterspannungs-Zielpegel des aktiven Modus fällt, ein Potential eines Knotens 256 niedriger als der logische Schwellenspannungspegel V_LT der Inverterschaltung 255. Das zweite Erfassungssignal PVPP wird durch die Inverter 245 und 255 auf einen niedrigen Logikpegel aktiviert, so daß die Signalleitung VPP durch die aktive Anstoßschaltung 160 angesteuert (verstärkt) wird. Wenn das verstärkte Potential der Signalleitung VPP über dem Boosterspannungs-Zielpegel liegt, wird das Potential des Knotens 256 höher als der logische Schwellenspannungspegel V_LT der Inverterschaltung 255. Das zweite Erfassungssignal PVPP wird auf einen hohen Pegel inaktiviert, so daß die aktive Anstoßschaltung 160 deaktiviert wird.
Wie eingangs dargelegt, steigt während des Testmodus die interne (oder externe) Versorgungsspannung VCC bis auf den hohen Versorgungsspannungsbereich an, so daß das Potential der Signalleitung VPP im Fall des Standes der Technik steil erhöht wird. Um zu verhindern, daß das Potential der Signalleitung VPP steil ansteigt, ist gemäß der Erfindung ferner ein Kompensationsstrom-Erzeugungsabschnitt 141 im zweiten Detektor 140 vorgesehen. Der Kompensationsstrom-Erzeugungsabschnitt 141 ist mit dem Knoten 256 und einem Anschluß der Stromquelle, das heißt dem Drain-Pol des PMOS-Transistors 239, gekoppelt.
Der Kompensationsstrom-Erzeugungsabschnitt 141 besteht aus fünf NMOS-Transistoren 246 bis 250, einer Metalleitung 251 und zwei Sicherungselementen 253 und 254 als wahlfreie Vorrichtung. Die Stromwege der NMOS-Transistoren 246, 249 und 250 sind in Reihe zwischen dem Drain-Pol des Transistors 239 und dem Knoten 256 ausgebildet und ihre Gates sind gemeinsam mit der internen Versorgungsspannung VCC gekoppelt. Die Sicherungselemente 253 und 254 sind parallel zwischen die Stromwege der NMOS-Transistoren 249 bzw. 250 gekoppelt. Die Stromwege der NMOS-Transistoren 247 und 248, deren Gates mit dem Knoten 256 über die Sicherungselemente 253 und 254 verbunden sind, sind parallel zwischen dem Drain-Pol des Transistors 239 und einem Source-Pol des NMOS-Transistors 246 ausgebildet. Dies dient als Weg zum Erhöhen der Stromversorgung. Ferner sind die Gates der NMOS-Transistoren 247 und 248 über die Metalleitung 251 mit der Versorgungsspannung VCC gekoppelt. Wenn die Metalleitung 251 nicht ausgebildet ist, werden die NMOS-Transistoren 247 und 248 gemäß dieser Schaltungsstruktur gesperrt. Wenn die Metalleitung 251 ausgebildet ist, werden die Transistoren 247 und 248 andererseits durchgesteuert.
Man nehme an, daß die interne Versorgungsspannung VCC beispielsweise während des Testmodus zunimmt. Da das Taktsignal PR mit der Versorgungsspannung VCC in das Gate des NMOS-Transistors 241 gespeist wird, nimmt die Strommenge, die durch den NMOS-Transistor 241 fließt, im Verhältnis zur Versorgungsspannung VCC zu. Gleichzeitig wird der Kompensationsstrom entsprechend der Strommenge, die durch den NMOS-Transistor 241 fließt, sowohl zu den Sicherungselementen 253 und 254 als auch zum Knoten 256 über den NMOS-Transistor 246, dessen Gate mit der internen Versorgungsspannung VCC verbunden ist, geliefert. Das heißt, das Potential des Knotens 256 wird durch den Kompensationsstrom-Erzeugungsabschnitt 141 kompensiert (der Kompensationsstrom wird im Verhältnis zur Strommenge, die durch den NMOS-Transistor 241 fließt, erzeugt), so daß das Potential der Signalleitung VPP langsam steigt. Wie aus 10 verständlich ist, bedeutet dies, daß die Steigung des Potentials der Signalleitung VPP gedämpft wird, so daß es eine langsame Steigung gegen die Zunahme der Versorgungsspannung VCC aufweist. Folglich wird verhindert, daß die Lebensdauer und Zuverlässigkeit des Halbleiterbauelements mit der Spannungsverstärkungsschaltung vermindert werden. Außerdem kann eine Abnahme der Ausbeute verhindert werden.
Gemäß dem zweiten Detektor 140 der Erfindung kann ferner ein Boosterspannungs-Zielpegel der Spannungsverstärkungsschaltung 100 eingestellt werden.
Insbesondere im Fall, daß die Sicherungselemente 253 und 254 nicht unterbrochen werden, wird das Potential des Knotens 256 mehr erhöht als vor der Sicherungsunterbrechung und das zweite Erfassungssignal PVPP bleibt weiter hoch, selbst wenn die Boosterspannung geringer ist als der Boosterspannungs-Zielpegel. Dies veranlaßt, daß die aktive Anstoßschaltung 160 inaktiviert wird, so daß das Potential der Signalleitung VPP immer weiter abfällt. Folglich kann der Boosterspannungs-Zielpegel unter jenen vor der Sicherungsunterbrechung eingestellt werden.
Wenn andererseits die Sicherungselemente 253 und 254 nicht unterbrochen werden und die Metalleitung 251 ausgebildet ist (das heißt, die Gates der NMOS-Transistoren 247 und 248 mit der Versorgungsspannung VCC verbunden sind), wird das Potential am Knoten 256 höher, so daß das Potential auf der Signalleitung VPP niedriger wird. Das Potential am Knoten 256 wird durch Unterbrechen der Sicherungselemente 253 und 254 niedriger. Das heißt, das zweite Erfassungssignal PVPP wird auf einem niedrigen Pegel gehalten, obwohl die Boosterspannung höher ist als der Zielpegel. Dies aktiviert die zu aktivierende aktive Anstoßschaltung 160, so daß das Potential auf der Signalleitung VPP immer weiter zunimmt. Folglich wird der Boosterspannungs-Zielpegel auf einen höheren Pegel eingestellt.
Ferner weist die Spannungsverstärkungsschaltung 100 mit dem zweiten Detektor 140 gemäß der Erfindung eine verbesserte Temperaturkennlinie auf. Es wird angenommen, daß das Gateoxid des MOS-Transistors eine Dicke von etwa 60–80 Å aufweist. Unter dieser Bedingung ist die Änderung der Boosterspannung VPP bei verschiedenen Temperaturen T1 (100 Grad), T2 (25 Grad) und T3 (–5 Grad) in 11A bis 11C dargestellt, wenn die Versorgungsspannung VCC während des Ruhe- und aktiven Modus zunimmt.
Wie in 11B dargestellt, beträgt im Fall des Standes der Technik, wenn die Versorgungsspannung auf 2,2 Volt liegt, die Boosterspannung VPP etwa 4 Volt bei T1 und liegt auf 4,1 Volt bei T2. Und wenn die Versorgungsspannung auf 3,4 Volt liegt, beträgt die Boosterspannung VPP etwa 5,26 Volt bei T1 und liegt auf 5,19 Volt bei T2. Das heißt, im Spannungsbereich von 2,2–3,4 Volt, was durch eine gestrichelte Linie dargestellt ist, ändert sich die Boosterspannung VPP ungleichmäßig bei den verschiedenen Temperaturen T1, T2 und T3. Dies verursacht, daß die MOS-Transistoren die unerwartete Operation ausführen, so daß die Zuverlässigkeit des Halbleiterbauelements mit der Spannungsverstärkungsschaltung verringert wird. Wie aus 11C verständlich ist, ändert sich andererseits die von der Spannungsverstärkungsschaltung gemäß der Erfindung erhaltene Boosterspannung VPP gleichmäßig, so daß die Zuverlässigkeit des Bauelements verbessert werden kann.
Selbst wenn die Funktionsweise der Spannungsverstärkungsschaltung 100 gemäß der Erfindung unter Verwendung eines Testmodus beschrieben wird, ist es offensichtlich, daß ein solcher Fall, daß die Versorgungsspannung über eine spezielle Spannung in einem aktiven Modus ansteigt, ebenfalls gilt.

Claims

Spannungsdetektor zur Verwendung in einer Spannungsverstärkungsschaltung eines Halbleiterbauelements, umfassend: eine Stromquelle (239) mit einem ersten Anschluss, der mit einer ersten Versorgungsspannung (Vcc) verbunden ist, und einem zweiten Anschluss; eine erste Schaltvorrichtung (240) mit einem ersten Anschluss, der mit dem zweiten Anschluss der Stromquelle (239) gekoppelt ist, einem zweiten Anschluss, der eine in dem Bauelement verwendete Boosterspannung (Vpp) empfangt, und einem dritten Anschluss, der mit einem Knoten gekoppelt ist; eine zweite Schaltvorrichtung (241) mit einem ersten Anschluss, der mit dem Knoten verbunden ist, einem zweiten Anschluss und einem dritten Anschluss; und eine dritte Schaltvorrichtung (242) mit einem ersten Anschluss, der mit dem dritten Anschluss der zweiten Schaltvorrichtung (241) verbunden ist, einem zweiten Anschluss, der die Boosterspannung (Vpp) empfangt, und einem dritten Anschluss, der mit einer zweiten Versorgungsspannung (Vss) gekoppelt ist; gekennzeichnet durch einen mit dem zweiten Anschluss der Stromquelle (239), dem Knoten und der ersten Versorgungsspannung (Vcc) verbundenen Kompensationsstrom-Erzeugungsabschnitt (141) zum Liefern eines Kompensationsstroms zu dem Knoten, der zur ersten Versorgungsspannung (Vcc) proportional ist; wobei am zweiten Anschluss der zweiten Schaltvorrichtung (241) ein Taktsignal (PR) mit der Amplitude der ersten Versorgungsspannung (Vcc) anliegt.
Spannungsdetektor nach Anspruch 1, welcher ferner einen mit dem Knoten verbundenen Unterscheidungsabschnitt (245, 255) zum Ausgeben eines Erfassungssignals (PVPP) aufweist, wobei das Erfassungssignal ausgegeben wird, wenn ein Potential des Knotens geringer ist als ein logischer Schwellenspannungspegel des Unterscheidungsabschnitts (245, 255).
Spannungsdetektor nach Anspruch 1, wobei der Kompensationsstrom-Erzeugungsabschnitt (141) eine vierte Schaltvorrichtung (246) mit einem ersten Anschluss, der mit dem zweiten Anschluss der Stromquelle (239) gekoppelt ist, einem zweiten Anschluss, der mit der ersten Versorgungsspannung (Vcc) gekoppelt ist, und einem dritten Anschluss, der mit dem Knoten gekoppelt ist, umfasst.
Spannungsdetektor nach Anspruch 3, wobei der Kompensationsstrom-Erzeugungsabschnitt (141) ferner folgendes umfasst: eine fünfte Schaltvorrichtung (249) mit einem ersten Anschluss, der mit dem dritten Anschluss der vierten Schaltvorrichtung (246) gekoppelt ist, einem zweiten Anschluss, der mit der ersten Versorgungsspannung (Vcc) gekoppelt ist, und einem dritten Anschluss; eine sechste Schaltvorrichtung (250) mit einem ersten Anschluss, der mit dem dritten Anschluss der fünften Schaltvorrichtung (249) gekoppelt ist, einem zweiten Anschluss, der mit der ersten Versorgungsspannung (Vcc) gekoppelt ist, und einem dritten Anschluss, der mit dem Knoten gekoppelt ist; eine erste schmelzbare Vorrichtung (253), die zwischen den ersten und den dritten Anschluss der fünften Schaltvorrichtung (249) gekoppelt ist; und eine zweite schmelzbare Vorrichtung (254), die zwischen den ersten und den dritten Anschluss der sechsten Schaltvorrichtung (250) gekoppelt ist.
Spannungsdetektor nach Anspruch 4, wobei der Kompensationsstrom-Erzeugungsabschnitt (141) ferner folgendes umfasst: eine siebte Schaltvorrichtung (247) mit einem ersten Anschluss, der mit dem zweiten Anschluss der Stromquelle (239) gekoppelt ist, und einem zweiten und einem dritten Anschluss, die gemeinsam über die erste und die zweite schmelzbare Vorrichtung (253, 254) mit dem Knoten gekoppelt sind; und eine achte Schaltvorrichtung (248) mit einem ersten Anschluss, der mit dem zweiten Anschluss der Stromquelle (239) gekoppelt ist, und einem zweiten und einem dritten Anschluss, die gemeinsam über die erste und die zweite schmelzbare Vorrichtung (253, 254) mit dem Knoten gekoppelt sind.
Spannungsdetektor nach Anspruch 5, welcher ferner eine Metalleitungs-Schmelzverbindung (251) zum Verbinden der zweiten Anschlüsse der siebten und achten Schaltvorrichtung (247, 248) mit der ersten Versorgungsspannung (Vcc) umfasst.
Spannungsdetektor nach einem der vorhergehenden Ansprüche, wobei die erste bis dritte Schaltvorrichtung (240, 241, 242) jeweils aus einem MOS-Transistor besteht.
Spannungsdetektor nach einem der Ansprüche 5 bis 7, wobei die vierte bis achte Schaltvorrichtung (246, 249, 250, 247, 248) jeweils ein MOS-Transistor ist.
Spannungsverstärkungsschaltung zur Verwendung in einem Halbleiterbauelement, umfassend: einen durch ein Taktsignal (PR) angesteuerten Spannungsdetektor (140) gemäß einem der vorhergehenden Ansprüche 2 bis 8, der das Erfassungssignal (PVPP) erzeugt; eine Steuereinheit (153) zum Erzeugen eines Steuersignals als Reaktion auf das Erfassungssignal (PVPP) und das Taktsignal (PR); und eine aktive Anstoßschaltung (160) zum Ansteuern einer Signalleitung als Reaktion auf das Steuersignal der Steuereinheit (153).