DE19958029C2 - Burn-In-Leiterplatte - Google Patents

Burn-In-Leiterplatte

Info

Publication number
DE19958029C2
DE19958029C2 DE1999158029 DE19958029A DE19958029C2 DE 19958029 C2 DE19958029 C2 DE 19958029C2 DE 1999158029 DE1999158029 DE 1999158029 DE 19958029 A DE19958029 A DE 19958029A DE 19958029 C2 DE19958029 C2 DE 19958029C2
Authority
DE
Germany
Prior art keywords
circuit board
solder
soldering
burn
pins
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE1999158029
Other languages
English (en)
Other versions
DE19958029A1 (de
Inventor
Hideaki Kawai
Ichiro Tano
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ando Electric Co Ltd
Original Assignee
Ando Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ando Electric Co Ltd filed Critical Ando Electric Co Ltd
Publication of DE19958029A1 publication Critical patent/DE19958029A1/de
Application granted granted Critical
Publication of DE19958029C2 publication Critical patent/DE19958029C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457Solder materials or compositions; Methods of application thereof
    • H05K3/3468Applying molten solder
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections
    • H05K1/116Lands, clearance holes or other lay-out details concerning the surrounding of a via
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227Other objects, e.g. metallic pieces
    • H05K2201/10325Sockets, i.e. female type connectors comprising metallic connector elements integrated in, or bonded to a common dielectric support
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04Soldering or other types of metallurgic bonding
    • H05K2203/046Means for drawing solder, e.g. for removing excess solder from pads
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3447Lead-in-hole components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Description

Die vorliegende Erfindung betrifft eine Burn-In-Leiterplatte zur Verwendung in einem Burn- In-Test von elektronischen Geräten.
Bei einem herkömmlichen Burn-In-Test wird eine Burn-In-Test-Vorrichtung zum Ausüben einer Wärmebelastung auf ein Testgerät (nachfolgend als DUT (Device under Test) bezeich­ net) verwendet, um zu entscheiden, ob das Gerät gut oder schlecht ist. Normalerweise wird eine Burn-In-Leiterplatte mit einer Leiterplatte, an der DUTs angebracht sind, auf diese Burn- In-Test-Vorrichtung gesetzt.
Ein Beispiel einer Burn-In-Leiterplatte dieses Typs wird nun unter Bezugnahme auf Fig. 3 beschrieben. In Fig. 3 umfaßt eine Burn-In-Leiterplatte eine Leiterplatte 13, an der mehrere IC-Sockel 3 (von denen ein Teil dargestellt ist) durch Löten angebracht sind, wobei mehrere DUTs 2 jeweils auf die IC-Sockel 3 gesetzt sind.
Fig. 4 ist eine schematische Ansicht, die die Konstruktion einer Löteinheit 4 vom Wellenaus­ stoßtyp zum Löten der IC-Sockel 3 auf die Leiterplatte 13 zeigt.
Die Löteinheit 4 vom Wellenausstoßtyp enthält darin einen Flußmittelbeschichtungsmecha­ nismus 5, ein Vorwärmheizgerät 6 und einen Lotausstoßmechanismus 7 zum Löten der IC- Sockel 3 auf die Leiterplatte 13, wenn die Leiterplatten 13 nacheinander transportiert werden. Der Lotausstoßmechanismus 7 stößt geschmolzenes Lot 8 in Wellengestalt und in einer tra­ pezförmigen Gestalt durch zwei Ausstoßöffnungen.
Fig. 5 ist eine Ansicht, die Einzelheiten des Lotausstoßmechanismus 7 zeigt.
Der Lotausstoßmechanismus 7 umfaßt einen primären Lotausstoßmechanismus 9 zum Aus­ stoßen eines wellenförmigen Lots 8a und einen sekundären Lotausstoßmechanismus 10 zum Ausstoßen eines trapezförmigen Lots 8b. Die Leiterplatte 13 mit den darauf angebrachten IC- Sockeln 3 wird entlang der Vorlaufrichtung in der Reihenfolge Flußmittelbeschichtungsme­ chanismus 5, Vorwärmheizgerät 6 und Lotausstoßmechanismus 7 transportiert. Darm wird das geschmolzene Lot 8a in Wellengestalt in dem primären Lotausstoßmechanismus 9 des Lotausstoßmechanismus 7 ausgestoßen, um das geschmolzene Lot 8a auf Sockelstiften 11 anzubringen. Nachfolgend tritt die Leiterplatte 13 über das geschmolzene trapezförmige Lot 8b in dem sekundärem Lotausstoßmechanismus 10, um das Lot zu formen und dadurch Lot­ kegel 12 zu erzeugen.
In Fig. 5 sind die Flüsse der geschmolzenen Lote 8a und 8b durch Pfeile gekennzeichnet. Die Leiterplatte 13 tritt unter einem Winkel durch den sekundären Lotausstoßmechanismus 10, so daß deren vorderer Teil in der Transportrichtung nach oben gerichtet ist, wodurch aufgrund der Saugwirkung des Lots die Lotkegel 12 erzeugt werden. Fig. 6 zeigt die Sockelstifte 11 und deren Nachbarschaft, wenn die Lotkegel 12 durch die Leistung des normalen Lötens er­ zeugt werden.
Es liegen jedoch die folgenden Probleme bei der herkömmlichen Burn-In-Leiterplatte vor.
Vor kurzem sind viele IC-Sockel 3 mit Sockelstiften 11 hergestellt worden, die jeweils im Abstand von 1 mm oder weniger vorliegen. Demgemäß ist es schwierig, die Lotkegel 12 zwi­ schen den an dem hinteren Teil der Leiterplatte 13 in der Transportrichtung vorgesehenen Sockelstiften 11, wo eine Saugwirkung des Lots kaum funktioniert, und insbesondere zwi­ schen dem an dem hinteren Ende der Leiterplatte 13 vorgesehenen Sockelstift 11 und seinen angrenzenden Stiften 11 zu erzeugen, was zu der häufigen Erzeugung von Lotbrücken 12a führt, die durch die Verbindung zwischen den angrenzenden Sockelstiften 11 verursacht wer­ den. Folglich wird das Problem verursacht, daß DUTs 2 keinem bestimmten Test unterzogen werden können.
Da jedes Intervall zwischen den Sockelstiften 11 klein ist, wird das Problem verursacht, daß, wenn die Lotbrücken 12a erzeugt werden, eine Korrektur der Lotbrücken 12a sehr schwierig ist.
Aus JP 04267088 A ist eine Burn-In-Leiterplatte gemäß dem Oberbegriff des Anspruches 1 bekannt. Damit läßt sich aber auch noch nicht wirksam die Erzeugung von Lotbrücken be­ grenzen.
Die DE 36 14 366 A1 offenbart eine Anordnung zur Vermeidung unerwünschter Lötbrücken beim Verlöten elektrischer Bauelemente auf Leiterplatten mittels Lötmaschinen, wobei zu­ sätzlich zum eigentlichen Leiterbild Lötflecken ohne elektrische Funktion im Abstand der Leiter in Richtung fortschreitender Lötung hinter den Lötaugen oder Leiterbahnen, auf die ein nicht lötbarer Bereich folgt, auf der Leiterplatte aufgebracht sind. Die Lötflecken sind doppelt so lang wie die Kontaktflächen.
Der vorliegenden Erfindung liegt somit die Aufgabe zugrunde, die obengenannten Probleme zu lösen.
Erfindungsgemäß wird diese Aufgabe gelöst Burn-In-Leiterplatte mit: einem Haltesockel mit Anschlüssen, der bei Durchfahren einer Leiterplatte in einer Transportrichtung durch eine Lötanlage auf die Leiterplatte aufgelötet wird, zum Anbringen von Testgeräten, und einer Leiterplatte, wobei auf einer Lotaufbringfläche der Leiterplatte mehreren Kontaktflächen in einem bestimmten Intervall entlang der Transportrichtung der Leiterplatte angeordnet und durch Löten damit verbunden sind, mehrere Durchgangslöcher in der Leiterplatte ausgebildet und zu jeder Kontaktfläche offen sind und die Anschlüsse derart in die Durchgangslöcher eingesetzt sind, daß sie zu der Lotaufbringfläche vorragen, ferner an dem in Transportrichtung hinteren Ende der Leiterplatte auf der Lotaufbringfläche Lötflächen ohne elektrische Verbin­ dung zum Haltesockel in der Transportrichtung im Intervall vorgesehen sind, dadurch ge­ kennzeichnet, daß jede Lötfläche eine Länge in Transportrichtung aufweist, die mindest dop­ pelt so lang wie die Länge der Kontaktflächen in Transportrichtung ist, und mehrere Stifte vorgesehen sind, die jeweils von der Lötfläche vorragen.
Wenn die Anschlüsse der Haltesockel, die zu einer Seite der Leiterplatte mit Durchgangslö­ chern vorragen, gelötet werden, während die Leiterplatte entlang einer Richtung transportiert wird, werden demgemäß Lote, die auf die Anschlüsse, die in die Durchgangslöcher an dem Ende der Leiterplatte in einer Richtung eingesetzt sind, zu löten und damit zu verbinden sind, von den Lötflächen, die an dem hinteren Ende der Leiterplatte in der Transportrichtung vor­ gesehen sind, nach hinten gesaugt. Da jede Lötfläche eine Länge aufweist, die doppelt so lang wie jede Kontaktfläche oder mehr ist, wird die Saugwirkung stark, wodurch kaum Lotbrücken zwischen Lötflächen und Anschlüssen an dem Ende der Leiterplatte erzeugt werden.
Wenn in kleinen Lochabständen vorgesehene Anschlüsse unter Verwendung einer Lotaus­ stoßeinheit gelötet werden, kann folglich eine Saugwirkung in den an dem hinteren Ende der Leiterplatte in deren Transportrichtung vorgesehenen Anschlüssen erzeugt werden, so daß eine Erzeugung von Lotbrücken begrenzt wird, was zu der ausgezeichneten Wirkung führt, daß die DUTs ohne Probleme getestet werden können.
Da sowohl das Ende als auch die Lötflächen eine Saugwirkung erzeugen, wird demgemäß Lot, das mit Anschlüssen verbunden ist, die in Durchgangslöcher an dem hinteren Ende der Leiterplatte in einer Richtung eingesetzt sind, stark nach hinten gesaugt.
Folglich werden die Lotbrücken leicht zwischen den Enden erzeugt, so daß die Saugwirkung relativ zu den an den hinteren Enden in der Transportrichtung der Leiterplatte vorgesehenen Anschlüssen stark wird, was zu der Wirkung führt, daß die Erzeugung von Lotbrücken mehr gehemmt wird.
Günstigerweise sind die Enden Blindstifte.
Da sowohl die Blindstifte als auch die Lötflächen eine Saugwirkung erzeugen, wird demge­ mäß Lot, das mit Anschlüssen verbunden ist, die in Durchgangslöcher an dem hinteren Ende der Leiterplatte in einer Richtung eingesetzt sind, stark nach hinten gesaugt.
Folglich werden die Lotbrücken leicht zwischen den Blindstiften erzeugt, wodurch die Saug­ wirkung relativ zu den an den hinteren Enden vorgesehenen Anschlüssen stark wird, was dazu führt, daß die Erzeugung von Lotbrücken weiter gehemmt wird.
Schließlich kann vorgesehen sein, daß die Lötflächen geerdet sind.
Demgemäß ist es möglich, die Lötflächen an einer ungünstigen Beeinflussung weiterer Si­ gnale zu hindern.
Mit der vorliegenden Erfindung wird die Erzeugung von Lotbrücken beim Löten von Sockel­ stiften auf eine Leiterplatte gehemmt.
Weitere Merkmale und Vorteile der Erfindung ergeben sich aus den Ansprüchen und aus der nachstehenden Beschreibung, in der ein Ausführungsbeispiel anhand der schematischen Zeichnungen im einzelnen erläutert ist. Dabei zeigt:
Fig. 1 eine perspektivische Ansicht, die die äußere Erscheinung einer Burn-In-Leiterplatte mit Lötflächen ohne elektrische Funktion an dem hinteren Ende einer Leiterplatte in der Trans­ portrichtung der Leiterplatte zeigt;
Fig. 2 eine Vorderansicht der Burn-In-Leiterplatte gemäß der vorliegenden Erfindung im ge­ löteten Zustand;
Fig. 3 eine perspektivische Ansicht, die die äußere Erscheinung eines Beispiels einer her­ kömmlichen Burn-In-Leiterplatte zeigt;
Fig. 4 eine schematische Ansicht, die eine Löteinheit vom Wellenausstoßtyp zum Löten auf der Burn-In-Leiterplatte zeigt;
Fig. 5 eine Ansicht, die das Ausstoßen von Lot entsprechend der Löteinheit vom Wellenaus­ stoßtyp von Fig. 4 erläutert;
Fig. 6 eine Vorderansicht der Burn-In-Leiterplatte, auf der Lotkegel erzeugt sind;
Fig. 7 eine Vorderansicht der Burn-In-Leiterplatte, auf der jeweils Lotkegel und Lotbrücken erzeugt sind.
Nachfolgend wird unter Bezugnahme auf Fig. 1 und 2 eine Burn-In-Leiterplatte gemäß einer bevorzugten Ausführungsform der Erfindung beschrieben.
Komponenten, die dieselben wie die unter Bezugnahme auf die Fig. 3 bis 7 beschriebenen sind, haben dieselben Bezugszeichen erhalten und werden nicht weiter beschrieben.
Fig. 1 ist eine perspektivische Ansicht einer Burn-In-Leiterplatte 14. Die Burn-In-Leiterplatte 14 umfaßt im wesentlichen eine Leiterplatte 15 und einen IC-Sockel (Haltesockel) 16, der auf der Rückseite der Leiterplatte 15 zum Anbringen von nicht gezeigten DUTs angebracht ist.
Mehrere Kontaktflächen 17 sind auf der Leiterplatte 15 in der Längsrichtung in der Längs­ richtung (Einwegrichtung) der Leiterplatte 15 jeweils in einem bestimmten Intervall P ausge­ bildet, wobei sie auch in der Richtung der Breite der Leiterplatte 15 in mehreren Spalten (drei Spalten in Fig. 1) ausgebildet sind. Die Leiterplatte 15 weist Durchgangslöcher 18 auf, die sich jeweils zu jeder Kontaktfläche 17 öffnen (wobei nur ein Durchgangsloch in Fig. 1 gezeigt ist). In die Durchgangslöcher 18 sind Sockelstifte (Anschlüsse) 19 des IC-Sockels 16 einge­ setzt, um zu einer Lotaufbringfläche 20 der Leiterplatte 15 vorzuragen.
Auf der Lotaufbringfläche 20 der Leiterplatte 15 sind Lötflächen 21 ohne elektrische Funkti­ on ausgebildet, die entlang der Erstreckungslinie in der Längsrichtung in jeder Spalte, in der die Kontaktflächen 17 angeordnet sind, positioniert sind. Jede Lötfläche 21 ist derart ausge­ bildet, daß ein Intervall P zwischen ihrem einen Ende und jeder an jedem Spaltenende in der Längsrichtung positionierten Kontaktfläche besteht, und sie eine sich von ihrem einem Ende zu dem anderen Ende in der Längsrichtung erstreckende Länge aufweist, die doppelt so lang wie zwei Kontaktflächen ist.
Zwei Stifte 22 ragen entsprechend der Länge jeder Lötfläche 21 von jeder Lötfläche vor. Ei­ ner der Blindstifte 22 ist in dem Intervall P relativ zu den jeweils am Spaltenende positio­ nierten Durchgangslöchern 18, d. h. relativ zu den in die Durchgangslöcher 18 eingesetzten Anschlüssen 19 positioniert. Ein Intervall zwischen jeweiligen Blindstiften 22 ist schmaler als das Intervall P zwischen den Kontaktflächen 17. Ferner ist jede Lötfläche 21 geerdet, indem sie mit der Erde, d. h. GND (nicht gezeigt) über ein Durchgangsloch 22 und Strukturen 24 verbunden ist.
Nachfolgend wird eine Prozedur zum Löten der Burn-In-Leiterplatte mit der vorgenannten Konstruktion beschrieben.
Wie es durch den Pfeil in Fig. 1 gezeigt ist, wird die Burn-In-Leiterplatte 14 entlang der Längsrichtung der Leiterplatte 15 transportiert, während die Lötflächen 21 an der Rückseite relativ zu den Kontaktflächen 17 positioniert werden. Außerdem wird die Burn-In-Leiterplatte 14 gegenüberliegend zu einem Lotausstoßmechanismus 7 und mit deren Vorderseite nach oben zeigend, wie dies in Fig. 5 gezeigt ist, transportiert.
Nachdem die Burn-In-Leiterplatte 14 den Flußmittelbeschichtungsmechanismus 5 und das Vorwärmheizgerät 6 passiert hat, wird das geschmolzene Lot 8a bei dem primären Lotaus­ stoßmechanismus 9 des Lotausstoßmechanismus 7 in Wellenform auf die Burn-In-Leiterplatte 14 ausgestoßen. Dann wird bei dem sekundären Lotausstoßmechanismus 10 das geschmolze­ ne trapezförmige Lot 8b auf die Burn-In-Leiterplatte ausgestoßen, wodurch die Gestalt des Lots derart ausgebildet wird, daß die in Fig. 2 gezeigten Lotkegel 12 erzeugt werden.
Da die Lötflächen 21 und Blindstifte 22 auch gelötet sind, wird in der Zwischenzeit eine Saugwirkung in dem Lot erzeugt, das zwischen den Kontaktflächen 17 und den Anschlüssen 19 verbunden ist, die auf der Lotaufbringfläche 20 an dem hinteren Ende der Leiterplatte 15 in der Transportrichtung der Leiterplatte 15 vorgesehen sind, so daß die Lotkegel 12 zwischen den anliegenden Anschlüssen 19 ohne irgendwelche Probleme und ohne Erzeugen der Lot­ brücken erzeugt werden. Da das Intervall zwischen den Blindstiften 22 kleiner als das Inter­ vall P zwischen den Kontaktflächen 17 ist, sind ferner die Lotbrücken 12a zuverlässig zwi­ schen den Blindstiften 22 zu erzeugen. Da die Lotbrücken 12a nicht zwischen den Anschlüs­ sen 19 verbunden sind, beeinflussen sie jedoch nicht die Tests der DUTs.
Da die Lötflächen 21, die jeweils die doppelte Länge wie die Kontaktflächen 17 aufweisen, auf der Leiterplatte 15 ausgebildet und auf der Rückseite relativ zu den Kontaktflächen 17 in der Transportrichtung der Leiterplatte 15 positioniert sind, kann in der Burn-In-Leiterplatte der vorliegenden Erfindung beim Löten der Anschlüsse 19, die in einem geringen Lochab­ stand angeordnet sind, eine Saugwirkung erzeugt werden, wodurch die Erzeugung von Lotke­ geln 12 zwischen angrenzenden Anschlüssen 19 gehemmt wird. Da die Blindstifte 22 von den Lötflächen 21 in einem Lochabstand vorragen, der kleiner als das Intervall P zwischen den Kontaktflächen 17 ist, werden ferner die Lotbrücken 12a leicht zwischen den Blindstiften 22 erzeugt, wodurch die Saugwirkung des zu den Anschlüssen 19 gelieferten Lots verbessert wird, so daß die Erzeugung der Lotkegel 12 zwischen den Anschlüssen 19 mehr gehemmt wird.
Da die Lötfläche 21 in der Burn-In-Leiterplatte der vorliegenden Erfindung mit GND verbun­ den und geerdet werden, ist es ferner möglich, im voraus zu verhindern, daß die Blindstifte 22 und Lotbrücken 12a andere Signale ungünstig beeinflussen.
Obwohl die Lötflächen 21 in dieser Ausführungsform die doppelte Länge der Kontaktflächen 17 aufweisen, können die Lötflächen 21 eine Länge aufweisen, die doppelt so groß wie die Kontaktflächen 17 oder mehr ist. Ferner sind die Blindstifte 22 nicht immer notwendig, son­ dern können die Lötflächen 21 allein eine ausreichende Saugwirkung erzielen.
Als GND können GND-Strukturen, GND-Schichten oder dergleichen geeignet ausgewählt werden.
Wie es oben ausführlich erwähnt wurde, sind bei der Burn-In-Leiterplatte gemäß der vorlie­ genden Erfindung Lötflächen zum Saugen von Lot in demselben Intervall wie die Kontaktflä­ chen vorgesehen, wobei jeder eine Länge aufweist, die doppelt so groß wie diejenige jeder Kontaktfläche ist oder mehr.

Claims (3)

1. Burn-In-Leiterplatte (14) mit:
einem Haltesockel (16) mit Anschlüssen (19), der bei Durchfahren der Leiterplatte in ei­ ner Transportrichtung durch eine Lötanlage auf die Leiterplatte aufgelötet wird, zum An­ bringen von Testgeräten, und
einer Leiterplatte (15), wobei auf einer Lotaufbringfläche (20) der Leiterplatte (15) mehre­ ren Kontaktflächen (17) in einem bestimmten Intervall (P) entlang der Transportrichtung der Leiterplatte (15) angeordnet und durch Löten damit verbunden sind, mehrere Durch­ gangslöcher (18) in der Leiterplatte (15) ausgebildet und zu jeder Kontaktfläche (17) offen sind und die Anschlüsse (19) derart in die Durchgangslöcher (18) eingesetzt sind, daß sie zu der Lotaufbringfläche (20) vorragen, ferner an dem in Transportrichtung hinteren Ende der Leiterplatte (15) auf der Lotaufbringfläche (20) Lötflächen (21) ohne elektrische Ver­ bindung zum Haltesockel (16) in der Transportrichtung im Intervall (P) vorgesehen sind,
dadurch gekennzeichnet, daß
jede Lötfläche (21) eine Länge in Transportrichtung aufweist, die mindest doppelt so lang wie die Länge der Kontaktflächen (17) in Transportrichtung ist, und mehrere Stifte (22) vorgesehen sind, die jeweils von der Lötfläche (21) vorragen.
2. Burn-In-Leiterplatte (14) nach Anspruch 1, worin besagte Stifte (22) Blindstifte sind.
3. Burn-In-Leiterplatte (14) nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Löt­ flächen (21) geerdet sind.
DE1999158029 1998-11-27 1999-11-26 Burn-In-Leiterplatte Expired - Fee Related DE19958029C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10338273A JP3137610B2 (ja) 1998-11-27 1998-11-27 バーンインボード

Publications (2)

Publication Number Publication Date
DE19958029A1 DE19958029A1 (de) 2000-05-31
DE19958029C2 true DE19958029C2 (de) 2003-07-03

Family

ID=18316582

Family Applications (1)

Application Number Title Priority Date Filing Date
DE1999158029 Expired - Fee Related DE19958029C2 (de) 1998-11-27 1999-11-26 Burn-In-Leiterplatte

Country Status (4)

Country Link
JP (1) JP3137610B2 (de)
DE (1) DE19958029C2 (de)
SG (1) SG94342A1 (de)
TW (1) TW482907B (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5946142A (en) 1995-12-11 1999-08-31 Hitachi Ltd. Projection lens system and projection image display apparatus using the same
CN106441517A (zh) * 2016-08-15 2017-02-22 安徽翼迈科技股份有限公司 一种水表老化测试架
CN108323005B (zh) * 2018-02-28 2024-01-30 深圳市沃特沃德信息有限公司 焊盘结构及电路板

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3614366A1 (de) * 1986-04-28 1987-10-29 Siemens Ag Anordnung zur vermeidung unerwuenschter loetbruecken auf gedruckten schaltungen
US5227589A (en) * 1991-12-23 1993-07-13 Motorola, Inc. Plated-through interconnect solder thief

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04267088A (ja) * 1991-02-21 1992-09-22 Rohm Co Ltd プリント基板に対するコネクタの接続用半田付け方法
JPH08167637A (ja) * 1994-10-14 1996-06-25 Aging Tesuta Kaihatsu Kyodo Kumiai 半導体ウエハーのバーンイン及びテスト方法およびそれに使用するバーンインボード

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3614366A1 (de) * 1986-04-28 1987-10-29 Siemens Ag Anordnung zur vermeidung unerwuenschter loetbruecken auf gedruckten schaltungen
US5227589A (en) * 1991-12-23 1993-07-13 Motorola, Inc. Plated-through interconnect solder thief

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JP 04267088(abstr.)DOKIDX[online][recherchiert am 20.09.01]. In: DEPATIS *

Also Published As

Publication number Publication date
SG94342A1 (en) 2003-02-18
TW482907B (en) 2002-04-11
JP2000165023A (ja) 2000-06-16
DE19958029A1 (de) 2000-05-31
JP3137610B2 (ja) 2001-02-26

Similar Documents

Publication Publication Date Title
DE3700418C2 (de)
DE3829153C2 (de)
DE4133769C2 (de) Montagesystem zur Ankopplung von Testplatten für die Aufnahme zu testender elektronischer Bauelemente an ein Halbleitertestsystem
DE69302400T2 (de) Testanordnung mit filmadaptor fuer leiterplatten
DE4203605A1 (de) Elektrischer verbinder
DE1914489A1 (de) Steckkontakt und Verfahren zur Befestigung desselben an einer gedruckten Schaltplatte
DE3340180C1 (de) Kontaktfeldanordnung fuer ein rechnergesteuertes Leiterplattenpruefgeraet
DE2707900B2 (de) Universal-Adaptiervorrichtung für Geräte zur elektrischen Prüfung unterschiedlicher gedruckter Schaltungen
DE19605630C2 (de) Keilsonde zum Verbinden einer Testausrüstung mit Anschlüssen einer integrierten Schaltung
DE112009005194T5 (de) Oberflächenbefestigungstechnologie-Bauelementverbinder
DE4341867A1 (de) Verfahren zum Drucken eines Verbindungsmittels
DE10023239A1 (de) Oberflächen-Montage-Vorrichtung für elektrische Verbindungen
DE19958029C2 (de) Burn-In-Leiterplatte
DE102013111073A1 (de) Elektronische Schaltung
WO2005078460A1 (de) Vorrichtung und verfarhen zum prüfen eines halbleiterbauteils mit kontaktflächen auf beiden seiten
DE4036079A1 (de) Elektronisches bauteil und elektronische vorrichtung mit einem derartigen bauteil
DE2655841C3 (de) Integrierter Widerstandsbaustein zum Einlöten in eine Flachbaugruppe
DE19530353C2 (de) Verfahren zum Lötverbinden der Leiterbahnen mit einer flexiblen gedruckten Leitung oder Schaltung mit den zugeordneten Anschlußflächen einer Leiterplatte
DE10318589A1 (de) Leiterplattenanordnung
DE3717528A1 (de) Leiterplattenpruefgeraet
DE2232794B1 (de) Plättchenförmiges elektronisches Bauelement
DE102013217400A1 (de) Leiterplatte
DE19924198A1 (de) Tochterplatine zum Einsetzen in eine Mutterplatine
DE60003942T2 (de) Elektrischer steckverbinder und herstellungsverfahren dafür
DE3925155C2 (de)

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8125 Change of the main classification

Ipc: H05K 3/34

8304 Grant after examination procedure
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee