DE19933792A1 - Speichertestvorrichtung - Google Patents

Abstract

Es wird ein Speichertestgerät vorgestellt, das zum Testen der Einstellzeit und der Haltezeit eines Halbleiterspeichers geeignet ist. DOLLAR A Ein zwei Musterdaten erzeugender Abschnitt (22), der zum Generieren von zwei Testmusterdaten innerhalb einer Arbeitsperiode ausgelegt ist, ist in einem Mustergenerator (2) vorgesehen. In einem Zeitsteuerungsgenerator (3) ist ein zwei Zeitsteuerungstakte erzeugender Abschnitt (33) angeordnet, der zum Erzeugen von zwei Zeitsteuerungstakten innerhalb jeweils einer Arbeitsperiode dient. Zusätzlich enthält ein Wellenformer (4) einen zwei NRZ-Wellenformen erzeugenden Abschnitt (44), der zwei NRZ-Wellenformen auf der Basis von zwei, von dem Mustergenerator zugeführten Testsignaldaten und von zwei, von dem Zeitsteuerungsgenerator zugeführten Zeitsteuerungstakten erzeugt, wobei die NRZ-Wellenformen an einen zu testenden Speicher (9) angelegt werden. Das Speichertestgerät mißt abwechselnd die Einstellzeit und die Haltezeit des zu testenden Speichers durch abwechselndes Anlegen der beiden NRZ-Wellenformen an den zu testenden Speicher und durch logisches Vergleichen eines aus dem zu testenden Speicher ausgelesenen Antwortsignals mit einem Erwartungswertmustersignal.

Description

HINTERGRUND DER ERFINDUNG 1. Gebiet der Erfindung

Die vorliegende Erfindung bezieht sich auf ein Speichertestgerät zum Testen eines Halbleiterspei­ chers wie etwa eines durch eine integrierte Halbleiterschaltung (IC) gebildeten Speichers, d. h. eines IC-Speichers, oder anderer verschiedenartiger Formen von Halbleiterspeichern. Insbesondere bezieht sich die Erfindung auf ein Speichertestgerät, das nicht nur zum Messen der Aufbauzeit bzw. Einstellzeit (set-up-Zeit) (im folgenden als "Tds" bezeichnet) und der Haltezeit (im folgenden als "Tdh" bezeichnet) eines eine normale Arbeitsgeschwindigkeit aufweisenden Halbleiterspei­ chers, sondern auch zum Messen der Einstellzeit und der Haltezeit eines mit einer hohen Arbeitsgeschwindigkeit arbeitenden Halbleiterspeichers geeignet ist.

2. Beschreibung des Standes der Technik

Zunächst wird unter Bezugnahme auf Fig. 8 der grundlegende Aufbau eines herkömmlichen Speichertestgeräts zum Testen von unterschiedlichen Arten von Halbleiterspeichern beschrieben. Wie in der Zeichnung dargestellt ist, umfaßt das Speichertestgerät als grundlegende Komponen­ ten einen Testerprozessor 1, einen Mustergenerator 2, einen Zeitsteuerungsgenerator 3, einen Wellenformer (Wellenformeinrichtung) 4, einen Treiber 5, einen Analogpegelvergleicher 6, einen Mustervergleicher 7 und einen Fehleranalysespeicher 8.

Der Testerprozessor 1 ist durch ein Computersystem gebildet und führt die Steuerung des gesamten Testgeräts in Abhängigkeit von einem durch einen Benutzer (Programmierer) erzeugten Testprogramm aus. Beispielsweise legt der Testerprozessor 1 ein Steuersignal (Befehl oder Kommando) an jede Einheit (Vorrichtungen oder Schaltungen) des Testgeräts über einen Testerbus (BUS) an. Der Mustergenerator 2 beginnt als Reaktion auf ein von dem Testerprozessor 1 zugeführtes Steuersignal (in diesem Fall ein Teststartbefehl) mit der Erzeugung eines Musters und erzeugt ein Testsignal mit einem vorbestimmten Muster (Testmusterdaten) PTND, ein Adreßsignal und ein Steuersignal, die jeweils an einen im Test befindlichen Halbleiterspeicher (im allgemeinen als DUT oder MUT bezeichnet) 9 anzulegen sind, und erzeugt weiterhin ein an den Mustervergleicher 7 anzulegendes Erwartungswertsignal mit einem vorbestimmten Muster (Erwartungswertmustersignal) EXP, und dergleichen. Als Mustergenerator 2 wird im allgemeinen ein algorithmischer Mustergenerator ALPG benutzt. Der ALPG ist ein Mustergenerator, der ein an einen Halbleiterspeicher (beispielsweise IC-Speicher) anzulegendes Testmuster durch arithmeti­ sche und logische Verarbeitung unter Einsatz eines oder mehrerer interner, eine arithmetische und logische Bearbeitungsfunktion aufweisender Register erzeugt.

Der Zeitsteuerungsgenerator 3 generiert zur Steuerung der Testzeitsteuerung des gesamten Testgeräts ein Zeitsteuerungssignal (Impuls oder Puls) auf der Basis von von dem Mustergenera­ tor 2 bereitgestellten Zeitsteuerungsinformationen und legt das Zeitsteuerungssignal an den Wellenformer 4, den Pegelvergleicher 6, den Mustervergleicher 7 und dergleichen an. Der Wellenformer 4 erzeugt ein eine reale Wellenform aufweisendes Testmustersignal PTN auf der Basis der von dem Mustergenerator 2 zugeführten Testmusterdaten PTND und eines oder mehrerer von dem Zeitsteuerungsgenerator 3 zugeführter Zeitsteuerungssignale, und legt das Testmustersignal PTN über den Treiber 5 an einen im Test befindlichen Halbleiterspeicher 9 (im folgenden als MUT bezeichnet) an.

Fig. 8 zeigt einen Zustand, bei dem ein Testmustersignal PTN an einen im Test befindlichen Speicher 9 angelegt wird (Testmuster-Schreibzyklus). Wie in der Zeichnung dargestellt ist, ist ein Lese/Schreib-Anschluß (R/W-Anschluß) des zu testenden Speichers 9 beim Einschreiben eines Testmustersignals in den Speicher 9 in den Schreibzustand (W) versetzt und der Treiber 5 in einen Ausgabeaktivierungszustand eingestellt (Anlegen eines Ausgabeaktivierungssignals "/OE"), wodurch der in die Ausgabeseite des Treibers 5 eingefügte Schalter SW1 eingeschaltet wird und ein in die Eingangsseite des Pegelvergleichers 6 eingefügter Schalter SW2 abgeschaltet wird. In diesem Zustand wird ein Testmustersignal in den zu testenden Speicher durch den Treiber 5 eingeschrieben. Hierbei ist in den vorliegenden Unterlagen ein "/" zum Kopf (Anfang) eines hinsichtlich des logischen Werts oder der Polarität invertierten Signals hinzugefügt. Beispiels­ weise stellt das Ausgabeaktivierungssignal "/OE" das logisch oder polaritätsmäßig invertierte Signal des Signals "OE" dar.

Wenn das in den zu testenden Speicher 9 eingeschriebene Testmustersignal aus diesem nach dem Abschluß des Einschreibens des Testmustersignals in alle Speicherzellen in einem vorbe­ stimmten Testbereich ausgelesen wird (in einem Testmusterzyklus), wird der an der Ausgangs­ seite des Treibers 5 befindliche Schalter SW1 in seinen Abschaltzustand gebracht (Ausgabedeak­ tivierungszustand), der Lese/Schreibanschluß (R/W-Anschluß des zu testenden Speichers 9 in den Lesezustand R) eingestellt und der Pegelvergleicher 6 in einen Eingabeaktivierungszustand versetzt (Anlegen eines Eingabeaktivierungssignals "/IE"). Hierdurch wird der in die Eingangsseite des Pegelvergleichers 6 eingefügte Schalter SW2 eingeschaltet. In diesem Zustand wird das bereits in den zu testenden Speicher 9 eingeschriebene Testmustersignal aus diesem ausgelesen.

Das aus dem zu testenden Speicher 9 ausgelesene Testmustersignal (im folgenden als Antwort­ signal bezeichnet) wird hinsichtlich seines Signalpegels (üblicherweise des Spannungspegels) in dem Analogpegelvergleicher 6 mit einer von einer Vergleichsreferenzspannungsquelle (nicht gezeigt) zugeführten Referenzspannung verglichen, um zu ermitteln, ob das Antwortsignal einen vorbestimmten Spannungspegel aufweist oder nicht. Als Referenzspannung werden zwei Referenzspannungen benutzt, von denen eine eine Referenzspannung VOH (Referenzspannung mit dem logischen Wert H) ist, die benutzt wird, wenn das von dem zu testenden Speicher 9 erhaltene Antwortsignal eine logische "1" ist, und die andere eine Referenzspannung VOL ist (Referenzspannung mit dem logischen Wert L), die benutzt wird, wenn das Antwortsignal des zu testenden Speichers 9 eine logische "0" ist. Bei dem dargestellten Schaltungsbeispiel wird von dem Pegelvergleicher 6 eine logische "1" ausgegeben, wenn das Vergleichsergebnis "akzeptabel" angibt, während der Pegelvergleicher 6 eine logische "0" abgibt, wenn das Vergleichsergebnis einen "Fehler" anzeigt.

Ein logisches Signal, das von dem Pegelvergleicher 6 nach der Ermittlung, daß das Antwortsignal den vorbestimmten Spannungspegel aufweist, abgegeben wird, wird an den Mustervergleicher 7 angelegt. Der Mustervergleicher 7 vergleicht das von dem Pegelvergleicher 6 stammende logische Signal mit einem von dem Mustergenerator 2 zugeführten Erwartungswertmustersignal EXP, um zu ermitteln, ob die beiden Signale miteinander übereinstimmen oder nicht. Wenn die beiden Signale nicht miteinander übereinstimmen, entscheidet der Mustervergleicher 7, daß die Spei­ cherzelle an derjenigen Adresse des zu testenden Speichers 9, aus der das logische Signal (Antwortsignal) ausgelesen worden ist, einen Defekt oder Fehler aufweist, und erzeugt ein diese Tatsache anzeigendes Fehlersignal. Üblicherweise wird dieses Fehlersignal durch ein Signal logisch "1" ausgedrückt, und es werden das Fehlersignal repräsentierende Fehlerdaten logisch "1" in dem Fehleranalysespeicher 8 gespeichert. Im allgemeinen werden Fehlerdaten unter derselben Adresse des Fehleranalysespeicher 8 wie die Adresse der fehlerhaften Speicherzelle des zu testenden Speichers 9 gespeichert.

Wenn im Unterschied hierzu die beiden Signale miteinander übereinstimmen, entscheidet der Mustervergleicher 7, daß die Speicherzelle mit derjenigen Adresse des zu testenden Speichers 9, aus der das logische Signal (Antwortsignal) ausgelesen worden ist, normal oder gut ist, und erzeugt ein diese Tatsache angebendes "akzeptabel"-Signal. Üblicherweise wird dieses "akzepta­ bel"-Signal durch ein Signal logisch "0" ausgedrückt und nicht in dem Fehleranalysespeicher 8 gespeichert.

Wenn der Test abgeschlossen ist, werden die in dem Fehleranalysespeicher 8 gespeicherten Fehlerdaten aus diesem ausgelesen, um beispielsweise zu ermitteln, ob eine Behebung bzw. ein Ersatz der fehlerhaften Speicherzelle oder Speicherzellen des getesteten Halbleiterspeichers möglich ist.

Zur Erzeugung von unterschiedlichen Arten von Steuersignalen für die Ausführung der vorstehend angegebenen Betriebsabläufe sind der Mustergenerator 2, der Zeitsteuerungsgenerator 3 und der Wellenformer 4 jeweils mit Speichern 2A, 3A bzw. 4A versehen, die in diesem technischen Gebiet jeweils als Tabellenspeicher bezeichnet werden (im folgenden werden diese Tabelle genannt). Diese Tabellen 2A, 3A und 4A enthalten notwendige Daten, die jeweils zuvor von dem Testerprozessor 1 eingespeichert worden sind.

Der Benutzer (Programmierer) untersucht und berücksichtigt Testmuster auf der Grundlage der Leistungsspezifikation, Merkmale, Faktoren und dergleichen eines zu testenden Halbleiterspei­ chers für die Erzeugung des Testprogramms. Bei der Erzeugung des Testprogramms beschreibt der Benutzer in dem Testprogramm Daten, die bei diesem Beispiel vorab in den Tabellen 2A, 3A und 4A des Mustergenerators 2, des Zeitsteuerungsgenerators 3 bzw. des Wellenformers 4 einzuspeichern sind. Diese Daten werden von dem Testerprozessor 1 vorab in den Tabellen 2A, 3A und 4A vor dem Beginn des Tests des Halbleiterspeichers geladen.

Die Tabelle 3A des Zeitsteuerungsgenerators 3 ist durch einen Rateneinstelltabellenspeicher (RATE) und einen Takteinstelltabellenspeicher gebildet. Mit der Testrate oder dem Testzyklus zusammenhängende Daten werden in dem Rateneinstelltabellenspeicher gespeichert, während in dem Takteinstelltabellenspeicher unterschiedliche Zeitsteuerungsdaten gespeichert werden, die mit der Treiberwellenform zusammenhängen (der Wellenform des von dem Wellenformer 4 an den Treiber 5 angelegten Testmustersignals PTN). Diese Zeitsteuerungsdaten werden zur Erzeugung einer Mehrzahl von Zeitsteuerungsdatengruppen, z. B. der Gruppe TS1, der Gruppe TS2, . . . und der Gruppe TSn zusammengefaßt, und es wird eine benötigte Gruppe zur Erzeugung von Zeitsteuerungsimpulsen für ein Setzsignal und ein Rücksetzsignal ausgelesen.

Ein ALPG-Mustergenerator wird bei diesem Beispiel als der Mustergenerator 2 eingesetzt. In der Tabelle 2A des Mustergenerators 2 sind Testmusterdaten gespeichert, die jeweils an einen entsprechenden Anschluß der Anschlüsse 1 bis n (n bezeichnet eine positive ganze Zahl) des zu testenden Speichers 9 anzulegen sind. Mit der Wellenformfestlegung eines Wellenformmodus und dergleichen zusammenhängende Daten werden in der Tabelle 4A des Wellenformers 4 gespei­ chert, der ein Testmustersignal PTN mit einer vorbestimmten Wellenform und einer vorbestimm­ ten zeitlichen Lage unter Verwendung der von dem Mustergenerator 2 erzeugten Musterdaten PTND und der durch den Zeitsteuerungsgenerator 3 erzeugten Zeitsteuerungsimpulse für das Setzen und das Rücksetzen erzeugt und das Mustersignal PTN an den Treiber 5 anlegt.

Nachfolgend wird ein unter Einsatz des Speichertestgeräts mit dem vorstehend erläuterten Aufbau ausgeführtes Verfahren zum Messen der Aufbau- bzw. Einstellzeit (set-up-Zeit) und/oder der Haltezeit eines Halbleiterspeichers wie etwa eines IC-Speichers, und zum Überprüfen, ob diese Einstellzeit bzw. Reaktionszeit und/oder Haltezeit geeignete Werte aufweisen, beschrieben.

Wie in Fig. 5 gezeigt ist, werden bezogen auf einen Referenztakt unterschiedliche Zeitsteue­ rungssignale definiert, die zum Testen beispielsweise eines statischen RAM (statischer Direktzu­ griffsspeicher; im folgenden als SRAM bezeichnet), der zu den IC-Speichern zählt, eingesetzt werden. Fig. 5A zeigt eine Schreibzykluszeit Twc für einen SRAM. Die zeitlichen Lagen des Startzeitpunkts und des Endzeitpunkts der Schreibzykluszeit Twc werden auf der Basis des Referenztakts festgelegt. Zum Startzeitpunkt des Schreibzyklus wird ein Adreßsignal (ADR) an den im Test befindlichen SRAM angelegt. Ein in Fig. 5B dargestelltes Chipwählsignal (/CS) wird an den im Test befindlichen SRAM zu einem vorbestimmten Zeitpunkt während der Schreib­ zykluszeit Twc angelegt. Nach der Aussendung des Chipwählsignals wird ein in Fig. 5C gezeigtes Schreibaktivierungssignal (/WE) zu einem vorbestimmten Zeitpunkt an den im Test befindlichen SRAM angelegt. Ferner werden nach dem Ausgeben des Schreibaktivierungssignals in Fig. 5D gezeigte Eingabedaten Din bei einer vorbestimmten zeitlichen Lage in den zu testenden SRAM eingeschrieben.

Die Zeitdauer eines aktuell in den zu testenden SRAM einzuschreibenden gültigen Datenab­ schnitts Dvd in den Eingangsdaten Din stellt die Summe aus der Einstellzeit Tds der Eingabedaten Din und der Haltezeit Tdh der Eingabedaten Din dar, deren zeitliche Festlegung relativ zu dem Schreibaktivierungssignal definiert ist. In der Entwicklungsstufe eines IC-Speichers wird unter­ sucht, ob diese Zeiten Tds und Tdh in Übereinstimmung mit dem Entwurfsreferenzhandbuch ausgelegt sind, während bei der Herstellungsstufe untersucht wird, ob der SRAM derart herge­ stellt ist, daß diese Zeiten Tds und Tdh den Spezifikationen entsprechen.

Herkömmlicherweise wird bei der Messung Tds und Tdh eine unter Verwendung von drei Zeitsteuerungstakten A, B und C erzeugte Exklusiv-ODER-Wellenform (EX-OR-Wellenform) gemäß der Darstellung in Fig. 6 eingesetzt. Die Exklusiv-ODER-Wellenform ist eine Wellenform, die so erzeugt wird, daß in einem Testzyklus (einer Arbeitsperiode) die Wellenformen auf beiden Seiten einer logischen "1" fehlerfrei logische "Nullen" sind, oder die Wellenformen auf beiden Seiten einer logischen "0" fehlerfrei logische "Einsen" sind.

Dies wird unter Bezugnahme auf Fig. 6 noch näher beschrieben. Fig. 6A zeigt Verarbeitungspe­ rioden bzw. Arbeitsperioden (bei diesem Beispiel handelt es sich um mehrere Verarbeitungsperio­ den in dem Schreibzyklus) zum Messen von Tds und Tdh, wobei die Arbeitsperiode mit "RATE" bezeichnet ist. Synchron mit der Arbeitsperiode werden die in Fig. 6B gezeigten Testmusterdaten PTN (P1, P2, P3, . . .) von dem Mustergenerator 2 erzeugt. Die Fig. 6C, 6D und 6E zeigen jeweils die drei vorstehend angesprochenen Zeitsteuerungstakte A, B bzw. C. Der in Fig. 6C dargestellte Zeitsteuerungstakt A wird mit einer Verzögerung mit einer Zeitdauer Ta gegenüber dem Startzeitpunkt jeder Arbeitsperiode RATE erzeugt. Der in Fig. 6D dargestellte Zeitsteuerungs­ takt B wird mit einer zeitlichen Verzögerung mit einer Länge von Tb gegenüber dem Startzeit­ punkt der jeweiligen Arbeitsperiode generiert. Der in Fig. 6E gezeigte Zeitsteuerungstakt C wird mit einer zeitlichen Verzögerung mit der Dauer Tc gegenüber dem jeweiligen Startzeitpunkt der Arbeitsperiode erzeugt. In diesem Fall liegen die folgenden Beziehungen zwischen den Verzöge­ rungszeiten vor: Ta < Tb < Tc und Tc < RATE. Zusätzlich ist die Einstellung bei diesem Ausführungs­ beispiel so getroffen, daß "Tb - Ta = Tc - Tb = Ta + (RATE) - Tc = (RATE)/3 erfüllt ist.

Durch diese drei Zeitsteuerungstakte A, B und C werden in allen, in Fig. 6B gezeigten und an den zu testenden Speicher 9 anzulegenden Testmusterdaten P1, P2, P3 in den jeweiligen Verarbei­ tungsperioden Übergangspunkte hervorgerufen, so daß ein Testmustersignal PTN gemäß der Darstellung in Fig. 6F erzeugt wird, bei dem unmittelbar vor und unmittelbar nach allen gültigen, aktuell in den zu testenden Speicher neu einzuschreibenden Datenabschnitten Dvd ein durch Invertierung des jeweils entsprechenden gültigen Datenabschnitts Dvd gebildetes Signal vorhan­ den ist. Fig. 6G zeigt für den Fall der Testmusterdaten P1 = 0, P2 = 1 und P3 = 1 die Wellenform PTNWF des in der vorstehend beschriebenen Weise erzeugten Testmustersignals PTN. Wie aus Fig. 6G leicht ersichtlich ist, werden Signale logisch "1" vor und nach dem Signal P1 = 0 des gültigen, aktuell jeweils in den zu testenden Speicher 9 einzuschreibenden Datenabschnitts Dvd erzeugt. Signale logisch "0" werden jeweils vor und nach dem Signal P2 = 1 generiert, und es werden Signale logisch "0" jeweils vor und nach dem Signal P3 = 1 erzeugt. Folglich wird eine Exklusiv-ODER-Wellenform generiert. Das Tds und Tdh des zu testenden Speichers 9 werden unter Verwendung dieser Exklusiv-ODER-Wellenform gemessen. Hierbei wird die unter Verwen­ dung der drei Zeitsteuerungstakte A, B und C erzeugte Exklusiv-ODER-Wellenform in vorliegender Beschreibung als Wellenform XORABC bezeichnet.

Bei der Messung der Einstellzeit Tds wird die zeitliche Lage der Erzeugung des in Fig. 6D gezeigten Zeitsteuerungstakts B verzögert, d. h. die Verzögerungszeit Tb erhöht, wodurch die Zeitdauer (Tds + Tdh) des gültigen Datenabschnitts Dvd verringert wird. Der gültige Datenab­ schnitt Dvd mit verringerter Zeitdauer wird in den zu testenden Speicher 9 eingeschrieben. Anschließend wird der eingeschriebene gültige Datenabschnitt Dvd aus dem zu testenden Speicher 9 für den logischen Vergleich mit einem Erwartungswertmustersignal EXP ausgelesen. Das Tds wird anhand des Werts der Verzögerungszeit Tb eines Grenzübergangs (z. B. eines Übergangs, bei dem sich das logische Vergleichsergebnis von "Fehler" in "akzeptabel" ändert) zwischen einem Fehler (fehlende Übereinstimmung beider Signale) und "akzeptabel" (beide Signale stimmen überein) gemessen.

Andererseits wird oder ist bei der Messung der Haltezeit Tdh der Zeitpunkt der Erzeugung des in Fig. 6E dargestellten Zeitsteuerungstakts C vorverlagert, d. h. die Verzögerungszeit Tc verringert, wodurch die Zeitdauer des gültigen Datenabschnitts Dvd in gleichartiger Weise eingeschränkt ist. Der gültige Datenabschnitt Dvd mit verringerter Zeitdauer wird in den zu testenden Speicher 9 eingeschrieben. Anschließend wird der eingeschriebene gültige Datenabschnitt Dvd aus dem zu testenden Speicher 9 für einen logischen Vergleich mit einem Erwartungswertmustersignal EXP ausgelesen. Das Tdh wird anhand des Werts der Verzögerungszeit Tc eines Übergangs (z. B. eines Übergangs, bei dem sich das logische Vergleichsergebnis von "akzeptabel" in "Fehler" ändert) zwischen "akzeptabel" und "Fehler" gemessen.

In den letzten Jahren hat die Entwicklung von Halbleiterspeichern erhebliche Fortschritte gemacht, und es hat sich die Arbeitsgeschwindigkeit von Halbleiterspeichern zunehmend erhöht. Aus diesem Grund ist die Schreibzykluszeit Twc verringert, d. h. verkürzt. Demzufolge gibt es in Abhängigkeit von dem Leistungsvermögen des Speichertestgeräts Fälle, bei denen die Wellenform XORABC nicht benutzt werden kann. Der Grund hierfür wird nachfolgend beschrieben.

Wenn die minimale Zeitdauer des logischen Signals Pi oder /Pi (i ist eine ganze Zahl und bei diesem Beispiel i = 1, 2, 3, . . .) des an den zu testenden Speicher 9 anzulegenden gültigen Datenabschnitts Dvd in dem in Fig. 6F dargestellten Testmustersignal, d. h. die minimale, von dem Speichertestgerät erzeugbare Impulsbreite als Tp angenommen wird, ist für die Schreib­ zykluszeit Twc bei der Erzeugung der Wellenform XORABC eine Dauer von 3 Tp erforderlich. Folglich muß zwischen der Schreibzykluszeit Tbc und der minimalen Impulsbreite Tp die folgende Beziehung vorliegen: Twc < 3Tp. Daher kann die Wellenform XORABC im Fall Twc < 3Tp nicht genutzt werden.

Beispielsweise liegt die minimale Impulsbreite Tp bei einem Speichertestgerät, bei dem jede in Fig. 6A gezeigte Arbeitsperiode RATE eine Dauer von 9 ns aufweist (ungefähr 1/111 MHz), bei ungefähr 3 ns. Daher können die Einstellzeit und die Haltezeit eines SRAM unter Verwendung der Wellenform XORABC nicht gemessen werden, es sei denn, daß das SRAM einen Summenwert aus der Einstellzeit und der Haltezeit (Tds + Tdh) aufweist (diese ist gleich der Zeitdauer des Signals Pi des gültigen Datenabschnitts Dvd), der gleich oder größer als 3 ns ist.

Allerdings kann die Haltezeit eines IC-Speichers selbst im Fall "Twc < 3Tp" gemessen werden, wenn der in Fig. 6C gezeigte und zur Erzeugung von XORABC verwendete Zeitsteuerungstakt A weggelassen wird und die Übergangspunkte in dem in Fig. 6B gezeigten und an den zu testenden Speicher 9 anzulegenden Testmusterdaten PTND jeweils durch die beiden, in den Fig. 6D bzw. 6E gezeigten Zeitsteuerungstakte B und C erzeugt werden und anschließend eine Wellen­ form benutzt wird, in der ein durch Invertierung des logischen Signals Pi (in diesem Beispiel P1, P2 und P3) des gültigen Datenabschnitts Dvd gebildetes invertiertes Signal /Pi gemäß der Darstellung in Fig. 7E unmittelbar nach dem logischen Signal Pi des aktuell in den zu testenden Speicher 9 einzuschreibenden gültigen Datenabschnitts Dvd erzeugt wird. Diese Wellenform wird in der vorliegenden Beschreibung als Wellenform XORBC bezeichnet, da der Zeitsteuerungstakt A nicht benutzt wird.

Das Verfahren zur Erzeugung der Wellenform XORBC ist in Fig. 7 dargestellt. Die Übergangs­ punkte werden in den in den Fig. 7B dargestellten und an den zu testenden Speicher 9 anzule­ genden Testmusterdaten (im wesentlichen handelt es sich um die gleichen Testmusterdaten wie in Fig. 6B) unter Verwendung der beiden in den Fig. 7C und 7D gezeigten Zeitsteuerungstakte B bzw. C erzeugt (im wesentlichen sind diese gleich wie die beiden in den Fig. 6D und 6E gezeigten Zeitsteuerungstakte B bzw. C). Wie in Fig. 7E dargestellt ist, wird ein durch Invertie­ rung des Signals Pi des gültigen Datenabschnitts Dvd gebildetes Signal /Pi unmittelbar nach der Erzeugung des Signals Pi des gültigen, aktuell in den zu testenden Speicher 9 einzuschreibenden Datenabschnitts Dvd generiert.

Fig. 7F zeigt die Wellenform PTNWF des in der vorstehend beschriebenen Weise erzeugten Testmustersignals PTN für die Testmusterdaten P1 = 0, P2 = 1 und P3 = 1. Wie aus Fig. 7F leicht erkennbar ist, wird ein Signal logisch "1" nach dem Signal P1 = 0 des aktuell an den zu testenden Speicher 9 anzulegenden gültigen Datenabschnitts Dvd erzeugt, ein Signal logisch "0" nach dem Signal P2 = 1 generiert und ein Signal logisch "0" nach dem Signal P3 = 1 erzeugt.

Wie vorstehend erläutert, ist die Messung bei der Ermittlung der Haltezeit des zu testenden Speichers 9 unter Verwendung der Wellenform XORBC in denjenigen Fällen möglich, bei denen die Beziehung zwischen der Schreibzykluszeit Twc und der minimalen Impulsbreite Tp= "Twc ≧ 2Tp" ist. Die Haltezeit eines SRAMs kann somit unter Verwendung der Wellenform XORBC bei allen SRAMs gemessen werden, bei denen die Summe aus der Einstellzeit und der Haltezeit (Tds + Tdh) eines IC-Speichers, beispielsweise eines durch die Spezifikationen definier­ ten SRAMs, gleich oder größer als ungefähr 1/2 der Schreibzykluszeit Twc ist.

Da jedoch bei einer Messung unter Verwendung der Wellenform XORBC das invertierte Signal /Pi des Signals Pi des gültigen Datenabschnitts Dvd nicht unmittelbar vor dem logischen Signal Pi des gültigen Datenabschnitts Dvd erzeugt werden kann, ist der beträchtliche Nachteil vorhanden, daß zwar die Haltezeit des IC-Speichers gemessen werden kann, jedoch die Einstellzeit Tds des IC-Speichers nicht meßbar ist. Solange das invertierte Signal /Pi des logischen Signals Pi des gültigen Datenabschnitts Dvd nicht unmittelbar vor dem logischen Signal Pi des gültigen Datenabschnitts Pvd vorhanden ist, kann der Startpunkt des logischen Signals Pi des gültigen Datenabschnitts Dvd nämlich nicht fixiert werden (da keine Grenze vorhanden ist, bei der sich der logische Pegel ändert), selbst wenn der Zeitpunkt der Erzeugung des Zeitsteuerungstakts B verschoben ist oder wird (die Verzögerungszeit Tb geändert wird). Demzufolge kann die Ermitt­ lung der logischen Übereinstimmung/Abweichung in dem Mustervergleicher 7 nicht ausgeführt werden.

KURZFASSUNG DER ERFINDUNG

Es ist eine Aufgabe der vorliegenden Erfindung, ein Speichertestgerät zu schaffen, das sowohl die Einstellzeit als auch die Haltezeit bei unterschiedlichen Arten von Halbleiterspeichern in einem Fall messen kann, bei dem die Beziehung zwischen der Schreibzykluszeit Twc und der minimalen Impulsbreite Tp = "Twc ≧ 2Tp" ist.

Es ist eine weitere Aufgabe der vorliegenden Erfindung, ein Speichertestgerät zu schaffen, das sowohl die Einstellzeit als auch die Haltezeit eines mit hoher Geschwindigkeit arbeitenden Halbleiterspeichers unter Verwendung einer NRZ-Wellenform (NRZ = "non-return to zero" = keine Rückkehr zu Null) exakt messen kann.

Zur Lösung der vorstehend genannten Aufgaben wird gemäß einem Gesichtspunkt der vorliegen­ den Erfindung ein Speichertestgerät geschaffen, das zum Anlegen eines vorbestimmten Testmu­ stersignals an einen zu testenden Halbleiterspeicher und zum logischen Vergleichen eines aus dem im Test befindlichen Halbleiterspeicher ausgelesenen Antwortsignals mit einem Erwartungs­ wertmustersignal zum Testen der Einstellzeit und der Haltezeit des zu testenden Halbleiterspei­ chers ausgelegt ist und umfaßt: eine Mustererzeugungseinrichtung zum Erzeugen von mindestens zwei, jeweils ein vorbestimmtes Muster aufweisenden Testsignaldaten innerhalb einer Arbeitspe­ riode; eine Takterzeugungseinrichtung zum Erzeugen von mindestens zwei Zeitsteuerungstakten innerhalb der einen Arbeitsperiode; und eine Wellenformerzeugungseinrichtung zum Erzeugen von zwei NRZ-Wellenformen auf der Basis von mindestens zwei, von der Mustererzeugungseinrich­ tung zugeführten Testsignaldaten und von mindestens zwei, von der Takterzeugungseinrichtung zugeführten Zeitsteuerungstakten, und zum Anlegen dieser NRZ-Wellenformen an einen zu testenden Halbleiterspeicher.

Die Mustererzeugungseinrichtung gibt in jeder Arbeitsperiode zwei Testsignaldaten ab, deren logische Zustände gegenseitig in invertierter Beziehung stehen.

Bei einem bevorzugten Ausführungsbeispiel gibt die Mustererzeugungseinrichtung bei dem Testen der Einstellzeit eines im Test befindlichen Halbleiterspeichers in jeder Arbeitsperiode erste und zweite (zwei) Testsignaldaten aus, deren logische Zustände in invertierter Beziehung stehen, wohingegen die Mustererzeugungseinrichtung bei dem Testen der Haltezeit des zu testenden Halbleiterspeichers dritte und vierte (zwei) Testsignaldaten ausgibt, deren logische Zustände in invertierter Beziehung stehen und die eine Invertierung der logischen Zustände der ersten und zweiten Testsignaldaten darstellen.

Die Wellenformerzeugungseinrichtung erzeugt einen Übergangspunkt in einen der beiden, von der Mustererzeugungseinrichtung zugeführten Testsignaldaten anhand eines der beiden Zeitsteue­ rungstakte, und einen Übergangspunkt in den anderen der beiden Testsignaldaten mittels des anderen der beiden Zeitsteuerungstakte, um hierdurch eine NRZ-Wellenform zu erzeugen.

Bei einem bevorzugten Ausführungsbeispiel erzeugt die Wellenformerzeugungseinrichtung einen Übergangspunkt sowohl in den ersten als auch in den vierten Testsignaldaten, die von der Mustererzeugungseinrichtung zugeführt werden, anhand eines der beiden Zeitsteuerungstakte, und einen Übergangspunkt sowohl in den zweiten als auch den dritten Testsignaldaten anhand des anderen der beiden Zeitsteuerungstakte, um hierdurch zwei NRZ-Wellenformen zu erzeugen.

Bei einem abgeänderten Ausführungsbeispiel erzeugt die Wellenformerzeugungseinrichtung bei dem Testen der Einstellzeit eines zu testenden Halbleiterspeichers einen Übergangspunkt in den einen der beiden von der Mustererzeugungseinrichtung zugeführten Testsignaldaten mittels eines der beiden Zeitsteuerungstakte, und einen Übergangspunkt in den anderen der beiden Testsignal­ daten durch den anderen der beiden Zeitsteuerungstakte, wodurch eine NRZ-Wellenform geschaffen wird. Bei dem Testen der Haltezeit des im Test befindlichen Halbleiterspeichers erzeugt die Wellenformerzeugungseinrichtung einen Übergangspunkt in den anderen Testsignalda­ ten mittels des einen Zeitsteuerungstakts sowie einen Übergangspunkt in den einen Testsignalda­ ten mittels des anderen Zeitsteuerungstakts, um hierdurch eine weitere NRZ-Wellenform zu erzeugen.

Die zeitliche Lage der Erzeugung der jeweiligen, von der Takterzeugungseinrichtung generierten mindestens zwei Zeitsteuerungstakte ist variabel.

Gemäß einem weiteren Gesichtspunkt der vorliegenden Erfindung wird ein Speichertestgerät geschaffen, das umfaßt eine Mustererzeugungseinrichtung zum Ausgeben von ein vorbestimm­ tes Muster aufweisenden Testsignaldaten; eine Takterzeugungseinrichtung zum Erzeugen eines erforderlichen Zeitsteuerungssignals; eine Wellenformerzeugungseinrichtung zum Erzeugen eines eine reale Wellenform aufweisenden Testmustersignals auf der Grundlage eines von der Takter­ zeugungseinrichtung zugeführten Zeitsteuerungssignals und von von der Mustererzeugungsein­ richtung zugeführten Testsignaldaten; einen Treiber zum Anlegen des von der Wellenformerzeu­ gungseinrichtung ausgegebenen Testmustersignals an einen im Test befindlichen Halbleiterspei­ cher; und einen Mustervergleicher zum logischen Vergleichen eines aus dem zu testenden Halbleiterspeicher ausgelesenen Antwortsignals mit einem von der Mustererzeugungseinrichtung zugeführten Erwartungswertmustersignal, wodurch das Speichertestgerät erkennt, ob der im Test befindliche Halbleiterspeicher einen Fehler aufweist oder nicht. Das Speichertestgerät umfaßt weithin: eine Musterdatenerzeugungseinrichtung, die in der Mustererzeugungseinrichtung vorgesehen ist und zum Erzeugen von mindestens zwei, jeweils ein vorbestimmtes Muster aufweisenden Testsignaldaten innerhalb einer Arbeitsperiode ausgelegt ist; eine in der Takterzeu­ gungseinrichtung vorgesehene Zeittakterzeugungseinrichtung zum Erzeugen von mindestens zwei Zeitsteuerungstakten innerhalb einer jeweiligen Arbeitsperiode; und eine NRZ-Wellenformerzeu­ gungseinrichtung, die in der Wellenformerzeugungseinrichtung vorgesehen ist und zum Erzeugen von zwei NRZ-Wellenformen auf der Grundlage von mindestens zwei, von der Mustererzeugungs­ einrichtung zugeführten Testsignaldaten und von mindestens zwei, von der Takterzeugungsein­ richtung zugeführten Zeitsteuerungstakten, wobei das Speichertestgerät hiermit auch die Einstellzeit und die Haltezeit des zu testenden Halbleiterspeichers testen kann.

Die Musterdatenerzeugungseinrichtung gibt in jeder Arbeitsperiode zwei Testsignaldaten aus, deren logische Zustände in invertierter Beziehung stehen.

Bei einem bevorzugten Ausführungsbeispiel gibt die Musterdatenerzeugungseinrichtung bei dem Testen der Einstellzeit eines zu testenden Halbleiterspeichers in jeder Arbeitsperiode erste und zweite (zwei) Testsignaldaten mit jeweils gegenseitig invertierten logischen Zuständen ab, wohingegen die Musterdatenerzeugungseinrichtung beim Testen der Haltezeit des zu testenden Halbleiterspeichers in jeder Arbeitsperiode dritte und vierte (zwei) Testsignaldaten mit gegenseitig invertierten logischen Zuständen ausgibt, wobei die logischen Zustände der dritten und vierten Testsignaldaten Inversionen der logischen Zustände der ersten bzw. zweiten Testsignaldaten darstellen.

Die NRZ-Wellenformerzeugungseinrichtung ruft einen Übergangspunkt in den einen der beiden, von der Musterdatenerzeugungseinrichtung zugeführten Testsignaldaten mittels eines der beiden von der Zeitsteuerungstakterzeugungseinrichtung zugeführten Zeitsteuerungstakte und einen Übergangspunkt in den anderen der beiden Testsignaldaten durch den anderen der beiden Zeitsteuerungstakte hervor, um hierdurch eine NRZ-Wellenform zu schaffen.

Bei einem bevorzugten Ausführungsbeispiel ruft die NRZ-Wellenformerzeugungseinrichtung einen Übergangspunkt in jedem der ersten und vierten, von der Musterdatenerzeugungseinrichtung zugeführten Testsignaldaten mittels eines der beiden von der Zeitsteuerungstakterzeugungsein­ richtung zugeführten Zeitsteuerungstakte sowie einen Übergangspunkt in jedem der zweiten und dritten Testsignaldaten mittels des anderen der beiden Zeitsteuerungstakte hervor, um hierdurch zwei NRZ-Wellenformen zu generieren.

Bei einem abgeänderten Ausführungsbeispiel ruft die NRZ-Wellenformerzeugungseinrichtung beim Testen der Einstellzeit eines zu testenden Halbleiterspeichers einen Übergangspunkt in den einen der beiden, von der Musterdatenerzeugungseinrichtung zugeführten Testsignaldaten mittels eines der beiden, von der Zeitsteuerungstakterzeugungseinrichtung zugeführten Zeitsteuerungstakte, sowie einen Übergangspunkt in den anderen der beiden Testsignaldaten mittels des anderen der beiden Zeitsteuerungstakte hervor, um hierdurch eine NRZ-Wellenform zu schaffen. Beim Testen der Haltezeit des zu testenden Halbleiterspeichers erzeugt die NRZ-Wellenformerzeugungseinrich­ tung einen Übergangspunkt in den anderen Testsignaldaten mittels des einen Zeitsteuerungstakts und einen Übergangspunkt in den einen Testsignaldaten mittels des anderen Zeitsteuerungstakts, um hierdurch eine weitere NRZ-Wellenform zu schaffen.

Die zeitliche Lage der Erzeugung der jeweiligen, mindestens zwei von der Zeitsteuerungstakter­ zeugungseinrichtung erzeugten Zeitsteuerungstakte ist variabel.

KURZE BESCHREIBUNG DER ZEICHNUNGEN

Fig. 1 zeigt ein Blockschaltbild, das den grundlegenden Aufbau eines Ausführungsbeispiels des erfindungsgemäßen Speichertestgeräts veranschaulicht;

Fig. 2 zeigt ein Zeitdiagramm zur Erläuterung einer Vorgehensweise zur Erzeugung einer bei der vorliegenden Erfindung benutzten NRZBC-Wellenform;

Fig. 3 zeigt ein Zeitdiagramm zur Erläuterung einer Vorgehensweise zur Erzeugung einer NRZBC-Wellenform, die bei der Messung der Einstellzeit eines IC-Speichers mittels des in Fig. 1 dargestellten Speichertestgeräts benutzt wird;

Fig. 4 zeigt ein Zeitdiagramm zur Erläuterung einer Vorgehensweise zur Erzeugung einer NRZBC-Wellenform, die bei der Messung der Haltezeit eines IC-Speichers mittels des in Fig. 1 dargestellten Speichertestgeräts benutzt wird;

Fig. 5 zeigt ein Zeitdiagramm zur Erläuterung des Ablaufs beim Einschreiben von Daten in einen zu testenden IC-Speicher bei einem herkömmlichen Speichertestgerät;

Fig. 6 zeigt ein Zeitdiagramm zur Erläuterung der Vorgehensweise zur Erzeugung einer XORABC-Wellenform, die beim Messen sowohl der Einstellzeit als auch der Haltezeit eines IC-Speichers mittels des herkömmlichen Speichertestgeräts benutzt wird;

Fig. 7 zeigt ein Zeitdiagramm zur Erläuterung einer Vorgehensweise zur Erzeugung einer XORBC-Wellenform, die bei der Messung der Haltezeit eines Hochgeschwindigkeits-IC- Speichers mittels des herkömmlichen Speichergeräts benutzt wird; und

Fig. 8 zeigt ein Blockschaltbild, das den grundlegenden Aufbau eines Ausführungsbeispiels des herkömmlichen Speichertestgeräts veranschaulicht.

DETAILLIERTE BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSBEISPIELE

Nachfolgend wird die vorliegende Erfindung im einzelnen anhand von bevorzugten Ausführungs­ beispielen unter Bezugnahme auf die Fig. 1 bis 4 erläutert. Hierbei sind Abschnitte, Wellen­ formen und Elemente in diesen Zeichnungen, die denjenigen gemäß den Fig. 6 bis 8 entspre­ chen, mit den gleichen hinzugefügten Bezugszeichen versehen und werden nicht nochmals, soweit nicht erforderlich, beschrieben.

Fig. 1 zeigt ein Blockschaltbild des grundlegenden Aufbaus eines Ausführungsbeispiels des erfindungsgemäßen Speichertestgeräts. In Fig. 2 ist ein Zeitdiagramm zur Erläuterung eines Ablaufs zur Erzeugung einer bei der vorliegenden Erfindung benutzten NRZBC Wellenform dargestellt. Eine NRZ-Wellenform (NRZ = "non-return to zero") ist hier als eine Wellenform definiert, die dann, wenn der Wellenformstatus einmal innerhalb einer Arbeitsperiode bzw.

Arbeitsperiode RATE geändert worden ist, in derselben Arbeitsperiode nicht wieder in den ursprünglichen Zustand zurückkehrt.

Gleichartig wie das herkömmliche, in Fig. 8 gezeigte Speichertestgerät umfaßt auch das in Fig. 1 dargestellte Speichertestgerät als grundlegende Komponenten einen nicht gezeigten Testerpro­ zessor, einen Mustergenerator 2, einen Zeitsteuerungsgenerator 3, einen Wellenformer 4, einen Treiber 5, einen Analogpegelvergleicher 6, einen Mustervergleicher 7 und einen nicht gezeigten Fehleranalysespeicher.

Bei der vorliegenden Erfindung weist der Mustergenerator 2 zwei Musterdatenerzeugungsab­ schnitte 22 zum Abgeben von zwei Testmusterdaten PTND1 und PTND2 an den Wellenformer 4 innerhalb einer Arbeitsperiode RATE auf, und es umfaßt der Zeitsteuerungsgenerator 3 zwei Zeitsteuerungstakterzeugungsabschnitte 33 zum Abgeben von zwei Zeitsteuerungstakten B und C an den Wellenformer 4 in einer Arbeitsperiode RATE. Ferner enthält der Wellenformer 4 zwei NRZ-Wellenformerzeugungsabschnitte 44 zum Erzeugen von zwei NRZ-Wellenformen.

Der Wellenformer 4 kann auf der Basis der beiden, von dem Mustergenerator 2 zugeführten Testmusterdaten PTND1 und PTND2 und der beiden, von dem Zeitsteuerungsgenerator 3 zugeführten Zeitsteuerungstakte B und C zwei NRZ-Wellenformen mittels seiner beiden NRZ- Wellenformenerzeugungsabschnitte 44 generieren.

Der Ablauf zur Erzeugung der beiden NRZ-Wellenformen in den beiden NRZ-Wellenformerzeu­ gungsabschnitten 44 des Wellenformers 4 wird nun unter Bezugnahme auf Fig. 2 erläutert.

Fig. 2A zeigt eine Arbeitsperiode RATE beim Messen von Tds und Tdh. Synchron mit der Arbeitsperiode werden jeweils in Fig. 2B bzw. 2C gezeigte Testmusterdaten PTND1 (P1b, P2b, P3b, . . .) und PTND2 (P1c, P2c, P3c, . . .) jeweils von dem Mustergenerator 2 ausgegeben. Die Fig. 2D und 2E zeigen die beiden Zeitsteuerungstakte B bzw. C zum Erzeugen einer NRZ- Wellenform. Der in Fig. 2D dargestellte Zeitsteuerungstakt B wird mit einer Verzögerung von Tb gegenüber dem Startzeitpunkt jeder Arbeitsperiode generiert. Der in Fig. 2E dargestellte Zeitsteuerungstakt C wird mit einer Verzögerung von Tc gegenüber dem Startzeitpunkt jeder Arbeitsperiode erzeugt. In diesem Fall liegt zwischen diesen Verzögerungszeiten die Beziehung vor: Tb < Tc und Tc < RATE.

In allen in Fig. 2B gezeigten Testmusterdaten P1b, P2b, P3b, . . . und in allen in Fig. 2C dargestell­ ten Testmusterdaten P1c, P2c, P3c, . . . werden mittels dieser beiden Zeitsteuerungstakte B und C jeweils Übergangspunkte bzw. Umschaltpunkte generiert, um hierdurch, wie in Fig. 2F gezeigt, ein an den zu testenden Speicher 9 anzulegendes Testmustersignal PTN zu erzeugen, in dem die Testmusterdaten P1b, P2b, P3b, . . . und die Testmusterdaten P1c, P2c, P3c, . . . abwechselnd angeordnet sind. Fig. 2C zeigt für den Fall P1b = 0, P2b = 1, P3b = 1 in den in Fig. 2B dargestell­ ten Testmusterdaten PTND1, und P1c = 1, P2c = 0 und P3c = 0 in den in Fig. 2C gezeigten Testmusterdaten PTND2, die in der vorstehend beschriebenen Weise erzeugte Wellenform PTNWF des Testmustersignals PTN.

Wie aus Fig. 2 ersichtlich ist, werden bei diesem Beispiel in jeder Arbeitsperiode RATE die Testmusterdaten PTND1 durch den Zeitsteuerungstakt B gesetzt und gleichzeitig die Testmuster­ daten PTND2 rückgesetzt, und es werden durch den Zeitsteuerungstakt C die Testmusterdaten PTND1 rückgesetzt und gleichzeitig die Testmusterdaten PTND2 gesetzt, um hierdurch das an den zu testenden Speicher 9 anzulegende Testmustersignal PTN zu erzeugen. Im Ergebnis wird das Testmustersignal PTN damit, wie in Fig. 2F gezeigt, zu einem Signal, bei dem sich an Daten mit einer Zeitdauer, die 1/2 der Periode der Testmusterdaten PTND1 in einer Arbeitsperiode entsprechen, Daten mit einer Zeitdauer anschließen, die einer halben Periode der Testmusterda­ ten PTND2 in derselben Arbeitsperiode entspricht. Das Testmustersignal PTN wird folglich zu einem Signal, in dem in derselben Arbeitsperiode die Testmusterdaten PTND1 mit einer einer halben Periode entsprechenden Zeitdauer und die Testmusterdaten PTND2 mit einer einer halben Periode entsprechenden Zeitdauer abwechselnd angeordnet sind.

Wenn Testmusterdaten durch die beiden Musterdatenerzeugungsabschnitte des Mustergenerators 2 derart generiert werden, daß sich der logische Zustand der Testmusterdaten PTND1 und der logische Zustand der Testmusterdaten PTND2 jeweils in invertierter Beziehung in jeder Arbeitspe­ riode befinden (der logische Zustand von PTND1 stellt eine Invertierung des logischen Zustands von PTND2 dar), und diese Testmusterdaten an den Wellenformer 4 angelegt werden, sind demzufolge die Daten, die den Daten P1b, P2b, P3b, . . . in jeder Arbeitsperiode der einen Testmusterdaten PTND1 unmittelbar nachfolgen, die Daten P1c, P2c, P3c, . . . der anderen Testmusterdaten PTND2 in den jeweiligen Arbeitsperioden, wie dies aus Fig. 2G ersichtlich ist. Demgemäß weisen die logischen Zustände der beiden Daten in derselben Arbeitsperiode stets eine gegenseitig invertierte Beziehung auf. Durch weitere Invertierung des logischen Zustands der Testmusterdaten PTND1 und des logischen Zustands der Testmusterdaten PTND2 in gegenseitig invertierter Beziehung in den beiden Musterdatenerzeugungsabschnitten 22 des Mustergenerators 2 (durch Erzeugung von zwei Testmusterdaten, deren logische Zustände gegenüber den logischen Zuständen der Testmusterdaten PTND1 bzw. der Testmusterdaten PTND2 invertiert sind), lassen sich folglich in jeder Arbeitsperiode zwei NRZ-Wellenformen generieren. Beispielsweise wird bei dem Beispiel gemäß Fig. 2 die Testmustersignalwellenform PTNWF zu "0" → "1" → "1" → "0" → "1" → "0" und damit eine erste NRZ-Wellenform erzeugt, da die Testmu­ sterdaten P1b = 0 sind, P1c = 1 ist, P2b = 1 ist, P2c = 0 ist, P3b = 1 ist und P3c = 0 ist. Wenn dann jeder logische Zustand invertiert wird und somit P1b = 1, P1c = 0, P2b = 0, P2c = 1, P3b = 0 und P3c = 1 erhalten, wird die Testmustersignalwellenform PTNWF zu "1" → "0" → "0" → "1" → "0" → "1" und damit eine zweite NRZ-Wellenform erzeugt. In dieser Weise lassen sich zwei NRZ-Wellenfor­ men in jeder Arbeitsperiode generieren.

In der vorliegenden Beschreibung werden die beiden NRZ-Wellenformen, die in einer Arbeitspe­ riode RATE unter Verwendung der beiden Testmusterdaten PTND1 und PTND2 und der beiden Zeitsteuerungstakte B und C erzeugt werden, als NRZBC-Wellenform bezeichnet. Da der Zeitsteuerungstakt A nicht benutzt wird, werden die beiden Zeitsteuerungstakte gleichartig wie im Fall der Fig. 7 als die Zeitsteuerungstakte B und C bezeichnet. Jedoch kann die Benennung der beiden Zeitsteuerungstakte auch Zeitsteuerungstakte A und B oder Zeitsteuerungstakte D und E, oder beliebig anders lauten. Die Benennung der Testmusterdaten kann ebenfalls beliebig sein. Folglich läßt sich derselbe Betriebsablauf ausführen, wenn zwei Zeitsteuerungstakte und zwei Testmusterdaten benutzt werden. Ferner können all jeweiligen Testmusterdaten als der gültige, aktuell in den zu testenden Speicher 9 einzuschreibende Datenabschnitt Dvd benutzt werden.

Nachfolgend wird die Arbeitsweise zum Messen der Einstellzeit Tds und der Haltezeit Tdh eines Halbleiterspeichers (eines SRAMs) unter Verwendung der vorstehend erläuterten NRZBC- Wellenform im einzelnen beschrieben.

Fig. 3 zeigt ein Zeitdiagramm zur Erläuterung des Arbeitsablaufs bei der Messung der Einstellzeit eines SRAMs. Fig. 3A zeigt Arbeitsperioden (bei diesem Beispiel handelt es sich um mehrere Arbeitsperioden in einem Schreibzyklus), von denen jede mit RATE bezeichnet ist. Wie bereits erwähnt, ist es bei der Messung von Tds notwendig, daß unmittelbar vor dem logischen Signal des aktuell in den zu testenden Speicher 9 einzuschreibenden gültigen Datenabschnitts Dvd ein Signal vorhanden ist, das einen gegenüber dem Signal Dvd invertierten logischen Zustand aufweist. Aus diesem Grund erzeugen die beiden Musterdatenerzeugungsabschnitte 22 des Mustergenerators 2 in diesem Fall zwei Testmusterdaten PTND1 und PTND2, deren logische Zustände invers zueinander sind, wie dies in den Fig. 3B bzw. 3C dargestellt ist.

Wenn die an den zu testenden Speicher 9 anzulegenden Testmusterdaten die in Fig. 3C darge­ stellten Testmusterdaten PTND2 (P1, P2 und P3) sind, werden als die in Fig. 3B dargestellten Testmusterdaten PTND1 jeweils Daten (/P1, /P2 und /P3) erzeugt, die jeweils einen invertierten logischen Zustand im Vergleich mit den jeweils entsprechenden der in Fig. 3C gezeigten Testmu­ sterdaten PTND2 aufweisen. Diese Testmusterdaten PTND1 und PTND2 werden von dem Mustergenerator 2 entsprechend oder synchron mit der Arbeitsperiode RATE ausgegeben und an den Wellenformer 4 angelegt. Die beiden NRZ-Wellenformerzeugungsabschnitte 44 dieses Wellenformers 4 legen die Testmusterdaten PTND1 auf der Basis des in Fig. 3D gezeigten Zeitsteuerungstakts B mit einer Verzögerungszeit von Tb gegenüber dem Startzeitpunkt der jeweiligen Arbeitsperiode fest, um hierdurch einen Übergangspunkt oder Umschaltpunkt in jedem der Testmusterdaten P1, P2 und P3 in den jeweiligen Arbeitsperioden zu schaffen. Zusätzlich legen die beiden NRZ-Wellenformerzeugungsabschnitte 44 des Wellenformers 4 die Testmuster­ daten PTND2 auf der Basis des in Fig. 3E dargestellten Zeitsteuerungstakts C fest, der mit einer Zeitverzögerung Tc gegenüber dem Startzeitpunkt der jeweiligen Arbeitsperiode erzeugt wird, um hierdurch einen Übergangspunkt bzw. Umschaltpunkt in allen jeweiligen Testmusterdaten /P1, /P2 und /P3 in den jeweiligen Arbeitsperioden zu erzeugen. Als Ergebnis wird ein Testmuster­ signal PTN erzeugt das in Fig. 3F dargestellt ist und aus einem Signal besteht, bei dem Daten mit einer Zeitdauer von jeweils einer halben Periode in der Reihenfolge /P1, P1 /P2, P2 /P3 und P3 angeordnet sind, wobei dieses Signal an den zu testenden Speicher 9 angelegt wird. Folglich wird das Testmustersignal derart erzeugt, daß die Daten, die sich unmittelbar vor den gültigen, aktuell in den zu testen den Speicher 9 einzuschreibenden Datenabschnitten Dvd (Daten P1, P2 und P3 mit einer Zeitdauer von jeweils einer halben Periode) befinden, logisch invertierte Daten sind (Daten /P1, /P2 und /P3, die jeweils eine Zeitdauer von einer halben Periode aufweisen). Die Wellenform dieses Testmustersignals PTN ist eine der beiden NRZ-Wellenformen (NRZBC- Wellenform), wie dies in Fig. 3G dargestellt ist. Bei diesem Beispiel ist die Zeitdauer (zeitliche Breite), die durch Subtrahieren der Verzögerungszeit Tb von der Verzögerungszeit Tc erhalten wird, auf eine Zeitdauer eingestellt, die der Hälfte einer Arbeitsperiode RATE entspricht.

Bei der Messung der Einstellzeit Tds ist der Zeitpunkt der Erzeugung des in Fig. 3D dargestellten Zeitsteuerungstakts B gleichartig wie beim herkömmlichen Fall verzögert, d. h. es ist die Verzöge­ rungszeit Tb erhöht, wodurch die Zeitdauer (Tds + Tdh) des gültigen Datenabschnitts Dvd eingeschränkt wird, und es wird der gültige Datenabschnitt Dvd mit dieser eingeschränkten Zeitdauer in den zu testenden Speicher 9 eingeschrieben. Der eingeschriebene gültige Datenab­ schnitt Dvd wird dann aus dem zu testenden Speicher 9 für einen logischen Vergleich mit einem von dem Mustergenerator 2 zugeführten Erwartungswertmustersignal EXP ausgelesen, und es wird der Wert der Verzögerungszeit Tb an der Grenzlinie zwischen "Fehler" (fehlende Überein­ stimmung zwischen den beiden Signalen) und "akzeptabel" (beide Signale stimmen überein) gemessen (z. B. an einer Grenzlinie, bei der das logische Vergleichsergebnis von "Fehler" zu "akzeptabel" wechselt). Tds wird auf der Basis des gemessenen Werts der Verzögerungszeit Tb gemessen.

Im Gegensatz hierzu ist es bei der Messung der Haltezeit Tdh eines SRAMs notwendig, daß, wie bereits erläutert, unmittelbar im Anschluß an das Signal des aktuell in den zu testenden Speicher 9 einzuschreibenden gültigen Datenabschnitts Dvd ein Signal vorhanden ist, dessen logischer Zustand gegenüber dem Signal Dvd invertiert ist. Fig. 4 zeigt ein Zeitdiagramm zur Erläuterung der Arbeitsweise bei der Messung von Tdh des SRAMs. Fig. 4A veranschaulicht die Arbeitspe­ rioden RATE (auch bei diesem Beispiel sind mehrere Arbeitsperioden im Schreibzyklus vorhan­ den). Fig. 4B und 4C zeigen zwei Testmusterdaten PTND1 bzw. PTND2, deren logische Zustände gegenseitig invertiert sind.

Da die aktuell in den zu testenden Speicher 9 eingeschriebenen gültigen Datenabschnitte Dvd bei der Messung von Tds in der vorstehend beschriebenen Weise P1, P2, P3, . . . sind, müssen die gültigen Datenabschnitte Dvd der aktuell in den zu testenden Speicher 9 beim Messen von Tdh einzuschreibenden Testmusterdaten ebenfalls dieselben Daten P1, P2, P3, . . . sein. In diesem Fall erzeugen die beiden Musterdatenerzeugungsabschnitte 22 des Mustergenerators 2 demzufolge die beiden in Fig. 4B und 4C gezeigten Testmusterdaten PTND1 und PTND2, deren logische Zustände gegenseitig invertiert sind. Dies bedeutet, daß P1, P2, P3, . . . als die in Fig. 4B gezeigten Testmusterdaten PTND1 erzeugt werden, und daß Daten /P1, /P2, /P3 die jeweils einen gegenüber den entsprechenden, in Fig. 4B gezeigten Testmusterdaten PTND1 invertierten logischen Zustand aufweisen, als die in Fig. 4C dargestellten Testmusterdaten PTND2 erzeugt werden.

Diese Testmusterdaten PTND1 und PTND2 werden von dem Mustergenerator 2 in Übereinstim­ mung mit (synchron zu) der Arbeitsperiode RATE ausgegeben und an den Wellenformer 4 angelegt. Die beiden NRZ-Wellenformerzeugungsabschnitte 44 dieses Wellenformers 4 legen die Testmusterdaten PTND1 auf der Basis des in Fig. 4D gezeigten Zeitsteuerungstakts B fest, der mit einer Verzögerungszeit Tb gegenüber dem Startzeitpunkt jeder Arbeitsperiode RATE erzeugt wird, wodurch ein Übergangspunkt in allen jeweiligen Testmusterdaten P1, P2 und P3 in den jeweiligen Arbeitsperioden erzeugt wird. Zusätzlich legen die beiden NRZ-Wellenformerzeugungs­ abschnitte 44 des Wellenformers 4 die Testmusterdaten PTND2 auf der Basis des in Fig. 4E gezeigten Zeitsteuerungstakts C fest, der mit einer Verzögerungszeit Tc gegenüber dem Start­ zeitpunkt der jeweiligen Arbeitsperiode RATE erzeugt wird, um hierdurch einen Übergangspunkt in allen jeweiligen Testmusterdaten /P1, /P2 und /P3 in den jeweiligen Arbeitsperioden hervorzu­ rufen. Als Ergebnis dessen wird gemäß der Darstellung in Fig. 4F ein Testmustersignal PTN erzeugt das durch ein Signal gebildet ist, in dem Daten mit einer jeweils einer halben Periode entsprechenden Zeitdauer in der Reihenfolge P1, /P1, P2, /P2, P3 und /P3 angeordnet sind, wobei dieses Signal an den zu testenden Speicher 9 angelegt wird. Folglich wird das Testmuster­ signal PTN derart generiert, daß die Daten, die sich unmittelbar an die gültigen, aktuell in den zu testenden Speicher 9 eingeschriebenen Datenabschnitte Dvd (Daten P1, P2 und P3 mit einer jeweiligen Zeitdauer von einer halben Periode) anschließen, logisch invertierte Daten darstellen (Daten /P1, /P2 und /P3 mit einer Zeitdauer von jeweils einer halben Periode). Die Wellenform dieses Testmustersignals PTN ist die andere der beiden NRZ-Wellenformen (NRZBC-Wellenform), wie dies in Fig. 4G gezeigt ist. Bei diesem Beispiel ist die Zeitdauer, die durch Subtrahieren der Verzögerungszeit Tb von der Verzögerungszeit Tc erhalten wird, auf eine Zeitdauer festgelegt die einer halben Arbeitsperiöde RATE entspricht.

Bei der Messung von Tdh ist die zeitliche Lage der Erzeugung des in Fig. 4E dargestellten Zeitsteuerungstakts C in gleichartiger Weise wie im herkömmlichen Fall vorverlagert, d. h. die Verzögerungszeit Tc ist verringert, wodurch die Zeitdauer (Breite) des gültigen Datenabschnitts Tvd eingeschränkt wird. Der gültige Datenabschnitt Dvd mit verringerter Zeitdauer wird in den zu testenden Speicher 9 eingeschrieben. Danach wird der eingeschriebene gültige Datenabschnitt Dvd aus dem zu testenden Speicher 9 für einen logischen Vergleich mit einem Erwartungswert­ mustersignal EXP ausgelesen und es wird der Wert der Verzögerungszeit Tc an einer Grenzlinie zwischen "akzeptabel" und "Fehler" gemessen (z. B. an derjenigen Grenzlinie, bei der sich das logische Vergleichsergebnis von "akzeptabel" in "Fehler" ändert). Tdh wird auf der Basis des gemessenen Werts der Verzögerungszeit Tc gemessen.

Wenn die NRZBC-Wellenform benutzt wird, können, wie vorstehend beschrieben, die Einstellzeit und die Haltezeit des zu testenden Speichers in einem Bereich gemessen werden, bei dem die Beziehung zwischen der Schreibzykluszeit Tc und der minimalen Impulsbreite Tp : Twc ≧ 2Tp erfüllt ist. Demzufolge können die Einstellzeit und die Haltezeit erfindungsgemäß bei Halbleiterspeichern exakt gemessen werden, bei denen die Summe aus der Einstellzeit und der Haltezeit (Tds + Tdh) jedes Halbleiterspeichers gemäß dessen Spezifikation gleich oder größer als ungefähr die Hälfte der Schreibzykluszeit Twc ist. Da somit Twc bis auf den Wert von 2Tp verringert werden kann, können Tds und Tdh auch bei Hochgeschwindigkeits-Halbleiterspeichern exakt gemessen werden, die im Bereich von 3Tp ≧ Twc ≧ 2Tp liegen und die mit dem herkömmlichen Speichertest­ gerät nicht gemessen werden können.

Bei dem vorstehend erläuterten Ausführungsbeispiel ist das Speichertestgerät derart aufgebaut, daß die andere NRZ-Wellenform dadurch erzeugt wird, daß in den beiden Musterdatenerzeu­ gungsabschnitten 22 des Mustergenerators 2 die logischen Zustände der Testmusterdaten PTND1 und die logischen Zustände der Testmusterdaten PTND2, die in invertierter gegenseitiger Beziehung stehen, noch weiter invertiert werden. Jedoch ist die vorliegende Erfindung hierauf nicht beschränkt. Beispielsweise kann die andere NRZ-Wellenform auch ohne weitere Invertierung der logischen Zustände der Testmusterdaten PTND1 und PTND2 in den beiden Musterdatener­ zeugungsabschnitten 22 dadurch erzeugt werden, daß die Testmusterdaten PTND1 durch den Zeitsteuerungstakt C (Tc) festgelegt werden und die Testmusterdaten PTND2 durch den Zeitsteuerungstakt B (Tb) festgelegt werden, wobei dies jeweils in den beiden NRZ-Wellenformer­ zeugungsabschnitten 44 des Wellenformers 4 erfolgt. Da das gleiche Resultat wie in Fig. 4 gemäß Fig. 3 dadurch gebildet werden kann, daß die Testmusterdaten PTND1 durch den Zeitsteuerungstakt C festgelegt werden und die Testmusterdaten PTND2 durch den Zeitsteue­ rungstakt B festgelegt werden, können ebenfalls NRZ-Wellenformen in jeder Arbeitsperiode erzeugt werden. Anders ausgedrückt, können zwei NRZ-Wellenformen in jeder Arbeitsperiode durch jeweilige Umkehrung der Testmusterdaten erzeugt werden, die durch die beiden Zeitsteue­ rungstakte jeweils gesetzt/rückgesetzt werden (Übergangspunkte werden in ihnen erzeugt).

Selbstverständlich kann das erfindungsgemäße Speichertestgerät auch bei der Messung der Einstellzeit und der Haltezeit von verschiedenartigen Typen von Halbleiterspeichern, die keine IC- Speicher (SRAMs) sind, eingesetzt werden.

Aus der vorstehenden Beschreibung ist ersichtlich, daß das erfindungsgemäße Speichertestgerät in jeder Arbeitsperiode zwei Arten von NRZ-Wellenformen erzeugen kann, von denen eine eine NRZ-Wellenform ist, die zum Erzeugen eines invertierten Signals des aktuell in einen zu testenden Halbleiterspeicher einzuschreibenden gültigen Datenabschnitts unmittelbar vor dem gültigen Datenabschnitt dient, und die andere eine NRZ-Wellenform ist, die zum Erzeugen eines invertier­ ten Signals des gültigen Datenabschnitts unmittelbar im Anschluß an den gültigen Datenabschnitt dient. Demgemäß können die Einstellzeit und die Haltezeit jedes von unterschiedlichen Arten von Halbleiterspeichern exakt unter Verwendung der beiden Arten von NRZ-Wellenformen gemessen werden, sofern die zwischen der Schreibzykluszeit Twc und der minimalen Impulsbreite Tp vorhandene Beziehung: Twc ≧ 2Tp, erfüllt ist. Wie vorstehend beschrieben kann aufgrund der Möglichkeit der Verringerung von Twc auf 2Tp der erhebliche Vorteil der exakten Meßbarkeit von Tds und Tdh eines Hochgeschwindigkeits-Halbleiterspeichers erzielt werden, der in dem mit dem herkömmlichen Speichertestgerät nicht meßbaren Bereich von 3Tp ≧ Twc ≧ 2Tp liegt.

In den letzten Jahren hat die Entwicklung von Hochgeschwindigkeits-Halbleiterspeichern erhebliche Fortschritte gemacht, so daß die Wirkungen der vorliegenden Erfindung beim prakti­ schen Einsatz sehr groß sind.

Auch wenn die vorliegende Erfindung im Hinblick auf bevorzugte, als Beispiele gezeigte Ausfüh­ rungsformen beschrieben worden ist, versteht es sich für den Fachmann, daß verschiedenartige Modifikationen, Abänderungen, Veränderungen und/oder geringfügige Verbesserungen des gezeigten Ausführungsbeispiels vorgenommen werden können, ohne den Gehalt und Umfang der vorliegenden Erfindung zu verlassen. Es ist deshalb festzustellen, daß die vorliegende Erfindung nicht auf das gezeigte und vorstehend beschriebene Ausführungsbeispiel beschränkt ist und auch derartige verschiedenartige Modifikationen, Abänderungen, Veränderungen und/oder geringfügige Verbesserungen umfassen soll, die im Rahmen der durch die beigefügten Ansprüche definierten Erfindung liegen.

Claims (14)

1. Speichertestgerät zum Anlegen eines vorbestimmten Testmustersignals an einen zu testenden Halbleiterspeicher und zum logischen Vergleichen eines aus dem zu testenden Halbleiterspeicher ausgelesenen Antwortsignals mit einem Erwartungswertmustersignal zum Testen der Einstellzeit und der Haltezeit des zu testenden Halbleiterspeichers, wobei das Speichertestgerät umfaßt:
eine Mustererzeugungseinrichtung zum Erzeugen von mindestens zwei, jeweils ein vor­ bestimmtes Muster aufweisenden Testsignaldaten in einer Arbeitsperiode;
eine Zeitsteuerungserzeugungseinrichtung zum Erzeugen von mindestens zwei Zeitsteuerungstakten in der einen Arbeitsperiode; und
eine Wellenformerzeugungseinrichtung zum Erzeugen von zwei NRZ-Wellenformen (Wellenformen ohne Rückkehr auf Null) auf der Grundlage von mindestens zwei, von der Mustererzeugungseinrichtung zugeführten Testsignaldaten und von mindestens zwei, von der Zeitsteuerungserzeugungseinrichtung zugeführten Zeitsteuerungstakten, und zum Anlegen dieser NRZ-Wellenformen an einen zu testenden Halbleiterspeicher.

2. Speichertestgerät nach Anspruch 1, bei dem die Mustererzeugungseinrichtung in jeder Arbeitsperiode zwei Testsignaldaten abgibt, deren logische Zustände in invertierter Beziehung zueinander stehen.

3. Speichertestgerät nach Anspruch 1, bei dem beim Testen der Einstellzeit eines zu testenden Halbleiterspeichers die Mustererzeugungseinrichtung in jeder Arbeitsperiode erste und zweite Testsignaldaten mit jeweils gegenseitig invertierten logischen Zuständen ausgibt, und bei dem die Mustererzeugungseinrichtung beim Testen der Haltezeit des zu testenden Speichers in jeder Arbeitsperiode dritte und vierte Testsignaldaten mit gegenseitig invertierten logischen Zuständen ausgibt, die jeweils Invertierungen der logischen Zustände der ersten bzw. der zweiten Testsignaldaten darstellen.

4. Speichertestgerät nach Anspruch 2, bei dem die Wellenformerzeugungseinrichtung einen Übergangspunkt in den einen der beiden, von der Mustererzeugungseinrichtung zugeführten Testsignaldaten mittels eines der beiden Zeitsteuerungstakte, sowie einen Übergangspunkt in den anderen der beiden Testsignaldaten mittels des anderen der beiden Zeitsteuerungstakte erzeugt, wodurch eine NRZ-Wellenform generiert wird.

5. Speichertestgerät nach Anspruch 3, bei dem die Wellenformerzeugungseinrichtung einen Übergangspunkt in jeden der ersten und der vierten, von der Mustererzeugungseinrichtung zugeführten Testsignaldaten mittels eines der beiden Zeitsteuerungstakte, und einen Übergangs­ punkt in jeden der zweiten und dritten Testsignaldaten mittels des anderen der beiden Zeitsteue­ rungstakte generiert, um hierdurch zwei NRZ-Wellenformen zu schaffen.

6. Speichertestgerät nach Anspruch 2, bei dem die Wellenformerzeugungseinrichtung beim Testen der Einstellzeit eines zu testenden Halbleiterspeichers einen Übergangspunkt in den einen der beiden, von der Mustererzeugungseinrichtung zugeführten Testsignaldaten mittels eines der beiden Zeitsteuerungstakte, und einen Übergangspunkt in den anderen der beiden Testsignal­ daten mittels des anderen der beiden Zeitsteuerungstakte erzeugt, um hierdurch eine NRZ- Wellenform zu generieren, wohingegen die Wellenformerzeugungseinrichtung beim Testen der Haltezeit des zu testenden Halbleiterspeichers einen Übergangspunkt in den anderen Testsignal­ daten mittels des einen Zeitsteuerungstakts sowie einen Übergangspunkt in den einen Test­ signaldaten mittels des anderen Zeitsteuerungstakts erzeugt, um hierdurch eine weitere NRZ- Wellenform zu generieren.

7. Speichertestgerät nach Anspruch 1, bei dem die zeitliche Lage der Erzeugung jedes der mindestens zwei, von der Zeitsteuerungserzeugungseinrichtung generierten Zeitsteuerungs­ takte variabel ist.

8. Speichertestgerät mit
einer Mustererzeugungseinrichtung zum Ausgeben von Testsignaldaten mit einem vor­ bestimmten Muster;
einer Zeitsteuerungserzeugungseinrichtung zum Erzeugen eines erforderlichen Zeitsteue­ rungssignals;
einer Wellenformerzeugungseinrichtung zum Erzeugen eines eine reale Wellenform auf­ weisenden Testmustersignals auf der Basis eines von der Zeitsteuerungserzeugungseinrichtung zugeführten Zeitsteuerungssignals und von von der Mustererzeugungseinrichtung zugeführten Testsignaldaten;
einem Treiber zum Anlegen des von der Wellenformerzeugungseinrichtung ausgegebe­ nen Testmustersignals an einen zu testenden Halbleiterspeicher; und
einem Mustervergleicher zum logischen Vergleichen eines aus dem zu testenden Halblei­ terspeicher ausgelesenen Antwortsignals mit einem von der Mustererzeugungseinrichtung zugeführten Erwartungswertmustersignal, wodurch das Speichertestgerät erkennt, ob der zu testende Halbleiterspeicher einen Fehler aufweist oder nicht, wobei das Speichertestgerät weiterhin umfaßt:
eine in der Mustererzeugungseinrichtung vorgesehene Musterdatenerzeugungseinrich­ tung zum Erzeugen von mindestens zwei, jeweils ein vorbestimmtes Muster aufweisenden Testsignaldaten innerhalb einer Arbeitsperiode;
eine in der Zeitsteuerungserzeugungseinrichtung vorgesehene Zeitsteuerungstakterzeu­ gungseinrichtung zum Erzeugen von mindestens zwei Zeitsteuerungstakten innerhalb der einen Arbeitsperiode; und
eine in der Wellenformerzeugungseinrichtung vorgesehene NRZ-Wellenformerzeugungs­ einrichtung zum Erzeugen von zwei NRZ-Wellenformen auf der Basis von mindestens zwei, von der Mustererzeugungseinrichtung zugeführten Testsignaldaten und von mindestens zwei, von der Zeitsteuerungserzeugungseinrichtung zugeführten Zeitsteuerungstakten,
so daß das Speichertestgerät auch die Einstellzeit und die Haltezeit des zu testenden Halbleiterspeichers testen kann.

9. Speichertestgerät nach Anspruch 8, bei dem die Musterdatenerzeugungseinrichtung in jeder Arbeitsperiode zwei Testsignaldaten ausgibt, deren logische Zustände in invertierter gegenseitiger Beziehung stehen.

10. Speichertestgerät nach Anspruch 8, bei dem die Musterdatenerzeugungseinrichtung beim Testen der Einstellzeit eines zu testenden Halbleiterspeichers in jeder Arbeitsperiode erste und zweite Testsignaldaten ausgibt, deren logische Zustände in invertierter gegenseitiger Beziehung stehen, wohingegen die Musterdatenerzeugungseinrichtung beim Testen der Haltezeit des zu testenden Halbleiterspeichers in jeder Arbeitsperiode dritte und vierte Testsignaldaten ausgibt, deren logische Zustände in invertierter gegenseitiger Beziehung stehen und jeweils Invertierungen der logischen Zustände der ersten bzw. der zweiten Testsignaldaten darstellen.

11. Speichertestgerät nach Anspruch 9, bei dem die NRZ-Wellenformerzeugungseinrich­ tung einen Übergangspunkt in den einen der beiden, von der Musterdatenerzeugungseinrichtung zugeführten Testsignaldaten mittels eines der beiden von der Zeitsteuerungstakterzeugungsein­ richtung zugeführten Zeitsteuerungstakte sowie einen Übergangspunkt in den anderen der beiden Testsignaldaten mittels des anderen der beiden Zeitsteuerungstakte generiert, um hierdurch eine NRZ-Wellenform zu erzeugen.

12. Speichertestgerät nach Anspruch 10, bei dem die NRZ-Wellenformerzeugungsein­ richtung einen Übergangspunkt in jedem der ersten und der vierten, von der Musterdatenerzeu­ gungseinrichtung zugeführten Testsignaldaten mittels eines der beiden, von der Zeitsteuerungs­ takterzeugungsvorrichtung zugeführten Zeitsteuerungstakte, sowie einen Übergangspunkt in jedem der zweiten und der dritten Testsignaldaten mittels des anderen der beiden Zeitsteuerungs­ takte erzeugt um hierdurch zwei NRZ-Wellenformen zu generieren.

13. Speichertestgerät nach Anspruch 9, bei dem die NRZ-Wellenformerzeugungseinrich­ tung beim Testen der Einstellzeit eines zu testenden Halbleiterspeichers einen Übergangspunkt in den einen der beiden, von der Musterdatenerzeugungseinrichtung zugeführten Testsignaldaten mittels eines der beiden, von der Zeitsteuerungstakterzeugungseinrichtung zugeführten Zeitsteue­ rungstakte, sowie einen Übergangspunkt in den anderen der beiden Testsignaldaten mittels des anderen der beiden Zeitsteuerungstakte generiert, um hierdurch eine NRZ-Wellenform zu schaffen, wohingegen die NRZ-Wellenformerzeugungseinrichtung beim Testen der Haltezeit des zu testenden Halbleiterspeichers einen Übergangspunkt in den anderen Testsignaldaten mittels des einen Zeitsteuerungstakts sowie einen Übergangspunkt in den einen Testsignaldaten mittels des anderen Zeitsteuerungstakts erzeugt, um hierdurch eine weitere NRZ-Wellenform zu generieren.

14. Speichertestgerät nach Anspruch 8, bei dem die zeitliche Lage der Erzeugung jedes der mindestens zwei von der Zeitsteuerungstakterzeugungseinrichtung generierten Zeitsteue­ rungstakte variabel ist.