DE19837401A1 - Komplementärtransistorstruktur und Verfahren zum Herstellen einer Komplementärtransistorstruktur - Google Patents

Description

Die Erfindung betrifft das Gebiet der Halbleitertechnologie. Spezieller betrifft diese Erfindung komplementäre Feldef­ fekttransistoren mit isoliertem Gate und noch spezieller das Design und die Herstellung von Halbleiterstrukturen, die Feldeffekttransistoren mit komplementärem Kanalübergang und isoliertem Gate umfassen, wobei die Austrittsarbeit ihrer Ga­ teelektroden in der Nähe der mittleren Lage im Bandabstand des Halbleiters liegt.

Ein Feldeffekttransistor mit isoliertem Gate (IGFET; Insula­ ted-Gate Field-Effect Transistor) ist ein Halbleiterbauteil, bei dem eine dielektrische Gateschicht einen Kanalbereich eines Halbleitersubstrats von einer darüberliegenden Gateelek­ trode elektrisch isoliert. Der Kanalbereich erstreckt sich zwischen einer Source-Zone und einer Drain-Zone, welche an einen Bodybereich des Halbleitersubstrats angrenzen, wobei der Bodybereich (der häufig auch als der Substratbereich oder das Substrat bezeichnet wird) den entgegengesetzten Leitfähig­ keitstyp zu der Source und dem Drain hat. Ladungsträger - d. h. Elektronen bei einem IGFET mit n-Kanal und Löcher bei einem IGFET mit p-Kanal - bewegen sich von der Source durch den Kanalbereich zum Drain, wenn an die Gateelektrode die Source und den Bodybereich die richtigen Spannungen angelegt werden. Durch geeignete Steuerung dieser Spannungen schaltet der IGFET zwischen einem Ein-Zustand und einem Aus-Zustand um.

IGFETs können abhängig von ihren Leiteigenschaften grundsätz­ lich in eine von zwei Kategorien eingeteilt werden: "Normaler­ weise aus", was manchmal als Anreicherungsmodus bezeichnet wird, und "normalerweise ein", was manchmal als Verarmungs­ modus bezeichnet wird. Die Begriffe "normalerweise aus" und "normalerweise ein" werden auf ein IGFET im Hinblick auf den Zustand des Transistors angewendet, bei dem die Gate-Source- Spannung Null ist und die Source mit dem Bodybereich verbunden ist - d. h. die Gateelektrode, die Source und der Bodybereich liegen auf derselben Spannung, z. B. Bezugsmasse. Bei einem normalerweise ausgeschalteten IGFET mit einer Gate-Source- Spannung von Null fließen im wesentlichen keine Ladungsträger von der Source zu dem Drain. Abhängig davon, ob der IGFET ein Bauteil mit n-Kanal oder p-Kanal ist, muß die Gate-Source- Spannung entweder über eine positive Schwellspannung angehoben oder unter eine negative Schwellspannung abgesenkt werden, damit der Transistor einschaltet.

Ein normalerweise eingeschalteter IGFET arbeitet im wesentli­ chen genau anders herum als ein normalerweise ausgeschalteter IGFET. Ladungsträger fließen bei einem normalerweise einge­ schalteten IGFET von der Source zu dem Drain, wenn die Gate- Source-Spannung Null ist. Abhängig davon, ob der normalerweise eingeschaltete IGFET ein Bauteil mit n-Kanal oder p-Kanal ist, muß die Gate-Source-Spannung entweder unter eine negative Schwellspannung fallen oder über eine positive Schwellspannung angehoben werden, damit der Transistor ausgeschaltet wird.

Der Kanalbereich in einem IGFET kann denselben Leitfähigkeits­ typ oder den entgegengesetzten Leitfähigkeitstyp zu der Source und dem Drain haben.

Wenn der Kanalbereich den entgegengesetzten Leitfähigkeitstyp zu der Source und dem Drain hat, hat der Kanalbereich densel­ ben Leitfähigkeitstyp wie der Bodybereich und verschmilzt übergangslos mit der Masse des Bodybereichs, obwohl er übli­ cherweise auf einen anderen Pegel dotiert ist als die Masse des Bodybereichs. Ein IGFET, dessen Kanalbereich den entgegen­ gesetzten Leitfähigkeitstyp zur Source und dem Drain hat, ist ein normalerweise ausgeschaltetes Bauteil, weil sich bei einer Gate-Source-Spannung von Null kein leitender Weg von der Sour­ ce zu dem Drain durch den Kanalbereich bildet. Durch Anlegen einer Gate-Source-Spannung, die geeignet ist, den IGFET in einen leitenden Zustand zu bringen, werden Ladungsträger zur Oberseite des Kanalbereiches angezogen und bewirken eine In­ version in einer dünnen Oberflächenschicht des Kanalbereichs. Die invertierte Oberflächenschicht bildet einen leitenden Oberflächenkanal, der sich von der Source zu dem Drain er­ streckt. Als eine Folge wird diese Art des IGFET allgemein als "Oberflächenkanal"-Bauteil bezeichnet.

Wenn der Kanalbereich denselben Leitfähigkeitstyp wie die Source und der Drain hat, hat der Kanalbereich den entgegen­ gesetzten Leitfähigkeitstyp zum Bodybereich und bildet einen Kanal/Body-pn-Übergang mit dem Bodybereich. Ein IGFET mit einem Kanalbereich desselben Leitfähigkeitstyps gleich dem der Source und des Drain ist, kann ein normalerweise eingeschalte­ tes Bauteil oder ein normalerweise ausgeschaltetes Bauteil sein, was unter anderem von dem Dotierungspegel in dem Kanal­ bereich abhängig ist. Wenn der Nettodotierungspegel in dem Kanalbereich ausreichend hoch ist, ist der Transistor ein normalerweise eingeschaltetes Bauteil. Wenn die Nettokanaldo­ tierung ausreichend niedrig ist, auch wenn sie denselben Leit­ fähigkeitstyp hat wie die Source/Drain-Dotierung, erstreckt sich ein Verarmungsbereich (oder Raumladungsbereich) über die vollständige vertikale Dicke des Kanalbereichs, wenn die Ga­ teelektrode, die Source und der Bodybereich auf derselben Spannung liegen. Der Transistor ist dann ein normalerweise ausgeschaltetes Bauteil.

Bei einem normalerweise ausgeschalteten IGFET, dessen Kanalbe­ reich denselben Leitfähigkeitstyp hat wie die Source und der Drain, kann ein Strom von der Source zu dem Drain entlang einer Oberflächenschicht des Kanalbereichs oder durch eine unter der Oberfläche liegende Schicht des Kanalbereichs gelei­ tet werden. Ob der Strom über einen Oberflächenkanal oder über einen unter der Oberfläche liegenden Kanal geleitet wird, hängt von verschiedenen Faktoren ab, wie dem Dotierungspegel des Kanalbereichs, dem Dotierungspegel des Bodybereichs und den Eigenschaften der Gatestruktur.

Man betrachte einen normalerweise ausgeschalteten IGFET, des­ sen Kanalbereich denselben Leitfähigkeitstyp hat wie die Sour­ ce und der Drain und dessen Gateelektrode aus polykristallinem Silizium ("Polysilizium") besteht, das so dotiert ist, daß es denselben Leitfähigkeitstyp aufweist wie der Bodybereich. Wenn die Nettodotierungkonzentration in dem Kanalbereich in einem solchen Bauteil niedriger ist als ein vorgegebener Wert, der abhängig von der Nettodotierungskonzentration in der Masse des Bodybereichs ist, bewirkt das Anlegen einer Gate-Source-Span­ nung, die ausreichend groß ist, um den Transistor leitend zu machen, üblicherweise, daß sich in dem ansonsten ladungsarmen Kanalbereich ein leitender Oberflächenkanal bildet. Wenn umge­ kehrt die Nettodotierungskonzentration in dem Kanalbereich größer als der vorgegebene Wert ist, bewirkt das Anlegen einer Gate-Source-Spannung, die ausreichend groß ist, um den Transi­ stor leitend zu machen, üblicherweise, daß sich der Verar­ mungsbereich in zwei vertikal getrennte Verarmungsbereiche aufteilt. Die Zone zwischen den zwei Verarmungsbereichen bil­ det einen unter der Oberfläche liegenden Kanal, der üblicher­ weise als ein vergrabener Kanal bezeichnet wird.

Ein IGFET mit einem Kanalbereich, der denselben Leitfähig­ keitstyps hat wie die Source und der Drain, wird von den Fach­ leuten auf dem Gebiet der Halbleitertechnik verschiedentlich durch einen der folgenden Begriffe bezeichnet: MOSFET mit vergrabenem Kanal, MOSFET mit implantiertem Kanal und Über­ gangs-MOSFET. Unglücklicherweise sind alle diese Begriffe unbefriedigend. Die Bezeichnung eines solchen Transistors als ein "MOSFET mit vergrabenem Kanal" ist eine Fehlbeschreibung, weil Strom von der Source zu dem Drain entweder durch einen Oberflächenkanal oder einen vergrabenen Kanal abhängig von der Dotierung des Kanalbereichs im Verhältnis zu der Dotierung des Bodybereichs fließen kann. Im Hinblick auf "MOSFET mit implan­ tiertem Kanal" gilt, daß der Kanalbereich normalerweise durch Ionenimplantation erzeugt wird, es muß jedoch keine Ionenim­ plantation stattfinden. Der Begriff "Übergangs-MOSFET" macht nicht deutlich, daß der "Übergang" der Kanal/Body-Übergang oder die Grenzschicht ist. Demzufolge ist "Übergangs-MOSFET" ähnlich verwirrend wie der Begriff "Übergangs-Feldeffekttran­ sistor", der für einen Feldeffekttransistor ohne dielektrische Gateschicht verwendet wird.

Ein IGFET, dessen Kanalbereich denselben Leitfähigkeitstyp wie die Source und der Drain haben, wird hier allgemein als ein "Feldeffekttransistor mit Kanalübergang und isoliertem Gate" bezeichnet, wobei der Begriff "Kanalübergang" den pn-Übergang bezeichnet, der zwischen dem Kanalbereich und dem Bodybereich gebildet wird. Demzufolge bezeichnet Feldeffekttransistor mit Kanalübergang und isoliertem Gate ("CJIGFET"; Channel-Junction Insulated-Gate Field-Effect Transistor) allgemein einen Tran­ sistor, der üblicherweise als MOSFET mit vergrabenem Kanal, MOSFET mit implantiertem Kanal oder Übergangs-MOSFET bezeich­ net wird. Im einzelnen ist ein normalerweise ausgeschalteter CJIGFET ein normalerweise ausgeschalteter IGFET, der einen Kanalbereich mit demselben Leitfähigkeittyp wie die Source und der Drain hat.

CJIGFETs werden häufig in komplementären IGFET-Anwendungen eingesetzt, bei denen einer der beiden Transistoren mit ent­ gegengerichteter Polarität ein CJIGFET ist, während der andere Transistortyp ein Oberflächenkanal-IGFET ist - d. h. ein Bau­ teil, dessen Kanalbereich den entgegengesetzten Leitfähig­ keitstyp zu der Source und dem Drain hat. Als ein Beispiel einer solchen "CMOS"-Anwendung dient Hu et al, "Design and Fabrication of p-channel FET for 1 µm CMOS Technology", IEDM Tech. Dig., 1982, Seiten 710-713. Bei Hu et al ist das Bau­ teil mit p-Kanal ein CJIGFET, während das Bauteil mit n-Kanal ein Oberflächenkanal-IGFET ist. Das Gegenteil ist der Fall bei Parillo et al, "A Fine-Line CMOS Technology That Uses P+ Poly­ silicon/Silicide Gates for NMOS and PMOS Devices", IEDM Tech. Dig., 1984, Seiten 418-422.

Im allgemeinen können CJIGFETs relativ leicht in CMOS-Prozeß­ abläufe integriert werden. Die Verwendung von CJIGFETs in Produkten, die in großen Mengen hergestellt werden, wie CMOS- Speichern und CMOS-Mikroprozessoren, ist daher attraktiv. Die CJIGFETs vermeiden auch die hohen elektrischen Gatefelder und Volumenladungen, die in Oberflächenkanal - IGFETs schädliche Effekte hervorrufen.

Bei einem IGFET mit Polysiliziumgate hat die Art der Dotierung in dem Polysilizium der Gateelektrode einen großen Einfluß auf die Schwellspannung. Das Polysilizium-Gatematerial wird norma­ lerweise stark dotiert, um einen niedrigen spezifischen Wider­ stand zu erreichen. Der Fermi-Energiepegel des stark dotierten Polysiliziums des n-Typs liegt nahe bei der Energie am Rand des Leitungsbandes des Siliziums, während der Fermi-Energie­ pegel des stark dotierten Polysiliziums des p-Typs nahe bei der Energie am Rand des Valenzbandes des Siliziums liegt.

Die Austrittsarbeit eines Materials ist die Differenz zwischen dem Vakuumenergiepegel und dem Fermienergiepegel des Materi­ als. Sowie die Energie des Leitungsbandes bei Silizium unge­ fähr 1,1 eV höher liegt als die Energie des Valenzbandes von Silizium, ist die Austrittsarbeit des stark dotierten Polysi­ liziums des p-Typs üblicherweise 1,1 eV größer als die Aus­ trittsarbeit des stark dotierten Polysilizium des n-Typs. Dies führt zu einer Auswirkung von ungefähr 1,1 V auf die Schwell­ spannung. Das heißt ein Wechsel des Gatematerials von stark dotiertem Polysilizium des p-Typs zu stark dotiertem Polysi­ lizium des n-Typs führt zu einer Reduzierung der Schwellspan­ nung eines IGFET mit Polysiliziumgate um ungefähr 1,1 V und umgekehrt.

Die in integrierten Schaltungen verwendeten Feldeffekttransi­ storen werden zunehmend kleiner und kleiner. Mit fortschrei­ tender Bauteilminiaturisierung werden auch die Versorgungs­ spannungen der Schaltungen zunehmend kleiner. Es ist daher notwendig, auch die Größe der Schwellspannung entsprechend zu verringern. Bei komplementären IGFET-Anwendungen ist es ferner wünschenswert, die Schwellspannung für den p-Kanal ungefähr genauso groß zu machen wie die Schwellspannung für den n-Ka­ nal.

Hellenius et al. sprechen in "Gate Material Work Function Considerations For 0.5 µm CMOS" Procs. Intl. Conf. Computer Design, 1985, Seiten 147-150 diese Themen an. Hillenius et al. erörtern verschiedene CMOS-Architekturen, bei denen die Schwellspannungen der Bauteile mit n-Kanal und mit p-Kanal ungefähr gleich groß sind und in der Nähe von 0,5 V liegen. Unter diesen Architekturen befinden sich Anordnungen, bei denen einer der komplementären IGFET-Typen ein CJIGFET ist, während der andere ein Oberflächenkanal-IGFET ist. Obwohl sie zu dem Schluß kommen, daß eine Gateelektrode mit dotiertem Polysilizium die beste Wahl für komplementäre IGFETs mit einer Gatelänge von 0,5 µm ist, deuten Hillenius et al. auch an, daß die Schwellspannungen für den p-Kanal und den n-Kanal, die ungefähr gleich groß sein sollen, bei Verwendung von Wolfram für die Gateelektrode für beide IGFET-Typen erreicht werden könnten. Der Grund hierfür ist, daß die Austrittsarbeit von Wolfram den Fermi-Energiepegel in die Nähe der mittleren Lage des Bandabstandes des Siliziums bringt - d. h. ungefähr in die Mitte zwischen die Energiepegel auf dem Leitungsband und dem Valenzband des Siliziums.

King et al. erörtern in "A Polycrystalline-Si_1-xGe_x Gate CMOS Technology", IEDM Tech. Dig., 1990, Seiten 253- 256 verschie­ dene CMOS-Architekturen, die darauf gerichtet sind, Schwell­ spannungen für Bauteile sowohl mit n-Kanal als auch mit p- Kanal in der Größenordnung von 0,7 V zu erreichen. Wenigstens einer der beiden Typen der komplementären IGFETs in jedem der von King et al. berücksichtigten CMOS-Fälle ist ein Oberflä­ chenkanal-IGFET. King schlägt vor, daß für die Gateelektrode der Transistoren sowohl mit n-Kanal als auch mit p-Kanal stark dotiertes polykristallines Silizium-Germaniummaterial des p- Typs verwendet wird. Wenn das stark p-dotierte polykristalline Silizium-Germaniummaterial zu 60% aus Germanium besteht, so berichtet King, wird die Austrittsarbeit im Vergleich zu der von Silizium des p-Typs um 0,3 V verringert. Dies bringt den Fermienergiepegel des Silizium-Germaniummaterials in die Nähe der mittleren Lage des Bandabstandes des Siliziums.

Hillenius et al. und King et al. bieten beträchtliche Vortei­ le. Jede ihrer komplementären IGFET-Architekturen umfaßt je­ doch wenigstens einen Oberflächenkanal-IGFET. Demzufolge un­ terliegen alle komplementäre Transistorachitekturen bei Hille­ nius et al. und King et al. den Problemen aufgrund des hohen elektrischen Gatefeldes und der Volumenladung, die bei Ober­ flächenkanal - IGFETs grundsätzlich auftreten.

Vinal beschreibt in US-A-4,990,974 einen CJIGFET, dessen Schwellspannung zweimal so groß wie das "Fermi" -Potential ist. Dieser IGFET, der von Vinal als ein Fermi-FET bezeichnet wird, ist ein Siliziumbauteil mit einem Siliziumoxid-Gatedielektri­ kum und einer dotierten Polysilizium-Gateelektrode mit zu der Source und dem Drain entgegengesetztem Leitfähigkeitstyp. Vinal berichtet den Vorteil, daß der Wert der Schwellspannung unabhängig von der Dicke des Gateoxids, der Kanallänge, der Drainspannung und der Substratdotierung ist. Um diese Vorteile zu erhalten, wird die mittlere Nettodotierungskonzentration des Kanals gleich der Dotierungskonzentration des massiven Substrats gesetzt.

Die von Vinal berichtete Möglichkeit, die Schwellspannung unempfindlich gegen die Dicke des Gateoxids, die Kanallänge und die Drainspannung zu machen, ist sehr vorteilhaft. Der Parameterbereich, innerhalb dessen Vinal diese Vorteile errei­ chen kann, ist jedoch sehr klein. Dadurch entstehen große Schwierigkeiten bei der Herstellung. Zusätzlich liegt die Größe der Schwellspannung von zweimal dem Fermi-Potential für einen Silizium-CJIGFET üblicherweise in der Nähe von 0,7 V:
Während dies einigermaßen niedrig ist, werden viele zukünftige Anwendungen eine Schwellspannung mit einer Größe von 0,5 V oder weniger erfordern, ein Pegel, der mit dem Fermi-FET von Vinal nicht erreicht werden kann.

Vinal offenbart, daß dieser Aufbau eines Fermi-FETs in kom­ plementären FET-Anwendungen eingesetzt werden kann. In diesem Fall hat der Fermi-FET mit n-Kanal eine p-dotierte Polysilizi­ um-Gateelektrode, während der Fermi-FET mit p-Kanal eine n­ dotierte Polysilizium-Gateelektrode aufweist. Die Notwendig­ keit, die Gateelektroden mit Dotierungssubstanzen des entge­ gengesetzten Leitfähigkeitstyps zu dotieren, erhöht die Schwierigkeiten bei der Transistorherstellung, insbesondere weil die Gateelektroden kürzer gemacht werden und bei minima­ ler Bauteilgröße in den sub-µm-Bereich kommen.

Bei Anwendungen mit niedriger Versorgungsspannung wäre es wünschenswert, eine komplementäre IGFET-Architektur zu haben, bei der die Kanalspannungen für Transistoren sowohl mit n- Kanal als auch mit p-Kanal einfach auf ungefähr gleiche Größen von 0,5 V oder weniger eingestellt werden können und sich abhängig von Parametern, wie der dielektrischen Dicke des Gates und den Einzelheiten des Kanaldotierungsprofils, nicht deutlich ändern. Dies ist besonders wichtig bei IC-Herstel­ lungsprozessen, die für analoge und gemischte Signalanwendun­ gen entwickelt wurden, bei denen die Transistormodellierung von Chip zu Chip und von Wafer zu Wafer entscheidend ist. Es wäre auch wünschenswert, ausreichend Gestaltungsraum zu haben, um die Bauteilherstellung in der Praxis zu ermöglichen. Ferner wäre es wünschenswert, eine Gateelektrode aus im wesentlichen demselben physikalischen Material herzustellen, um die Transi­ storherstellung zu vereinbaren.

Die vorliegende Erfindung löst diese Aufgaben mit einer kom­ plementären Transistorstruktur gemäß Anspruch 1 und einem Verfahren zum Herstellen einer komplementären Transistorstruk­ tur gemäß Anspruch 21.

Ein Schlüsselmerkmal der vorliegenden komplementären Transi­ storarchitektur ist, daß Bauteile mit n-Kanal und Bauteile mit p-Kanal Feldeffekttransistoren mit Kanalübergang und isolier­ tem Gate sind. Das hohe Gatefeld und die nachteiligen Effekte der Volumenladung herkömmlicher komplementärer IGFET-Architek­ turen, bei denen wenigstens eines der komplementären Bauteile ein Oberflächenkanal-IGFET ist, werden vermieden, wodurch die Leistungsfähigkeit der Bauteile verbessert wird.

Die Austrittsarbeit der Gateelektroden der CJIGFETs mit n-Kanal und der CJIGFETs mit p-Kanal werden bei der komplementä­ ren Transistorarchitektur der Erfindung so gewählt, daß die Fermi-Energiepegel der Gateelektroden in der Nähe der mitt­ leren Lage des Bandabstands des Halbleitermaterials liegen, in denen die Source/Drain-Zonen für die CJIGFETs vorgesehen wer­ den. Dadurch können die Schwellspannungen für die Bauteile mit n-Kanal und die Bauteile mit p-Kanal auf Werte gesetzt werden, die nahe beieinander liegen. Wenn die Fermi-Energiepegel der Gateelektroden nahe bei der mittleren Lage im Bandabstand liegen, können die Schwellspannungen der komplementären CJIG- FETs leicht auf eine Größe von 0,5 V oder weniger eingestellt werden. Auch die Schwellspannungen sind weitgehend unabhängig von der dielektrischen Dicke des Gates und den Einzelheiten des Kanaldotierungsprofils, wodurch eine bessere Parameter­ anpassung erreicht werden kann. Die Erfindung stellt somit einen großen Fortschritt gegenüber dem Stand der Technik dar.

Der Ausgangspunkt für die komplementäre Transistorstruktur der Erfindung ist ein Substrat oder Body aus Halbleitermaterial mit einer Oberseite. Das Halbleitermaterial hat eine Elektro­ nenaffinität χ_S und eine Bandabstandsenergie E_G zwischen Va­ lenz- und Leitungsband. Die Source/Drain-Zonen für die kom­ plementären ersten und zweiten Feldeffekttransistoren werden in dem Halbleitersubstrat vorgesehen. Insbesondere weist jeder Transistor zwei seitlich getrennte Source/Drain-Zonen auf, die in dem Halbleitersubstrat entlang seiner Oberseite angeordnet sind. Vorzugsweise sind beide Transistoren normalerweise aus­ geschaltete Bauteile.

Ein Kanalbereich erstreckt sich zwischen den Source/Drain- Zonen jedes Transistors. Die Source/Drain-Zonen und der Kanal­ bereich des ersten Transistors haben einen ersten Leitfähig­ keitstyp. Die Source/Drain-Zonen und der Kanalbereich des zweiten Transistors haben einen zweiten Leitfähigkeitstyp, der zum ersten Leitfähigkeitstyp entgegengesetzt ist. Da der Ka­ nalbereich jedes Transistors denselben Leitfähigkeitstyp hat wie die Source/Drain-Zonen dieses Transistors, ist jeder Tran­ sistor ein CJIGFET. Der Kanalbereich jedes CJIGFET bildet einen pn-Übergang mit einem angrenzenden Bodybereich in dem­ selben Halbleitersubstrat.

Jeder CJIGFET hat eine Gateelektrode, die über dem Kanalbe­ reich dieses CJIGFET liegt und gegenüber diesem elektrisch isoliert ist. Die Gateelektrode jedes CJIGFET wird so gewählt, daß sie einen Fermi-Energiepegel innerhalb von 0,3 eV der mittleren Lage des Energiebandabstandes E_G des Halbleitermate­ rials hat. Dies ist äquivalent zu der Aussage, daß die Gatee­ lektrode jedes CJIGFETs eine Austrittsarbeit innerhalb von 0,3 eV des Wertes Φ_MX aufweist, der wie folgt ermittelt wird:

Da χ_S die Elektronenaffinität und E_G die Energiedifferenz zwischen dem Leitungs- und dem Valenzband des Halbleitermate­ rials ist, das die Source/Drain-Zonen enthält, ist Φ_MX der Wert der Austrittsarbeit bei der mittleren Lage des Bandab­ standes des Halbleitermaterials.

Die Gateelektroden beider CJIGFETs bestehen normalerweise weitgehend aus derselben Art elektrisch leitfähigen Materials. Wenn das Halbleitermaterial Silizium ist, kann die Austrit­ tsarbeit der Gateelektroden auf einen Wert innerhalb von 0,3 eV von Φ_MX für Silizium eingestellt werden, indem Molybdän, Wolfram, Kobalt oder/und leitend dotiertes polykristallines Silizium-Germanium für beide Elektroden verwendet werden.

Bei einer Gateelektroden-Austrittsarbeit, die genau gleich dem Wert bei der mittleren Lage im Bandabstand, Φ_MX gemäß Glei­ chung 1 ist, und bei geeignet gewählten Kanaldotierungen sind die CJIGFETs mit p-Kanal und mit n-Kanal normalerweise ausge­ schaltete Bauteile. Die Größe (der absolute Wert) V_TX der Schwellspannung jedes CJIGFET ist dann ungefähr wie gleich:

wobei k die elektronische Ladung ist, T ist die absolute Tem­ peratur, q ist die Boltzmann-Konstante, N_CX ist die mittlere Nettodotierungskonzentration in diesem Kanalbereich des CJIG- FETs an der Stelle des Übergangs (Crossover) von Oberflächen­ kanal zu vergrabenem Kanal, und n_i ist die intrinsische Trä­ gerkonzentration des Halbleitermaterials. Unter Berücksich­ tigung des Vorzeichens ist die Schwellspannung für den CJIGFET mit n-Kanal in einem solchen Paar aus idealen CJIGFETs gleich +V_TX und somit positiv, während die Schwellspannung für den CJIGFET mit p-Kanal gleich -V_TX und somit negativ ist. An der Stelle des Übergangs von Oberflächenkanal zu vergrabenem Ka­ nal, bei der die Größen der Schwellspannungen für die zwei CJIGFETs auf gleiche Werte eingestellt werden können, schaltet der Leitmechanismus in dem Kanalbereich jedes Transistors zwi­ schen einem Oberflächenkanal und einem vergrabenen Kanal um.

Indem man die Austrittsarbeit(en) der Gateelektroden von dem Wert bei der mittleren Lage des Bandabstandes Φ_MX um bis zu 0,3 eV abweichen läßt, kann die Größe (wiederum der absolute Wert) der Schwellspannung jedes CJIGFET von V_TX um bis zu 0,3 V abweichen. Insbesondere wenn die Größe der Schwellspannung des CJIGFET mit n-Kanal bis zu 0,3 V größer als V_TX ist, kann die Größe der Schwellspannung des CJIGFET mit p-Kanal bis zu 0,3 V kleiner als V_TX sein und umgekehrt. Im Hinblick auf das Vorzeichen kann die n-Kanal-Schwellspannung somit bis zu 0,3 V höher (weiter von Null entfernt) als V_TX sein, wenn die p- Kanal-Schwellspannung bis zu 0,3 V höher (näher bei Null) als -V_TX ist. Ähnlich kann die n-Kanal-Schwellspannung bis zu 0,3 V niedriger (näher bei Null) als V_TX sein, wenn die p-Kanal- Schwellspannung bis zu 0,3 V niedriger (weiter von Null ent­ fernt) als -V_TX ist.

Die Ungleichheit der Schwellspannungen kann teilweise ausge­ löscht (oder ausgeglichen) werden, indem Sorge getragen wird, daß die mittlere Nettodotierungskonzentration in den Kanalbe­ reichen der CJIGFETs von ihren jeweiligen N_CX-Werten in kom­ plementärem Verhältnis abweichen. Abhängig davon, ob die mitt­ lere Nettodotierungskonzentration in dem Kanalbereich jedes CJIGFET größer als oder kleiner als N_CX ist, wird entweder ein vergrabener Kanal oder ein Oberflächenkanal in diesem Kanalbe­ reich des CJIGFET erzeugt, damit sich Ladungsträger zwischen den Source/Drain-Zonen bewegen können. Da die mittlere Netto­ dotierungskonzentration der Kanalbereiche von deren idealen N_CX-Werten komplementär abweichen, arbeitet der CJIGFET mit der erhöhten mittleren Nettodotierungskonzentration des Kanals mit einem feldinduzierten Kanal, der durch einen Oberflächenkanal gebildet wird. Der CJIGFET mit der verringer­ ten mittleren Nettodotierungskonzentration des Kanals arbeitet mit einem metallurgischen Kanal, der durch einen vergrabenen Kanal gebildet wird.

Erfindungsgemäß beginnt die Herstellung der vorliegenden kom­ plementären Transistorstruktur mit einem Halbleitersubstrat, das einen Bodybereich des p-Typs und einen Bodybereich des n-Typs aufweist, von denen sich jeder zu oberen Halbleiterober­ fläche erstreckt. Erste Dotierungssubstanzen des n-Typs und des p-Typs werden jeweils in die Bodybereiche des p-Typs bzw. n-Typs eingebracht, um Kanalbereiche des n-Typs und des p-Typs für die komplementären Transistoren zu definieren. Die Kanal­ dotierungssubstanzen werden in die Bodybereiche unter solchen Dotierungsbedingungen eingebracht, daß jeder CJIGFET eine Schwellspannung erhält, deren Größe innerhalb von 0,3 V des Wertes V_TX liegt, wenn die CJIGFETs mit Gateelektroden gemäß der vorliegenden Erfindung versehen sind.

Die elektrische Schichten für das erste und das zweite Gate werden jeweils über den Kanalbereichen des n-Typs und p-Typs vorgesehen. Über den dielektrischen Schichten für das erste und das zweite Gate werden erste und zweite Gateelektroden vorgesehen, deren Austrittsarbeit innerhalb von 0,3 eV von χ_S + E_G/2 liegt. Die Gateelektroden werden normalerweise aus weitgehend derselben Art von elektrisch leitendem, materiell leitenden Material hergestellt, das üblicherweise wiederum Molybdän, Wolfram, Kobalt oder/oder leitend dotiertes polykri­ stallines Silizium-Germanium ist.

Zweite Dotierungssubstanzen des n-Typs und p-Typs werden je­ weils in die Bodybereiche des p-Typs bzw. n-Typs selektiv eingebracht, um ein Paar aus Source/Drain-Zonen des n-Typs und ein Paar aus Source/Drain-Zonen des p-Typs zu bilden. Der Kanalbereich des n-Typs erstreckt sich zwischen den Source/- Drain-Zonen des n-Typs, während sich der Kanal des p-Typs zwischen den Source/Drain-Zonen des p-Typs erstreckt. Ein CJIGFET mit n-Kanal wird dabei durch die Source/Drain-Zonen des n-Typs, den Kanalbereich des n-Typs, die erste dielektri­ sche Gateschicht und die erste Gateelektrode gebildet. Ähnlich wird ein CJIGFET mit p-Kanal durch die Source/Drain-Zonen des p-Typs, den Kanalbereich des p-Typs, die zweite dielektrische Gateschicht und die zweite Gateelektrode gebildet.

Durch Verwendung desselben physischen Materialtyps für die Gateelektroden für beide CJIGFETs mit n-Kanal und p-Kanal ist die Herstellung der vorliegenden komplementären IGFET-Struktur einfacher als bei komplementären IGFET-Strukturen mit Polysi­ liziumgate, wie der von Vinal, wo die Gateelektrode des IGFET mit n-Kanal zu der Gateelektrode des IGFET mit p-Kanal ent­ gegengesetzt dotiert ist. Die vorliegende Erfindung vermeidet dadurch die höhere Herstellungskomplexität und die größeren Schwierigkeiten bei der Prozeßsteuerung, die entstehen, wenn Gateelektroden der komplementären IGFETs entgegengesetzt do­ tiert werden. Als eine Folge eignet sich die vorliegende Er­ findung besonders für zukünftige Anwendungen, die kurze Gatee­ lektroden erfordern, insbesondere Gateelektroden mit Längen im sub-µm-Bereich. Kurz gesagt bietet die vorliegende Erfindung einen großen Vorteil gegenüber dem Stande der Technik.

Die Erfindung ist im folgenden anhand bevorzugter Ausführungs­ formen mit Bezug auf die Zeichnung näher erläutert. In den Figuren zeigen:

Fig. 1a und 1b Schnittdarstellungen eines CJIGFET mit Polysilizium­ gate und p-Kanal, der mit einem vergrabenen Kanal leitet; Fig. 1a zeigt den Aus-Zustand, während Fig. 1b den Ein-Zustand zeigt;

Fig. 2 ist ein Graph der vertikalen Nettodotierungskonzen­ tration durch das Zentrum des CJIGFET der Fig. 1a und 1b;

Fig. 3 ist eine vergrößerte Ansicht eines Teils der Fig. 1b, die um die Source des CJIGFET herum zentriert und um eine Vierteldrehung gedreht ist, um sie an die Orientierung der Fig. 4a, 4b und 4c anzupassen;

Fig. 4a bis 4c sind vereinfachte Kurven der elektrischen Ladung, des elektrischen Feldes und des elektrischen Poten­ tials als Funktionen der Tiefe des Halbleitermate­ rials für den CJIGFET der Fig. 1b; die Kurven der Fig. 4a bis 4c verlaufen entlang der Ebene 4-4 in Fig. 3, wobei sich die Ebene 4-4 im wesentlichen durch das Zentrum des CJIGFET der Fig. 1b erstreckt;

Fig. 5a und 5b sind Schnittdarstellungen eines CJIGFET mit Polysi­ liziumgate und p-Kanal, der gemäß dem Mechanismus mit einem Oberflächenkanal leitet; Fig. 5a zeigt den Aus-Zustand, während Fig. 5b den Ein-Zustand zeigt;

Fig. 6 ist ein Graph der vertikalen Nettodotierungskonzen­ tration durch das Zentrum des CJIGFET der Fig. 5a und 5b;

Fig. 7 ist eine vergrößerte Ansicht eines Teils der Fig. 5b, die um die Source des CJIGFET herum zentriert und um eine Vierteldrehung gedreht ist, um sie an die Orientierung der Fig. 8a, 8b und 8c anzupassen;

Fig. 8a bis 8c sind vereinfachte Kurven der elektrischen Ladung, des elektrischen Feld und des elektrischen Potenti­ als als Funktionen der Tiefe des Halbleitermaterials für den CJIGFET der Fig. 5b; die Kurven der Fig. 8a bis 8c verlaufen entlang der Ebene 8-8 in Fig. 7, wobei sich die Ebene 8-8 im wesentlichen durch das Zentrum des CJIGFET der Fig. 5b erstreckt;

Fig. 9 ist eine eindimensionale Scheibe der Fig. 7 und daher eine vergrößerte Ansicht eines kleinen Teils der CJIGFET-Struktur der Fig. 5b; die Scheibe der Fig. 9 verläuft durch die Ebene 8-8 in Fig. 7;

Fig. 10a und 10b sind vereinfachte Banddiagramme bei dem Flachbandzu­ stand bzw. dem Inversionszustand für die CJIGFET- Scheibe der Fig. 9 und somit den CJIGFET mit Polysi­ liziumgate der Fig. 5b; Fig. 10a und 10 b zeigen jeweils die Austrittsarbeiten, Fermi-Potentiale und das Diffusionspotential;

Fig. 11a und 11b sind vollständige Entwurfsgraphiken für die Langka­ nal-Schwellspannung eines vereinfachten CJIGFET mit Polysiliziumgate und p-Kanal, wenn die Kanalgrenz­ schicht und die Kanaldotierungskonzentration vari­ iert werden, um sowohl den Betriebszustand, bei dem mittels eines vergrabenen Kanals geleitet wird, als auch den Betriebszustand, bei dem mittels eines Oberflächenkanals geleitet wird, abzudecken; Fig. 11a umfaßt eine erhebliche Anzahl unterschiedlicher Werte für die Kanaldotierungskonzentration, während Fig. 11b die Effekte der Veränderung der Gateoxid­ dicke illustriert;

Fig. 12a, 12b und 12c sind vollständige Entwurfsgraphiken, welche die Langkanal -Schwellspannung eines vereinfachten CJIG­ FET mit Polysiliziumgate und p-Kanal mit der Langka­ nal-Schwellspannung eines realistischeren CJIGFET mit Polysiliziumgate und p-Kanal als eine Funktion der Kanalgrenzschicht, der Kanaldotierungskonzen­ tration und der Substrat-Hintergrunddotierungskon­ zentration vergleicht;

Fig. 13 ist ein vereinfachtes Banddiagramm des Inversions­ zustands für einen CJIGFET mit einer allgemeinen Gateelektrode, das für die Zwecke der vorliegenden Erfindung angepaßt werden kann; Fig. 13 zeigt die Austrittsarbeiten und das Diffusionspotential;

Fig. 14 ist ein Entwurfsgraph der mittleren Kanaldotierungs­ konzentration für einen CJIGFET gemäß der Erfindung, wenn die Grenzschichttiefe und die mittlere Sub­ strat-Dotierungskonzentration variiert werden, um die Bedingungen für den Betrieb an der Stelle des Übergangs zwischen dem leitenden vergrabenen Kanal und dem leitenden Oberflächenkanal zu erfüllen;

Fig. 15a und 15b sind geschnittene strukturelle Darstellungen der drainseitigen Teile des CJIGFET mit p-Kanal, der sich für die komplementäre IGFET-Architektur gemäß der Erfindung eignet; Fig. 15a zeigt ein Beispiel, bei dem sich das stark dotierte Material des Drain unter die Gateelektrode erstreckt, während Fig. 15b ein Beispiel zeigt, bei dem der Drain einen leichter dotierten Abschnitt hat, der sich unter die Gatee­ lektrode erstreckt; und

Fig. 16 ist eine geschnittene strukturelle Darstellung einer komplementären Transistorstruktur, die ein Paar CJIGFETs mit n-Kanal und p-Kanal gemäß der Erfindung enthält.

In den Zeichnungen und in der Beschreibung der bevorzugten Ausführungsformen werden die gleichen Bezugszeichen dazu ver­ wendet, gleiche oder sehr ähnliche Bestandteile zu bezeichnen.

• 1. Aufbau von Blöcken einer Halbleiterarchitektur, die mit komplementären CJIGFETs aufgebaut ist, deren Gateelek­ troden Fermi-Energiepegel in der Nähe der mittleren Lage des Bandabstandes des Halbleitermaterials haben
• 1.1 Notation der Symbole und weitere Vorüberlegungen

Die unten und in den Zeichnungen verwendeten Symbole folgen im allgemeinen der Notation von Grove, Physics and Technology of Semiconductor Devices (John Wiley & Sons), 1967. Die unteren Indices "B" und "C", die bei Kombination mit einem oder meh­ reren weiteren Indices grundsätzlich in Klammern gesetzt wer­ den, bezeichnen jeweils die Mengen in den Body- und Kanalbe­ reichen eines CJIGFET. Die hochgestellten Indices "m" und "f" bezeichnen jeweils den metallurgischen Kanalbetrieb und feld­ induzierten Kanalbetrieb eines CJIGFET. Elektrische Potentiale werden grundsätzlich durch Symbole angegeben, die mit einem "Ψ", beginnen, und nicht mit einem Φ", um eine Verwechslung mit der Austrittsarbeit und dem Fermi-Potential zu vermeiden, die beide durch Symbole dargestellt werden, die mit einem "Φ" beginnen.

Dies vorausgeschickt haben die unten und in den Zeichnungen verwendeten Symbole die folgenden Bedeutungen:

A₁ ∼ Anpassungskonstante
A₂ ∼ Anpassungskonstante
C_OX ∼ dielektrische Gatekapazität pro Einheitsfläche
E ∼ elektrisches Feld
E₀ ∼ Bezugsenergie im Vakuum
E_C ∼ Energie am Rand des Leitungsbandes
E_F ∼ Fermi-Energiepegel
E_G ∼ Bandabstands-Energie zwischen Leitungsband und Valenzband
E_i ∼ Energie beim intrinsischen Fermipegel
E_v ∼ Energie am Rand des Valenzbandes
erf ∼ Fehlerfunktion
k ∼ Boltzmann Konstante
L_C ∼ charakteristische Gaußsche Länge des Kanalak­ zeptorprofils
L_D(C) ∼ extrinsische Debye-Länge bei gleichmäßiger Net­ todotierungskonzentration des Kanalbereichs
L_D(C) ∼ extrinsische Debye-Länge bei mittlerer Nettodo­ tierungskonzentration des Kanalbereichs
N ∼ lokale Nettodotierungskonzentration
N₀ ∼ gesamte Konzentration der Dotierungssubstanz mit dem zur Substrat-Dotierung entgegengesetz­ ten Leitfähigkeitstyp an der Oberseite des Ka­ nalbereichs
N_B ∼ gleichmäßige Nettodotierungskonzentration im Bodybereich
N_B ∼ mittlere Nettodotierungskonzentration im Body­ bereich
N_B0 ∼ Hintergrunddotierungskonzentration im Bodybe­ reich
N_B ^f ∼ effektiver mittlere Substratdotierungskonzen­ tration für feldinduzierten Kanalbetrieb
N_B ^mn ∼ effektiver mittlere Substratdotierungskonzen­ tration für mettallurgischen Kanalbetrieb
N_C gleichmäßige Nettodotierungskonzentration im Kanalbereich
N_C ∼ mittlere Nettodotierungskonzentration im Kanal­ bereich
N_C0 ∼ Nettodotierungskonzentration an der Oberseite des Kanalbereichs
N_C(n) ∼ mittlere Nettodotierungskonzentration im Kanal­ bereich des CJIGFET mit n-Kanal
N_C(p) ∼ mittlere Nettodotierungskonzentration im Kanal­ bereich des CJIGFET mit p-Kanal
N_CX ∼ mittlere Nettodotierungskonzentration im Kanal­ bereich an der Grenze des Übergangs zwischen dem mettallurgischen Kanalbetrieb und dem fel­ dinduzierten Kanalbetrieb
N_POLY ∼ Nettodotierungskonzentration der Gateelektrode mit dotiertem Polysilizium
n_i ∼ intrinsische Trägerkonzentration des Halblei­ termaterials
Q_f ∼ Grenzflächenladung pro Einheitsfläche an der Grenzfläche zwischen Gatedielektrikum/Kanalbe­ reich
Q_FB(B) ∼ substratseitige Ladung des Verarmungsbereichs entlang des Kanal/Body-Übergangs im Flachband­ zustand
Q_FB(C) ∼ kanalseitige Ladung des Verarmungsbereichs ent­ lang des Kanal/Body-Übergangs im Flachbandzu­ stand
Q_INV(B) ∼ substratseitige Ladung des Verarmungsbereichs entlang des Kanal/Body-Bereiches bei Inversion
q ∼ elektronische Ladung
T ∼ absolute Temperatur
t_OX ∼ Dicke des Gatedielektrikums
V_B ∼ Substratspannung
V_D ∼ Gatespannung
V_FB ∼ Flachbandspannung
V_FB(B) ∼ Flachbandspannung des Kanalbereichs beim IGFET mit Oberflächenkanal
V_FB(C) ∼ Flachbandspannung eines dicken Kanalbereiches in einem CJIGFET, bei dem y_J wenigstens gleich y_JMIN ist
V_G ∼ Gatespannung
V_GS ∼ Gate-Source-Spannung
V_T0 ∼ Langkanal-Schwellspannung
V_T0 ⁽¹⁰²⁰⁾ ∼ Langkanal-Schwellspannung bei einer Polysilizi­ umgate-Dotierungskonzentration von 10²⁰ Ato­ men/cm³
V_T0 ^(N_POLY) ∼ Langkanal-Schwellspannung bei einer willkürli­ chen Polysiliziumgate-Dotierungskonzentration
V_T0 ^f ∼ Langkanal-Schwellspannung für den feldinduzier­ ten Kanalbetrieb des CJIGFET
V_T0 ^m ∼ Langkanal-Schwellspannung für den metallurgi­ schen Kanalbetrieb beim CJIGFET
V_T0(n) ∼Langkanal-Schwellspannung für den CJIGFET mit n-Kanal
V_T0(p) ∼ Langkanal-Schwellspannung für den CJTGFET mit p-Kanal
V_T0 ^sim ∼ simulierte Langkanal-Schwellspannung
V_TX ∼ Langkanal-Schwellspannung an der Grenze des Übergangs zwischen dem metallurgischen Kanalbe­ trieb und dem feldinduzierten Kanalbetrieb
W_FB(B) ∼ substratseitige Dicke des Verarmungsbereichs entlang des Kanal/Body-Übergangs im Flachband­ zustand
W_INV(B) substratseitige Dicke des Verarmungsbereichs entlang des Kanal/Body-Übergangs bei Inversion
y ∼ Tiefe, die von der Oberseite des Halbleiters in den Halbleitersubstrat hinein gemessen wird
y₀ ∼ Dicke (oder Tiefe) des feldinduzierten Oberflä­ chen-Verarmungsbereiches
y_0INV ∼ Dicke des feldinduzierten Oberflächen-Verar­ mungsbereiches bei Inversion
y_J ∼ Grenzschichttiefe des Kanalbereichs beim CJIG- FET
y_JMAX ∼ maximale Grenzschichttiefe für den normalerwei­ se ausgeschalteten metallurgischen Kanalbetrieb
y_JMIN ∼ minimale Grenzschichttiefe für den normalerwei­ se ausgeschalteten metallurgischen Kanalbetrieb
X ∼ Anteil des Germaniums in der polykristallinen Silizium-Germaniumlegierung
ΔΨ₀ ∼ Diffusionsspannung am Kanal/Body-Übergang des dicken Kanalbereichs beim CJIGFET, wobei größer ist als y_JMIN
ΔΨ_FB ∼ Diffusionsspannung zwischen dem Gatedielektri­ kum und dem Kanalbereich im Flachbandzustand
ΔΨ_INV ∼ Spannungsabfall zwischen dem Gatedielektrikum und dem Kanalbereich bei Inversion
ΔΨ_OXINV ∼ Spannungsabfall im Gatedielektrikum bei Inver­ sion
ΔΨ_R ∼ allgemeiner Sperrspannungsabfall zwischen der Oberseite des Halbleiters und dem Bodybereich bei einem an der Oberfläche endenden pn-Über­ gang
δ ∼ Diskontinuität zur Anpassung der Schwellspan­ nung
ε_OX ∼ Dielektrizitätskonstante des Gatedielektrikums
ε_S ∼ Dielektrizitätskonstante des Halbleitermateri­ als
Φ_F(0) ∼ Fermi-Potential an der Oberseite des Kanalbe­ reichs im CJIGFET im Flachbandzustand
Φ_F(B) ∼ Fermi-Potential im elektrisch neutralen Teil der Masse des Bodybereichs
Φ_F(B) ∼ Fermi-Potential an der Oberseite des Kanalbe­ reichs im IGFET mit Oberflächenkanal
Φ_F(C) ∼ Fermi-Potential bei Nettodotierungskonzentra­ tion eines dicken Kanalbereichs in einem CJIG- FET, für den y_J größer ist als y_JMIN
Φ_F(POLY) ∼ Fermi-Potential bei Nettodotierungskonzentra­ tion der Polysilizium-Gateelektrode
Φ_M(G) ∼ Austrittsarbeit (in Volt) einer allgemeinen Gateelektrode
Φ_M(POLY) ∼ Austrittsarbeit (in Volt) der dotierten Polysi­ lizium-Gateelektrode
Φ_M(POLY) ⁽¹⁰²⁰⁾ ∼ Polysilizium-Austrittsarbeit (in Volt) bei einer Dotierungskonzentration von 10²⁰ Atome/cm³
Φ_MX ∼ Austrittsarbeit (in Volt) der Gateelektrode bei der mittleren Lage des Bandabstands
Φ_S(0) ∼ Austrittsarbeit (in Volt) des Halbleitermateri­ als an der Oberseite des Kanalbereichs in dem CJIGFET im Flachbandzustand
Φ_S(B) ∼ Austrittsarbeit (in Volt) des Halbleitermateri­ als im elektrisch neutralen Teil der Masse des Bodybereichs
Φ_S(B) ∼ Austrittsarbeit (in Volt) des Halbleitermateri­ als an der Oberseite des Kanalbereichs im IGFET mit Oberflächenkanal
Φ_S(C) ∼ Austrittsarbeit (in Volt) des Halbleitermateri- als im Kanalbereich des CJIGFET
ρ ∼ elektrische Ladung
χ_S ∼ Elektronenaffinität des Halbleitermaterials
ψ ∼ elektrisches Potential

Die vorliegende komplementäre Transistorarchitektur kann man besser verstehen, wenn man die Blöcke untersucht, aus denen diese Architektur aufgebaut ist. Zu diesem Zweck ist es vor­ teilhaft, zunächst einen normalerweise ausgeschalteten CJIGFET mit Polysiliziumgate zu untersuchen. Wie oben bemerkt kann ein normalerweise ausgeschalteter CJIGFET mit Polysiliziumgate entweder durch einen Oberflächenkanal oder durch einen ver­ grabenen Kanal leiten. Die Struktur und der Betrieb dieser beiden Typen des normalerweise ausgeschalteten CJIGFET mit Polysiliziumgate werden im folgenden analysiert. Die Analyse wird dann auf die speziellen Typen der CJIGFETs ausgedehnt, die in der komplementären Transistorarchitektur der Erfindung verwendet werden.

Die folgende Analyse wird mit CJIGFETs mit p-Kanal durchge­ führt. Die Grundsätze der Analyse lassen sich direkt und voll­ ständig auf entsprechende CJIGFETs mit n-Kanal anwenden, wenn man geeignete Polaritätsinversionen vornimmt. Das Anheben der Gate-Source-Spannung eines normalerweise ausgeschalteten CJIG­ FET mit n-Kanal über eine positive Schwellspannung ist z. B. äquivalent zu dem Absenken der Gate-Source-Spannung eines normalerweise ausgeschalteten CJIGFET mit p-Kanal unter eine negative Schwellspannung.

1.2 CJIGFET mit Polysiliziumgate, der durch einen vergrabenen Kanal leitet

Fig. 1a und 1b zeigen einen normalerweise ausgeschalteten CJIGFET 20 mit Polysiliziumgate und p-Kanal, der mittels eines vergrabenen Kanals leitet. Fig. 1a zeigt Kanal-Verarmungszu­ stände bei üblichen Spannungen für den CJIGFET 20 mit p-Kanal, wenn er ausgeschaltet ist. Fig. 1b zeigt Kanalleitzustände bei üblichen Spannungen für den CJIGFET 20, wenn er eingeschaltet ist und in seinem linearen Bereich mit einer Drain-Source- Spannung geringer Größe arbeitet.

Das vertikale Dotierungsprofil entlang des Zentrums des CJIG­ FET 20 in den Fig. 1a und 1b (gemeinsam als Fig. 1 bezeichnet) wird wie in Fig. 2 gezeigt angenommen. Das Dotierungsprofil der Fig. 2 eignet sich für ein Bauteil mit einer minimal ge­ zeichneten Gatelänge von 0,25-1 µm und einer Gateoxiddicke von 5-20 nm. Das Dotierungsprofil der Fig. 2 ist ein Gauß­ sches Profil, das sich bei einer speziellen p-Diffusion er­ gibt, die von der Oberseite des Halbleiters in einen gleichmä­ ßig dotierten n-Hintergrund vorgenommen wird, und es ist somit auch ungefähr das Gaußsche Profil, das sich aus einer Ionen­ implantation mit einer p-Dotierungssubstanz flach in den gleichmäßig dotierten n-Hintergrund gefolgt von einem Erwär­ mungsschritt zum Aktivieren der implantierten Dotierungssub­ stanzen und zum weiteren Eindiffundieren derselben in das Halbleitermaterial ergäbe.

Der CJIGFET 20 wird aus einem monokristallinen Silizium (Mono­ silizium)-Halbleitersubstrat erzeugt, das einen n-Bodybereich 22 hat. Ein p-Kanalbereich 24 bildet einen pn-Übergang zu dem n-Bodybereich 22. Der p-Kanalbereich 24 erstreckt sich zwi­ schen einer Sourcezone 26 und einer Drainzone 28 entlang der oberen Halbleiteroberfläche. Jede der Zonen 26 und 28 ist stark p-dotiert und hat somit denselben Leitfähigkeitstyp wie der p-Kanalbereich 24. Eine dünne thermisch gezüchtete, die­ lektrische Siliziumoxid-Gateschicht 30 trennt den p-Kanalbe­ reich 24 vertikal von einer darüberliegenden stark dotierten n-Polysilizium-Gateelektrode 32.

Die Substratspannung V_B, die Sourcespannung V_S und die Gate­ spannung V_G werden an den Bodybereich 22, die p⁺-Source 26 bzw. die n⁺-Polysilizium-Gateelektrode 32 über Metallkontakte 34, 36 und 38 angelegt. Die Drainspannung V_D wird von dem p⁺- Drain 28 über einen Metallkontakt 40 entnommen. Der CJIGFET 20 ist ein Langkanal-Bauteil. Da der CJIGFET 20 ein p-Kanal-Bau­ teil ist, ist die Langkanal-Schwellspannung V_T0 negativ. Bei dem Dotierungsprofil der Fig. 2 und mit einer üblichen Gate­ oxiddicke von 10 nm beträgt die Schwellspannung V_T0 für CJIG­ FET 20 ungefähr -0,6 V. Der CJIGFET 20 wird eingeschaltet, wenn die Gate-Source-Spannung V_GS kleiner oder gleich V_T0 ist - d. h. |V_GS| ist größer oder gleich |V_T0| - und er wird ausge­ schaltet, wenn die Spannung V_GS größer als V_T0 ist - d. h. |V_GS| ist kleiner als |V_T0|.

Fig. 2 gibt die lokale Nettodotierungskonzentration N entlang des vertikalen Zentrums (oder der Mittellinie) des CJIGFET 20 in Fig. 1 als eine Funktion der Tiefe y in dem Halbleitersub­ strat wieder. Die Oberseite des Halbleitersubstrats entspricht der Tiefe y von Null. Der pn-Übergang zwischen dem n-Bodybe­ reich 22 und dem p-Kanalbereich 24 liegt bei der Tiefe y_J. Der Kurvenabschnitt 22* in Fig. 2 gibt die lokale n-Nettodotie­ rungskonzentration (Donor) des Bodybereichs 22 wieder. Die Dotierungskonzentration N erreicht eine Nettohintergrund-Sub­ stratdotierungskonzentration N_B0 des n-Typs in der Masse des Bodybereichs 22. Der Kurvenabschnitt 24* gibt die lokale p- Nettodotierungskonzentration (Akzeptor) des Kanalbereichs 24 wieder. Die Dotierungskonzentration N erreicht eine maximale p-Nettodotierungskonzentration N_C0 an der Oberseite des Kanal­ bereichs 24. Bei dem Dotierungsprofil der Fig. 2 ist die Net­ todotierungskonzentration an der p-Kanaloberfläche N_C0 wesent­ lich größer als die Nettodotierungskonzentration des n-Hin­ tergrundsubstrats N_B0. Demzufolge wird der p-Kanalbereich 24 üblicherweise mit einem höheren Nettodotierungspegel dotiert als der n-Bodybereich 22.

Der Kanalbereich 24 wird normalerweise durch Ionenimplantation einer p-Dotierungssubstanz, üblicherweise Bor, durch die Ober­ seite des Halbleiters flach in das Halbleitersubstrat hinein und anschließende Durchführung eines Ausheilschrittes herge­ stellt, um die implantierte Dotierungssubstanz zu aktivieren und bis zu einer gewünschten Tiefe in das Halbleitersubstrat diffundieren zu lassen. Zum Zweck der Analyse wird angenommen, daß die Nettodotierungskonzentration N im Zentrum ungefähr durch die folgende Gaußsche Beziehung gegeben ist:

N(y) = N₀ e-^{(y/Lc) 2} - N_B0 (3).

Durch Entfernung der Absolutwertzeichen aus Gleichung 3 kann die Dotierungskonzentration N(y) als die p-Nettodotierungskon­ zentration (Akzeptor) angenommen werden. In diesem Fall gibt ein negativer Wert für N(y) eine n-Nettodotierungskonzentra­ tion (Donor) an. N₀, die gesamte p-Dotierungskonzentration an der Oberseite des Kanalbereichs 24, ist verknüpft mit der n- Hintergrundsubstratkonzentration N_B0 und der p-Kanaloberflä­ chenkonzentration N_C0 gemäß der folgenden Gleichung:

N₀ = N_C0 + N_B0 (4).

Die lokale Dotierungskonzentration N(y) in Gleichung 1 wird Null, wenn die Tiefe y gleich der Kanalgrenzschichttiefe y_J ist. Demzufolge ist L_C, die die charakteristische Gaußsche Länge des Kanalprofils, gegeben durch:

Wenn der CJIGFET 20 in dem nichtleitenden Spannungszustand ist, der in Fig. 1a gezeigt ist, erstreckt sich ein Verar­ mungsbereich (oder Raumladungsbereich) über die gesamte ver­ tikale Dicke des Kanalbereichs 24. Im wesentlichen alle mobi­ len Ladungsträger (Löcher) werden aus dem Kanalbereich 24 ge­ zogen. Als Folge können im wesentlichen keine Ladungsträger durch den Kanalbereich 24 fließen.

Wenn das Dotierungsprofil im Zentrum des Bauteils wie in Fig. 2 gezeigt verläuft, wobei die Polysilizium-Gate-Elektrode 32 n-dotiert ist, hat der Verarmungsbereich, der den Kanalbereich 24 einschließt, zwei unterscheidbare Komponenten: (a) eine untere Komponente 44, die sich entlang des Kanals/Body-Über­ gangs erstreckt, und (b) eine obere Komponente 46, die sich entlang der Oberseite des Kanalbereichs 24 unter der Gateoxid­ schicht 30 erstreckt. Die obere Verarmungskomponente 46 ergibt sich aufgrund des elektrischen Feldes, das von der n⁺-Polysi­ lizium-Gateelektrode 32 durch die dielektrische Gateschicht 30 ausgeübt wird.

Wenn der CJIGFET 20 mit dem p-Kanal in den leitenden Span­ nungszustand gebracht wird, der in Fig. 1b gezeigt ist, bewirkt der weniger positive Wert der Gate-Source-Spannung V_GS, daß sich die obere Verarmungskomponente 46 von der unte­ ren Verarmungskomponente 44 zurückzieht. Ein metallurgischer Kanal 48, der aus nichtverarmtem p-Material besteht, wird auf diese Weise zwischen den Verarmungsbereichen 44 und 46 er­ zeugt. Da der metallurgische Kanal 48 unter der Oberfläche des Kanalbereichs 28 liegt, ist der metallurgische Kanal 48 ein vergrabener p-Kanal, durch den Löcher von der Source 26 zum Drain 28 fließen.

Das oben genannte Material bildet eine Grundlage für die ge­ nauere Untersuchung des Betriebs des CJIGFET 20. Fig. 3 zeigt eine vergrößerte Ansicht eines Teils der Fig. 1b, die um 90° gedreht wurde, um sie mit den Darstellungen der idealisierten elektrischen Ladung, des elektrischen Feldes und des elektri­ schen Potentials in den Fig. 4a bis 4c vergleichen zu kön­ nen. V_FB in Fig. 4c stellt die unten noch erläuterte Flach­ bandspannung dar.

Die Schwellwertbedingung wird aus dem in Fig. 3 gezeigten Mo­ dell ermittelt, wobei die Sourcespannung V_S Null ist. Da die Gatespannung V_G dann gleich der Gate-Source-Spannung V_GS ist, wird die Gatespannung V_G (der Einfachheit halber) in der fol­ genden Analyse anstelle der Gate-Source-Spannung V_GS verwen­ det.

Bei dem Modell der Fig. 3 ist der Kanalbereich 24 mit Masse­ potential (0 Volt) an dem Sourceende über den neutralen metal­ lurgischen Kanal 48 leitend verbunden. Durch diese Verbindung empfängt der Kanalbereich 24 ein festes Potential, das in der Nähe des Massebezugspotentials liegt. Jede an die Gateelek­ trode 32 angelegte Spannung fällt über der CJIGFET-Struktur an der Halbleiteroberseite ab. Dies rechtfertigt die quasi eindi­ mensionale Behandlung, bei der die Gatespannung V_G so betrach­ tet wird, als ob sie auf den Kanalbereich 24 bezogen wäre.

Die in den Fig. 4a bis 4c für das elektrische Potential Ψ, das elektrische Feld E und die Ladung ρ gezeigten Verteilungen sind in ihrer Entwicklung von einem Akkumulationszustand (V_G < V_FB) an der Kanaloberseite, über den Flachbandzustand (V_G = V_FB), einen Zwischenzustand (V_FB < V_G < V_T0) und bis zum Schwellwertzustand (V_G = V_T0) dargestellt. Diese Verteilungen sind durch die Poisson- und Potentialbeziehungen gekoppelt:

dE/dy = ρ/ε_S (6)

dΨ/dy = -E (7)

wobei die Tiefe y entlang der Ebene 4-4 in Fig. 3 gemessen wird, und ε_S ist hier die Dielektrizitätskonstante von Sili­ zium, dem Halbleitermaterial.

Die Flachbandbedingung ergibt sich bei einem IGFET, wenn die Gatespannung V_G einen solchen Wert hat, daß an der Oberseite des Kanalbereichs kein elektrisches Feld anliegt. Dieser Wert der Gatespannung V_G (oder Gate-Source-Spannung V_GS, wenn die Sourcespannung V_S nicht Null ist) ist die Flachbandspannung V_FB.

Das entscheidende Merkmal des CJIGFET 20 mit metallurgischem Kanal ist, daß dann, wenn die Flachbandspannung V_FB an die Gateelektrode 32 angelegt wird, der Verarmungsbereich 44 des Kanal/Body-Übergangs sich frei in den Kanalbereich 24 er­ streckt, so daß die kanalseitige Verarmungsgrenze die Grenz­ fläche zwischen dem Silizium und dem Siliziumoxid an der Halb­ leiteroberseite nicht erreicht. Diese Bedingung ergibt eine untere Grenze für die Kanaldicke bei Betrieb mit vergrabenem Kanal; der Kanalbereich 24 muß nämlich dicker sein als der kanalseitige Teil des Verarmungsbereichs 24 entlang des Ka­ nal/Body-Übergangs bei thermischem Gleichgewicht. In Form einer Gleichung bedeutet diese Bedingung:

y_J ≧ Y_JMIN (8)

wobei y_JMIN die Dicke des kanalseitigen Teils des Verarbei­ tungsbereichs 44 entlang des Kanal/Body-Übergangs und somit die minimale Übergangsdicke für den Betrieb mit vergrabenem Kanal ist.

Um die Dicke y_JMIN des kanalseitigen Kanal/Body-Verarmungsbe­ reiches zu ermitteln, wird das zentrale Dotierungsprofil der Fig. 2 durch ein zentrales Dotierungsprofil angenähert, bei dem die lokale Nettodotierungs-Konzentration N über der gesam­ ten vertikalen Erstreckung des n-Bodybereiches 22 einen gleichmäßigen Wert N_B hat, und bei dem die lokale Konzentra­ tion N über der gesamten vertikalen Erstreckung des p-Kanalbe­ reichs 24 einen gleichmäßigen Wert N_C hat. Beim Überqueren des Kanal/Body-Bereichs tritt daher eine stufenförmige Änderung in der Dotierungskonzentration auf. Bei Anwendung der Annäherung für die Verarmung auf dieses Modell des Übergangs kann die Dicke der kanalseitigen Verarmung y_JMIN wie folgt ausgedrückt werden:

wobei n_i hier die intrinsische Trägerkonzentration oder I-Trä­ gerkonzentration des Siliziums ist. ΔΨ₀, die Diffusionsspan­ nung zwischen dem p-Kanalbereich 24 und dem n-Bodybereich 22, ist

L_D(C), die extrinsische Debey-Länge, die bei dem Dotierungs­ pegel N_C des Kanalbereichs 24 berechnet wird und hier als die natürliche Normierunglänge gewählt wird, ist:

Wenn man annimmt, daß Gleichung 9 erfüllt ist, wird die Lang­ kanal-Schwellspannung V_T0 berechnet, indem angenommen wird, daß der Kanal 48 abgeschnürt wird - d. h. die obere Grenze des unteren Verarmungsbereichs 44 berührt die untere Grenze des oberen (Oberflächen) Verarmungsbereichs 46 - wenn die Gate­ spannung V_G gleich V_T0 ist. Die Verarmungsdicke y₀ des fel­ dinduzierten, oberen Verarmungsbereiches 46 beim Abschnüren ist dann gegeben als:

y₀= y_J - y_JMIN (12).

Gemäß der oben genannten Veröffentlichung von Grove kann die Dicke y₀ der Oberflächenverarmung als eine Funktion der Span­ nung V_T0 durch die folgende Formel ausgedrückt werden:

wobei C_OX die Gateoxidkapazität pro Einheitsfläche ist. C_OX ist gleich der Dielektrizietätskonstante ε_OX des Gateoxids 30 geteilt durch seine Dicke t_OX.

Die Flachbandspannung V_FB in Gleichung 13 wird auf übliche Weise für eine IGFET-Struktur berechnet, deren Substrat auf den Pegel des Kanalbereichs dotiert ist. Wenn V_FB(C) die Flachbandspannung V_FB für den Fall wiedergibt, daß die Tiefe des Übergangs oder der Grenzschicht y_j gleich oder größer als y_JMIN ist, ergibt sich die Flachbandspannung V_FB(C) des dicken Kanals zu:

wobei Q_f die Ladung pro Einheitsfläche an der Grenzfläche zwi­ schen dem Siliziumdioxid und dem Silizium entlang der Obersei­ te des Kanalbereichs 24 ist, Φ_M(POLY) ist die Austrittsarbeit des Polysiliziumgates, Φ_S(C) ist die Austrittsarbeits des Kanals, Φ_F(POLY) ist das Fermi-Potential der neutralen Polysi­ zilizium-Gateelektrode 32, und Φ_F(C) ist das Fermi-Potential des Kanalbereichs 24, wenn der Kanalbereich 24 ausreichend dick ist, um eine vollständige Abschnürung des Kanals zu ver­ meiden - d. h. y_J ist größer as y_JMIN. Die Fermi-Potentiale Φ_F(POLY) und Φ_F(C) sind:

Man beachte, daß die Fermi-Potentiale Φ_F(POLY) und Φ_F(C) hier, wie oben bei Grove, in ihrer Größe gleich und in ihrem Vorzei­ chen entgegengesetzt zu den Potentialen der neutralen Bereiche sind, die in der Literatur verwendet werden. Die Kombination der Gleichungen 12 und 13 führt zu dem folgenden Wert V_T0 ^m in der Langkanal-Schwellspannung V_T0 bei einer Grenzschichttiefe y_j, die größer oder gleich y_JMIN ist:

Die obere Grenze y_JMAX der Kanaltiefe y_j für den metallurgi­ schen Kanalbetrieb des CJIGFET 20 wird durch Inversion an der Kanaloberseite bestimmt:

y_JMAX = y_0INV + y_JMIN (18).

Die Dicke y_0INV des Oberflächenverarmungsbereichs 46 bei Inver­ sion ist:

Das Kombinieren der Gleichungen 11, 18 und 19 führt zu:

Wenn die Kanaltiefe y_J y_JMAX überschreitet, kann der Kanal 24 unabhängig von der Größe der an die Gateelektrode angelegten Spannung V_G nicht abgeschnürt werden. Der CJIGFET 20 arbeitet dann nicht mehr als normalerweise ausgeschaltetes Bauteil.

1.3 CJIGFET mit Polysliziumgate, der durch einen Oberflächen­ kanal leitet

Ein weiterer normalerweise ausgeschalteter Langkanal-CJIGFET 60 mit Polysiliziumgate und p-Kanal ist in den Fig. 5a und 5b gezeigt. Fig. 5a zeigt Kanal-Verarmungsbedingungen bei üblichen Spannungen für einen CJIGFET 60 mit p-Kanal, wenn er ausgeschaltet ist. Fig. 5b zeigt Kanal-Leitbedingungen bei üblichen Spannungen für den CJIGFET 60, wenn er eingeschaltet ist und in seinem linearen Bereich mit einer Drain-Source- Spannung geringer Größe arbeitet.

Ahnlich wie der CJIGFET 20 der Fig. 1 wird der CJIGFET 60 der Fig. 5a und 5b (die gemeinsam als Fig. 5 bezeichnet wer­ den) aus einem Monosilizium-Halbleitersubstrat erzeugt, das einen n-Bodybereich 62 aufweist. Der CJIGFET 60 besteht aus einem p-Kanalbereich 64, einer stark dotierten p-Sourcezone 66 einer stark dotierten p-Drainzone 68, einer dünnen thermisch gezüchteten, dielektrischen Siliziumoxid-Gateschicht 70 und einer stark dotierten n-Gateelektrode 72 aus Polysilizium, die jeweils auf dieselbe Weise wie der p-Kanalbereich 24, die p⁺- Sourcezone 26, die p⁺-Drainzone 28, die Gateoxidschicht 30 und die n⁺-Polysiliziumgateelektrode 32 in dem CJIGFET 20 angeor­ dent sind. Die Substratspannung V_B, die Sourcespannung V_S und die Gatespannung V_G werden an den n-Bodybereich 62, die p⁺- Source 66 bzw. die n⁺-Polysiliziumgateelektrode 62 über Me­ tallkontakte 74, 76 und 78 angelegt. Die Drainspannung V_D wird über einen Metallkontakt 80 von dem p⁺-Drain 68 abgenommen. Wie bei dem CJIGFET 20, ist die Langkanal-Schwellspannung V_T0 des CJIGFET 60 negativ.

Der Unterschied zwischen den CJIGFET 20 und 60 ist die Kanal/- Body-Dotierung. Der CJIGFET 60 hat ein vertikales zentrales Kanal/Body-Dotierungsprofil der in Fig. 6 gezeigten Art. Das zentrale Dotierungsprofil des CJIGFET 60 ist dem des CJIGFET 20 etwas ähnlich und kann näherungsweise durch die Gleichung 1 bis 3 dargestellt werden. Die Symbole N, N_B0 und N_C0 in Fig. 6 haben dieselbe Bedeutung wie in Fig. 2. Auch die Gleichungen 4 und 5 lassen sich auf das Dotierungsprofil der Fig. 6 anwenden. Die Kurvenabschnitte 62* und 64* in Fig. 6 geben jeweils die Nettodotierungskonzentration in dem n-Body­ bereich 62 bzw. dem p-Kanalbereich 64 an.

Das zentrale Gaußsche Dotierungsprofil der Fig. 6 eignet sich für ein Bauteil mit einer minimal gezeichneten Gatelänge von 0,25 bis 1 µm und einer Gateoxiddicke von 0 bis 20 nm. Das Dotierungsprofil der Fig. 6 könnte grundsätzlich auf ähnliche Weise wie das Dotierungsprofil der Fig. 2 erzeugt werden.

Der Unterschied zwischen den zwei zentralen Dotierungsprofilen ist, daß die Oberflächen-Dotierungskonzentration N_C0 des p-Ka­ nals bei dem CJIGFET 60 üblicherweise geringer als die n-Do­ tierungskonzentration N_B0 des N-Hintergrundsubstrats und nicht größer als N_B0 ist, wie es üblicherweise bei dem CJIGFET 20 der Fall ist. Die Langkanal-Schwellspannung V_T0 des CJIGFET 60 beträgt für das Dotierungsprofil der Fig. 6 bei einer übli­ chen Gateoxiddicke von 10 nm etwa -1,1 Volt. Unter Berücksich­ tigung der Tatsache, daß die Langkanal-Schwellspannung V_T0 bei dem CJIGFET 20 ungefähr 0,6 Volt für dieselbe Gateoxiddicke (10 nm) ist, ist die Schwellspannung V_C für den CJIGFET 60 größer als für den CJIGFET 20. Es wird somit eine größere Gate-Source-Spannung V_GS als bei dem CJIGFET 20 benötigt, damit der CJIGFET 60 leitet.

Ein Verarmungsbreich 84 erstreckt sich vertikal über die ge­ samte Dicke des Kanalbereichs 64, wenn der CJIGFET 60 in dem in Fig. 5a gezeigten nichtleitenden Spannungszustand ist. Da die Dotierungskonzentration N_C0 der Kanaloberfläche üblicher­ weise geringer als die Dotierungskonzentration N_B0 des Hinter­ grundsubstrats, ist der Verarmungsbereich 84 fast vollständig auf den pn-Übergang zwischen Substrat (Body) und Kanal zurück­ zuführen.

Bei Einstellung des CJIGFET 60 auf die in Fig. 5b gezeigten leitenden Spannungsbedingungen bewirkt das elektrische Feld, das durch die Veränderung der Gate-Source-Spannung V_GS von einem Wert, der größer als V_T0 ist, auf einen Wert, der klei­ ner als V_T0 ist, daß ein leitender Oberflächenkanal 88 in ei­ ner dünnen Schicht entlang der Oberseite des Kanalbereichs 64 induziert wird. Dieser feldinduzierte Oberflächenkanal 88, der sich von der p⁺-Source 66 zu dem p⁺-Drain 88 seitlich er­ streckt, beendet im wesentlichen den Einfluß der Gatespannung V_G auf den Verarmungsbereich 84. Der Verarmungsbreich 84 bleibt im wesentlichen unverändert abgesehen davon, daß er sich nun im wesentlichen bis zum Oberflächenkanal 88 er­ streckt. Anders als bei dem CJIGFET 20 wird in dem CJIGFET 60 kein nicht-verarmter p-Kanal unter der Oberfläche erzeugt. Dieser Unterschied ergibt sich, weil die Oberflächendotie­ rungskonzentration N_C0 des p-Kanals üblicherweise geringer und nicht größer als die Dotierungskonzentration N_B0 des n-Hinter­ grundsubstrats ist.

Unter Berücksichtigung des oben gesagten wird nun der Betrieb des CJIGFET 60 im einzelnen untersucht. Fig. 7 zeigt eine vergrößerte Ansicht eines Teils der Fig. 5, die um 90° ge­ dreht ist, um sie mit den idealisierten Darstellungen der elektrischen Ladung, des elektrischen Feldes und des elektri­ schen Potentials in den Fig. 8a bis 8c vergleichen zu kön­ nen.

Wenn die Kanaltiefe y_j geringer ist als y_JMIN, was die untere Grenze für den metallurgischen Kanal darstellt, kann in dem Kanalbereich des CJIGFET keine neutrale Schicht mit festem Potential erzeugt werden. Der Ladungsverarmungsbereich, der von der Gateelektrode entlang der Oberseite des Kanalbereichs in­ duziert wird, ist über ein elektrisches Feld mit dem Kanal- Body-Verarmungsbereich zu einem einzigen untrennbaren Ladungs­ verarmungsbereich vertikal gekoppelt. Dies kann mit der Struk­ tur der Fig. 7 in einer Dimension modelliert werden. Die in den Fig. 8a bis 8c für das elektrische Potential Ψ, das elektrische Feld E und die Ladung ρ gezeigten Verteilungen sind in ihrer Entwicklung von einer Akkumulationsbedingung (V_G <V_FB), über die Flachbandbedingung (V_G = V_FB), über eine Zwischenbedingung (V_T0 < V_G < V_FB) und bis zur Schwellwertbe­ dingung (V_G = V_T0) gezeigt, wobei eine ähnliche Darstellung wie für den CJIGFET 20 mit metallurgischem Kanal gewählt wur­ de.

Ein dominierendes Merkmal des CJIGFET 60 mit feldinduziertem Kanal ist, daß bei der Flachbandbedingung die Energiebänder im Silizium im thermischen Gleichgewicht nicht flach sind. Obwohl das elektrische Feld im Gateoxid 70 Null ist, wenn die Flach­ bandspannung V_FB an die Gateelektrode 72 angelegt wird, ist das elektrische Feld unmittelbar unter der Oberseite des Ka­ nalbereichs 64 nicht Null. Dadurch entsteht eine finite Flach­ band-Diffusionsspannung ΔΨ_FB an der Schnittstelle zwischen dem Gateoxid 70 und dem Kanalbereich 64. Die Diffusionsspannung ΔΨ_FB geht in die Flachbandspannung V_FB ein und wird unten anhand der Verarmungsannäherung bestimmt.

Die Oberflächenflachband-Diffusionsspannung ΔΨ_FB kann unter Beachtung folgender Punkte berechnet werden: die Bedingung, daß das elektrische Feld an der Oberfläche Null ist, und das Gaußsche Gesetz erfordern, daß die Verarmungsladungen Q_FB(B) und Q_FB(C) auf den beiden Seiten des Kanal/Body-Übergangs ein­ ander ausgleichen. Das heißt,

Q_FB(B) + Q_FB(C) = 0 (21).

Die Elektrostatik dieser Struktur ist also analog zu der eines pn-Übergangs im thermischen Gleichgewicht. Die Ladung Q_FB(C) auf der Kanalseite des Kanal/Body-Übergangs bei Flachbandbe­ dingung wird durch die Grenzschichttiefe y_J festgelegt:

Q_FB(C) = -q N_C y_J (22)

und bestimmt die Größe der Verarmungsdicke W_FB(B), die auf der Substratseite des Kanal/Body-Übergangs bei der Flachbandbedi­ nungen benötigt wird, um die Gleichung 22 zu erfüllen. Die Ladung Q_FB(B) auf der Substratseite des Kanal/Body-Übergangs bei Flachbandbedingung ist:

Q_FB(B) = q N_B W_FB(B) (23).

Um die Verarmungsdicke W_FB(B) zu ermitteln, wird das zentrale Dotierungsprofil der Fig. 6 durch ein zentrales Dotierungs­ profil angenähert, bei dem die lokalen Dotierungskonzentratio­ nen über den n-Bodybereich 62 bzw. dem p-Kanalbereich 64 gleichmäßige Werte N_B und N_C haben. Da die Elektrostatik der Struktur der Fig. 7 analog zu der eines pn-Übergangs im ther­ mischen Gleichgewicht ist, können W_FB(B) und Ψ_FB jeweils für y_JMIN bzw. ΔΨ₀ in Gleichung 9 eingesetzt werden, um folgende Gleichung zu erzeugen:

Nach Einführen der Debye-Längennormierung und Anlegen der richtigen Vorzeichen wird die Flachband-Diffusionsspannung ΔΨ_FB für eine Grenzschichttiefe y_J von weniger als oder gleich y_JMIN zu:

wobei die Debye-Normierungslänge L_D(C) aus Gleichung 11 be­ kannt ist. Gleichung 25 nähert den Flachbandwert der Oberflä­ chendiffusionsspannung an, wenn die Grenzschichttiefe y_J klei­ ner als y_JMIN ist. Wenn die Grenzschichttiefe y_J größer oder gleich
y_JMIN ist, ist die Flachband-Diffusionsspannung ΔΨ_FB gleich der Diffusionsspannung ΔΨ₀ eines pn-Übergangs in einer Substrat­ masse. Das heißt:

ΔΨ_FB = ΔΨ₀ (26)

wobei die pn-Übergangs-Diffusionsspannung ΔΨ₀ aus Gleichung 10 gegeben ist.

Fig. 9, die eine eindimensionale Scheibe des in Fig. 7 ge­ zeigten Teils des CJIGFET 60 wiedergibt, wird nun für eine Bandanalyse in Verbindung mit den Fig. 10a und 10b verwen­ det. Fig. 10a gibt die Energie/Potential-Bänder bei Flach­ bandbedingung wieder. Fig. 10b gibt die Energie/Potential- Bänder bei der Schwellwertbedingung wieder, bei der die Ober­ flächeninversion stattfindet. In den Fig. 10a und 10b ist E₀ die Bezugsenergie im Vakuum, E_i ist die Energie bei dem intrinsischen Fermipegel im Silizium, E_V ist die Energie am Rande des Valenzbandes im Silizium, E_C ist die Energie am Rand des Leitungsbandes im Silizium, E_G ist die Bandabstandsenergie E_C - E_V zwischen dem Leitungs- und dem Valenzband im Silizium, und χ_s ist die Elektronenaffinität von Silizium.

Wenn die Flachband-Diffusionsspannung ΔΨ_FB ermittelt ist, kann der Wert der Flachbandspannung V_FB selbst berechnet werden. Die Flachbandspannung V_FB ist die Größe der Elektronenenergie, ausgedrückt in Spannungseinheiten, um die der Fermi-Energiepe­ gel in dem Gatematerial verschoben werden muß, um den Flach­ bandzustand hervorzurufen. Mit Bezug auf die Fig. 9 und 10a ist dieser Wert:

wobei Φ_S(0) hier die Austrittsarbeit von Silizium an der Ober­ seite des Kanalbereichs 64 ist, und ΦF(0) ist das Fermi-Poten­ tial an der Oberseite des Kanalbereichs 64. Das Fermi-Poten­ tial Φ_F(POLY) des Polysiliziumgates ist aus der Gleichung 15 gegeben. Das Fermi-Potential der Oberfläche ist gegeben durch:

Φ_F(0) = Φ_F(B) -ΔΨ_FB (28)

wobei Φ_F(B) das Fermi-Potential in dem elektrisch neutralen Volumen des Bodybereichs 62 ist:

Das Kombinieren der Gleichungen 27 und 28 ergibt:

wobei die Flachband-Diffusionsspannung ΔΨ_FB durch Gleichung 25 gegeben ist.

Man beachte, daß die Elektronenaffinität χ_S von Silizium im allgemeinen zur Bestimmung der Flachbandspannung beiträgt. Die Elektronenaffinität des Siliziums fließt in diese Berechnungen jedoch nicht ein, weil angenommen wird, daß die Elektronenaf­ finität des Polysiliziums in der Gateelektrode 72 gleich der der Siliziummasse in dem Halbleitersubstrat ist.

Man beachte, daß das Fermi-Potential Φ_F(B) des Substrats für den CJIGFET 60 mit feldinduziertem Kanal negativ ist, während das Fermi-Potential Φ_F(C) des Kanals für den CJIGFET 20 mit metallurgischem Kanal positiv ist. Auch gilt:

Φ_F(B) - Φ_F(C) < ΔΨ_FB < 0 (31).

Die für den CJIGFET 60 aus Gleichung 30 berechnete Flachband­ spannung V_FB ist somit immer positiver als die für den CJIGFET 20 aufgrund von Gleichung 14 ermittelte, wenn das Fermi-Poten­ tial Φ_F(C) des Kanals ohne Diffusionsspannung verwendet wird. Für den CJIGFET 60 mit feldinduziertem Kanal ist also, obwohl er im wesentlichen ähnlich wie ein CJIFET mit Oberflächenkanal arbeitet, die Bestimmung der Flachbandspannung komplizierter.

Analog zu der Bestimmung von V_FB für den CJIGFET 60 umfaßt auch die Bestimmung der Langkanal-Schwellspannung V_T0 den CJIGFET 60 einige Raffinessen. Wenn man mit der Flachbandbe­ dingung beginnt, bei der die Energiebänder des Siliziums in Richtung der Verarmung/Inversion gekrümmt sind, muß eine zu­ sätzliche negative Vorspannung an die Gateelektrode 72 ange­ legt werden, um diese Bänder weiter bis zu einem starken In­ versionszustand zu krümmen. Dies ist in Fig. 10b gezeigt.

Wie unten weiter erläutert ist, geht der CJIGFET 60 mit dem feldinduzierten Kanal in den CJIGFET 20 mit dem metallurgi­ schen Kanal über, wenn die Nettodotierungskonzentration N_B0 des n-Hintergrundsubstrats reduziert und/oder die Nettodotie­ rungskonzentration N_C0 der p-Kanaloberfläche erhöht wird. Die starke Inversion, welche das Oberflächenpotential üblicherwei­ se erfährt, ist relativ einfach und wird hier in einer gering­ fügig modifizierten Form verwendet, um die Kontinuität der Schwellspannungen zwischen den CJIGFETs 20 und 60 sicherzu­ stellen.

Anstatt die übliche 2Φ_F(B)-Bandkrümmung aufzuzwingen, wird hier die Bedingung genutzt, daß die Bandkrümmung bei starker Inversion gleich der Summe der Absolutwerte des Fermi-Potenti­ als Φ_F(B)es positiven Kanals und des Fermi-Potentials Φ_F(C) des negativen Kanals ist:

ΔΨ_INV = Φ_F(B) - Φ_F(C) (32)

wobei ΔΨ_INV der Inversionsspannungsabfall zwischen dem Gate­ oxid 70 und dem Kanalbereich 64 ist. Wenn an der Grenze zwi­ schen den beiden Betriebsbereichen der CJIGFET 60 mit feldin­ duziertem Kanal sich in den CJIGFET 20 mit metallurgischem Kanal verwandelt, stellt auf diese Weise die Inversionsbedin­ gung die Löcherkonzentration an der oberen Halbleiterfläche auf den gleichen Wert wie die Löcherkonzentration in dem neu­ tralen Kanalbereich ein - d. h. auf genau die Kanalträgerkon­ zentration des CJIGFET 20 des metallurgischen Kanals. Dadurch wird ein gewisser Grad an Inversion auferlegt, der abhängig von der Kanaldotierung stärker (N_B < N_C) oder weniger stark (N_C < N_B) sein kann, als der Grad der Inversion, der bei der üblichen 2Φ_F(B)-Bandkrümmung auftreten kann.

Die Schwellspannung muß die zusätzliche Bandkrümmung ΔΨ_INV- ΦΨ_FB vorsehen, die im Silizium benötigt wird, um die starke Inversionsbedingung der Gleichung 32 für den CJIGFET 60 zu erreichen und auch um den Spannungsabfall über dem Gateoxid 70 aufgrund der nicht ausgeglichenen Ladung, welche durch die Verarmung im Bodybereich 64 erzeugt wird, zu unterstützen:

wobei Q_INV(B) die substratseitige Ladung des Verarmungsbereichs 84 entlang des Kanal/Body-Übergangs bei Inversion ist. Die Inversionsladung Q_INV(B) auf der Substratseite des Verarmungs­ bereiches 84 ist:

Q_INV(B) = q N_B W_FB(B) (34)

wobei W_INV(B) die Dicke des substratseitigen Teils des Ver­ armungsbereichs 84 bei Inversion ist. Aus den Gleichungen 21 bis 23 ergibt sich die substratseitige Ladung Q_FB(B) des Verarmungsbereichs 84 bei Flachbandbedingungen zu:

Q_FB(B) = q N_B W_FB(B) = q N_C y_J (35).

Die substratseitige Inversions-Verarmungsdicke W_INV(B) in Gleichung 34 wird aus der Bedingung ermittelt, daß der Verar­ mungsbereich 84 den auferlegten Spannungsabfall ΔΨ_INV aushält. Wenn die Langkanal-Schwellspannung V_T0 kleiner ist als V_FB, muß man beachten, daß die Kanal-Body-Struktur in dem Sinne anders als eine übliche Volumengrenzschicht arbeitet, als die Dicke y_J der Kanalseite des Verarmungsbereiches 84 konstant ist. Für diesen an der Oberfläche endenden pn-Übergang kann die substratseitige Inversions-Verarbeitungsdicke W_INV(B) wie folgt nachgewiesen werden:

Die substratseitige Dicke W_FB(B) des Verarmungsbereiches 84 bei Flachbandbedingung kann mit einem ähnlichen Ausdruck wiederge­ geben werden:

Das Kombinieren der Gleichung 33 bis 37 führt zu dem folgen­ den Wert V_T0 ^f der Langkanal-Schwellspannung V_T0 für eine Grenz­ schichttiefe y_J, die kleiner oder gleich y_JMIN ist:

Durch Kombinieren der Gleichungen 14, 30 und 32 kann die Flachbandspannung V_FB für eine Grenzschichttiefe y_J, die klei­ ner oder gleich y_JMIN ist, wie folgt ausgedrückt werden:

V_FB = V_FB(C) - ΔΨ_INV + ΔΨ_FB (39)

wobei V_FB(C) die Flachbandspannung für einen dicken Kanal ist, bei dem die Grenzschichttiefe y_J gleich oder größer y_JMIN ist. Bei Verwendung der Gleichung 39, um V_FB(C) für V_FB einzusetzen, und bei Verwendung der Gleichungen 11 und 25 zum Vereinfachen des letzten Terms in der Gleichung 38, kann der Ausdruck für V_T0 ^f wie folgt umgeschrieben werden:

Durch Gleichung 14 gegeben, ist der Parameter V_FB(C) in Gleichung 40 eine brauchbare Entwurfsgröße, welche die Band­ krümmung im Silizium, die Austrittsarbeitsdifferenz zwischen dem Polysiliziumgate und dem Kanalbereich und die Schwellspan­ nungsverschiebung aufgrund der festen Schnittstellenladung Q_f kombiniert. Die Flachbandspannung V_FB(C) des dicken Kanals un­ terscheidet sich von dem Wert der Flachbandspannung V_FB für den dünnen Kanal, der in Gleichung 30 spezifiziert ist.

Gleichung 40 ist einfacher und praktikabler als die physika­ lisch explizitere Gleichung 39. Die Gleichung 40 deutet an, daß es möglich ist, die Dünnkanal-Schwellspannung V_T0 ^f zu be­ rechnen, ohne die wahre Flachbandspannung V_FB zu verwenden. Dies ist tatsächlich der Fall.

Bei Verwendung des Inversionsbanddiagramms der Fig. 10b wird der Ausdruck für die Schwellspannung V_T0 ^f durch Untersuchung - d. h. ohne Verwendung der Definition für die Flachbandspannung- wie folgt abgeleitet:

wobei ΔΨ_OXINV der Spannungsabfall über dem Gateoxid 70 bei In­ version ist. Der Oxidspannungsabfall ΔΨ_OXINV bei Inversion ist:

Das Kombinieren der Gleichung 14, 36, 41 und 42 ergibt die Dünnkanal-Schwellspannung V_T0 ^f der Gleichung 40.

Die Gleichung 40, welche die Dünnkanal-Schwellspannung V_T0 ^f für den CJIGFET 60 mit feldindziertem Kanal spezifiziert, ist konsistent mit der Gleichung 17, welche die Dünnkanal-Schwell­ spannung V_T0 ^m für den CJIGFET 20 mit metallurgischem Kanal spezifiziert. An der Stelle des Über 79469 00070 552 001000280000000200012000285917935800040 0002019837401 00004 79350gangs (oder der Grenze), bei dem die Eigenschaften der CJIGFETs 20 und 60 verschmelzen, ist die Grenzschichttiefe y_J gleich y_JMIN. Das Einsetzen dieses Wertes der Grenzschichttiefe y_J in die Gleichungen 17 und 40 ergibt:

V_T0 = V m|T0 = V f|T0 = V_FB(C), y_J = y_JMIN (43)

an der Stelle des Übergangs. Alternativ kann die Gleichung 43 direkt aus den Gleichungen 14 und 41 abgeleitet werden, wenn man beobachtet, daß der Oxidspannungsabfall ΔΨ_OXINV bei Inver­ sion an der Stelle des Übergangs Null ist.

Um die Vorteile der vorliegenden komplementären CJIGFET-Archi­ tektur besser zu verdeutlichen, ist es hilfreich, den CJIGFET 60 mit feldinduziertem Kanal mit einem üblichen Oberflächen­ kanal-IGFET zu vergleichen. Wie oben gesagt, kann der Source- Drain-Leitzustand sowohl beim CJIGFET 60 als auch beim Ober­ flächenkanal-IGFET auf einen Oberflächenkanal zurückgeführt werden. Der Unterschied zwischen den beiden Arten IGFETs ist, daß beim CJIGFET 60 mit feldinduziertem Kanal der Kanalbereich denselben Leitfähigkeitstyp hat wie die Source und der Drain, wobei er bei dem Oberflächenkanal-IGFET den entgegengesetzten Leitfähigkeitstyp zu der Source und dem Drain hat.

Man betrachte einen Oberflächenkanal-IGFET mit p-Kanal, der in einem gleichmäßig dotierten n-Bodybereich eines Monosilizium- Halbleitersubstrats ausgebildet ist und mit einer stark do­ tierten Gateelektrode aus Polysilizium versehen ist. Der n- Bodybereich verschmilzt mit einem n-Kanalbereich, der sich zwischen einer stark dotierten p-Source und einem stark do­ tierten p-Drain erstreckt. Wenn der Oberflächenkanal-IGFET leitet, wird ein p-Oberflächenkanal erzeugt, indem die Ober­ flächenschicht des n-Kanalbereichs invertiert wird.

Es sei angenommen, daß in den Kanalbereich des Oberflächenka­ nal-IGFET eine n-Dotierungssubstanz eingebracht wird, um des­ sen Schwellspannung einzustellen, wie es üblicherweise der Fall ist, wenn ein Oberflächenkanal-IGFET mit p-Kanal in einer komplementären IGFET-Architektur mit einem IGFET mit n-Kanal kombiniert wird. Es sei ferner angenommen, daß die Implanta­ tion zum Einstellen des Schwellwerts in dem Kanalbereich mit einer gleichmäßigen Dotierungskonzentration N_T vorhanden ist. Unter Verwendung der oben eingeführten Terminologie ergibt sich die Langkanal-Schwellspannung V_T0 des Oberflächenkanals- IGFET mit p-Kanal zu:

wobei V_FB(B) die Flachbandspannung des Kanalbereichs ist - d. h. der Teil des Bodybereichs, in dem der Kanalbereich gebil­ det ist. Die Kanal-Flachbandspannung V_FB(B) ist:

wobei Φ_S(B) die Austrittsarbeit des Halbleitermaterials an der Oberseite des Kanalbereichs ist, und Φ_F(B) ist das Fermi- Potential an der Oberseite des Kanalbereichs. Das Fermi-Poten­ tial Φ_F(B) an der Oberfläche ist seinerseits gegeben als:

Während bei der Entwicklung der Gleichung 44 bis 46 eine gleichmäßige Konzentration der Dotierungssubstanzen zum Ein­ stellen des Schwellwertes angenommen wurde, sind diese Glei­ chungen näherungsweise auch anwendbar auf eine herkömmliche Implantation zum Einstellen des Schwellwertes, bei der die Konzentration einer Schwellwerteinstell-Dotierungssubstanz ungleichmäßig ist, vorausgesetzt, daß die Tiefe der Schwell­ werteinstellungs-Dotierungssubstanz größer als die Tiefe des Oberflächen-Verarmungsbereiches ist. Diese Bedingung wird von den komplementären IGFET-Anwendungen des Standes der Technik üblicherweise erfüllt.

Man beachte, daß die Implantation zum Einstellen des Schwell­ wertes in einem Oberflächenkanal-IGFET mit p-Kanal die Langka­ nal-Schwellspannung V_T0 in positiver Richtung beeinflußt. Das heißt, die Größe V_T0 nimmt zu, wenn die Konzentration N_T der Schwellwert-Einstell-Dotierungssubstanz zunimmt. Andererseits beeinflußt die Kanaldotierung in dem CJIGFET 60 mit p-Kanal die Langkanal-Schwellspannung V_T0 in negativer Richtung - d. h. die Größe V_T0 nimmt ab, wenn die Kanaldotierungskonzentration N_C zunimmt.

1.4 Übergangseigenschaften (Crossover) der CJIGFETs mit Poly­ silizium-Gate

Übergangseigenschaften der CJIGFETs 20 und 60 sind von beson­ derem Interesse. Übergang (Crossover) bezeichnet hier den Be­ reich der Parameterwerte, bei denen ein CJIGFET mit metallur­ gischem Kanal, wie der CJIGFET 20 mit p-Kanal, in einen CJIG­ FET mit feldindiziertem Kanal, wie den CJIGFET 20 mit p-Kanal übergeht, und umgekehrt. Mit anderen Worten ist der Übergang (Crossover) die Grenze zwischen dem feldinduziertem Kanalbe­ trieb und dem metallurgischen Kanalbetrieb eines CJIGFET.

Die Fig. 11a und 11b zeigen Beispiele vollständiger Ent­ wurfsgraphiken, welche die Übergangseigenschaften für den p- Kanal-CJIGFET 20 mit metallurgischem Kanal und dem p-Kanal- CJIGFET 60 mit feldinduziertem Kanal darstellen. Die Substrat­ dotierungskonzentration N_B, die hier wiederum als konstant über der gesamten Dicke des Bodybereichs angenommen wird, und die Dotierungskonzentration N_POLY des Polisiliziumgates liegen bei den Entwurfsgraphiken der Fig. 11a und 11b beide auf festen Werten. Insbesondere ist N_B gleich 10¹⁷ Atome/cm³ des n-Typs, während N_POLY 10²⁰ Atome/cm³ des p-Typs ist. In den Fig. 11a und 11b ist die Langkanal-Schwellspannung V_T0 als eine Funktion der Grenzschichttiefe y_J für beispielhafte Werte der Kanaldotierungskonzentration N_C gezeigt, die hier wiederum konstant über die gesamte Tiefe des Kanalbereichs angenommen wird. Fig. 11a zeigt Kurven V_T0-y_J für sechs unterschiedliche Werte der Kanaldotierungskonzentration N_C. Fig. 11b zeigt Kurven V_T0y_J für drei unterschiedliche Werte der Kanaldotie­ rungskonzentration N_C bei jeweils drei verschiedenen Werten der Gateoxiddicke t_OX.

Die Kurven V_T0-y_J der Fig. 11a und 11b wurden aus den Glei­ chungen 17 und 40 berechnet. Die oberen und unteren Grenzen des metallurgischen Kanalbetriebs des CJIGFET 20 sind jeweils durch gestrichelte Linien angegeben, die in den Fig. 11a und 11b mit V_T0(y_JMIN) und V_T0(y_JMAX) bezeichnet sind. Man be­ achte, daß die Werte der Schwellspannung V_T0 bei der maximalen Grenzschichttiefe y_JMAX für den metallurgischen Kanalbetrieb (d. h. mit vergrabenem Kanal) sich bis zu dem Betriebsbereich erstrecken, in dem der CJIGFET mit metallurgischem Kanal ein normalerweise eingeschaltetes Bauteil ist. Der Betrieb mit feldinduziertem Kanal des CJIGFETs 60 erfolgt in dem Parame­ terbereich unter der gestrichelten Linie V_T0(y_JMIN). Demzufolge ist die Linie V_T0(y_JMIN) die Grenze des Übergangs (Crossover) zwischen dem metallurgischen Kanalbetrieb und dem feldindu­ zierten Kanalbetrieb. Die Kurven V_T0-y_J machen einen glatten, naht losen Übergang, wenn sie vom metallurgischen Kanalbetrieb zum feldinduzierten Kanalbetrieb und zurück gehen.

Die Gleichungen 17 und 40 sind insbesondere auf Modelle an­ wendbar, in denen die Dotierungskonzentration des Kanals über der vertikalen Erstreckung des p-Kanalbereiches (24 oder 64) konstant ist und die Dotierungskonzentration des Substrats über der vertikalen Erstreckung des n-Bodybereiches (22 oder 62) konstant ist. Das heißt, entlang der Kanal/Body-pn-Über­ gänge gibt es stufenförmige Übergänge der Dotie­ rungskonzentrationen. Die vollständigen Entwurfsgraphiken der Fig. 11a und 11b sind daher speziell auf CJIGFETs anwend­ bar, bei denen die Dotierungskonzentrationen bei den Kanal/- Body-Übergängen eine stufenförmige Änderung anstelle eines glatten Übergangs erfahren.

In dem zentralen Dotierungskonzentrationsprofil eines echten CJIGFETs variieren die Dotierungskonzentrationen des Substrats und des Kanals kontinuierlich als eine Funktion der Tiefe y in der Nähe des Kanal/Body-Übergangs. Die obige Analyse von V_T0 kann auf reale zentrale Dotierungsprofile angewendet werden, indem die gleichmäßigen Dotierungskonzentrationen N_B bzw. N_C jeweils durch die mittlere Nettodotierungskonzentration N_B und die mittlere Nettodotierungskonzentration N_C des Kanals er­ setzt werden. Der Ansatz, der hier gewählt wird, besteht dar­ in, die analytischen Formen für die stufenförmigen pn-Über­ gänge an numerische Daten für die Gaußschen Profile der Glei­ chung 3 anzupassen, indem geeignet ermittelte Werte der mitt­ leren Dotierungskonzentrationen N_B und N_C in die Gleichungen 17 und 40 eingesetzt werden. Die analytischen Modelle für den stufenförmigen Übergang können dann in Verbindung mit den Kon­ zentrationen N_B und N_C dazu verwendet werden, die Eigenschaf­ ten, einschließlich der Übergangs-Eigenschaften, eines CJIG­ FETs mit einem realen zentralen Dotierungsprofil zu bewerten.

Die numerische Genauigkeit der Analyse hängt von der Technik ab, die zum Ermitteln der mittleren Dotierungskonzentrationen N_B und N_C verwendet wird, welche in die Gleichungen 17 und 40 eingesetzt werden. Die Mittelungstechnik muß daher sorgfältig gewählt werden.

Für den p-Kanalbereich 24 oder 64 kann die mittlere Nettodot­ ierungskonzentration N_C des Kanals eindeutig als der Mittel­ wert der lokalen Nettodotierungskonzentration N des Kanals, gegeben durch Gleichung 3, über dem Bereich zwischen der Halb­ leiteroberfläche und dem Kanal/Body-Übergang definiert werden.

wobei die Gaußsche Länge L_C des Kanalprofils durch Gleichung 5 gegeben ist. Bei Verwendung der Definition für die Fehler­ funktion kann Gleichung 47 wie folgt normiert werden:

wobei erf die Fehlerfunktion ist.

Für den CJIGFET 20 mit metallurgischem Kanal, dessen Schwell­ spannung V_T0 ^f durch die Gleichung 17 gegeben ist, wird die effektive mittlere Nettodotierungskonzentration N_B ^m des Sub­ strats ermittelt, indem der Wert extrahiert wird, der die numerisch berechnete Schwellspannung ergibt - d. h. indem die folgende Beziehung für die mittlere Dotierungskonzentration N_B ^m des Substrats gelöst wird,

V m|T0 (N m|B, N_C, y_J) = V sim|T0, y_j < y_JMIN (N_B0, N_C0) (49)

wobei die mittlere Dotierungskonzentration N_C des Kanals durch Gleichung 48 gegeben ist, und V_T0 ^sim ist die simulierte Schwellspannung. Die Ergebnisse dieser Art der Anpassung zei­ gen, daß die effektive mittlere Dotierungskonzentration N_B ^m des Substrats für den CJIGFET 20 mit metallurgischem Kanal relativ unabhängig von der Grenzschichttiefe y_J ist. Der kon­ stante Wert N_B ^m kann empirisch durch folgende Gleichung er­ füllt werden:

Eine andere Art der Mittelwertbildung wird für die Schwell­ spannung V_T0 ^f des CJIGFETs 60 mit feldinduziertem Kanal ver­ wendet. Die effektive mittlere Nettodotierungskonzentration N_B ^f im Bodybereich 62 ist annähernd unabhängig von der Grenzschichttiefe y_J, wenn die Extraktion unter der Verwendung der Nettodotierungskonzentration N_C0 an der Kanaloberfläche anstelle der mittleren Dotierungskonzentration N_C des Kanals durchgeführt wird - d. h. wenn die folgende Beziehung für die mittlere Dotierungskonzentration N_B ^f des Substrats gelöst wird:

V f|T0 (N f|B, N_C0, y_J) = V sim|T0, y_J < y_JMIN (N_B0, N_C0) (51)

wobei die Schwellspannung V_T0 ^f aus Gleichung 40 gegeben ist. Die effektive mittlere Dotierungskonzentration N_B ^f des Sub­ strats für den CJIGFET 60 kann durch folgende Gleichung wie­ dergegeben werden:

wobei A₁ und A₂ Konstanten sind, die -5,71 bzw. 0,15 entspre­ chen.

Da die Formeln und Mittelungsverfahren für die CJIGFETs 20 und 60 unterschiedlich sind, sind die angepaßten Werte der Schwellspannungen V_T0 ^m und für V_T0 ^f bei der Tiefe y_J, die gleich der Grenzschichttiefe y_JMIN ist, leicht diskontinuie­ lich. Entsprechende Kurven für die Schwellspannung werden angepaßt, indem jede Kurve um die Hälfte der Diskontinuität δ bei der Grenzschicht y_JMIN(N_B0, N_C0) verschoben wird:

δ= V m|T0 (N m|B, N_C, y_J) - V f|T0 (N f|B, N_C0, y_J) (53)

Das Endergebnis der Anpassung ist:

Der Grad der Anpassung, den man auf diese Weise erhält, ist in den Fig. 12a bis 12c für drei unterschiedliche Werte der Dotierungskonzentration N_B0 des Hintergrundsubstrats darge­ stellt.

Die Kurven V_T0-y_J in den Fig. 11a und 11b und 12a bis 12c können für jeden Wert der Nettodotierungskonzentration N_POLY der Polysiliziumgateelektrode 32 oder 72 verwendet werden, indem die Langkanal-Schwellspannung V_T0 gemäß folgender Glei­ chung verschoben wird:

wobei V_T0(N_POLY) der Wert der Schwellspannung V_T0 bei einem willkürlichen Wert der Dotierungskonzentration N_POLY des Poly­ siliziumgates in Atomen/cm³ ist, und V_T0 (10²⁰) ist der Wert der Schwellspannung V_T0, der einer der Fig. 11a und 11b und 12a bis 12c entnommen wird. Die Verarmung der Polysiliziumga­ teelektrode 32 oder 42 begrenzt die Gültigkeit keiner der obigen Entwurfsgleichungen, weil das elektrische Feld an der Oberfläche während des Leitens negativ ist, wodurch in dem n- Polysiliziumgatematerial eine Akkumulation stattfindet.

Ein Vorteil eines CJIGFETs ist, daß seine Empfindlichkeit ge­ genüber Änderungen in der Gateoxiddicke t_OX relativ gering ist, insbesondere in der Nähe der Grenze des Übergangs zwi­ schen dem Betrieb mit metallurgischem Kanal und dem Betrieb mit feldinduziertem Kanal. Wenn man die Tatsache berücksich­ tigt, daß die Kapazität des Gateoxids C_OX pro Einheitsfläche gleich der Dicke des Gateoxids t_OX geteilt durch die Dielek­ trizitätskonstante des Siliziums ε_S ist, ergibt sich die Ab­ hängigkeit von V_T0 der Gateoxiddicke t_OX in Gleichung 40 für den Betrieb mit feldinduziertem Kanal aus (a) dem Flachband­ term für V_FB(C), der über die Gleichung 14 einen t_OX-Faktor aufgrund der Silizium/Siliziumoxid-Schnittstellenladung Q_f umfaßt, und (b) die beiden Volumenladungsterme, welche den Spannungsabfall über dem Gateoxid darstellen. Die beiden Volu­ menladungsterme haben entgegengesetztes Vorzeichen und können sich in Gleichung 40 teilweise aufheben, während der Beitrag aufgrund der Schnittstellenladung Q_f normalerweise gering ist.

Die Abhängigkeit V_T0 von der Gateoxiddicke t_OX in Gleichung 17 für den Betrieb mit metallurgischem Kanal ergibt sich aus (a) dem Flachbandterm für V_FB(C), der wiederum die Gateoxiddicke t_OX aufgrund der Schnittstellenladung Q_f umfaßt, und (b) den Kanalladungsterm (y_J - y_JMIN), der einen t_OX-Faktor enthält. Die t₀x-Faktoren in diesen beiden Termen haben entgegengesetz­ tes Vorzeichen. Auch der Q_f-Term ist wieder klein. Wenn man sich der Übergangsgrenze von der Seite des metallurgischen Kanalbetriebs her annähert, wird der Differenzterm (y_J - y_JMIN) zunehmend kleiner und erreicht an der Übergangsgrenze Null, wobei die einzige verbleibende Abhängigkeit von der Gateoxid­ dicke t_OX durch den kleinen Q_f-Faktor gegeben ist.

Die weitgehende Unabhängigkeit der Schwellspannung V_T0 von der Gateoxiddicke t_OX an der Übergangsgrenze kann Fig. 11b gra­ phisch entnommen werden. Für jeden unterschiedlichen Wert der Kanaldotierungskonzentration N_C konvergieren die drei Kurven V_C0 - y_J, welche drei unterschiedliche Werte der Dicke t_OX dar­ stellen, bei einem einzigen Wert für die Schwellspannung V_T0 bei der Übergangsgrenze, bei der die Grenzschichttiefe y_J gleich y_JMIN ist. Der Konvergenzpunkt für die drei Kurven V_T0 - y_J, welche die drei verschiedenen Werte der Dicke t_OX bei den verschiedenen Werten der Kanaldotierungskonzentration N_C her­ stellen, in Fig. 11b durch einen dunklen Kreis dargestellt ist.

Man beachte, daß die dunklen Kreise, welche die Stellen des Übergangs visualisieren, bei den drei verschiedenen Werten der Kanaldotierungskonzentration N_C in Fig. 11b alle innerhalb von ungefähr 10% desselben V_T0-Wertes (-1 Volt) liegen, ob­ wohl die minimale Grenzschichttiefe y_JMIN (0,02 µm bis 0,2 µm) für den höchsten Wert der Kanaldotierungskonzentration N_C bis zum niedrigsten Wert der Kanaldotierungskonzentration N_C um ungefähr eine Größenordnung (Faktor 10) abweicht. Dies zeigt, daß die Langkanal-Schwellspannung V_T0 weitgehend unabhängig von der Grenzschichttiefe y_J und der Kanaldotierungskonzentra­ tion N_C an der Übergangsgrenze ist. Bei dem feldinduzierten Kanalbetrieb, mit der mit etwas Abstand zu der Übergangsgrenze abläuft, setzt sich die geringe V_T0-Empfindlichkeit gegenüber der Kanalkonzentration N_C und der Grenzschichttiefe y_J fort, vorausgesetzt, daß die Dotierungskonzentration N_C des Kanals wesentlich geringer ist als die Dotierungskonzentration N_B0 des Hintergrundsubstrats.

Ein weiterer Vorteil des p-Kanal-CJIGFETs 60 mit feldinduzier­ tem Kanal ist der erhöhte Ansteuerstrom und die verringerten Kurzkanal-Effekte, die man im Vergleich zu einem p-Kanal-IGFET mit Oberflächenkanal von ungefähr derselben Größe erreicht. Der Grund hierfür ist, daß in dem CJIGFET 60 mit feldinduzier­ tem Kanal eine geringere Volumenspannung vorhanden ist als in dem IGFET mit Oberflächenkanal. Anders als ein IGFET mit Ober­ flächenkanal, bei dem das Leiten bei einem Zustand beginnt, bei dem die Volumenladung auf einem Maximum ist, schaltet ein CJIGFET, wie der feldinduzierte CJIGFET 60, im Idealfall bei einem Zustand ein, bei dem die Volumenladung Null ist. Auch würde das vertikale elektrische Feld, das anderenfalls (a) die elektrische Gateschicht beansprucht, und (b) die unerwünschte Hot-Carrier-Injektion unterstützt und (c) die Oberflächenmobi­ lität verschlechtert, in einem CJIGFET bei dem Schwellwert Null sein und erst von diesem Punkt aufwärts bis zum vollstän­ digen Leitzustandes zunehmen. Dies gewährleistet eine bessere Zuverlässigkeit des Bauteils und ein plötzlicheres und somit günstigeres Einschalten.

Unglücklicherweise wird die Schwellspannung V_T0 eines üblichen CJIGFET mit feldinduziertem Kanal, wie dem p-Kanal-CJIGFET 60, durch die Austrittsarbeit der Polysiliziumgateelektrode bei einem Wert, dessen minimale Größe in der Nähe von 1 Volt liegt, stark beeinflußt. Das Erreichen eines erheblich niedri­ geren Wertes von V_T0 - z. B. 0,5 Volt oder weniger - erscheint bei einem CJIGFET mit Polysiliziumgate und feldinduziertem Kanal nicht machbar.

Wie die Fig. 11a und 11b andeuten, kann die Schwellspannung V_T0 eines normalerweise ausgeschalteten CJIGFET mit Polysili­ ziumgate und mit metallurgischem Kanal, wie dem p-Kanal-CJIG- FET 20, auf eine Größe von 0,5 Volt oder weniger eingestellt werden. Während dies theoretisch möglich ist, weist die resul­ tierende Größe V_T0 üblicherweise große Wertschwankungen wäh­ rend der CJIGFET-Herstellung auf, weil die Gateoxiddicke t_OX und die Kanaldotierung N_C naturgemäß variieren, wie auch Fig. 11a und 11b andeuten. Es scheint daher nicht so zu sein, daß die komplementären CJIGFETs mit Polysiliziumgate die An­ forderungen an die niedrigere Schwellspannung der komplementä­ ren IGFET-Anwendungen erfüllen können, bei denen die Versor­ gungsspannungen so niedrig sind, daß die Größen der Schwell­ spannungen für IGFETs mit n-Kanal und p-Kanal 0,5 Volt oder niedriger sein müssen.

1.5 CJIGFET mit allgemeinen Gateelektroden

Wie weiter unten erläutert wird, übewindet die vorliegende Erfindung die Begrenzungen der Schwellspannung für komplemen­ täre CJIGFETs mit Polysiliziumgate, indem sie die Liste der Kandidaten für die Gateelektroden von CJIGFETs mit sowohl n- Kanal als auch p-Kanal um bestimmte Materialien neben Polysi­ lizium erweitert. Obwohl die in der komplementären Transistor­ struktur der Erfindung verwendeten CJIGFET üblicherweise aus einem Halbleitersubstrat aus Silizium hergestellt sind, kann das Material des Halbleitersubstrats auch ein anderes monokri­ stallines Material als Monosilizium sein. Auch das Dielektri­ kum für das Gate kann ein anderes Material als Siliziumoxid aufweisen.

Ein großer Teil der vorstehenden Analyse, die zwar zum Analy­ sieren des Betriebs von CJIGFETs mit Polysiliziumgate entwic­ kelt wurde, ist auch auf den Betrieb von CJIGFETs mit metal­ lurgischem Kanal und feldinduziertem Kanal anwendbar, die in der komplementären CJIGFET-Struktur der Erfindung verwendet wurden, weil das Gateelektrodenmaterial nicht auf Polysilizium begrenzt ist, das Halbleitersubstratmaterial ist nicht auf Monosilizium begrenzt, und das dielektrische Gatematerial ist nicht auf Siliziumoxid begrenzt. Die Gleichungen 3 bis 13, 6 bis 26, 28, 29, 31 bis 40, 42, 43 und 47 bis 54 sind alle auf CJIGFETs anwendbar, die in der komplementären Transistorarchi­ tektur der Erfindung verwendet werden, wobei Einigkeit be­ steht, daß solche Begriffe, wie intrinsische Trägerkonzentra­ tion n_i, Elektronenaffinität χ_S, Bandabstandsenergie E_G, Die­ lektrizitätskonstante ε_S, Kanaloberflächen-Austrittsarbeit Φ_S(0), Fermi-Potential des Substrats Φ_F(B), Fermi-Potential des Kanals Φ_F(C), Leitungsbandenergie E_C und Valenzbandenergie E_V Parameter für ein allgemeines Halbleitermaterial sind, und solche Begriffe, wie Kapazität C_OX pro Einheitsfläche, Dicke t_OX, Inversionsspannungsabfall ΔΨ_OXINV und Dielektrizitätskon­ stante ε_OX sind Parameter für ein allgemeines dielektrisches Gatematerial. Tatsächlich muß das dielektrische Gatematerial nicht einmal ein Oxid eines Halbleitermaterials sein. Ähnlich bezeichnet die Schnittstellenladung Q_f allgemein die Ladung an der Schnittstelle zwischen dem Halbleitersubstrat und der die­ lektrischen Gateschicht.

Für den metallurgischen Kanalbetrieb der Erfindung würde die Gleichung 14 ersetzt durch:

wobei Φ_M(G) die Austrittsarbeit einer allgemeinen Gateelek­ trode ist. Wenn die Flachbandspannung V_FB(C) für den dicken oder tiefen Kanal aufgrund der Gleichung 56 anstelle der Glei­ chung 14 ermittelt wird, gibt die Gleichung 17 noch immer die Schwellspannung V_T0 ^m für den dicken Kanal (y_J < y_JMIN) während des metallurgischen Kanalbetriebs eines CJIGFETs mit p-Kanal und allgemeiner Gateelektrode an.

Für den feldinduzierten Kanalbetrieb der Erfindung wird die Gleichung 27 für die Flachbandspannung V_FB ersetzt durch:

wobei Q_f nun die Schnittstellenladung pro Einheitsfläche zwi­ schen Gatedielektrikum und Kanalbereich ist. Die Flächenkapa­ zität C_OX ist nun die Kapazität pro Einheitsfläche des Gate­ dielektrikums unabhängig davon, ob es aus einem Oxid eines Halbleitermaterials besteht oder nicht. Gleichung 57 ist für CJIGFETs mit p-Kanal oder n-Kanal mit allgemeinen Gateelektro­ den anwendbar.

Die Schwellspannung V_T0 ^f für den dünnen oder flachen Kanal (y_J < y_JMIN) während des feldinduzierten Kanalbetriebs eines CJIGFETs mit einer allgemeinen Gateelektrode ist durch Glei­ chung 38 gegeben, wenn man die Flachbandspannung V_FB der Glei­ chung 57 anstelle der Gleichung 27 entnimmt. So modifiziert ist die Gleichung 38 für CJIGFETs mit p-Kanal oder n-Kanal und allgemeinen Gateelektroden anwendbar.

Fig. 13 zeigt die Energie/Potential-Bänder bei dem Grenzzu­ stand, bei dem für einen CJIGFET mit p-Kanal und allgemeiner Gatelektrode die Oberflächeninversion stattfindet. Die Dünn­ kanal-Schwellspannung V_T0 ^m für einen CJIGFET mit p-Kanal und allgemeiner Gateelektrode kann direkt aus der Banddarstellung der Fig. 13 ohne Bezugnahme auf die Flachbandspannung V_FB entnommen werden, nämlich:

wobei das Fermi-Potential Φ_F(B) in der elektrisch neutralen Masse des Bodybereichs durch Gleichung 29 gegeben ist, das Fermi-Potential Φ_F(C) in dem Kanalbereich eines CJIGFETs mit dickem Kanal ist durch Gleichung 16 gegeben, der Oxidspan­ nungsabfall ΔΨ_OXINV bei Inversion ist durch Gleichung 42 ge­ geben, und Φ_S(B) ist die Austrittsarbeit des Halbleitermateri­ als in der elektrisch neutralen Masse des Bodybereichs.

Aus Fig. 13 ergibt sich die Austrittsarbeit Φ_S(B) des Halb­ leitersubstrats zu:

wobei χ_S die Elektronenaffinität für das Material des Halblei­ tersubstrats ist, und E_G ist die Bandabstandsenergie vom Va­ lenz- zum Leitungsband für das Material des Halbleitersub­ strats. Die Gleichung 59 ist für CJIGFETs mit p-Kanal oder n- Kanal und allgemeinen Gateelektroden anwendbar.

Bei Verwendung der Gleichung 59 kann das Fermi-Potential Φ_F(B) des Substrats aus der Gleichung 58 eliminiert werden, um die folgende V_T0 ^f-Beziehung während des feldinduzierten Kanalbe­ triebs eines CJIGFETs mit dickem Kanal und allgemeiner Gatee­ lektrode zu erzeugen:

Zur Überprüfung der Gleichung 60 sei angenommen, daß die all­ gemeine Gateelektrode aus Polysilizium besteht. In diesem Fall wird die allgemeine Austrittsarbeit des Gates Φ_M(G) wie folgt ermittelt:

Das Einsetzten von Φ_M(G) aus Gleichung 61 in die Gleichung 60 ergibt die Schwellspannung V_V0 ^f für den dicken Kanal aus Glei­ chung 41.

An dem Übergang zwischen dem metallurgischen Kanalbetrieb und dem feldinduzierten Kanalbetrieb, bei dem die Grenzschichttie­ fe y_J gleich y_JMIN ist, ist der Oxidspannungsabfall ΔΨ_OXINV bei Inversion gleich Null. Die Verwendung der Gleichung 60 ergibt dann die folgende Übergangs-Schwellspannung für ein CJIGFET mit allgemeiner Gateelektrode.

V_T0 = V m|T0 = V f|T0 = V_FB(C)

Man beachte, daß die Austrittsarbeit des allgemeinen Gates Φ_M(G) die Übergangs-Schwellspannung V_T0 stark beeinflußt.

Die Gleichungen 15 und 55, welche die Parameter des Polysili­ ziumgates definieren, sind für die komplementäre CJIGFET- Struktur der Erfindung nicht anwendbar und müssen durch ent­ sprechende Beziehungen ersetzt werden, welche für die allge­ meinen Gateelektroden anwendbar sind. Für den Fall, daß das Halbleitersubstrat aus Monosilizium besteht, wird die Langka­ nal-Schwellspannung V_T0 für ein CJIGFET mit einer allgemeinen Gateelektrode aus V_T0(10²⁰) gemäß der folgenden Beziehung be­ stimmt, welche die Gleichung 55 ersetzt:

V_T0 = V_T0(10²⁰) + Φ_M(G) - Φ_M(POLY)(10²⁰) (63)

wobei Φ_M(POLY)(10²⁰) die Austrittsarbeit des Polysiliziums bei einer Nettodotierungskonzentration von 10²⁰ Atomen/cm³ ist. Durch Verwendung der Gleichung 63 kann in den vollständigen Entwurfsgraphiken der Fig. 11a und 11b der Schwellwert ver­ schoben werden, um Werte der Schwellwertspannung V_T0 für einen CJIGFET mit einer allgemeinen Gateelektrode vorzusehen.

• 2. Design und Herstellung einer Halbleiterstruktur, die kom­ plementäre CJIGFETs enthält, deren Gateelektroden Aus­ trittsarbeiten in der Nähe der mittleren Lage des Bandab­ stands des Halbleitermaterial haben.

2.1 Übergangseigenschaften von CJIGFETs mit niedrigem Schwellwert

Bei der vorliegenden Erfindung werden die Gateelektroden eines Paares aus komplementären CJIGFETs aus einem Material herge­ stellt, dessen Austrittsarbeit in der Nähe der mittleren Lage des Bandabstands des Halbleitermaterials liegt, normalerweise Silizium, das einen Halbleiterbody bildet, indem die Source- Drain-Zonen der CJIGFETs mit n-Kanal und p-Kanal angeordnet sind. Durch Verwendung eines Materials für die Gateelektroden beider Arten von CJIGFETs, das der mittleren Lage entspricht, können die Größen der Schwellspannungen für die beiden CJIG­ FETs mit n-Kanal und p-Kanal nahe beieinander auf einen Wert eingestellt werden, der kleiner oder gleich 0,5 Volt ist.

Die Parameterwerte für beide CJIGFETs werden so gewählt, daß die Transistoren nahe bei der Grenze des Übergangs (Crossover) zwischen dem metallurgischen Kanalbetrieb und dem feldindu­ zierten Kanalbetrieb liegen. Indem die Anordnung so getroffen wird, daß die beiden komplementären CJIGFETs in der Nähe der Übergangsgrenze arbeiten, kommt die vorliegende komplementäre Transistorstruktur nahe an die stark idealisiert Situation heran, bei der das elektrische Feld in der dielektrischen Gateschicht und an der Schnittstelle zwischen der dielektri­ schen Gateschicht und dem Halbleitersubstrat (a) unter Schwellwertbedingung Null ist und (b) in seiner Größe symme­ trisch zunimmt, wenn die CJIGFETs so angesteuert werden, daß sie von der Schwellwertbedingung zum vollständigen Leitzustand oder zum ausgeschalteten Zustand übergehen. Das elektrische Feld an der Oberfläche, das benötigt wird, um die Schwellwert- Inversionsbedingung zu erfüllen, wird von dem elektrischen Grenzschichtdiffusionsfeld ohne Beitrag der Gate-Source-Span­ nung erzeugt. Das von der Gate-Source-Spannung erzeugte elek­ trische Feld sieht das zusätzliche Feld vor, das für das Lei­ ten bei starker Inversion über die Schwellwertbedingung hinaus benötigt wird.

Im üblichen Fall ist einer der Transistoren in der vorliegen­ den komplementären CIJGFET-Struktur ein Bauteil mit feldindu­ ziertem Kanal. Der CJIGFET mit feldinduziertem Material ist eine normalerweise ausgeschalteter Transistor. Im üblichen Fall ist der andere Transistor ein CJIGFET mit metallurgischem Material. Obwohl für bestimmte Parameter des CJIGFETs mit me­ tallurgischem Kanal (relative extreme) Werte gewählt werden können, so daß er in einem normalerweise eingeschalteten Modus arbeitet, ist das Bauteil mit metallurgischem Kanal üblicher­ weise ein normalerweise ausgeschalteter CJIGFET.

Wie oben erwähnt, beeinflußt die Austrittsarbeit der Gateelek­ trode eines CJIGFETs seine Langkanal-Schwellspannung V_T0 stark.

An der Grenze zwischen dem metallurgischen Kanalbetrieb und dem feldinduzierten Kanalbetrieb ist das elektrische Feld in dem Gatedielektrikum Null. Die Schwellspannung V_T0 an der Übergangsgrenze ist für einen CJIGFET mit allgemeiner Gatelek­ trode durch Gleichung 62 gegeben. Der Q_f/C_OX-Term macht einen geringen Beitrag zu der Flachbandspannung V_FB und somit zur Schwellspannung V_T0 an der Übergangsgrenze. Eine Vernachlässi­ gung des Terms Q_f/C_OX in Gleichung 62 führt zu folgendem ange­ näherten Ausdruck für die Schwellspannung V_T0 eines CJlGFETs an dem Übergang:

Wie Gleichung 62 ist die Gleichung 64 auf CJIGFETs mit p-Kanal und n-Kanal anwendbar.

Die Untersuchung der Gleichung 64 zeigt, daß ein im wesentli­ chen idealer Betrieb erreicht wird, wenn die Austrittsarbeit Φ_M(G) der Gateelektrode bei der mittleren Lage des Bandab­ stands im Energieband EG des Halbleitermaterials liegt - d.h:

In diesem Fall ist die Schwellspannung V_T0 bei der Grenze des Übergangs zwischen dem metallurgischen Kanalbetrieb und dem feldinduzierten Kanalbetrieb ungefähr gleich:

V_T0 = -Φ_F(C) (66)

Die symmetrische Steuerung der Werte der Schwellspannung V_T0 für CJIGFETs mit p-Kanal und n-Kanal wird dann durch geeignete Steuerung des Fermi-Potentials Φ_F(C) des Kanals erreicht.

Die Gleichung 16 gibt das Fermi-Potential Φ_F(C) des Kanals für einen CJIGFET mit p-Kanal wieder. Für einen CJIGFET mit n- Kanal ergibt das Einfügen eines Minuszeichens in die Gleichung 16 das Fermi-Potential Φ_F(C) des n-Kanals. Demzufolge kann die Schwellspannung V_T0 an der Grenze des Übergangs zwischen dem metallurgischen Kanalbetrieb und dem feldinduzierten Kanalbe­ trieb für die beiden CJIGFETs mit p-Kanal und mit n-Kanal wie folgt ausgedrückt werden:

wobei das Pluszeichen für den CJIGFET mit n-Kanal gilt, und das Minuszeichen gilt für den CJIGFET mit p-Kanal.

Bei der Analyse, die zu den Gleichungen geführt hat, aus denen Gleichung 67 abgeleitet wurde, wurde das Dotierungsprofil in der Nähe eines Kanal/Body-pn-Übergangs durch eine stufenför­ mige Änderung der Dotierungskonzentration angenähert. Bei ei­ nem realen Dotierungsprofil, bei dem sich die Dotierungskon­ zentration bei der Überquerung des Kanal/Body-Übergangs kon­ tinuierlich verändert, wird die gleichmäßige Nettodotierungs­ konzentration N_C des Kanals in Gleichung 67 durch die mittlere Nettodotierungskonzentration N_CX des Kanals für die Übergangs­ bedingung ersetzt.

V_TX soll die Größe (den Absolutwert) der Schwellspannung V_T0 bei der Übergangsbedingung zwischen dem metallurgischen Kanal­ betrieb und dem feldinduzierten Kanalbetrieb für ein CJIGFET mit einem realen Dotierungsprofil darstellen. Die Größe der Schwellspannung am Übergang V_TX ist dann ungefähr gegeben durch:

An der Übergangsgrenze hat ein idealer CJIGFET mit n-Kanal, dessen Gatelektrode aus einem Material mit einer Austrittsar­ beit Φ_M(G) besteht, das durch die Gleichung 65 wiedergegeben wird, eine positive Schwellspannung der Größe V_TX, welche durch die Gleichung 68 wiedergegeben wird, während ein idealer CJIGFET mit p-Kanal, dessen Gateelektrode aus einem Material mit der Austrittsarbeit Φ_M(G) besteht, die durch die Gleichung 65 wiedergegeben wird, eine negative Schwellspannung der Größe V_TX hat, die ebenfalls durch die Gleichung 68 wiedergegeben wird.

Man betrachte ein zu den in Fig. 11a untersuchten Fällen ana­ loges Beispiel, bei dem eine mittlere Übergangsdotierungskon­ zentration N_CX des Kanals 10¹⁷ Atome/cm³ ist. Gemäß Gleichung 68 ist die Größe der Schwellspannung V_T0 für einen idealen CJIGFET, der an der Übergangsgrenze arbeitet, ungefähr gleich 0,41 Volt. Über einem N_CX-Bereich, der sich in einer Größen­ ordnung von 3 × 10¹⁶ Atome/cm³ bis 3 × 10¹⁷ Atome/cm³ erstreckt, ergibt Gleichung 68 einen Wertebereich für V_T0 von 0,38 bis 0,44 Volt. Komplementäre CJIGFETs, die gemäß Gleichung 68 arbeiten, können somit leicht V_T0-Größen von weniger als 0,5 Volt erreichen.

Man beachte, daß die Schwellspannung V_T0 eine relativ geringe Abhängigkeit von der mittleren Kanaldotierungskonzentration N_C an der Grenze zwischen dem metallurgischen Kanal und dem fel­ dinduzierten Kanalbetrieb hat. Der Grund hierfür ist das loga­ rithmische Wesen der Gleichung 68. Im allgemeinen kann die mittlere Kanaldotierungskonzentration N_C von der mittleren Übergangsdotierungskonzentration N_CX des Kanals um bis zu 30% abweichen, ohne den Übergangsbetrieb ernsthaft zu verlassen. Solche Differenzen können sich z. B. aufgrund von Prozeßschwan­ kungen während der Herstellung der CJIGFET ergeben.

Die Schwellspannung V_T0 hat auch eine geringe Abhängigkeit von der Grenzschichttiefe y_JMIN an der Übergangsgrenze. Bei den obigen analytischen Modellen, bei denen sich die Dotierungs­ konzentration an dem Kanal/Body-Übergang stufenförmig ändert, gibt Gleichung 9 die Grenzschichttiefe y_JMIN wieder. Bei einem realen Dotierungsprofil werden die gleichmäßigen Dotierungs­ konzentrationen N_C und N_B der Gleichung 9 durch mittlerer Dotierungskonzentrationen N_C und N_B ersetzt, um folgende Glei­ chung zu erzeugen:

wobei L_D(C) die mittlere extrinsische Debye-Länge bei der mittleren Übergangsdotierungskonzentration N_CX ist. Durch geeignete Modifikation von Gleichung 11 ergibt sich die mitt­ lere extrinsische Debye-Länge L_D(C) am Übergang zu:

Unter Verwendung der Gleichung 69 und 70 zeigt die Fig. 14, wie die mittlere Kanaldotierungskonzentration N_C als eine Funktion der Grenzschichttiefe y_JMIN für drei Werte der mitt­ leren Substratdotierungskonzentration N_B variiert.

Um die ideale Schwellspannung V_TX zu erreichen, die durch Gleichung 68 wiedergegeben wird, werden die Materialien der Gateelektroden der beiden CJIGFETs mit n-Kanal und p-Kanal in der komplementären Transistorstruktur so gewählt, daß die Aus­ trittsarbeit Φ_M(G) der Gateelektroden für beide Gateelektroden auf die mittlere Lage des Bandabstands des Halbleitermaterials eingestellt wird - d. h. auf χ_S + E_G/2 gemäß Gleichung 65. Die Elektronenaffinität χ_S eine positive Zahl, ist die Differenz zwischen dem Vakuumenergiepegel E₀ und dem unteren Pegel E_C am Rande des Leitungsbandes des Halbleitermaterials. Die Bandab­ standsenergie vom Leitungs- zum Valenzband, E_G, ebenfalls eine positive Zahl, ist die Differenz zwischen der Energie E_G des Leitungsbandes und der noch niedrigeren Energie E_V am Rand des Valenzbandes des Halbleitermaterials.

Bei einer komplementären CJIGFET-Struktur, die aus einem Mono­ silizium-Halbleitersubstrat hergestellt ist, beträgt die Elek­ tronenaffinität χ_S ungefähr 4,17 eV, während die Bandabstand­ senergie E_G ungefähr 1,08 eV beträgt. Bei Monosilizium ist die Energie χ_S + E_G/2 bei der mittleren Lage des Bandabstandes ungefähr gleich 4,71 eV. Gemäß Gleichung 68 ist dies der idea­ le Wert der Übergangs-Austrittsarbeit Φ_MX der Gateelektroden für die Gateelektroden beider CJIGFETs, mit n-Kanal und p- Kanal, der vorliegenden komplementären Transistorstruktur.

2.2 Gateelektrodenmaterialien für komplementäre CJIGFETs mit niedrigem Schwellwert

Es ist schwierig, bei der vorliegenden komplementären Transi­ storstruktur mit der Austrittsarbeit Φ_M(G) der Gateelektroden genau den idealen Wert Φ_MX für beide CJIGFETs mit n-Kanal und p-Kanal zu erreichen. Viele der Vorteile, die sich bei dem idealen Wert von Φ_MX für beide Arten des CJIGFETs ergeben, werden jedoch auch erhalten, wenn die Austrittsarbeit Φ_M(G) der Gateelektroden für die beiden Bauteile mit n-Kanal und p- Kanal nahe bei Φ_MX liegt.

Deutliche Vorteile in Bezug auf (z. B.) ein geringeres elektri­ sches Feld des Gates, eine geringere Volumenspannung und eine weitgehende Unempfindlichkeit der Schwellspannung gegenüber Parametern, wie der Dicke des Gatedielektrikums, werden er­ reicht, wenn die Austrittsarbeit Φ_M(G) der Gateelektrode für den CJIGFET mit n-Kanal und p-Kanal innerhalb von 0,30 eV der Übergangs-Austrittsarbeit Φ_MX liegt. Dies entspricht einem Φ_M(G)-Bereich von 4,41 eV bis 5,01 eV für eine komplementäre CJIGFET-Struktur, die aus einem Halbleitersubstrat aus Monosi­ lizium hergestellt ist. Schwerschmelzende oder feuerfeste Materialien, deren Austrittsarbeit in diesen Bereich fällt, so daß sie Kandidaten für die Gateelektroden der CJIGFETs in der komplementären Transistorarchitektur der Erfindung sein kön­ nen, sind:

• a) Molybdän mit einer Austrittsarbeit von 4,60 eV
• b) Wolfram mit einer Austrittsarbeit von 4,55 eV und
• c) Kobalt mit einer Austrittsarbeit von 5,00 eV.

Bei einem Halbleitersubstrat aus Monosilizium wird die beste Annäherung an Φ_MX bei diesen drei schwerschmelzenden Materia­ lien durch Molybdän erreicht, während Wolfram an zweiter Stel­ le liegt.

Ein anderes Material, das in den Φ_M(G)-Bereich von 4,41 bis 5,01 eV fällt, ist eine polykristalline Silizium-Germanium- Legierung mit starker p-Dotierung. Die Austrittsarbeit des stark p-dotierten polykristallinen Silizium-Germaniums, das 60 Gew.-% Germanium enthält, liegt bei ungefähr 4,84 eV. Da die mittlere Lage im Bandabstand von Silizium bei 4,71 eV liegt, erreicht eine Silizium-Germanium-Legierung mit dieser Zusam­ mensetzung eine Anpassung an den idealen Übergangswert Φ_MX, die fast so gut ist wie Molybdän für die Gateelektroden der CJIGFETs mit n-Kanal oder p-Kanal, die aus einem Halbleiter­ substrat aus Monosilizium hergestellt sind.

Die Austrittsarbeit des polykristallinen Silizium-Germaniums wird kontrolliert, indem der Prozentsatz des Germaniums in der Legierung eingestellt wird. Die Möglichkeit, die Austrittsar­ beit der polykristallinen Silizium-Germanium-Legierung zu steuern, ergibt sich vermutlich daraus, daß die Bandabstand­ senergie E_G für Germanium ungefähr 0,67 eV beträgt und somit geringer ist als die Bandabstandsenergie von 1,08 eV für Sili­ zium. Die geringere Bandabstandsenergie des Germaniums be­ wirkt, daß die polykristalline Silizium-Germanium-Legierung ein geringeres Bandabstands-Energieband als (reines) Silizium hat. Gemäß einem vereinfachten Modell, das in der oben zitier­ ten Veröffentlichung von King et al. vorgestellt wird, ist die Leitungsbandenergie E_C für eine polykristalline Silizium-Ger­ manium-Legierung ungefähr auf demselben Pegel wie die für Silizium, während die Valenzbandenergie E_V für die polykri­ stalline Silizium-Germanium-Legierung höher liegt, weil die Bandabstandsenergie EG einen geringeren Wert hat.

Wenn die polykristalline Silizium-Germanium-Legierung ein stark dotierter p-Typ ist, verschiebt sich die Fermienergie E_F in dieselbe Richtung und um ungefähr dieselbe Größe wie die Valenzbandenergie E_V. Die Austrittsarbeit des stark dotierten polykristallinen Silizium-Germaniums des p-Typs, das 60% Germanium erhält, wird im Vergleich zu Silizium um ungefähr 0,41 eV verringert. Dies führt zu der oben erwähnten Autritts­ arbeit von 4,84 eV für die stark p-dotierte polykristalline Silizium-Germanium-Legierung mit 60% Germanium.

Die Verwendung von stark p-dotiertem polykristallinem Silizi­ um-Germanium für die Gateelektroden beider CJIGFETs mit n- Kanal und p-Kanal in der vorliegenden komplementären Transi­ storstruktur ist in verschiedener Hinsicht vorteilhaft. Das stark p-dotierte polykristalline Silizium-Germanium ergibt ein stabiles Oxid und hat einen hohen Schmelzpunkt, gerade wie Monosilizium oder Polysilizium. Das stark p-dotierte polykri­ stalline Silizium-Germanium kann leicht in einen übergeord­ neten komplementären CJIGFET-Prozeß integriert werden. Auch die weitere Einstellung des Prozentsatzes von Germanium in der Legierung kann die Autrittsarbeit noch näher an den idealen Wert von 4,71 eV heranbringen, ohne die vorstehenden Vorteile zu opfern oder deutlich einzuschränken.

Man beachte, daß die Austrittsarbeit des stark p-dotierten Polysiliziums, das üblicherweise für die Gateelektroden der IGFETs verwendet wird, normalerweise in der Nähe von 5,27 eV liegt. Dies ist weit außerhalb des gewünschten Bereiches von 4,41 eV bis 5,01 eV. Ähnlich liegt die Austrittsarbeit des stark dotierten n-Polysiliziums normalerweise in der Nähe von 4,17 eV und somit weit außerhalb des gewünschten Bereichs.

Die Austrittsarbeit Φ_M(G) der Gateelektrode der beiden CJIG­ FETs mit n-Kanal und p-Kanal der vorliegenden komplementären Transistorstruktur liegt innerhalb von 0,20 eV des idealen Übergangswertes Φ_MX. Das heißt, die Austrittsarbeit Φ_M(G) der Gateelektrode liegt für eine Struktur, die aus einem Halblei­ tersubstrat aus Monosilizium hergestellt ist, vorzugsweise im Bereich von 0,51 bis 4,91 eV. Wenn die Austrittsarbeit Φ_M(G) der Gateelektroden beider CJIGFETs in diesem engeren Bereich liegt, kommt die komplementäre Transistorstruktur der Erfin­ dung näher an den Bereich, in dem die Vorteile des Übergangs in einem elektrischen Gatefeld von Null, einer Volumenladung von Null beim Schwellwert und einer weitgehend vollständigen Unabhängigkeit der Schwellspannung V_T0 von solchen Parametern wie der dielektrischen Dicke erreicht werden. Materialien, welche Austrittsarbeiten in dem Bereich von 4,51 eV bis 4,91 eV erzielen, sind Molybdän, Wolfram und stark p-dotiertes polykristallines Silizium-Germanium.

Noch vorteilhafter ist es, wenn die Austrittsarbeit Φ_M(G) der Gateelektrode für beide Arten der CJIGFETs bei der vorliegen­ den Struktur innerhalb von 0,15 eV des Übergangswertes Φ_MX liegt. Dies entspricht einem Bereich von 4,56 bis 4,86 eV, wenn die Struktur aus einem Halbleitersubstrat aus Monosilizi­ um hergestellt wird. Durch Verringern des Φ_M(G)-Bereichs noch weiter auf diese Weise, kommt die komplementäre CJIGFET-Struk­ tur der Erfindung noch näher dahin, daß die Vorteile der idea­ len Struktur vollständig erreicht werden, bei der die Aus­ trittsarbeit Φ_M(G) der Gateelektrode für beide Bauteile mit n- Kanal und p-Kanal gleich Φ_MX ist. Materialien, deren Aus­ trittsarbeit in den Bereich von 4,56 eV bis 4,86 eV fallen, sind Molybdän und stark p-dotiertes polykristallines Silizium- Germanium.

ΔΦ_MX sei gleich der Differenz Φ_M(G) - Φ_MX zwischen (a) der tatsächlichen Austrittsarbeit der Gateelektroden für jeden der CJIGFETs mit n-Kanal und p-Kanal und (b) der idealen Austritts­ arbeit der Gateelektroden beim Übergang. Die Austrittsarbeits­ differenz ΔΦ_MX ist positiv, wenn Φ_M(G) größer als Φ_MX ist, und umgekehrt. Um die Austrittsarbeitsdifferenz ΔΦ_MX zu berück­ sichtigen, wird die Gleichung 67 modifiziert:

wobei V_T0(n) die Schwellspannung des n-Kanals ist, N_C(n) ist die mittlere Nettodotierungskonzentration des Kanals für einen CJIGFET mit n-Kanal, V_T0(p) ist die Schwellspannung des p-Ka­ nals, und N_C(p) ist die mittlere Nettodotierungskonzentration des Kanals für einen CJIGFET mit p-Kanal.

Für die Beträge der Schwellspannungen können die Gleichungen 71 und 72 wie folgt umgeschrieben werden:

Wie die Gleichungen 73 und 74 angeben, ist der Unterschied zwischen den Schwellspannungen aufgrund der Austrittsarbeits­ differenz ΔΦ_MX gleich 2ΔΦ_MX.

Um die Ungleichheit der Schwellspannungen von 2ΔΦ_MX teilweise auszulöschen, oder, wenn die Austrittsarbeitsdifferenz ΔΦ_MX ausreichend klein ist, vollständig auszulöschen und näher an die gleichen V_T0-Größen für die CJIGFETs mitn-Kanl und p-Kanal zu kommen, wird die Entwurfsposition weiter von der Übergangs­ grenze wegbewegt. Dies erreicht man, indem man die mittleren Nettodotierungskonzentrationen N_C(n) und N_C(p) von den idealen N_CX-Werten auf komplementäre Weise abweichen läßt. Einer der CJIGFETs arbeitet dann in dem metallurgische Kanalbereich, während der andere CJIGFET in dem feldinduzierten Kanalbereich arbeitet.

Wenn insbesondere die tatsächliche Austrittsarbeit der Gatee­ lektrode Φ_M(G) den Idealwert Φ_MX überschreitet, so daß die Aus­ trittsarbeitsdifferenz ΔΦ_MX positiv ist, überschreitet der Absolutwert der Schwellspannung des n-Kanals |V_T0(n)| den Ab­ solutwert der Schwellspannung des p-Kanals |V_T0(p)|. Die mitt­ lere Dotierungskonzentration des n-Kanals N_C(n) wird somit im Verhältnis zu dem Übergangswert N_CX für den CJIGFET mit n- Kanal gesenkt, um die Größe der Schwellspannung des n-Kanals |V_T0(n)| zu reduzieren und sie näher an |V_T0(p)| heranzubrin­ gen. Ähnlich wird die mittlere Dotierungskonzentration des p- Kanals N_C(p) im Verhältnis zu dem Übergangswert N_CX für den CJIGFET mit p-Kanal erhöht, um die Größe der Schwellwertspan­ nung des p-Kanals |V_T0(p)| zu erhöhen und sie näher an |V_T0(n)| heranzubringen. Der CJIGFET mit n-Kanal arbeitet dann in dem feldinduzierten Kanalbereich, wobei die Oberflächenkanallei­ tung gemäß Gleichung 40 erfolgt. Der CJIGFET mit p-Kanal ar­ beitet in dem metallurgischen Kanalbereich mit leitendem ver­ grabenem Kanal gemäß Gleichung 17.

Wenn andererseits die tatsächliche Austrittsarbeit der Gatee­ lektrode Φ_M(G) geringer ist als der ideale Wert Φ_MX, so daß die Austrittsarbeitsdifferenz ΔΦ_MX negativ ist, überschreitet die Größe der Schwellspannung des p-Kanals |V_T0(p)| die Größe der Schwellspannung des n-Kanals |V_T0(n)|. Die Absolutwerte der Schwellspannungen V_T0(n) und V_T0(p) werden dann näher zusammen­ gebracht, indem die Kanaldotierungskonzentrationen N_C(n) und N_C(p) genau umgekehrt wie oben beschrieben eingestellt werden. Demzufolge arbeitet der CJIGFET mit p-Kanal in dem feldindu­ zierten Kanalbereich, während der CJIGFET mit n-Kanal in dem metallurgischen Kanalbereich arbeitet. In jedem Fall geht der CJIGFET mit der verringerten mittleren Nettodotierungskonzen­ tration des Kanals in den feldinduzierten Kanalmodus und lei­ tet über einen Oberflächenkanal, während der CJIGFET mit der erhöhten mittleren Nettodotierungskonzentration des Kanals in den metallurgischen Kanalmodus geht und über einen vergrabenen Kanal leitet.

2.3 Konfiguration der komplementären CJIGFET-Struktur der Erfindung mit niedrigem Schwellwert

Fig. 15a und 15b zeigen die Drainseiten entsprechender CJIGFETs mit n-Kanal 100 und 140, deren Gateelektroden eine Austrittsarbeit in der Nähe des Übergangswertes Φ_MX haben, so daß jeder der CJIGFETs 100 und 140 sich für die komplementäre Transistorstruktur mit dem niedrigen Schwellwert gemäß der Er­ findung eignet. Stark p-dotiertes polykristallines Silizium- Germanium wird als Gatematerial in beiden CJIGFETs
mit n-Kanal 100 und 140 verwendet. Der Unterschied zwischen den CJIGFETs 100 und 140 liegt in der Konfiguration des Drain.

Der Ausgangspunkt für den CJIGFET mit dem n-Kanal 100 ist in Fig. 15a ein Halbleiterkörper aus Monosilizium, der aus einem sehr stark p-dotierten Substrat 102 und einer darüberliegenden leicht p-dotierten Epitaxieschicht 104 besteht. Eine mäßig p­ dotierte Mulde 106 ist in der p-Epitaxieschicht 104 entlang deren Oberseite vorgesehen, um einen p-Bodybereich für den CJIGFET 100 zu bilden. Ein elektrisch isolierender Feldisola­ tionsbereich 108 aus Siliziumoxid ist teilweise in die Epita­ xieschicht 104 versenkt, insbesondere in einen oberen Teil des p-Bodybereiches 106 entlang der oberen Halbleiteroberfläche, um einen aktiven Bauteilbereich für den CJIGFET 100 einzugren­ zen. Der Feldoxidbereich 108 trennt den Bauteilbereich für den CJIGFET 100 seitlich von anderen aktiven Bauteilbereichen, die in der Epitaxieschicht 104 vorgesehen werden.

Der CJIGFET 100 hat einen mäßig n-dotierten Kanalbereich 110, der mit dem p-Bodybereich 106 in dem Halbleiterkörper einen pn-Übergang bildet. Der n-Kanalbereich 110 erstreckt sich zwischen einer sehr stark n-dotierten Sourcezone (nicht ge­ zeigt) und einer sehr stark n-dotierten Drainzone 114 entlang der Oberseite des Halbleiters.

Eine dielektrische Gateschicht 116, die aus einem thermisch gezüchteten Siliziumoxid besteht, liegt auf dem n-Kanalbereich 110 und erstreckt sich entlang der Oberseite des Halbleiters. Eine Gateelektrode 118, die aus einem sehr stark p-dotierten polykristallinen Silizium-Germanium besteht, liegt auf der dieelektrischen Gateschicht 116 über dem n-Kanalbereich 140 und erstreckt sich etwas über den n⁺⁺-Drain 118 und auch etwas über die (nicht gezeigte) n⁺⁺-Source. Die Gateoxidschicht 116 trennt den n-Kanalbereich 110 elektrisch von der p⁺⁺-dotierten polykristallinen Si_1-xGe_x-Gateelektrode 118, wobei x der An­ teil des Germaniums in der polykristallinen Silizium-Germani­ umlegierung ist. Ein elektrisch isolierender Seitenwandab­ standshalter 122, der aus Siliziumoxid besteht, ist entlang der Drainseite der p⁺⁺-dotierten polykristallinen Si_1-xGe_x- Gateelektrode 118 angeordnet. Ein weiterer derartiger Seiten­ wandabstandshalter aus Siliziumoxid (nicht gezeigt) ist ent­ lang der Sourceseite der Gateelektrode 118 angeordnet.

Ein elektrischer Kontakt zu dem p-Bodybereich 106 wird über das p⁺⁺-Substrat 102 und die p⁻-Schicht 104 über einen Metall­ kontakt 124 hergestellt, der entlang des Bodens des Substrats 102 vorgesehen ist. Metall-Silizid-Kontakte 128 und 123 sind entlang der Oberseite der Gateelektrode 118 und des Drains 114 vorgesehen, um elektrische Kontakte zu den Elementen 118 und 114 herzustellen. Ein weiterer solcher Metall-Silizid-Kontakt (nicht gezeigt) ist entlang der Oberseite der Source vorgese­ hen, um die Source elektrische zu kontaktieren. Der Seiten­ wandabstandshalter 122 trennt den Drainkontakt 130 von der Gatelektrode 118 und dem Gatekontakt 128. Der (nicht gezeigte) Seitenwandabstandshalter auf der Sourceseite der Gateelektrode 118 hat dieselbe Funktion für die Source in dem CJIGFET 100.

Wie in Fig. 15b gezeigt besteht der CJIGFET mit n-Kanal 140 aus einem p⁺⁺-Substrat 102, einer p⁻-Epitaxieschicht 104, ei­ nem p-Bodybereich 106, einem Feldoxidbereich 108, einem n-Ka­ nalbereich 110, einer dielektrischen Gateschicht 116, einer p⁺⁺-dotierten polykristallinen Si_1-xGe_x-Gateelektrode 118, ei­ nem drainseitigen Seitenwandabstandshalter 122, einem entspre­ chenden (nicht gezeigten) sourceseitigen Seitenwandabstands­ halter, einem Metallsubstrat-Kontakt 124, einem Metall-Sili­ zid-Gatekontakt 128, einem Metall-Silizid-Drainkontakt 130 und einem (nicht gezeigten) Metall-Silizid-Sourcekontakt, die alle im wesentlichen wie beim CJIGFET 100 angeordnet sind.

Bei der Drainkonfiguration, bei der sich der CJIGFET 140 von dem CJIGFET 100 unterscheidet, hat der CJIGFET 140 einen n- Drain 144, der in einer leicht dotierten Drainstruktur (LDD) angeordnet ist. Der Drain 144 besteht aus einem sehr stark n­ dotierten Hauptabschnitt 146 und einer leichter n-dotierten Drainerweiterung 148, die sich zwischen dem n-Kanalbereich 110 und dem n⁺⁺-dotierten Hauptabschnitt 146 des Drain erstreckt. Obwohl die n⁺-Drainerweiterung 148 leichter dotiert ist als der n⁺⁺-dotierte Hauptabschnitt 146 des Drain, ist die n⁺- Drainerweiterung 148 stärker dotiert als der n-Kanalbereich 110. Die Drainerweiterung 148 erstreckt sich ein kleines Stück über die p⁺⁺-dotierte polykristalline Si_1-xGe_x-Gateelektrode 118. Der CJIGFET 140 hat eine n-Source (nicht gezeigt), die üblicherweise genauso konfiguriert ist wie der Drain 144. Alternativ kann die Source des CJIGFET 144 als eine einzelne, sehr stark n-dotierte Zone konfiguriert werden, sowie auch die (nicht gezeigte) Source des CJIGFET 100.

Der Grund dafür, daß der Drain 144 des CJIGFET 140 in einer LDD-Konfiguration hergestellt wird, ist die Reduzierung des elektrischen Feldes in der Nähe des Drains 144 und somit die Reduzierung der Anzahl der heißen Träger (Elektronen), die während des Betriebs des Bauteils in die Gateoxidschicht 116 in der Nähe des Drainendes des CJIGFETs 140 injiziert werden. Das Vorhandensein des n-Kanalbereiches 110 selbst kann jedoch bereits das Problem der Hot-Carrier-Injektion verringern. Die Drainarchitektur des CJIGFET 140 ist daher, abhängig von der Kanaldotierung und den Anforderungen an die Drainspannung, op­ tional.

Ein vollständiges Beispiel der komplementären CJIGFET-Archi­ tektur der Erfindung ist in Fig. 16 gezeigt. Bei diesem Bei­ spiel ist die komplementäre Transistorstruktur mit einem CJIG­ FET mit n-Kanal 100 und einem CJIGFET mit p-Kanal 160 ausge­ bildet. Der CJIGFET mit n-Kanal 100 in Fig. 16 ist genauso konfiguriert wie in Fig. 15a. Zusätzlich zeigt Fig. 16 eine sehr stark n-dotierte Sourcezone 112, einen elektrisch isolie­ renden Seitenwandabstandshalter 120, der entlang der Source­ seite der p⁺⁺-dotierten polykristallinen Si_1-xGe_x-Gateelektrode 118 angeordnet ist, und einen Sourcekontakt 126 aus Metallsi­ lizid für den CJIGFET 100. Sie Source 112 und der Drain 114 erstrecken sich jeweils deutlich weiter unter die Halbleiter­ oberfläche als der Kanalbereich 110.

Der CJIGFET mit p-Kanal 160 wird aus einer moderat n-dotierten Mulde 166 gebildet, die in einer p⁻-Epitaxieschicht 104 ent­ lang der Halbleiteroberseite vorgesehen ist. Der Muldenbereich 166 bildet einen n-Bodybereich für den CJIGFET 160. Das Feld­ oxid 108 umgibt einen oberen Teil des n-Bodybereichs 166 seit­ lich, wodurch der CJIGFET 160 einen aktiven Bauteilbereich erhält, der von dem aktiven Bereich für den CJIGFET 140 seit­ lich getrennt ist.

Der CJIGFET 160 enthält einen mäßig p-dotierten Kanalbereich 170, der mit dem n-Bodybereich 166 einen pn-Übergang bildet. Der p-Kanalbereich 170 erstreckt sich zwischen einer sehr stark p-dotierten Sourcezone 172 und einer sehr stark p-do­ tierten Drainzone 144 entlang der Oberseite des Halbleiters. Die p⁺⁺-Source 172 und der p⁺⁺-Drain 174 erstrecken sich deut­ lich weiter unter die Oberseite des Halbleiters als der p-Ka­ nalbereich 170.

Bei dem CJIGFET 160 isoliert eine dielektrische Gateschicht 176 aus Siliziumoxid den p-Kanalbereich 170 elektrisch gegen eine darüber liegenden Gateelektrode 178, die aus sehr stark p-dotiertem polykristallinem Silizium-Germanium besteht. Elek­ trisch isolierte Seitenwandabstandshalter 180 und 182 aus Si­ liziumoxid sind entlang der Sourceseite und der Drainseite der p⁺⁺-dotierten polykristallinen Si_1-xGe_x-Gateelektrode 178 ange­ ordnet.

Elektrische Kontakte zu der p⁺⁺-Source 172, der p⁺⁺-dotierten polykristallinen Si_1-xGe_x-Gateelektrode 178 und dem p⁺⁺-dotier­ ten Drain 174 des CJIGFETs 160 erhält man über Metall-Silizid- Kontakte 186, 188 und 190, die jeweils entlang der Oberseiten der Elemente 172, 178 und 174 vorgesehen sind. Seitenwandab­ standshalter 180 und 182 isolieren die Source/Drain-Kontakte 186 und 190 aus Metallsilizid elektrisch gegenüber der Gatee­ lektrode 178 und dem Gatekontakt 188 aus Metallsilizid. Ein elektrischer Kontakt zu dem n-Bodybereich 166 für den CJIGFET 160 wird üblicherweise entlang der Oberseite des Halbleiters bei einer Stelle vorgesehen, die in Fig. 16 nicht gezeigt ist.

Eine mittlerer Dotierungskonzentration des Substrats N_B und eine mittlere Dotierungskonzentration des Kanals N_C oder N_C(n) bei einem bestimmten Wert der Grenzschichttiefe y_JMIN werden für den CJIGFET mit n-Kanal 100 nach Maßgabe der Gleichungen 69 und 70 ermittelt. Ähnlich werden die mittlere Dotierungs­ konzentration für das Substrat N_B und die mittlere Dotierungs­ konzentration für den Kanal N_C oder N_C(p) bei einem bestimmten Wert der Grenzschichttiefe y_JMIN für den CJIGFET mit p-Kanal 160 gemäß den Gleichungen 69 und 70 ermittelt. Die Größen der Schwellspannungen V_T0(n) und V_T0(p) für die CJIGFETs 100 und 160 werden somit durch die Gleichungen 73 und 74 näherungswei­ se bestimmt. Demzufolge sind die Größen V_T0(n) und V_T0(p) nor­ malerweise kleiner als 0,5 Volt. Auch sind die Größen V_T0(n) und V_T0(p) für die CJIGFETs 100 und 160 ungefähr gleich.

Während bei den CJIGFETs 100 und 160 stark p-dotiertes poly­ kristallines Silizium-Germanium als Gatematerial verwendet wurde, könnte das Gatematerial alternativ auch aus Molybdän, Wolfram oder Kobalt bestehen. Vorbehaltlich einer Änderung des Wertes der Austrittsarbeitsdifferenz ΔΨ_MX werden die mittleren Dotierungskonzentrationen N_C(n), N_C(p) und N_B und die Größen V_T0(n) und V_T0(p) aus den Gleichungen 69, 70, 73 und 74 auf dieselbe Weise, wie für die besonderen Ausführungsformen der CJIGFETs 100 und 160, die in Fig. 16 gezeigt sind, näherungs­ weise ermittelt.

2.4 Herstellung der komplementären CJTGFET-Struktur mit nied­ rigem Schwellwert gemäß der Erfindung

Die komplementäre CJIGFET-Struktur der Fig. 16 wird auf fol­ gende Weise hergestellt. Ausgehend von dem p⁺⁺-Monosilizium­ substrat 102, wird die p⁻-Monosiliziumschicht 104 entlang der Oberseite des Substrats 102 epitaktisch gezüchtet. Der p-Body­ bereich 106 und der n-Bodybereich 166 werden dann in der p⁻- Epitaxieschicht 104 ausgebildet. Häufig wird eine Dotierungs­ technik der von Bulucea in der US-Patentanmeldung Nr. 08/420,972 vom 12. April 1995 beschriebenen Art verwendet, um die Bodybereiche 106 und 166 auszubilden. Die Dosierung der p- und n-Dotierungssubstanzen, die den p-Bodybereich 106 bzw. den n-Bodybereich 166 bilden, werden so gewählt, daß die ge­ wünschten Werte der mittleren Dotierungskonzentrationen für das Substrat, N_B, erreicht werden. Dann wird eine Lokaloxida­ tionstechnik zum Ausbilden des Feldoxidbereichs 108 einge­ setzt, die z. B. in der Us-Patentanmeldung Nr. 08/420,927 be­ schrieben ist. Bei dem Ausbilden des Feldoxids 108 werden üblicherweise stark p-dotierte Antiinversionsbereiche (nicht gezeigt) unter dem Feldoxid 108 entlang des seitlichen Umfangs des p-Bodybereiches 106 vorgesehen.

Eine Photoresismaske wird über dem linken aktiven Bereich in Fig. 16 ausgebildet, während der rechte aktive Bereich bis auf eine dünne aufliegende Siliziumoxidschicht unbedeckt bleibt. Eine n-Dotierungssubstanz, üblicherweise Arsen, die zum Eingrenzen des n-Kanalbereichs 170 dient, wird bei gemä­ ßigter Dosierung mittels Ionenimplantation in den rechten ak­ tiven Bereich eindiffundiert. Die Implantationsdosis wird so gewählt, daß nach der nachfolgenden Verarbeitung der Kanalbe­ reich 170 den Wert der mittleren Dotierungskonzentration N_C(n) erreicht, der durch die Gleichungen 69, 70 und 73 ungefähr angegeben wird. Der Photoresist wird entfernt. Ein Ausheil­ schritt kann durchgeführt werden, um die implantierte n-Kanal­ dotierungssubstanz zu aktivieren.

Über dem rechten aktiven Bereich in Fig. 16 wird nun eine Photoresistmaske ausgebildet, während der linke aktive Bereich abgesehen von möglicherweise einer dünnen aufliegenden Silizi­ umoxidschicht unbedeckt bleibt. Eine p-Dotierungssubstanz, üb­ licherweise Bor, die zum Eingrenzen des p-Kanalbereichs 110 dient, wird mit gemäßigter Dosis mittels Ionenimplantation in den linken aktiven Bereich eindiffundiert. Die Implantations­ dosis wird so gewählt, daß nach der nachfolgenden Verarbeitung der Kanalbereich 110 den Wert der Dotierungskonzentration N_C(p) erreicht, der durch die Gleichungen 69, 70 und 74 unge­ fähr angegeben wird. Der Photoresist wird entfernt. Ein Aus­ heilschritt wird ausgeführt, um die implantierten p-Kanaldo­ tierungen zu aktivieren. Dieser Ausheilschritt aktiviert auch die n-Kanaldotierungen, wenn sie nicht bereits aktiviert sind.

Die dünnen Oxidschichten entlang der Oberseiten der aktiven Bereiche des Bauteils werden entfernt. Eine thermische Oxida­ tion wird durchgeführt, um eine dünne Schicht aus Siliziumoxid entlang der freiliegenden Teile der Oberseite des Halbleiters zu züchten. Teile dieser dünnen Oxidschicht bilden später die dielektrischen Gateschichten 110 und 170.

Eine Schicht aus sehr stark p-dotiertem polykristallinem Sili­ zium-Germanium wird oben auf die Struktur aufgebracht. Wie bei der oben genannten Veröffentlichung von King et al. kann das Aufbringen mit einem chemischen Heißwand-Niederdruck-Aufdamp­ fungssystem durchgeführt werden, wobei Silan (SiH₄) und Germa­ niumtetrahydrid (GeH₄) als Ursprungsgase für Silizium bzw. Germanium bei einer Ablagerungstemperatur von ungefähr 625° und einem Ablagerungsdruck von 0,1 bis 0,2 Torr (13,33 bis 26,67 Pascal) verwendet werden. Bei einer Silanströmungsrate von 25 Norm-cm³/min liegt die Germaniumtetrahydrid-Strömungs­ rate im Bereich von 5 bis 15 Norm-m³/min. Der Prozentsatz des Germaniums in der p⁺⁺-dotierten polykristallinen Silizium-Ger­ maniumschicht liegt üblicherweise in der Nähe von 60 Gew.-% - d. h. der Bruchteil X ist ungefähr 0,6.

Mit einer geeigneten Photoresistmaske werden Teile der p⁺⁺­ dotierten polykristallinen Silizium-Germaniumschicht entfernt, um die p⁺⁺-dotierten Si_1-xGe_x-Gateelektroden 118 und 178 zu bilden. Nach Entfernung des Gateelektroden-Photoresists wird eine thermische Oxidation durchgefährt, um die Gateelektroden 118 und 178 zu versiegeln.

Über dem rechten aktiven Bereich in Fig. 16 wird eine Photo­ resistmaske ausgebildet, während der linke aktive Bereich unbedeckt bleibt. Unter Verwendung des Feldoxids 108 und der Gateelektrode 118 als Impantationsabschirmung wird eine n- Dotierungssubstanz, üblicherweise Arsen, die zum Eingrenzen der n⁺⁺-Source/Drain-Zonen 112 und 114 dient, mit einer star­ ken Dosis in die Teile des linken Bereichs, die nicht von der Implantationsabschirmung bedeckt sind, durch Ionenimplantation eindiffundiert. Obwohl die n-Dotierungssubstanz für die Sour­ ce/den Drain auch mit einer sehr großen Dosis in die p⁺⁺-do­ tierte polykristalline Si_1-xGe_x-Gateelektrode 118 eindringt, ist die sehr große Dosis der n-Dotierungssubstanz für die Source/den Drain wesentlich geringer als die sehr starke Dosis der p-Dotierungssubstanz, die bereits in der Gateelektrode 118 vorhanden ist. Die sehr starke Dosierung der n-Dotierungssub­ stanz der Source/des Drains dotiert daher die Gateelektrode 118 nicht um. Dann wird der Photoresist entfernt. Es kann ein Ausheilschritt durchgeführt werden, um die implantierte n- Dotierungssubstanz der Source/des Drains zu aktivieren, damit sie tiefer in das Halbleitersubstrat eindiffundiert.

Eine Photoresistmaske wird über dem linken aktiven Bereich in Fig. 16 ausgebildet, während der rechte aktive Bereich unbe­ deckt bleibt. Mit dem Feldoxid 108 und der Gatelektrode 128 als eine Implantationsabschirmung wird eine p-Dotierungssub­ stanz, üblicherweise Bor, die zum Abgrenzen der p⁺⁺-dotierten Source/Drain-Zonen 112 und 174 dient, mit einer sehr starken Dosis in die Teile des rechten aktiven Bereiches eindiffun­ diert, die nicht von der Implantationsabschirmung bedeckt sind. Ein Teil der Source/Drain-Dotierungssubstanz dringt in die p⁺⁺-dotierte polykristalline Si_1-xGe_x-Gateelektrode 178 ein. Da die Gateelektrode 178 stark p-dotiert ist, beeinflußt das Eindringen der weiteren p-Dotierungssubstanz in die Elek­ trode 178 ihre elektrischen Eigenschaften nicht wesentlich. Der Photresist wird entfernt.

Ein Ausheilschritt wird durchgeführt, um die implantierte p- Dotierungssubstanz der Source/des Drains auszuheilen, damit sie tiefer in das Halbleitersubstrat eindiffundiert. Dieser Aus­ heilschritt aktiviert auch die n-Dotierungssubstanz der Sou­ rce/des Drains, wenn sie nicht bereits aktiviert ist.

An diesem Punkt sind die Source/Drain-Zonen 112, 114, 172 und 174 weitgehend fertig. Der Teil der n-Kanaldotierungssubstanz, der in den linken aktiven Bauteilbereich außerhalb der p⁺⁺­ dotierten source/Drain-Zonen 112 und 114 eindiffundiert wurde, bildet den n-Kanalbereich 110. Ähnlich bildet der Teil der p- Kanaldotierungssubstanz, der in den rechten aktiven Bauteilbe­ reich außerhalb der p⁺⁺-dotierten source/Drain-Zonen 172 und 174 eindiffundiert wurde, den p-Kanalbereich 170.

Eine Schicht aus Niedertemperatur-Siliziumoxid wird passend oben auf der Struktur aufgebracht. Ein anisotroper Ätzschritt wird durchgeführt, um das gesamte angepaßte Oxid bis auf die Seitenwandabstandshalter 120, 122, 180 und 182 zu entfernen. Metallsilizid-Kontakte 126, 128, 130, 186, 188 und 190 werden anschließend ausgebildet. Die Struktur wird durch Herstellen eines Metallkontakts 124 entlang der Unterseite des Substrats 102 fertiggestellt.

Bei Ausführungsformen, bei denen das Gatematerial Molybdän, Wolfram oder Kobalt ist, wird der obige Prozeß modifiziert, indem die stark p-dotierte Silizium-Germanium-Schicht durch eine Molybdän-, Wolfram- oder Kobaltschicht ersetzt wird. Die Molybdän-, Wolfram- oder Kobaltschicht wird dann auf dieselbe Weise mit einem Muster versehen wie die p-dotierte Silizium- Germaniumschicht. Das Einbringen der n-Dotierungssubstanz oder p-Dotierungssubstanz in der Molybdän-, Wolfram- oder Kobalt­ schicht beeinflußt deren elektrische Eigenschaften nicht. Daß die Gateelektroden der komplementären CJIGFETs den n- und/oder p-Dotierungssubstanzen ausgesetzt werden, beeinflußt den Be­ trieb der CJIGFETs nicht.

2.5 Abwandlungen

Während die Erfindung in bezug auf besondere Ausführungsformen beschrieben wurde, dient diese Beschreibung allein dem Zweck der Erläuterung und soll den Bereich der beanspruchten Erfin­ dung nicht beschränken. Andere Materialien mit einer Aus­ trittsarbeit in der Nähe der mittleren Lage des Bandabstands des Halbleitermaterials, üblicherweise Silizium, könnten an­ stelle des stark p-dotierten polykristallinen Silizium-Germa­ niums, des Molybdäns, Wolframs oder Kobalts als Gatematerial verwendet werden. Eine Legierung aus Kobalt und entweder Mo­ lybdän oder Wolfram könnte verwendet werden, um eine Aus­ trittsarbeit zu erreichen, die sehr nahe bei der mittleren Lage des Bandabstands von Silizium liegt.

Die komplementären CJIGFETs der Erfindung können in LDD-Kon­ figurationen hergestellt werden, indem geeignet maskierte LDD- Ionenimplantationen des n- und p-Typs unmittelbar nach der Versiegelungsoxidation der Gateelektrode durchgeführt werden, die Seitenwandabstandshalter für die Gateelektroden mit einer Prozedur hergestellt werden, bei der Niedertemperatur-Silizi­ umoxid passend abgelagert und anisotrop geätzt wird, und indem dann mit sehr starken Dosierungen geeignet maskierte n- und p- Ionenimplantationen durchgeführt werden. Die Epitaxieschicht 104 kann durch leicht dotiertes massives p-Silizium ersetzt werden. Indem einen p-Ionenimplantation bei hoher Energie mit sehr hoher Dosierung durchgeführt wird, kann auch eine sehr stark dosierte vergrabene p-Schicht gebildet werden, die äqui­ valent zu dem p⁺⁺-Substrat 102 ist.

Anstelle des Feldoxids 108, das durch lokale Oxidation herge­ stellt wird, kann eine Grabenisolation vorgesehen werden.

Es können also von dem Fachmann zahlreiche Modifikationen und Anwendungen vorgesehen werden, ohne den Bereich der Erfindung gemäß den folgenden Ansprüchen zu verlassen. Die in der vor­ stehenden Beschreibung, den Ansprüchen und der Zeichnung of­ fenbarten Merkmale können sowohl einzeln als auch in beliebi­ ger Kombination für die Verwirklichung der Erfindung in ihren verschiedenen Ausgestaltungen von Bedeutung sein.

Claims (25)

1. Komplementäre Transistorstruktur mit einem Substrat aus Halbleitermaterial mit einer Halblei­ teroberseite, wobei das Halbleitermaterial gekennzeichnet ist durch eine Elektronenaffinität χ_S und eine Bandab­ standsenergie E_G vom Valenzband zum Leitungsband; und mit komplementären ersten und zweiten Feldeffekttransistoren, von denen jeder folgende Merkmale aufweist:
zwei seitlich getrennte Source/Drain-Zonen, die in dem Halbleitersubstrat entlang der Halbleiteroberseite ange­ ordnet sind;
einen Kanalbereich, der sich zwischen den Source/Drain- Zonen in dem Halbleitersubstrat entlang der Halbleiter­ oberfläche erstreckt; und
eine Gateelektrode, die über dem Kanalbereich liegt und von dem Kanalbereich elektrisch getrennt ist und deren Austrittsarbeit innerhalb von 0,3 eV des Wertes von χ_S + E_G/2 liegt; wobei die Source/Drain-Zonen und der Kanalbe­ reich des ersten Transistors einen ersten Leitfähigkeits­ typ haben und die Source/Drain-Zonen des Kanalbereichs des zweiten Transistors einen zweiten Leitfähigkeitstyp haben, der zum ersten Leitfähigkeitstyp entgegengesetzt ist.

2. Struktur nach Anspruch 1, bei der einer der Transistoren Strom gemäß einem feldinduzierten Kanalmodus leitet; und
der andere Transistor Strom gemäß einem metallurgischen Kanalmodus leitet.

3. Struktur nach Anspruch 1 oder 2, bei der die Gateelektrode beider Transistoren aus elektrisch leitendem Material des weitgehend selben Typs bestehen.

4. Struktur nach einem der vorangehenden Ansprüche, bei der die Austrittsarbeit der Gateelektroden im wesentlichen gleich ist;
der erste und der zweite Leitfähigkeitstyp der n-Typ bzw. der p-Typ sind, wobei der erste und der zweite Transistor ein n-Kanal- bzw. ein p-Kanaltransistor ist; und
der erste und der zweite Transistor jeweils in einem feld­ induzierten Kanalmodus bzw. einem metallurgischen Kanal­ modus arbeiten, wenn die Austrittsarbeit größer ist als χ_S + E_G/2, und umgekehrt, wenn die Austrittsarbeit geringer ist als χ_S + E_G/2.

5. Struktur nach einem der vorangehenden Ansprüche, bei der die Austrittsarbeit der Gateelektrode jedes Transistors innerhalb von 0,2 eV des Wertes von χ_S + E_G/2 liegt.

6. Struktur nach einem der vorangehenden Ansprüche, bei der die Austrittsarbeit der Gateelektrode jedes Transistors innerhalb von 0,15 eV des Wertes von χ_S + E_G/2 liegt.

7. Struktur nach einem der vorangehenden Ansprüche, bei der jeder Transistor ein normalerweise ausgeschaltetes Bauteil ist.

8. Struktur nach einem der vorangehenden Ansprüche, bei der jeder Transistor eine Schwellspannung hat, deren Größe maximal 0,5 Volt ist.

9. Struktur nach einem der vorangehenden Ansprüche, bei der jeder Transistor eine Schwellspannung hat, deren Größe innerhalb von 0,3 Volt des Wertes V_TX liegt, der aus der folgenden Gleichung ermittelt wird:
wobei k die Boltzmann-Konstante ist, T ist die absolute Temperatur, Q ist die elektronische Ladung, N_CX ist die mittlere Nettodotierungskonzentration des Kanalbereichs für den Transistor an der Stelle des Übergangs vom Ober­ flächenkanal zum vergrabenen Kanal, und n_i ist die intrin­ sische Trägerkonzentration des Halbleitermaterials, wobei die Schwellspannung eines der Transistoren positiv ist und die Schwellspannung des anderen Transistors negativ ist.

10. Struktur nach einem der vorangehenden Ansprüche, bei der die Source/Drain-Zonen jedes Transistors sich weiter unter die Halbleiteroberfläche erstrecken als der Kanalbereich des Transistors.

11. Struktur nach einem der vorangehenden Ansprüche, bei der das Halbleitersubstrat für jeden Transistor folgende wei­ tere Merkmale aufweist: einen Substratbereich, der an den Kanalbereich dieses Transistors angrenzt und den entge­ gengesetzten Leitfähigkeitstyp zu diesem hat, wobei der Substratbereich und der Kanalbereich jedes Transistors einen pn-Übergang bilden.

12. Struktur nach Anspruch 11, bei der der Kanalbereich jedes Transistors im wesentlichen ladungsverarmt ist, wenn die Gateelektrode, der Substratbereich und eine der Source/- Drain-Zonen dieses Transistors auf im wesentlichen der­ selben Spannung liegen.

13. Struktur nach Anspruch 11 oder 12, bei der der Kanalbe­ reich jedes Transistors eine mittlere Nettodotierungskon­ zentration hat, die sich von dem Wert von N_CX unterschei­ det und aufgrund folgender Gleichung ermittelt wird:
wobei y_JMIN die Tiefe unter der Halbleiteroberfläche des Kanalbereichs an der Stelle des Übergangs von Oberflä­ chenkanal zu vergrabenem Kanal ist, N_CX ist die mittlere Nettodotierungskonzentration dieses Kanalbereichs an der Stelle des Übergangs vom Oberflächenkanal zum vergrabenen Kanal, N_B ist die mittlere Nettodotierungskonzentration des Substratbereichs für diesen Transistor, n_i ist die intrinsische Trägerkonzentration des Halbleitermaterial und L_D(C) ist die mittlere extrinsische Debye-Länge, die gegeben ist durch:
wobei k die Boltzmann-Konstante ist, T ist die absolute Temperatur, q ist die elektronische Ladung, und ε ist die Dielektrizitätskonstante des Halbleitermaterials, wobei die mittlere Nettodotierungskonzentration in dem Kanalbe­ reich eines der Transistoren größer als N_CX für diesen einen Transistor ist, und die mittlere Nettodotierungs­ konzentration in dem Kanalbereich des anderen Transistors ist kleiner als N_CX für diesen anderen Transistor.

14. Struktur nach Anspruch 13, bei der die Ladungsträger, die sich zwischen den Source/Drain-Zonen jedes Transistors bewegen, wenn er eingeschaltet ist, durch den Kanalbereich dieses Transistors (a) entlang eines vergrabenen Kanals fließen, der unter der Oberfläche des Halbleiters liegt, wenn die mittlere Nettodotierungskonzentration in dem Kanalbereich dieses Transistors größer als N_CX ist, und (b) entlang eines Oberflächenkanals fließen, der sich ent­ lang der Oberseite des Halbleiters erstreckt, wenn die mittlere Nettodotierungskonzentration in dem Kanalbereich dieses Transistors geringer als N_CX ist.

15. Struktur nach Anspruch 14, bei der der vergrabene Kanal aus einem weitgehend nicht verarmten Halbleitermaterial besteht und der Oberflächenkanal weitgehend durch eine feldinduzierte Inversion erzeugt wird.

16. Struktur nach einem der Ansprüche 13 bis 15, bei der ein bestimmter der Transistoren Strom gemäß eines feldin­ duzierten Kanalmodus leitet, wobei die mittlere Nettodo­ tierungskonzentration in dem Kanalbereich dieses bestimm­ ten Transistors geringer ist als N_CX für diesen Transi­ stor; und
der verbleibende Transistor Strom gemäß eines metallurgi­ schen Kanalmodus leitet, wobei die mittlere Nettodotie­ rungskonzentration in dem Kanalbereich des verbleibenden Transistors größer ist als N_CX für diesen verbleibenden Transistor.

17. Struktur nach Anspruch 16, bei der die Austrittsarbeit der Gateelektroden im wesentlichen gleich ist;
der bestimmte Transistor ein n-Kanaltransistor ist, wenn die Austrittsarbeit größer ist als χ_S + E_G/2; und
der bestimmte Transistor ein p-Kanaltransistor ist, wenn die Austrittsarbeit kleiner als χ_S + E_G/2.

18. Struktur nach einem der vorangehenden Ansprüche, bei der das Halbleitermaterial hauptsächlich aus Silizium besteht und jede Gateelektrode hauptsächlich aus Molybdän, Wolfram und/oder Kobalt besteht.

19. Struktur nach einem der vorangehenden Ansprüche 1 bis 17, bei der das Halbleitermaterial hauptsächlich aus Silizium besteht und jede Gateelektrode aus leitend dotiertem po­ lykristallinem Silizium-Germanium besteht.

20. Struktur nach Anspruch 19, bei der das polykristalline Silizium-Germanium p-dotiert ist.

21. Verfahren zum Herstellen einer komplementären Transistor­ struktur aus einem Substrat aus Halbleitermaterial mit ei­ ner Halbleiteroberseite, wobei das Halbleitersubstrat einen p-Substratbereich und einen n-Substratbereich um­ faßt, die sich zur Halbleiteroberseite erstrecken, und das Halbleitermaterial durch einen Elektronenaffinität χ_S und eine Bandabstandsenergie E_G vom Valenzband zum Leitungs­ band gekennzeichnet ist, mit folgenden Verfahrensschrit­ ten:
Einbringen erster n- und p-Dotierungssubstanzen in die p- bzw. p-Substratbereiche, um einen n-Kanalbereich bzw. einen p-Kanalbereich zu definieren, der sich jeweils zur Oberseite des Halbleiters erstreckt;
Vorsehen einer ersten dielektrischen Gateschicht und einer zweiten dielektrischen Gateschicht über dem n- bzw. p- Kanalbereich;
Ausbilden einer ersten Gateelektrode und einer zweiten Gateelektrode über der ersten bzw. der zweiten dielektri­ schen Gateschicht über dem n- bzw. p-Kanalbereich, so daß jede Gateelektrode eine Austrittsarbeit innerhalb von 0,3 eV des Wertes von χ_S + E_G/2 hat;
selektives Einbringen zweiter n- und p-Dotierungssubstan­ zen in den p- bzw. n-Substratbereich, um jeweils (a) zwei seitlich getrennte n-Source/Drain-Zonen, die sich zur Halbleiteroberseite erstrecken und zwischen denen sich der n-Kanal erstreckt, bzw. (b) zwei seitlich getrennte p- Source/Drain-Zonen, die sich zur Oberseite des Halbleiters erstrecken und zwischen denen sich der n-Kanalbereich er­ streckt, zu bilden, wobei ein Feldeffekt-Transistor mit n- Kanal die n-Source/Drain-Zonen, den n-Kanalbereich, die erste dielektrische Gateschicht und die erste Gateelek­ trode umfaßt, und wobei ein Feldeffekt-Transistor mit p- Kanal die p-Source/Drain-Zonen, den p-Kanalbereich, die zweite dielektrische Gateschicht und die zweite Gateelek­ trode umfaßt.

22. Verfahren nach Anspruch 21, bei dem das Ausbilden der ersten und der zweiten Gateelektrode das Ausbilden beider Gateelektroden aus im wesentlichen demselben elektrisch leitfähigen Material umfaßt.

23. Verfahren nach Anspruch 21 oder 22 , bei dem die ersten Dotierungssubstanzen in die Substratbereiche bei solchen Dotierungsbedingungen eingebracht werden, daß jeder Tran­ sistor eine Schwellspannung hat, deren Größe innerhalb von 0,3 Volt des Wertes V_TX liegt, der wie folgt bestimmt wird:
wobei k die Boltzmann-Konstante ist, T ist die absolute Temperatur, Q ist die elektronische Ladung, N_CX ist die mittlere Nettodotierungskonzentration des Kanalbereichs für den Transistor an der Stelle des Übergangs vom Ober­ flächenkanal zum vergrabenen Kanal, und n_i ist die in­ trinsische Trägerkonzentration des Halbleitermaterials, wobei die Schwellspannung eines der Transistoren positiv ist und die Schwellspannung des anderen Transistors nega­ tiv ist.

24. Verfahren nach einem der Ansprüche 21 bis 23, bei dem der Kanalbereich jedes Transistors eine mittlere Nettodotie­ rungskonzentration hat, die sich von dem Wert N_CX unter­ scheidet und aufgrund der folgenden Beziehung ermittelt wird:
wobei y_JMIN die Tiefe des Kanalbereichs unter der Halb­ leiteroberfläche an der Stelle des Übergangs vom Oberflä­ chenkanal zum vergrabenen Kanal ist, N_CX ist die mittlere Nettodotierungskonzentration des Kanalbereichs an der Stelle des Übergangs vom Oberflächenkanal zum vergrabenen Kanal, L_(DC) ist die mittlere extrinsische Debye-Länge bei der Dotierungskonzentration N_CX, N_B ist die mittlere Net­ todotierungskonzentration des Substratbereichs für diesen Transistor, und n_i ist die intrinsische Trägerkonzentra­ tion des Halbleitermaterials, wobei die mittlere Nettodo­ tierungskonzentration in dem Kanalbereich eines der Tran­ sistoren größer als N_CX für diesen einen Transistor ist, und wobei die mittlere Nettodotierungskonzentration im Kanalbereich des anderen Transistors kleiner als N_CX für diesen anderen Transistor ist.

25. Verfahren nach einem der Ansprüche 21 bis 24, bei dem die Gateelektroden im wesentlichen aus Molybdän, Wolfram, Kobalt und/oder leitend dotiertem polykristallinem Sili­ zium-Germanium gebildet werden.