DE19815874C2 - ROM-Halbleiter-Speichervorrichtung mit Implantationsbereichen zur Einstellung eines Kontaktwiderstandes und Verfahren zu deren Herstellung - Google Patents

ROM-Halbleiter-Speichervorrichtung mit Implantationsbereichen zur Einstellung eines Kontaktwiderstandes und Verfahren zu deren Herstellung

Info

Publication number
DE19815874C2
DE19815874C2 DE19815874A DE19815874A DE19815874C2 DE 19815874 C2 DE19815874 C2 DE 19815874C2 DE 19815874 A DE19815874 A DE 19815874A DE 19815874 A DE19815874 A DE 19815874A DE 19815874 C2 DE19815874 C2 DE 19815874C2
Authority
DE
Germany
Prior art keywords
area
semiconductor memory
contact
substrate
bit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE19815874A
Other languages
German (de)
English (en)
Other versions
DE19815874A1 (de
Inventor
Andreas Rusch
Yoichi Otani
Steffen Rothenhaeuser
Alexander Trueby
Ulrich Zimmermann
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to DE19815874A priority Critical patent/DE19815874C2/de
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to JP2000544011A priority patent/JP2002511655A/ja
Priority to DE59914831T priority patent/DE59914831D1/de
Priority to PCT/DE1999/000901 priority patent/WO1999053546A1/de
Priority to KR10-2000-7011234A priority patent/KR100408944B1/ko
Priority to EP99924679A priority patent/EP1070352B1/de
Priority to TW088105428A priority patent/TW404026B/zh
Publication of DE19815874A1 publication Critical patent/DE19815874A1/de
Priority to US09/685,361 priority patent/US7230877B1/en
Application granted granted Critical
Publication of DE19815874C2 publication Critical patent/DE19815874C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B20/00—Read-only memory [ROM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe

Landscapes

  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)
DE19815874A 1998-04-08 1998-04-08 ROM-Halbleiter-Speichervorrichtung mit Implantationsbereichen zur Einstellung eines Kontaktwiderstandes und Verfahren zu deren Herstellung Expired - Fee Related DE19815874C2 (de)

Priority Applications (8)

Application Number Priority Date Filing Date Title
DE19815874A DE19815874C2 (de) 1998-04-08 1998-04-08 ROM-Halbleiter-Speichervorrichtung mit Implantationsbereichen zur Einstellung eines Kontaktwiderstandes und Verfahren zu deren Herstellung
DE59914831T DE59914831D1 (de) 1998-04-08 1999-03-25 Halbleiter-speichervorrichtung und verfahren zu deren herstellung
PCT/DE1999/000901 WO1999053546A1 (de) 1998-04-08 1999-03-25 Halbleiter-speichervorrichtung und verfahren zu deren herstellung
KR10-2000-7011234A KR100408944B1 (ko) 1998-04-08 1999-03-25 반도체 메모리와 그것을 생산하기 위한 방법
JP2000544011A JP2002511655A (ja) 1998-04-08 1999-03-25 半導体メモリ装置及びその製造方法
EP99924679A EP1070352B1 (de) 1998-04-08 1999-03-25 Halbleiter-speichervorrichtung und verfahren zu deren herstellung
TW088105428A TW404026B (en) 1998-04-08 1999-04-08 Semiconductor-memory device and its production method
US09/685,361 US7230877B1 (en) 1998-04-08 2000-10-10 Method of making a semiconductor memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19815874A DE19815874C2 (de) 1998-04-08 1998-04-08 ROM-Halbleiter-Speichervorrichtung mit Implantationsbereichen zur Einstellung eines Kontaktwiderstandes und Verfahren zu deren Herstellung

Publications (2)

Publication Number Publication Date
DE19815874A1 DE19815874A1 (de) 1999-10-14
DE19815874C2 true DE19815874C2 (de) 2002-06-13

Family

ID=7864069

Family Applications (2)

Application Number Title Priority Date Filing Date
DE19815874A Expired - Fee Related DE19815874C2 (de) 1998-04-08 1998-04-08 ROM-Halbleiter-Speichervorrichtung mit Implantationsbereichen zur Einstellung eines Kontaktwiderstandes und Verfahren zu deren Herstellung
DE59914831T Expired - Lifetime DE59914831D1 (de) 1998-04-08 1999-03-25 Halbleiter-speichervorrichtung und verfahren zu deren herstellung

Family Applications After (1)

Application Number Title Priority Date Filing Date
DE59914831T Expired - Lifetime DE59914831D1 (de) 1998-04-08 1999-03-25 Halbleiter-speichervorrichtung und verfahren zu deren herstellung

Country Status (7)

Country Link
US (1) US7230877B1 (enExample)
EP (1) EP1070352B1 (enExample)
JP (1) JP2002511655A (enExample)
KR (1) KR100408944B1 (enExample)
DE (2) DE19815874C2 (enExample)
TW (1) TW404026B (enExample)
WO (1) WO1999053546A1 (enExample)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100666174B1 (ko) 2005-04-27 2007-01-09 삼성전자주식회사 3-레벨 불휘발성 반도체 메모리 장치 및 이에 대한구동방법
KR101391881B1 (ko) 2007-10-23 2014-05-07 삼성전자주식회사 멀티-비트 플래시 메모리 장치 및 그것의 프로그램 및 읽기방법
CN102456693A (zh) * 2010-10-27 2012-05-16 上海华虹Nec电子有限公司 掩膜型rom器件的单元结构

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5170227A (en) * 1989-03-20 1992-12-08 Mitsubishi Denki Kabushiki Kaisha Mask rom having monocrystalline silicon conductors
US5563098A (en) * 1995-04-10 1996-10-08 Taiwan Semiconductor Manufacturing Company Buried contact oxide etch with poly mask procedure
US5620926A (en) * 1994-07-21 1997-04-15 Nec Corporation Method for forming a contact with activation and silicide forming heat treatment

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5967666A (ja) * 1982-10-09 1984-04-17 Mitsubishi Electric Corp Ｒｏｍ
US5526306A (en) * 1994-02-10 1996-06-11 Mega Chips Corporation Semiconductor memory device and method of fabricating the same
TW287313B (enExample) * 1995-02-20 1996-10-01 Matsushita Electric Industrial Co Ltd
JP3586332B2 (ja) * 1995-02-28 2004-11-10 新日本製鐵株式会社 不揮発性半導体記憶装置及びその製造方法
JP3185862B2 (ja) * 1997-09-10 2001-07-11 日本電気株式会社 マスク型半導体装置の製造方法
US6030871A (en) * 1998-05-05 2000-02-29 Saifun Semiconductors Ltd. Process for producing two bit ROM cell utilizing angled implant
US6200861B1 (en) * 1999-03-26 2001-03-13 Taiwan Semiconductor Manufacturing Co., Ltd. Method of fabricating high density multiple states mask ROM cells

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5170227A (en) * 1989-03-20 1992-12-08 Mitsubishi Denki Kabushiki Kaisha Mask rom having monocrystalline silicon conductors
US5620926A (en) * 1994-07-21 1997-04-15 Nec Corporation Method for forming a contact with activation and silicide forming heat treatment
US5563098A (en) * 1995-04-10 1996-10-08 Taiwan Semiconductor Manufacturing Company Buried contact oxide etch with poly mask procedure

Also Published As

Publication number Publication date
DE59914831D1 (de) 2008-09-25
KR100408944B1 (ko) 2003-12-11
DE19815874A1 (de) 1999-10-14
US7230877B1 (en) 2007-06-12
WO1999053546A1 (de) 1999-10-21
EP1070352B1 (de) 2008-08-13
TW404026B (en) 2000-09-01
EP1070352A1 (de) 2001-01-24
JP2002511655A (ja) 2002-04-16
KR20010042569A (ko) 2001-05-25

Similar Documents

Publication Publication Date Title
EP0025130B1 (de) Hochintegrierter Festwertspeicher
DE2911132A1 (de) Verfahren zur bildung einer kontaktzone zwischen schichten aus polysilizium
EP0024311A2 (de) Verfahren zum Herstellen eines hochintegrierten Festwertspeichers
EP0002670A1 (de) Verfahren zum Herstellen eines bipolaren Transistors in einem Halbleitersubstrat
DE3910033A1 (de) Halbleiterspeicher und verfahren zu dessen herstellung
DE69425369T2 (de) Technik zur herstellung von speicherzellen in einer art und weise, die elektrische kriechstrecken vermeidet
DE69022865T2 (de) EPROM-Speicheranordnung mit Crosspoint-Konfiguration und Verfahren zu ihrer Herstellung.
DE68905487T2 (de) Verfahren zur herstellung einer integrierten schaltung mit bauelementen, die gates auf zwei ebenen enthalten.
DE60034265T2 (de) Halbleiterbauelement mit SOI-Struktur und dessen Herstellungsverfahren
DE19620032C2 (de) Halbleiterbauelement mit Kompensationsimplantation und Herstellverfahren
WO2004107435A1 (de) Nrom-halbleiterspeichervorrichtung und herstellungsverfahren
DE2743299A1 (de) Ladungskopplungsanordnung
DE2645014B2 (de) Verfahren zur Herstellung einer integrierten MOS-Schaltungsstruktur mit doppelten Schichten aus polykristallinem Silizium auf einem Silizium-Substrat
EP0931340B1 (de) Halbleiter-festwertspeicher und verfahren zu seiner herstellung
DE19815874C2 (de) ROM-Halbleiter-Speichervorrichtung mit Implantationsbereichen zur Einstellung eines Kontaktwiderstandes und Verfahren zu deren Herstellung
DE3842749A1 (de) Verfahren zum herstellen einer integrierten schaltung
DE4441153A1 (de) Verfahren zur Herstellung eines Kondensators einer Halbleiterspeichervorrichtung
EP0864177B1 (de) Festwert-speicherzellenanordnung und verfahren zu deren herstellung
DE19802056A1 (de) Isolierschicht-Feldeffekttransistoren mit unterschiedlichen Gate-Kapazitäten
EP1030360A2 (de) Elektrische Teststruktur auf einem Halbleitersubstrat und Testverfahren
DE10256200A1 (de) Flash-Speicherzelle und Verfahren zur Herstellung dieser, sowie ein Programmier-/Lösch-/Lese-Verfahren in der Flash-Speicherzelle
DE10250872B4 (de) Verfahren zur Herstellung einer Halbleiterstruktur mit mehreren Gate-Stapeln
DE3411960A1 (de) Verfahren zur selbstausrichtung einer doppelten schicht aus polykristallinem silicium mittels oxydation in einer integrierten schaltung
DE3686481T2 (de) Verfahren zum programmieren durch ionen-implantation von nurlesespeichern-nmos und ein dadurch erhaltener nurlesespeicher-nmos.
DE19940317C2 (de) Verfahren zur Herstellung integrierter Schaltungen mit Transistoren und weiteren Halbleiterelementen

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: INFINEON TECHNOLOGIES AG, 81669 MUENCHEN, DE

D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee