CN102456693A - 掩膜型rom器件的单元结构 - Google Patents

掩膜型rom器件的单元结构 Download PDF

Info

Publication number
CN102456693A
CN102456693A CN2010105214422A CN201010521442A CN102456693A CN 102456693 A CN102456693 A CN 102456693A CN 2010105214422 A CN2010105214422 A CN 2010105214422A CN 201010521442 A CN201010521442 A CN 201010521442A CN 102456693 A CN102456693 A CN 102456693A
Authority
CN
China
Prior art keywords
mask
cellular construction
type rom
contact hole
trap
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2010105214422A
Other languages
English (en)
Inventor
胡晓明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Hua Hong NEC Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Hua Hong NEC Electronics Co Ltd filed Critical Shanghai Hua Hong NEC Electronics Co Ltd
Priority to CN2010105214422A priority Critical patent/CN102456693A/zh
Publication of CN102456693A publication Critical patent/CN102456693A/zh
Pending legal-status Critical Current

Links

Images

Abstract

本发明公开了一种掩膜型ROM器件的单元结构，其原始状态为：衬底(10)中具有n阱(12’)，衬底(10)之上为介质层(21)，介质层(21)中具有接触孔(19)，接触孔(19)与n阱(12’)相接触；其编程状态为：衬底(10)中具有n阱(12’)，衬底(10)之上为介质层(21)，介质层(21)中具有接触孔(19)，接触孔(19)下方的n阱(12’)中具有n型离子注入区(20)，接触孔(19)与n型离子注入区(20)相接触，n型离子注入区(20)的掺杂浓度大于n阱(12’)的掺杂浓度。接触孔(19)为填充在一个通孔中的金属。本发明掩膜型ROM的单元结构具有结构简单、面积小的优点。

Description

掩膜型ROM器件的单元结构
技术领域
本发明涉及一种ROM(read-only memory，只读存储器)，特别是涉及一种掩膜型ROM(Mask ROM)。
背景技术
掩模型ROM是ROM的一种。通常为了生产大量相同内容的ROM，制造商先制作一颗有原始数据的ROM作为样本，然后再大量复制，这一样本就是掩膜型ROM。烧录在掩膜型ROM中的资料永远无法修改，它的优势是成本比较低。
掩膜型ROM器件是由多个单元结构组成的，每个单元结构都具有原始状态和编程状态以分别表示“0”或“1”，这两种状态是由结构的差别体现的。逻辑的“0”和“1”具体由哪种状态表示取决于应用电路的设计。
请参阅图1a，这是传统的掩膜型ROM的单元结构的原始状态，也就是常规的MOS晶体管。衬底10中具有隔离结构11和阱12。衬底10之上具有栅氧化层13。栅氧化层13之上具有多晶硅栅极14。栅氧化层13两侧下方的阱12中具有轻掺杂漏(LDD)注入区15。栅氧化层13和多晶硅栅极14的两侧具有侧墙16。侧墙16两侧下方的阱12中具有重掺杂源漏注入区17。
请参阅图1b，这是传统的掩膜型ROM的单元结构的编程状态。它是在常规MOS晶体管的基础上，在沟道区18进行一次额外的离子注入，离子注入类型(p型或n型)与重掺杂源漏注入区17相同，从而让沟道处于常开状态。
在特定的操作电压下，通过比较图1a和图1b所示的传统掩膜型ROM的单元结构的两种状态的读取电流的差异，实现逻辑“1”和“0”的区分。
请参阅图3a，这是传统的掩膜型ROM的单元结构的版图，其中的黑色小方块表示填充有金属的接触孔19。该版图显示传统的掩膜型ROM的单元结构为四端子的器件，四个端子分别是阱12(通过重掺杂区22的接触孔19引出，重掺杂区22的掺杂类型与重掺杂源漏注入区17的掺杂类型相反)、栅极14的接触孔19、源极17的接触孔19、漏极17的接触孔19，该器件的版图面积较大。
发明内容
本发明所要解决的技术问题是提供一种掩膜型ROM器件的单元结构，具有版图面积小的特点。
为解决上述技术问题，本发明掩膜型ROM器件的单元结构的原始状态为：衬底10中具有n阱12’，衬底10之上为介质层21，介质层21中具有接触孔19，接触孔19与n阱12’相接触；
所述掩膜型ROM器件的单元结构的编程状态为：衬底10中具有n阱12’，衬底10之上为介质层21，介质层21中具有接触孔19，接触孔19下方的n阱12’中具有n型离子注入区20，接触孔19与n型离子注入区20相接触，n型离子注入区20的掺杂浓度大于n阱12’的掺杂浓度；
所述接触孔19为填充在一个通孔中的金属；
所述原始状态表示“0”或“1”中的一个，所述编程状态表示“0”或“1”中的另一个。
本发明掩膜型ROM的单元结构具有结构简单、面积小的优点。
附图说明
图1a是传统的掩膜型ROM的单元结构的原始状态；
图1b是传统的掩膜型ROM的单元结构的编程状态；
图2a是本发明掩膜型ROM的单元结构的原始状态；
图2b是本发明掩膜型ROM的单元结构的编程状态；
图3a是传统的掩膜型ROM的单元结构的版图示意图；
图3b是本发明掩膜型ROM的单元结构版图示意图；
图4是本发明掩膜型ROM的单元结构组成阵列的版图示意图。
图中附图标记说明：
10为衬底；11为隔离结构；12为阱；12’为n阱；13为栅氧化层；14为多晶硅栅极；15为轻掺杂漏注入区；16为侧墙；17为重掺杂源漏注入区；18为沟道区；19为接触孔；20为n型离子注入区；21为介质层；22为重掺杂区。
具体实施方式
请参阅图2a，这是本发明掩膜型ROM器件的单元结构的原始状态，也就是常规的肖特基二极管。在衬底10中具有n阱12’，衬底10之上为介质层21，介质层21例如是氧化硅、氮化硅等。介质层21中具有接触孔19，接触孔19为填充在一个通孔中的金属，接触孔19与n阱12’相接触。本技术领域的技术人员不难理解，由于n阱12’是轻掺杂的(其体浓度一般在1×1017原子/立方厘米的数量级)；接触孔19是金属的，例如为钨(W)；n阱12’与接触孔19相接触就形成了肖特基二极管。
请参阅图2b，这是本发明掩膜型ROM器件的单元结构的编程状态。它是在接触孔19下方的n阱12’中进行一次额外的n型离子注入，从而在n阱12’中形成掺杂浓度更高、且与接触孔19相接触的n型离子注入区20，通常体浓度在1×1019原子/立方厘米以上。具体而言在编程状态时，衬底10中具有n阱12’，衬底10之上为介质层21，介质层21中具有接触孔19，接触孔19下方的n阱12’中具有n型离子注入区20，接触孔19与n型离子注入区20相接触，n型离子注入区20的掺杂浓度大于n阱12’的掺杂浓度。
所述n型离子注入区20中的掺杂杂质优选为磷(P)，因为磷较容易实现低能量的离子注入，且离子注入后容易扩散，可在接触孔19的底部形成均匀性较好的n型离子注入区20。其他n型杂质如砷(As)、锑(Sb)等也可以选用。
本发明掩膜型ROM器件的单元结构的初始状态时，由于n阱12’的掺杂浓度较低，因此接触孔19与n阱12’的接触是肖特基接触。在接触孔19上加的电压小于肖特基二极管的阈值电压，器件处于关断状态，电流非常小。
本发明掩膜型ROM的单元结构的编程状态时，由于n型离子注入区20的掺杂浓度较高，因此接触孔19与n型离子注入区20的接触是欧姆接触，器件呈现电阻状态，在接触孔19外加电压下是导通的。
选择合适的比较电流，就能区分图2a和图2b所示的本发明掩膜型ROM的单元结构的2种状态，即实现逻辑的“0”和“1”的区分。
请参阅图3b，这是本发明掩膜型ROM的单元结构的版图。该版图显示本发明掩膜型ROM的单元结构为两端子的器件，两个端子分别是n阱12’和接触孔19。其中n阱12’通过n型重掺杂区22中的接触孔19引出。值得注意的是，n阱12’中并没有轻掺杂漏注入区、也没有重掺杂源漏注入区。显然，本发明掩膜型ROM的单元结构的版图面积比传统的掩膜型ROM的单元结构的版图面积要小得多。
本发明掩膜型ROM的单元结构，其读取电压不超过初始状态时由接触孔19和n阱12’构成的肖特基二极管的阈值电压。
请参阅图4，本发明掩膜型ROM的单元结构在组成阵列应用时，所有的单元结构都排列在一个n阱中。
综上所述，本发明掩膜型ROM器件的单元结构及其制造方法，采用全新的器件结构，具有单元结构面积小、有利于提高存储密度的特点，特别适合大容量的应用场合。

Claims (8)

1.一种掩膜型ROM器件的单元结构，其特征是，所述掩膜型ROM器件的单元结构的原始状态为：衬底(10)中具有n阱(12’)，衬底(10)之上为介质层(21)，介质层(21)中具有接触孔(19)，接触孔(19)与n阱(12’)相接触；
所述掩膜型ROM器件的单元结构的编程状态为：衬底(10)中具有n阱(12’)，衬底(10)之上为介质层(21)，介质层(21)中具有接触孔(19)，接触孔(19)下方的n阱(12’)中具有n型离子注入区(20)，接触孔(19)与n型离子注入区(20)相接触，n型离子注入区(20)的掺杂浓度大于n阱(12’)的掺杂浓度；
所述接触孔(19)为填充在一个通孔中的金属；
所述原始状态表示“0”或“1”中的一个，所述编程状态表示“0”或“1”中的另一个。
2.根据权利要求1所述的掩膜型ROM器件的单元结构，其特征是，所述掩膜型ROM器件的单元结构是在原始状态还是在编程状态，是由接触孔(19)下方的n阱(12’)中是否具有n型离子注入区(20)来决定的。
3.根据权利要求1所述的掩膜型ROM器件的单元结构，其特征是，所述掩膜型ROM器件的单元结构为两端子器件，接触孔(19)引出为一个端子，n阱(12’)引出作为另一个端子。
4.根据权利要求1所述的掩膜型ROM器件的单元结构，其特征是，所述掩膜型ROM器件的单元结构为原始状态时，所述接触孔(19)与n阱(12’)的接触为肖特基接触；
所述掩膜型ROM器件的单元结构为编程状态时，所述接触孔(19)与n型离子注入区(20)的接触为欧姆接触。
5.根据权利要求1所述的掩膜型ROM器件的单元结构，其特征是，所述n型离子注入区(20)的体浓度在1×1019原子/立方厘米以上。
6.根据权利要求1所述的掩膜型ROM器件的单元结构，其特征是，所述n型离子注入区(20)中的杂质为磷。
7.根据权利要求1所述的掩膜型ROM器件的单元结构，其特征是，所述掩膜型ROM的单元结构的读取电压不超过肖特基二极管的阈值电压，所述肖特基二极管为所述掩膜型ROM器件的单元结构为原始状态时所述接触孔(19)与n阱(12’)形成的。
8.根据权利要求1所述的掩膜型ROM器件的单元结构，其特征是，所述掩膜型ROM的单元结构在组成阵列应用时，所有的单元结构都排列在一个n阱中。
CN2010105214422A 2010-10-27 2010-10-27 掩膜型rom器件的单元结构 Pending CN102456693A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2010105214422A CN102456693A (zh) 2010-10-27 2010-10-27 掩膜型rom器件的单元结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2010105214422A CN102456693A (zh) 2010-10-27 2010-10-27 掩膜型rom器件的单元结构

Publications (1)

Publication Number Publication Date
CN102456693A true CN102456693A (zh) 2012-05-16

Family

ID=46039671

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010105214422A Pending CN102456693A (zh) 2010-10-27 2010-10-27 掩膜型rom器件的单元结构

Country Status (1)

Country Link
CN (1) CN102456693A (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5967666A (ja) * 1982-10-09 1984-04-17 Mitsubishi Electric Corp Ｒｏｍ
US5620926A (en) * 1994-07-21 1997-04-15 Nec Corporation Method for forming a contact with activation and silicide forming heat treatment
US7230877B1 (en) * 1998-04-08 2007-06-12 Infineon Technologies Ag Method of making a semiconductor memory device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5967666A (ja) * 1982-10-09 1984-04-17 Mitsubishi Electric Corp Ｒｏｍ
US5620926A (en) * 1994-07-21 1997-04-15 Nec Corporation Method for forming a contact with activation and silicide forming heat treatment
US7230877B1 (en) * 1998-04-08 2007-06-12 Infineon Technologies Ag Method of making a semiconductor memory device

Similar Documents

Publication Publication Date Title
US9508811B2 (en) Semi-floating-gate device and its manufacturing method
CN103180961B (zh) 改进的肖特基整流器
CN102709286B (zh) 隔离结构和包含隔离结构的元件结构
CN101807580B (zh) 带厚栅极氧化层的多次可编程非易失性存储器件
CN103367368B (zh) 多次可编程存储单元及其形成方法
CN102246312B (zh) 结场效应晶体管装置结构及其制作方法
CN112786587A (zh) 一种碳化硅mosfet器件及其元胞结构
CN101997030A (zh) 具有浅沟槽结构的沟槽mosfet及其制造方法
CN204966499U (zh) 非易失性存储单元与存储器件
US8063404B2 (en) Semiconductor memory device
KR20090081615A (ko) 이중 일함수를 갖는 매립 게이트 반도체 장치
CN105633127A (zh) 一种超结mosfet
CN101714553B (zh) 单元晶体管、集成电路及显示系统
CN103943612A (zh) 静电放电保护装置
US7576379B2 (en) Floating body dynamic random access memory with enhanced source side capacitance
CN102456693A (zh) 掩膜型rom器件的单元结构
CN103035669B (zh) 具有超低结电容密度的pn结及其制造方法
CN104835854A (zh) 半导体器件及其制作方法
CN104617140A (zh) 凹入式沟道存取晶体管器件及其制作方法
US10269897B2 (en) Power metal-oxide-semiconductor field-effect transistor device with three-dimensional super junction and fabrication method thereof
CN106531211B (zh) Eprom单元及其制造方法、包括其的eprom单元阵列
KR101951825B1 (ko) 고전압 p 형 횡방향 이중 확산 금속 산화물 반도체 전계 효과 트랜지스터
KR20190087052A (ko) Soi 기판 상에 형성된 반도체 소자
CN112786588A (zh) 一次可编程存储单元及其制作方法和一次可编程存储器
CN103137694A (zh) 一种表面沟道场效应晶体管及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20120516