TW404026B - Semiconductor-memory device and its production method - Google Patents

Description

404026 A7

經濟部智慧財產局員工消費合作社印製 五、發明說明（> ) 謓出電路可區別各種不同之導通電壓。 本發明之目的是提供一種結構簡單之半導體記億體元 件，其元件可儲存之位元數超過1，本發明亦涉及此種元 件之製诰方法。 依據本發明，上述目的是藉由申請專利範圍第1項中 所述之半導體記憶體元件及申請專利範圍第8項中所述 之製造方法來達成。 本發明所依據之概念是：須形成各別之位元，確定區 ,使其可依據各別半導體記億體元件中待儲存之位元來 確定基體區和接觸插頭區之間的接觸電阻。換言之，須 使用接觸孔植入式遮罩以進行程式化，其中接觸孔設有 各種不同之接觸電阻。這些不同之電阻可在讀出時藉由 適當之計算電路來計算。 本發明之半導體記億體元件及其製造方法相對於習知 之解決方式另外具有以下優點。具有三個邏輯值之每一 記億體單胞能只以二個植入步驟來製成。這表示：在二 個單胞中可儲存三個位元。這和上述通常用在MOSFETs 中之方法比較時可節省一個遮罩面。程式化是在接觸孔 蝕刻之後稍後於此製程中進行，這樣可逹成一種有利之 週轉（T u r η - a r 〇 u n d )時間。在與可靠性有關之應用中（例 如，晶片卡領域中），事後藉由反向解析而讀出是幾乎 不可能的。 最後，在製程中不需額外之步驟，因為許多習知之所 有製程都具有接觸孔植入區，以便降低擴散區上之接觸 --------------I · -----— —訂--------- (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明説明（，） 本發明係關於一種半導體記憶體元件及其製造方法。 雖然太發明在原理上可應用於任意之半導體記憶體元 伴，但本發明及其有關ROM記憶體或唯讀記憶體之問題 則丨詳述在矽技術中。 tt種枝》之習知之ROM半導體記憶體元件使用水平或 牵苜之MOSFETs作為半導體記憶體單胞。此種ROM記憶體 稈式化時所用之一般方法是：依據所期望之ROM内容藉 由適當之Μ遮罩方式來進行之垂直式通道植入來修改 ROM單胞陣列中所使用之MOSFETs之導通電壓。換言之， 至少設計二種型式之MO S F E Ts ,第一種型式具有第一導通 電壓（例如，未進行通道植入），第二種型式則具有第二導 通電壓（例如，已進行通道植入）。邏輯” 1 ”對應於其中 一種型式，邏輯” 0 ”則對應於另一種型式。此種程式化 方式可使每一電晶體儲存唯一之位元。 在記憶體發展過程中一種持續性之目的是提高記憶體 密摩，即，每單位面積或單位體積中可儲存之位元之數 目。一種依據此方向之評估是相關結構須持續性地變小 ，例如藉由一種具有折叠式溝渠結構之ROM記憶體來達成。 i隹一步之評估是：須修改半導體記憶體元件，使其可 儲存之位元數多於一個。這是Μ下述方式達成：須進行 一種W上不同型式之通道植入，使得就每一通道植人而 言每一記憶體單胞可儲存一個位元。 例如可Μ四種不同之通道植入而產生四種不同之導電 電颳，即，每記憶體單胞可儲存二涸位元。藉由適當之 -3- (請先閱讀背面之注意事項再填寫本頁) 訂 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ297公釐） 404026 A7

經濟部智慧財產局員工消費合作社印製 五、發明說明（> ) 謓出電路可區別各種不同之導通電壓。 本發明之目的是提供一種結構簡單之半導體記億體元 件，其元件可儲存之位元數超過1，本發明亦涉及此種元 件之製诰方法。 依據本發明，上述目的是藉由申請專利範圍第1項中 所述之半導體記憶體元件及申請專利範圍第8項中所述 之製造方法來達成。 本發明所依據之概念是：須形成各別之位元，確定區 ,使其可依據各別半導體記億體元件中待儲存之位元來 確定基體區和接觸插頭區之間的接觸電阻。換言之，須 使用接觸孔植入式遮罩以進行程式化，其中接觸孔設有 各種不同之接觸電阻。這些不同之電阻可在讀出時藉由 適當之計算電路來計算。 本發明之半導體記億體元件及其製造方法相對於習知 之解決方式另外具有以下優點。具有三個邏輯值之每一 記億體單胞能只以二個植入步驟來製成。這表示：在二 個單胞中可儲存三個位元。這和上述通常用在MOSFETs 中之方法比較時可節省一個遮罩面。程式化是在接觸孔 蝕刻之後稍後於此製程中進行，這樣可逹成一種有利之 週轉（T u r η - a r 〇 u n d )時間。在與可靠性有關之應用中（例 如，晶片卡領域中），事後藉由反向解析而讀出是幾乎 不可能的。 最後，在製程中不需額外之步驟，因為許多習知之所 有製程都具有接觸孔植入區，以便降低擴散區上之接觸 --------------I · -----— —訂--------- (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ^04026 ^五、發明説明（—） 經濟部智慧財產局員工消費合作社印製 這法 項製 區間 導摻 型 確建 元算連M路 。 方 1述 體之 一之 電丨 元而 位計相 置電 此造 第所 基區 第區 導反 位元 於易區。裝算 如製 圍中 於頭， 種面 二之 之位 位簡頭阻路計 是之 範項 位插。一表 第區。件一 個種插電電種 更明 利 8。 種觸整是體 是面高元第 一 一觸之算此 時發 專第處一接調區基 區表提憶於 有成接件計 。 物本 請圍之是和地定於 定體阻記應 具形與元種阻 似及 申範進區區確確應 確基電體對 區區亦億一電 類件 述利改定體正元對。元於觸導可 體觸外記有觸 或元 敘專及確基可位這少位應接半焦 基接另體設接 软體 中請式元整阻，。減，對使，狀 ，此路導，之 化憶 項申方位調電式區阻式這可式一 式。電半式件 矽記 鼷或成，可觸方入電方。 ，方第 方區算此方元 用體 附件構式其接成植觸成區即成，。成觸計出成憶 使導。各元它形，，構之接構入，構此用構接此算構記 不半利圍體其它區此之質使之植用之因費之一 ，可之體 若之有範憶之其入因佳物可佳之作佳 ，之佳另端而佳導 是明常利記利之植。較雜，較質雜較區外較之终此較半 別發非專體有佳之眼它摻即它物摻它體額它部之因它別 特本上請導之較上電其之 ，其雑Γ)其基需其外用便其各 ，使本申半法據面觸據式用據摻 ^據是不據區所以據箄 陏可成在述方依表接依型作依之un依區，依定路，依計 電樣在 所造 之的 雷雜 式C0定立 確電接 便 (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) A4規格（210X25»7公釐） 經濟部智慧財產局員工消費合作社印製 404026 B7五、發明説明（4 ) 可具有一種電阻測量元件（如上所述），但此種計算電路 可以電容性或電感性方式來操作。 本發明之啻施例顯示在圖式中且詳述在Μ下之描述中 。圖式簡單說明如下： 第]圖依據本發明第一實施形式此半導體記憶元件之 製造步驟之圖解.。 第2圖依據本發明第一實施形式之半導體記憶元件之 下一製造步驟之圖解 在瘡些圖式中，相同之參考符號表示相同或功能相同 之組件。 第1圖是依據本發明第一實腌形式之半導體記憶元件 之製造步驟之圖解。 在第1圖中10是基體，20是隔離層，25是隔解孔，30 是位元確定區，40是接觸插頭區，I是植入。 依據本發明第一實施形式之半導體記憶元件之製造方 法說明於下。 製作此種具有第一導電型式之基體1〇(例如，η-矽）。基 賻之特徵須Μ —般之概念去了解，即，不必是實際之載 體，而亦可Μ是一種存在於基體上之磊晶層，或一種設 詈在基體中之擴散區等等。 下一步驟是在基體10上設置一種隔離層20,其中一種 由接觸孔2 5至基體1 0之矩陣（M a t r· ί X )是對應於各別之半 導體記憶元件而形成。 為了對Μ此種方式所界定之半導體記憶元件進行程式 -6 - (請先閱讀背面之注意事項再填寫本頁) 訂 線 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ29?公釐） 經濟部智慧財產局員工消費合作社印製 404026 β7五、發明説明（r ) 化，gfl在形成各別之接觸孔2 5之後此基體〗0之位於接觸 孔2 5下方之表面區域須對應於各別半導體記憶元件中待 儲存之位元而設置各別之接觸電阻Μ作為相關之半導體 記憶元件之位元確定區30。 瘡在本例子中是Μ下述方式進行。 所有接觸孔25Μ微影術（photo丨ithography)來界定而 不必维行蝕刻。然後Μ第一種導電型式（η )之摻雜物質 在-第一組接觸孔25中進行第一植入I。 隨後Μ第二種導電型式（Ρ)之摻雜物質來進行第二植 入0 第三Μ接觸孔25在上述二種植入期間保持著覆蓋狀態 ，因此不會發生上述之植入現象。 亦會產生下述之半導體記憶體單胞，其具有增大之接 觸電眼：和位於其下之基體相同之接觸式植人（例如，擴 散式棺入），未進行任何植入，Κ及和位於其下方之基體 相反之接觸式植人，其中第1圖只顯示第一種情況。 因此，每二個記憶體簞胞都可程式化成三個位元，其亦 可應用在三進位糸統之邏輯電路元件中。 第2 _是依據本發明第一實胞形式之半導體記憶元件 之下一製造步驟之圖解。 第2圖除了已加入之參考符號3 0 Μ外亦顯示一種接觸 插萌。 在各別之半導體記憶元件程式化之後，接觸插頭4 0設 詈在接觸孔2 5中，接觸孔2 5在電性上保持與位元確定區 -7- (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CMS ) Α4規格（210Χ297公釐） 經濟部智慧財產局員工消費合作社印製 404026 g五、發明説明（t ) 3 0相接觸。 適當之方式是基體區10具有條形之導電條-结構，例如 ,多晶矽條或擴散條，其中這些條形區在基體上側上分 別形成記憶體單胞之第二終端，此第二终端在各別之接 觸插頭4 0旁側形成一種計算電路（其具有電阻測量元件） 所用之終端。 雖然本發明先前是依據較佳之實施例來描述，但本發 明並不限於這些實施例，而是可依據各種技藝及方式來 作修改。 特別是可進行其它之植人方式，Κ便形成半導體記憶 元件，其可儲存更多之邏輯值。因此，本發明可藉由應 用本來就已存在之接觸孔植入來製造一種成本有利之多 位準（1 e ν e 1 ) R 0 M s Μ便可進行程式化。 (請先閱讀背面之注意事項再填寫本頁) 訂 線 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ29?公釐） 404026 A7 B7 五、發明説明（7 ) 明 說 之 虎 S. 符 區區 定頭 層孔確插 體離觸元觸 基隔接位接 (請先閱讀背面之注意事項再填寫本頁) ,ιτ 線 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ297公釐）

Claims (1)

1. A8

   經濟部中央標準局貝工消費合作社印«. 六、申請專利範圍 第S8105428號”半導體記憶體元件及其製造方法”專利案 （88年7月修正) 1 . 一種半導髖記憶體元件，其具有一種由配置在基體 Π 〇)中之半導體記憶體元件所形成之矩陣，每一記憶 體元件分別具有·· 一個基體區（10),其是第一種導電型式； 一個設置在基體區（10)上之隔離層區域（20); 一個設置在隔離層區域（20)中之接觸孔區域（25); 一個設置在接觸孔區域（25)下方之基體區（10)中之 位元確定區（30) ; · 一個設置在接觸孔區域（25)中之接觸插頭區（40), 其在電性上是與位元確定區（30)相接觸； 此稱半導體..記憶體元件之特徵是：須形成上述之位 元確定區（30),使其可對應於各刖半導體記億體元件 中待儲存之位元而確定此種介於基體區（10)和接觸插 頭區（40)之間的接觴電姐。 2. 如申請專利範圍第1項之半導體記憶體元件，其中位 元確定區（30)是一種位於基體區（10)之表面上之植入 區以便調整此種介於基體區（10>和接觸插頭區（40)之 間的接觸電姐。 3. 如申請專利範圍第2項之半導體記憶體元件，其中位 元確定區（30)是第一種導電型式之摻雜物質所形成之 植人區。 4 .如由請專利範圍第2項或第3項之半導體記億體元件， 其中位元確定區（30)是第二種導電型式之摻雜物質所 形成之棺入區。 -10- ^订·------^ (請先間讀背面之注意事項再填寫本頁) 本紙張尺度逋用中國國家捸牟（CNS ) A4规格（2丨0X297公釐） A8

   經濟部中央標準局貝工消費合作社印«. 六、申請專利範圍 第S8105428號”半導體記憶體元件及其製造方法”專利案 （88年7月修正) 1 . 一種半導髖記憶體元件，其具有一種由配置在基體 Π 〇)中之半導體記憶體元件所形成之矩陣，每一記憶 體元件分別具有·· 一個基體區（10),其是第一種導電型式； 一個設置在基體區（10)上之隔離層區域（20); 一個設置在隔離層區域（20)中之接觸孔區域（25); 一個設置在接觸孔區域（25)下方之基體區（10)中之 位元確定區（30) ; · 一個設置在接觸孔區域（25)中之接觸插頭區（40), 其在電性上是與位元確定區（30)相接觸； 此稱半導體..記憶體元件之特徵是：須形成上述之位 元確定區（30),使其可對應於各刖半導體記億體元件 中待儲存之位元而確定此種介於基體區（10)和接觸插 頭區（40)之間的接觴電姐。 2. 如申請專利範圍第1項之半導體記憶體元件，其中位 元確定區（30)是一種位於基體區（10)之表面上之植入 區以便調整此種介於基體區（10>和接觸插頭區（40)之 間的接觸電姐。 3. 如申請專利範圍第2項之半導體記憶體元件，其中位 元確定區（30)是第一種導電型式之摻雜物質所形成之 植人區。 4 .如由請專利範圍第2項或第3項之半導體記億體元件， 其中位元確定區（30)是第二種導電型式之摻雜物質所 形成之棺入區。 -10- ^订·------^ (請先間讀背面之注意事項再填寫本頁) 本紙張尺度逋用中國國家捸牟（CNS ) A4规格（2丨0X297公釐） 經濟部智慧財產局員工消費合作社印製 AS404026 1 D8六、申請專利範圍 5. 如申請專利範圍第1或第2項之半導體記億體元件， 其中半導體記億體元件之位元確定區（30)卽為基體 區（1 0 ) 〇 6. 如申請專利範圍第1或第2項之半導體記億體元件 ，其中基體區（10)具有另一個位於上述位元確定區（ 3 0 >外部之接觸區。 7. 如申請專利範圍第5項之半導體記憶體元件，其中 基體區（1〇>具有另一個位於上述位元確定區（30)外 部之接觸區。 8. 如申請專利範圍第1，2或3項之半導體記億體元件 ，其中計算電暌裝置是用來計算各別半導體記億髏元 件之接觸電阻。 9. 一種半導體記億體元件之製造方法，其特徵為以下各 步驟： a>製作第一種導電型式之基體（10); b) 在基體（10)上設置一種隔離層（20); c) 對應於各別之半導體記憶體元件而在隔離層（20) 中設置一種由接觸孔（25)至基體（10)之矩陣（Matrix); (Π對應於各別半導體記億體元件中待儲存之位元而 在基體（10)之存在於各別接觸孔（25)下方之表面區域 設置各別之接觸電阻以作為相關之半導體記億體元件 之位元確定區（3 0 > ; e)在各接觸孔（25>中設置各別之接觸插頭（40)，其 在電性上是與位元確定區（30)相接觸β -1 1 - ---------------------訂--------- (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） AS B8 C8404^26_六、申請專利範圍 1(K如申請專利範圍第9項之方法，其中具有以下各步驟： 形成第一組接觸孔（2 5 ); 在第一組接觸孔< 2 5 >中進行第一種植入； 形成第二組接觸孔（2 5 ); 在第二組接觸孔（2 5 )中進行第二種植入； 形成第三組接觸孔（2 5 >。 (請先閲讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）