DE19809554A1 - Siliziumkarbidhalbleitervorrichtung - Google Patents

Description

Die vorliegende Erfindung betrifft eine Siliziumkarbid- bzw. SiC-Halbleitervorrichtung, wie zum Beispiel einen Iso­ lierschicht-Feldeffekttransistor und insbesondere einen vertikalen Hochleistungs-MOSFET bzw. -Metalloxidhalbleiter- Feldeffekttransistor.

Allgemein ist eine breite Vielfalt von vertikalen MOS-Transistoren und anderen Vorrichtungen bekannt, welche SiC verwenden. Beispiele beinhalten diejenigen, die in der un­ geprüften Japanischen Patentveröffentlichung Nr. 4-23977, dem US-Patent 5,323,040 und Shenoy et al., IEEE Electron Device Letters, Bd. 18, Nr. 3, Seiten 93 bis 95, März 1997, beschrieben sind. Die in diesen Druckschriften offenbarten vertikalen MOS-Transistoren sind mit hochqualitativen Mate­ rialien für eine hohe Durchbruchspannung und einen niedri­ gen Durchlaßwiderstand verglichen mit aus Silizium ausge­ bildeten MOS-Transistoren aufgebaut.

Es ist eine Aufgabe der vorliegenden Erfindung, einen Siliziumkarbid-MOS-Transistor zu schaffen, welcher vollen Gebrauch von den Charakteristiken von SiC macht, um noch einen niedrigeren Durchlaßwiderstand und noch eine höhere Durchbruchspannung als SiC-MOS-Transistoren im Stand der Technik zu erzielen, und welcher für einen einfacheren Ge­ brauch ausgelegt ist.

Diese Aufgabe wird erfindungsgemäß mittels den im An­ spruch 1 angegebenen Maßnahmen gelöst.

Weitere vorteilhafte Ausgestaltungen der vorliegenden Erfindung sind Gegenstand der Unteransprüche.

Erfindungsgemäß wird eine die zuvor erwähnte Aufgabe lösende Halbleitervorrichtung geschaffen, die ein Halblei­ tersubstrat, das Siliziumkarbid eines ersten Leitfähig­ keitstyps und eine Siliziumkarbidepitaxieschicht des ersten Leitfähigkeitstyps aufweist, welche auf der Hauptseite des Halbleitersubstrats ausgebildet ist, einen ersten Halblei­ terbereich, der auf der Hauptoberfläche der Siliziumkarbid­ epitaxieschicht ausgebildet ist und Siliziumkarbid eines zweiten Leitfähigkeitstyps aufweist, einen zweiten Halblei­ terbereich, der auf dem ersten Halbleiterbereich ausgebil­ det ist, der Siliziumkarbid des ersten Leitfähigkeitstyps aufweist und durch den ersten Halbleiterbereich von der Si­ liziumkarbidepitaxieschicht des ersten Leitfähigkeitstyps getrennt ist, einen dritten Halbleiterbereich, der auf dem ersten Halbleiterbereich ausgebildet ist, der die Silizium­ karbidepitaxieschicht und den zweiten Halbleiterbereich verbindet, der Siliziumkarbid des ersten Leitfähigkeitstyps aufweist und einen höheren Widerstand als die Siliziumkar­ bidepitaxieschicht oder das Halbleitersubstrat aufweist, und eine Gateelektrode aufweist, die mit einer sich dazwi­ schen befindenden Isolationsschicht auf dem dritten Halb­ leiterbereich ausgebildet ist, wobei der dritte Halbleiter­ bereich verarmt ist, wenn keine Spannung an die Gateelek­ trode angelegt ist, so daß die Halbleitervorrichtung eine normalerweise bzw. im Ruhezustand ausgeschaltete Charakte­ ristik aufweist.

Gemäß diesem Aufbau ist der dritte Halbleiterbereich (die dünne Kanalepitaxieschicht) verarmt und weist eine normalerweise ausgeschaltete Charakteristik auf, wenn keine Spannung an die Gateelektrode angelegt ist. Zu derartigen Zeiten muß der dritte Halbleiterbereich die verarmte Schicht aufweisen, die sich über die volle Breite zwischen dem ersten Halbleiterbereich und dem Gateisolationsfilm ausdehnt, um eine normalerweise ausgeschaltete Charakteri­ stik aufzuweisen, aber es ist nicht notwendig, daß sich die verarmte Schicht vollständig über die gesamte Länge des dritten Halbleiterbereichs ausdehnt. Genauer gesagt ist die Verarmung des dritten Halbleiterbereichs dort nicht notwen­ dig, wo sich der dritte Halbleiterbereich zu dem zweiten Halbleiterbereich oder dem Bereich ausdehnt, der die Sili­ ziumkarbidepitaxieschicht des ersten Leitfähigkeitstyps be­ rührt (Driftbereich).

Bei dem zuvor beschriebenen Aufbau wird, wenn eine Spannung an die Gateelektrode angelegt wird, um ein elek­ trisches Feld auf der Gateisolationsschicht auszubilden, ein Kanal eines Anreicherungstyps auf den dritten Halblei­ terbereich (die dünne Kanalepitaxieschicht) induziert und fließen die Ladungsträger zwischen der Sourceelektrode und der Drainelektrode (das heißt, ein eingeschalteter Zustand wird erzielt).

Dieser Aufbau kann das Problem einer niedrigen Kanalbe­ weglichkeit eines SiC-Leistungstransistors eines Inver­ sionstyps ihn Stand der Technik lösen, da die Vorrichtung als ein Anreicherungstyp arbeitet. Es ist festgestellt wor­ den, daß in elektronischen Vorrichtungen aus Si die Anrei­ cherungsschichtkanalbeweglichkeit viel höher als die Inver­ sionsschichtkanalbeweglichkeit ist (siehe zum Beispiel S. C. Sun et al., IEEE Transactions on Electron Device, Bd. ED-27, Seite 1497, 1980). Das gleiche gilt für auf MOS ba­ sierende SiC-Leistungsvorrichtungen. Eine große Verringe­ rung des Durchlaßwiderstands kann ebenso für SiC-Leistungs­ vorrichtungen eines Anreicherungstyps erwartet werden.

Die normalerweise ausgeschaltete Charakteristik des dritten Halbleiterbereichs wird durch wechselseitiges Ver­ binden der verarmten Schicht, welche sich zwischen der Gateelektrode und dem dritten Halbleiterbereich ausdehnt, und der verarmten Schicht zwischen dem zweiten Halbleiter­ bereich und dem dritten Halbleiterbereich erzielt. Daher lassen gemäß der Siliziumkarbidhalbleitervorrichtung der vorliegenden Erfindung die Störstellenkonzentration und die Dicke des dritten Halbleiterbereichs und der zweite Halb­ leiterbereich und die Gateelektrode auch dann eine voll­ ständige Verarmung der dritten Halbleiterschicht zu, wenn keine Spannung an die Gateelektrode angelegt ist, was daher zuläßt, daß eine normalerweise ausgeschaltete Charakteri­ stik erzielt wird, so daß sie ähnlich einer normalerweise ausgeschalteten Vorrichtung im Stand der Technik verwendet werden kann.

Weiterhin werden gemäß der Halbleitervorrichtung der vorliegenden Erfindung die Störstellenkonzentration des er­ sten Halbleiterbereichs und die Störstellenkonzentration des dritten Halbleiterbereichs, in welchem der Kanal ausge­ bildet wird, unabhängig gesteuert, um eine Siliziumkarbid­ halbleitervorrichtung mit einer hohen Durchbruchspannung, einem niedrigen Stromverlust und einer niedrigen Schwell­ wertspannung zu schaffen. Das heißt, die Störstellenkonzen­ tration des ersten Halbleiterbereichs kann erhöht werden, so daß, während eine hohe Durchbruchspannung zwischen der Source und dem Drain aufrechterhalten wird, die Tiefe des ersten Halbleiterbereichs verkürzt werden kann, um den Sperrschichtfeldeffekt (JFET-Effekt) zum verringern. Außer­ dem kann dadurch, daß die Störstellenkonzentration des Ka­ nals verringert werden kann, um den Effekt einer Störstel­ lenstreuung während des Ladungsträgerflusses zu verringern, die Kanalbeweglichkeit erhöht werden. Als Ergebnis ist es möglich, eine Siliziumkarbidhalbleitervorrichtung mit einer hohen Durchbruchspannung und niedrigen Stromverlusten zu erzielen.

Die Siliziumkarbidhalbleitervorrichtung der vorliegen­ den Erfindung ist ein planarer vertikaler Feldeffekttransi­ stor, aber sie kann ebenso an planaren Transistoren oder Transistoren mit einem Graben angewendet werden.

Eine Halbleitervorrichtung eines planaren Typs gemäß der vorliegenden Erfindung weist ein Halbleitersubstrat ei­ nes ersten Leitfähigkeitstyps, das einkristallines Silizi­ umkarbid und eine Siliziumkarbidepitaxieschicht des ersten Leitfähigkeitstyps aufweist, welche auf der Hauptseite des Halbleitersubstrats ausgebildet ist und eine niedrigere Do­ tierstoffkonzentration als das Halbleitersubstrat aufweist, einen ersten Halbleiterbasisbereich eines zweiten Leitfä­ higkeitstyps, der auf einem vorbestimmten Bereich der Sili­ ziumkarbidepitaxieschicht bis zu einer vorbestimmten Tiefe ausgebildet ist, einen zweiten Halbleitersourcebereich des ersten Leitfähigkeitstyps, der auf einem vorbestimmten Be­ reich des Basisbereichs ausgebildet ist und eine flachere Tiefe als der Basisbereich aufweist, eine dritte Halblei­ teroberflächenkanalschicht des ersten Leitfähigkeitstyps, die aus Siliziumkarbid besteht und derart angeordnet ist, daß sie den Sourcebereich und die Siliziumkarbidepitaxie­ schicht des ersten Leitfähigkeitstyps und den zweiten Halb­ leiterbasisbereich verbindet, eine Gateisolationsschicht, die auf der Oberfläche der Oberflächenkanalschicht ausge­ bildet ist, wobei eine Gateelektrode auf der Oberfläche der Oberflächenkanalschicht ausgebildet ist, eine Sourceelek­ trode, die in Kontakt mit dem Basisbereich und dem Source­ bereich ausgebildet ist, und eine Drainelektrode auf, die auf der Rückseite des Halbleitersubstrats ausgebildet ist.

Nachfolgend werden bevorzugte Ausgestaltungen der Halb­ leitervorrichtung des planaren Typs beschrieben.

• (1) Die Hauptoberfläche des Siliziumkarbidhalbleiter­ substrats ist eine (0001)-Si-Fläche, eine (0001)-C-Fläche, eine (1120)-a-Fläche oder eine (1100)-Prismafläche. Die (0001)-Si-Fläche oder die (1120)-a-Fläche ist für den niedrigen Übergangsoberflächenzustand des Siliziumkar­ bid/Isolatorübergangs bevorzugt.
• (2) Die Dotierstoffkonzentration der Oberflächenkanal­ schicht ist nicht größer als die Dotierstoffkonzentrationen der Siliziumkarbidepitaxieschicht und des Basisbereichs.
• (3) Die Gateelektrode weist ein erstes Austrittsar­ beitspotential auf, der Basisbereich weist ein zweites Aus­ trittsarbeitspotential auf, die Oberflächenkanalschicht weist ein drittes Austrittsarbeitspotential auf und die er­ sten, zweiten und dritten Austrittsarbeitspotentiale sind derart eingestellt, daß die Ladungsträger des ersten Leit­ fähigkeitstyps in der Oberflächenkanalschicht verarmt sind.
• (4) Die ersten, zweiten und dritten Austrittsarbeitspo­ tentiale sind derart eingestellt, daß die Ladungsträger des ersten Leitfähigkeitstyps in der Oberflächenkanalschicht verarmt sind, wenn sich die Gateelektrode bezüglich des Drainbereichs auf Nullpotential befindet.
• (5) Die Oberflächenkanalschicht ist durch epitaktisches Wachstum oder Ionenimplantation ausgebildet.
• (6) Die Oberflächenkanalschicht ist durch epitaktisches Wachstum ausgebildet und das Kristallsystem/polymorph des Siliziumkarbids, das das Halbleitersubstrat, die Silizium­ karbidepitaxieschicht, den Basisbereich und den Sourcebe­ reich bildet, ist zu dem des Siliziumkarbids der Oberflä­ chenkanalschicht unterschiedlich. Zum Beispiel ist das Si­ liziumkarbid, das das Halbleitersubstrat, die Siliziumkar­ bidepitaxieschicht, den Basisbereich und den Sourcebereich bildet, ein hexagonales System, während das Siliziumkarbid der Oberflächenkanalschicht ein kubisches System ist.
• (7) Die Oberflächenkanalschicht ist durch epitaktisches Wachstum ausgebildet und das Siliziumkarbid, das das Halb­ leitersubstrat, die Siliziumkarbidepitaxieschicht, den Ba­ sisbereich und den Sourcebereich bildet, ist 6H-SiC, wäh­ rend das Siliziumkarbid der Oberflächenkanalschicht 3C-SiC ist.

Unter Verwendung einer Oberflächenkanalschicht, die durch epitaktisches Wachstum ausgebildet ist, bei dem sich das Siliziumkarbidkristallsystem/polymorph, wie in Punkt (5) und (6), von dem der Basis unterscheidet, ist es mög­ lich, eine Vorrichtung mit guten Charakteristiken und einer hohen Zuverlässigkeit zu verwirklichen.

• (8) Ein Abschnitt des ersten Halbleiterbasisbereichs ist dicker hergestellt. Dies läßt zu, daß ein Durchbruch leichter auftritt.
• (9) In der Siliziumkarbidhalbleitervorrichtung gemäß dem vorhergehenden Punkt (8) ist die Störstellenkonzentra­ tion des verdickten Bereichs des ersten Halbleiterbasisbe­ reichs höher hergestellt als die Störstellenkonzentration der dünneren Bereiche. Dies erleichtert weiter einen Durch­ bruch.
• (10) In der Siliziumkarbidhalbleitervorrichtung gemäß dem vorhergehenden Punkt (8) kann der verdickte Bereich des Basisbereichs unter dem Sourcebereich ausgebildet sein. Dies läßt eine gemeinsame Verwendung der Maske zum Ausbil­ den eines tiefen Basisbereichs und der Maske zum Ausbilden eines Sourcebereichs zur Herstellung zu.
• (11) Eine Siliziumkarbidepitaxieschicht eines ersten Leitfähigkeitstyps, die eine niedrigere Dotierstoffkonzen­ tration als das Halbleitersubstrat aufweist, wird auf der Hauptoberfläche des Halbleitersubstrats des ersten Leitfä­ higkeitstyps ausgebildet, welches aus einkristallinem Sili­ ziumsubstrat besteht, und ein erster Basisbereich eines er­ sten Leitfähigkeitstyps, der eine vorbestimmte Tiefe auf­ weist, wird auf einem vorbestimmten Bereich des Oberflä­ chenbereichs der Siliziumkarbidepitaxieschicht ausgebildet. Weiterhin wird eine Oberflächenkanalschicht des ersten Leitfähigkeitstyps, die aus Siliziumkarbid besteht, auf der Siliziumkarbidepitaxieschicht angeordnet, wird ein zweiter Basisbereich des zweiten Leitfähigkeitstyps mit einer grö­ ßeren Tiefe als der erste Basisbereich auf einem vorbe­ stimmten Bereich in dem ersten Basisbereich ausgebildet und wird dann die Maske zum Ausbilden eines zweiten Basisbe­ reichs verwendet, um einen Sourcebereich des ersten Leitfä­ higkeitstyps, welcher eine flachere Tiefe als der erste Ba­ sisbereich aufweist, auf einem vorbestimmten Bereich des Oberflächenbereichs des ersten Basisbereichs auszubilden. Danach wird eine Gateelektrode auf der Oberfläche der Ober­ flächenkanalschicht mit einem sich dazwischen befindenden Gateisolationsfilm ausgebildet, während eine Sourceelek­ trode ausgebildet wird, die den Basisbereich und den Sourcebereich berührt. Daher ist es möglich, den Sourcebe­ reich unter Verwendung der Maske zum Ausbilden eines zwei­ ten Basisbereichs auszubilden, um eine Verwendung der Maske für beide Zwecke zuzulassen.
• (12) In der Siliziumkarbidhalbleitervorrichtung gemäß dem vorhergehenden Punkt (8) ist der verdickte Bereich des Basisbereichs an einer Stelle ausgebildet, die den Source­ bereich nicht überlappt. Dies hilft, den Durchbruch zu ver­ hindern.
• (13) Die Oberflächenkanalschicht, kann einen Abschnitt des zweiten Halbleitersourcebereichs überlappen. Dies läßt ein Aufweiten des Kontaktbereichs von dem zweiten Halblei­ tersourcebereich zu der Oberflächenkanalschicht zu.
• (14) In der Halbleitervorrichtung des planaren Typs kann der Bereich der Oberflächenkanalschicht, welcher sich auf dem Oberflächenbereich der Siliziumkarbidepitaxie­ schicht befindet, mit einem niedrigeren Widerstand herge­ stellt werden als die Siliziumkarbidepitaxieschicht, um noch eine weitere Verringerung des Durchlaßwiderstands des MOSFET eines Anreicherungstyps zuzulassen. Der Durchlaßwi­ derstand des MOSFET wird durch den Kontaktwiderstand zwi­ schen der Sourceelektrode und dem Sourcebereich, den Innen­ widerstand des Sourcebereichs, den Anreicherungskanalwider­ stand in dem Kanalbereich, der auf der Oberflächenkanal­ schicht ausgebildet ist, den Innenwiderstand des Anreiche­ rungsdriftwiderstands der Oberflächenkanalschicht, den JFET-Widerstand des JFET-Bereichs, den Innenwiderstand der Epitaxieschicht, den Innenwiderstand des Halbleiter­ substrats und den Kontaktwiderstand zwischen dem Halblei­ tersubstrat und der Drainelektrode bestimmt, deren Summe den Durchlaßwiderstand bildet.

Folglich ist es durch derartiges Herstellen der Stör­ stellenkonzentration des Bereichs der Oberflächenkanal­ schicht, die sich auf dem Oberflächenbereich der Epitaxie­ schicht befindet, daß sie höher als die der Epitaxieschicht ist, möglich, den Widerstand der anderen Bereiche der Ober­ flächenkanalschicht als den Kanalbereich (Anreicherungsdriftwiderstand der Kanalschicht) zu verrin­ gern, was daher den Durchlaßwiderstand des MOSFET verrin­ gert. Dies läßt zu, daß für den MOSFET ein noch niedrigerer Durchlaßwiderstand erzielt wird.

Wenn zum Beispiel die Oberflächenkanalschicht durch Io­ nenimplantation ausgebildet wird und ebenso eine Ionenim­ plantation in den anderen Bereichen der Oberflächenkanal­ schicht als dem Kanalbereich ausgeführt wird, dann kann die Störstellenkonzentration des Bereichs der Oberflächenkanal­ schicht, der sich auf dem Oberflächenbereich der Epitaxie­ schicht befindet, gleichzeitig mit einem Ausbilden der Oberflächenkanalschicht über die Störstellenkonzentration der Epitaxieschicht erhöht werden. Dies läßt eine Vereinfa­ chung des Herstellungsverfahrens für die Siliziumkarbid­ halbleitervorrichtung zu.

Die vorliegende Erfindung wird nachstehend anhand von Ausführungsbeispielen unter Bezugnahme auf die beiliegende Zeichnung näher erläutert.

Es zeigen:

Fig. 1 eine schematische Querschnittsansicht eines Leistungs-MOSFET eines planaren Typs gemäß einem ersten Ausführungsbeispiel der vor­ liegenden Erfindung;

Fig. 2 bis 9 Querschnittsansichten eines Herstellungs­ verfahrens für einen Leistungs-MOSFET eines planaren Typs;

Fig. 10 einen Graph der Beziehung zwischen einer Oberflächenkanalepitaxieschichtdicke, einer Störstellenkonzentration und einer Durch­ bruchspannung;

Fig. 11 eine Querschnittsansicht eines anderen Her­ stellungsverfahrens für einen Leistungs-MOSFET eines planaren Typs gemäß dem ersten Ausführungsbeispiel der vorliegenden Erfin­ dung;

Fig. 12 eine schematische Querschnittsansicht eines Leistungs-MOSFET eines planaren Typs gemäß einem zweiten Ausführungsbeispiel der vor­ liegenden Erfindung;

Fig. 13 bis 20 Querschnittsansichten eines Herstellungs­ verfahrens für einen Leistungs-MOSFET eines planaren Typs;

Fig. 21 eine schematische Querschnittsansicht eines Leistungs-MOSFET eines planaren Typs gemäß einem dritten Ausführungsbeispiel der vor­ liegenden Erfindung;

Fig. 22 eine schematische Querschnittsansicht eines Leistungs-MOSFET eines planaren Typs gemäß einem vierten Ausführungsbeispiel der vor­ liegenden Erfindung;

Fig. 23 bis 27 Querschnittsansichten eines Herstellungs­ verfahrens für einen Leistungs-MOSFET eines planaren Typs;

Fig. 28 eine Querschnittsansicht eines anderen Her­ stellungsverfahrens für einen Leistungs-MOSFET eines planaren Typs gemäß dem vier­ ten Ausführungsbeispiel der vorliegenden Erfindung;

Fig. 29 eine Querschnittsansicht noch eines weite­ ren Herstellungsverfahrens für einen Lei­ stungs-MOSFET eines planaren Typs gemäß dem vierten Ausführungsbeispiel der vorliegen­ den Erfindung;

Fig. 30 eine schematische Querschnittsansicht eines herkömmlichen MOSFET eines Inversionstyps zum Erklären des Standes der Technik;

Fig. 31 eine Querschnittsansicht eines vertikalen Leistungs-MOSFET gemäß einem fünften Aus­ führungsbeispiel der vorliegenden Erfin­ dung;

Fig. 32 einen den Durchlaßwiderstand des vertikalen Leistungs-MOSFET in Fig. 31 zeigenden Graph einer Gateanlegespan­ nungs/Drainstromcharakteristik;

Fig. 33 bis 41 Ansichten eines Herstellungsverfahrens für den vertikalen Leistungs-MOSFET in Fig. 31; und

Fig. 42 und 43 Querschnittsansichten eines vertikalen Lei­ stungs-MOSFET gemäß einem sechsten bzw. siebten Ausführungsbeispiel der vorliegen­ den Erfindung.

Es folgt die Beschreibung von Ausführungsbeispielen der vorliegenden Erfindung.

Nachstehend erfolgt die Beschreibung eines ersten Aus­ führungsbeispiels der vorliegenden Erfindung.

Fig. 1 zeigt eine Querschnittsansicht eines planaren vertikalen Leistungs-MOSFET mit einem n-Kanal gemäß diesem Ausführungsbeispiel der vorliegenden Erfindung. Diese Vor­ richtung kann zweckmäßig als ein Inverter oder ein Wech­ selspannungsgenerator für ein Fahrzeug angewendet werden.

Das verwendete Siliziumkarbidhalbleitersubstrat 1 eines n⁺-Typs ist hexagonales Siliziumkarbid. Das Siliziumkarbid­ halbleitersubstrat 1 des n⁺-Typs kann kubisches Kristall sein. Ebenso weist das Siliziumkarbidhalbleitersubstrat 1 des n⁺-Typs die Oberseite als die Hauptseite 1a und die Un­ terseite, die der Hauptseite 1a gegenüberliegt, als die Rückseite 1b auf. Auf der Hauptseite 1a des Siliziumkarbid­ halbleitersubstrats des n⁺-Typs ist eine Siliziumkarbidepi­ taxieschicht eines n⁻-Typs (hier im weiteren Verlauf "Siliziumkarbidepischicht des n⁻-Typs") 2 geschichtet, die eine niedrigere Dotierstoffkonzentration als das Substrat 1 aufweist.

Hierbei sind die Oberseite des Siliziumkarbidhalblei­ tersubstrats 1 des n⁺-Typs und die Halbleiterepischicht des n⁻-Typs die (0001)-Si-Fläche oder die (0001)-C-Fläche. Al­ ternativ können die Oberseite des Siliziumkarbidhalbleiter­ substrats 1 des n⁺-Typs und die Halbleiterepischicht des n⁻-Typs die (1120)-a-Fläche oder die (1100)-Prismafläche sein. Genauer gesagt kann eine niedrige Übergangszu­ standsdichte von Siliziumkarbid/Isolator erzielt werden, wenn die (0001)-Si- und die (1200)-a-Fläche verwendet wer­ den.

Auf vorbestimmten Bereichen des Oberflächenbereichs der Siliziumkarbidepischicht des n⁻-Typs sind getrennt ein Si­ liziumkarbidbasisbereich 3a eines p⁻-Typs und ein Silizium­ karbidbasisbereich 3b eines p⁻-Typs bis zu einer vorbe­ stimmten Tiefe ausgebildet. Ebenso ist auf einem vorbe­ stimmten Bereich des Oberflächenbereichs des Siliziumkar­ bidbasisbereichs 3a des p⁻-Typs ein Sourcebereich 4a des n⁺-Typs ausgebildet, welcher flacher als der Basisbereich 3a ist, und ist auf einem vorbestimmten Bereich des Ober­ flächenbereichs des Siliziumkarbidbasisbereichs 3b des p⁻-Typs ein Sourcebereich 4b des n⁺-Typs ausgebildet, welcher flacher als der Basisbereich 3b ist. Weiterhin ist eine SiC-Schicht 5 des n⁻-Typs auf der Siliziumkarbidepischicht 2 des n⁻-Typs zwischen dem Sourcebereich 4a des n⁺-Typs und dem Sourcebereich 4b des n⁺-Typs und auf Oberflächenberei­ chen der Siliziumkarbidbasisbereiche 3a, 3b des p⁻-Typs vorgesehen. Das heißt, die SiC-Schicht 5 des n⁻-Typs ist derart angeordnet, daß sie die Sourcebereiche 4a, 4b auf den Oberflächenbereichen der Basisbereiche 3a, 3b und die Siliziumkarbidepischicht 2 des n⁻-Typs verbindet. Diese SiC-Schicht 5 des n⁻-Typs ist durch epitaktisches Wachstum ausgebildet und die Kristalle des Epitaxiefilms sind 4H, 6H oder 3C. Die Epitaxieschicht kann unberücksichtigt des dar­ unterliegenden Substrats 1 unterschiedliche Kristalltypen ausbilden, wenn unterschiedliche Bedingungen eines epitak­ tischen Wachstums verwendet werden. Während eines Betriebs der Vorrichtung dient sie als eine Kanalausbildungsschicht auf der Vorrichtungsoberfläche. Die SiC-Schicht 5 des n⁻-Typs wird hier im weiteren Verlauf als die Oberflächenka­ nalepischicht bezeichnet.

Hierbei ist die Dotierstoffkonzentration der Oberflä­ chenkanalepischicht 5 eine niedrige Konzentration von unge­ fähr 1,0E14 cm^-3 bis 1,0E16 cm^-3, welche niedriger als die Dotierstoffkonzentration der Siliziumkarbidepischicht 2 des n⁻-Typs und der Siliziumkarbidbasisbereiche 3a, 3b des p⁻-Typs ist. Dies läßt zu, daß ein niedriger Durchlaßwider­ stand erzielt wird.

Weiterhin sind Vertiefungen 6a, 6b auf der Oberfläche der Siliziumkarbidbasisbereiche 3a, 3b des p⁻-Typs und der Sourcebereiche 4a, 4b des n⁺-Typs ausgebildet.

Ein Gateisolationsfilm (Siliziumoxidfilm) 7 ist auf der Oberseite der Oberflächenkanalepischicht 5 und der Source­ bereiche 4a, 4b des n⁺-Typs ausgebildet. Ebenso ist eine Polysiliziumgateelektrode 8 auf dem Gateisolationsfilm 7 ausgebildet. Die Polysiliziumgateelektrode 8 ist von einem Isolationsfilm 9 bedeckt. Ein Oxidfilm wird als der Isola­ tionsfilm 9 ausgebildet. Eine Sourceelektrode 10 ist dar­ über ausgebildet und die Sourceelektrode 10 berührt die Sourcebereiche 4a, 4b des n⁺-Typs und die Siliziumkarbidba­ sisbereiche 3a, 3b des p⁻-Typs. Ebenso ist eine Silizium­ karbiddrainschicht 11 auf der Rückseite 1b des Siliziumkar­ bidhalbleitersubstrats 1 des n⁺-Typs ausgebildet.

Ein Herstellungsverfahren für einen Leistungs-MOSFET eines planaren Typs ist in den Fig. 2 bis 9 dargestellt.

Zuerst wird, wie es in Fig. 2 gezeigt ist, ein 4H-, 6H- oder 3C-SiC-Substrat 1 eines n-Typs, das heißt, ein Sili­ ziumkarbidhalbleitersubstrat 1 eines n⁺-Typs, vorbereitet. Hierbei beträgt die Dicke des Siliziumkarbidhalbleiter­ substrats 1 des n⁺-Typs 400 Mikrometer und ist die Haupt­ oberfläche 1a die (0001)-Si-Fläche, (0001)-C-Fläche, (1120)-a-Fläche oder (1100)-Prismafläche. Eine Silizium­ karbidepischicht 2 des n⁻-Typs wird epitaktisch bis zu einer Dicke von 5 bis 10 Mikrometern auf die Hauptoberflä­ che 1a des Substrats 1 aufgewachsen. In diesem Ausführungs­ beispiel der vorliegenden Erfindung erhält die Siliziumkar­ bidepischicht 2 des n⁻-Typs die gleichen Kristalle wie das darunterliegende Substrat 1 für eine 4H-, 6H- oder 3C-SiC-Schicht des n⁻-Typs.

Ebenso wird, wie es in Fig. 3 gezeigt ist, ein Isola­ tionsfilm 20 auf einem vorbestimmten Bereich der Silizium­ karbidepischicht 2 des n⁻-Typs angeordnet und dieser wird als eine Maske zur Ionenimplantation von Störstellen der Gruppe IIIA, das heißt, B+ (Borionen), Al+ (Aluminiumionen) oder Ga+ (Galliumionen) verwendet, um die Siliziumkarbidba­ sisbereiche 3a, 3b des p⁻-Typs auszubilden. Die Ionenim­ plantationsbedingungen sind eine Temperatur von 700°C und eine Dosis von 1E14 cm^-2.

Nach einem Entfernen des Isolationsfilms 20 wird, wie es in Fig. 4 gezeigt ist, eine Oberflächenkanalepischicht 5 des n⁻-Typs epitaktisch auf die Siliziumkarbidepischicht 2 des n⁻-Typs aufgewachsen. Als die Wachstumsbedingungen wer­ den hierbei SiH₄, C₃H₈ und H₂ als die Quellengase verwendet und die Wachstumstemperatur beträgt 1600°C.

Als nächstes wird, wie es in Fig. 5 gezeigt ist, ein Isolationsfilm 21 auf einem vorbestimmten Bereich der Ober­ flächenkanalepischicht 5 angeordnet und dieser wird als die Maske zur Ionenimplantation von N+ (Stickstoffionen) ver­ wendet, um Sourcebereiche 4a, 4b des n⁺-Typs auszubilden. Die Ionenimplantationsbedingungen sind eine Temperatur von 700°C und eine Dosis von 1E15 cm^-2.

Ebenso wird nach einem Entfernen des Isolationsfilms 21, wie es in Fig. 6 gezeigt ist, das Photoresistverfahren verwendet, um einen Isolationsfilm 22 auf einem vorbestimm­ ten Bereich der Oberflächenkanalepischicht 5 anzuordnen, und dieser wird als eine Maske zum Ätzen eines Abschnitts der Sourcebereiche 4a, 4b des n⁺-Typs und der Siliziumkar­ bidbasisbereiche 3a, 3b des ⁻-Typs durch RIE bzw. reakti­ ves Ionenätzen verwendet, um Vertiefungen 6a, 6b auszubil­ den. Die RIE-Quellengase, die hierbei verwendet werden, sind CF₄ und O₂.

Nach einem nachfolgenden Entfernen des Isolationsfilms 22 wird, wie es in Fig. 7 gezeigt ist, ein Gateisolations­ film (Gateoxidfilm) 7 durch Naßoxidation auf dem Substrat 1 ausgebildet. Hierbei beträgt die Atmosphärentemperatur 1080°C.

Dann wird, wie es in Fig. 8 gezeigt ist, eine Polysili­ ziumgateelektrode 8 durch LPCVD bzw. chemische Niederdruck-Dampf­ phasenabscheidung auf den Gateisolationsfilm 7 abge­ schieden. Die Filmausbildungstemperatur beträgt hierbei 600°C.

Als nächstes wird, wie es in Fig. 9 gezeigt ist, nach einem Entfernen der unerwünschten Abschnitte des Gateisola­ tionsfilms 7 ein Isolationsfilm 9 derart ausgebildet, daß er den Gateisolationsfilm 7 bedeckt. Genauer gesagt beträgt die Filmausbildungstemperatur 425°C und wird ein Glühen bei 1000°C nach der Filmausbildung durchgeführt.

Ebenso werden, wie es in Fig. 1 gezeigt ist, die Sourceelektrode 10 und die Drainelektrode 11 durch Metall­ zerstäubung bei Raumtemperatur erzeugt. Dann wird ein Glü­ hen bei 1000°C nach der Filmausbildung durchgeführt.

Dies vervollständigt den Leistungs-MOSFET eines plana­ ren Typs.

Nun wird die Funktionsweise (der Betrieb) des vertika­ len planaren Leistungs-MOSFET erklärt.

Dieser MOSFET arbeitet als ein normalerweise ausge­ schalteter Anreicherungstyp, so daß, wenn keine Spannung an die Polysiliziumgateelektrode angelegt ist, die Ladungsträ­ ger der Oberflächenkanalschicht 5 durch das Potential voll­ ständig verarmt sind, das durch die Differenz der stati­ schen Potentiale der Siliziumkarbidbasisbereiche 3a, 3b des p⁻-Typs und der Oberflächenkanalschicht 5 und die Differenz der Austrittsarbeiten der Oberflächenkanalschicht 5 und der Polysiliziumgateelektrode 8 erzeugt wird. Ein Anlegen einer Spannung an die Polysiliziumgateelektrode 8 ändert die Po­ tentialdifferenz, die durch die Summe der Differenz der Austrittsarbeiten der Oberflächenkanalepischicht 5 und der Polysiliziumgateelektrode 8 und der extern angelegten Span­ nung erzeugt wird. Dies läßt ein Steuern des Kanalzustands zu.

Anders ausgedrückt, wenn das Austrittsarbeitspotential der Polysiliziumgateelektrode 8 als das erste Austrittsar­ beitspotential definiert ist, das Austrittsarbeitspotential der Siliziumkarbidbasisbereiche 3a, 3b des p⁻-Typs als das zweite Austrittsarbeitspotential definiert ist und das Aus­ trittsarbeitspotential der Oberflächenkanalepischicht 5 als das dritte Austrittsarbeitspotential definiert ist, dann können die ersten bis dritten Austrittsarbeitspotentiale derart eingestellt werden, daß die Ladungsträger des n-Typs in der Oberflächenkanalepischicht 5 enthalten sind. Das heißt, die ersten bis dritten Austrittsarbeitspotentiale werden derart eingestellt, daß die Ladungsträger des n-Typs (Elektronen) in der Oberflächenkanalepischicht 5 verarmt sind, wenn sich das Polysiliziumgatepotential 8 bezüglich des Drainbereichs auf Nullpotential befindet.

Es wird mit der Erklärung des Betriebs fortgefahren. Ein verarmter Bereich wird in der Oberflächenkanalepi­ schicht 5 durch das elektrische Feld ausgebildet, das durch die Siliziumkarbidbasisbereiche 3a, 3b des p⁻-Typs und die Polysiliziumgateelektrode 8 erzeugt wird. Wenn in diesem Zustand eine positive Vorspannung an die Polysiliziumgate­ elektrode 8 angelegt wird, wird ein Kanalbereich des Anrei­ cherungstyps in der Oberflächenkanalepischicht 5 ausgebil­ det, der sich von den Sourcebereichen 4a, 4b des n⁺-Typs in die Richtung des Driftbereichs 2 des n⁻-Typs ausdehnt, so daß ein Schalten zu dem eingeschalteten Zustand bewirkt wird, was bewirkt, daß die Ladungsträger zwischen der Sourceelektrode 10 und der Drainelektrode 11 fließen.

Hierbei fließen die Elektronen von den Sourcebereichen 4a, 4b des n⁺-Typs durch die Oberflächenkanalepischicht 5 und von der Oberflächenkanalepischicht 5 zu der Silizium­ karbidepischicht 2 des n⁻-Typs. Ebenso fließen die Elektro­ nen nach Erreichen der Siliziumkarbidepischicht 2 (des Driftbereichs) des n⁻-Typs vertikal zu dem Siliziumkarbid­ halbleitersubstrat 1 des n⁺-Typs.

Jedoch muß die an die Gateelektrode 8 angelegte Span­ nung mindestens so hoch wie die vorbestimmte Schwellwert­ spannung V_th sein. Diese Schwellwertspannung V_th wird nun erklärt.

Als Verweis wird die Schwellwertspannung V_th für einen MOSFET eines Inversionstyps als die Grundlage zum Erklären der Schwellwertspannung V_th für den Leistungs-MOSFET eines Anreicherungstyps gemäß diesem Ausführungsbeispiel der vor­ liegenden Erfindung erklärt.

Schwellwertspannungen V_th für MOSFETs eines Inversions­ typs sind im allgemeinen durch die folgende Gleichung (1) ausgedrückt.

V_th = V_FB + 2Φ_B (1)

wobei V_FB = Φ_ms - (Q_s + Q_fc + Q_i + Q_ss)/C_oxide ist
und ein Einsetzen die folgende Gleichung (2) ergibt.

V_th = Φ_ms - (Q_s + Q_fc + Q_i + Q_ss)/C_oxide + 2Φ_B (2)

Im allgemeinen ist das Energieband auf der Grundlage des Effekts der Austrittsarbeitsdifferenz (Elektronenergiedifferenz) Φ_ms zwischen dem Metall und dem Halbleiter, der festgelegten Ladung Q_fc an dem Übergang zwischen dem Gateoxidfilm (SiO₂) und der Schicht des n⁻-Typs (hier im weiteren als der SiO₂/SiC-Übergang bezeich­ net), den beweglichen Ionen Q_i in dem Oxidfilm und der Oberflächenladung Q_ss an dem SiO₂/SiC-Übergang gekrümmt. Folglich ist die Schwellwertspannung V_th die Summe der Spannung, welche diese Energiebandkrümmung versetzt, und der Spannung 2Φ_B, welche beginnt; einen Inversionszustand auszubilden, und ist durch die Gleichungen (1) und (2) dar­ gestellt. Q_s stellt die Raumladung in dem Gateisolations­ film (Oxidfilm) 7 dar und C_oxide stellt die Kapazität des Gateisolationsfilms (Oxidfilms) 7 dar.

Dies wird als die Grundlage für den vertikalen Lei­ stungs-MOSFET des Anreicherungstyps gemäß diesem Ausfüh­ rungsbeispiel der vorliegenden Erfindung betrachtet, da das Energieband der Oberflächenkanalschicht 5 durch den Grad der Austrittsarbeitsdifferenz V_built an dem PN-Übergang (in den PN-Übergang eingebaute Spannung) für die Basisbereiche 3a, 3b des p⁻-Typs und die Oberflächenkanalschicht 5 ver­ glichen mit dem MOSFET des Inversionstyps gekrümmt ist und keine Spannung 2Φ_B für einen Inversionszustand notwendig ist, wobei die Schwellwertspannung V_th deshalb durch die folgende Gleichung (3) dargestellt ist.

V_th = V_buiilt + Φ_ms - (Q_s + Q_fc + Q_i + Q_ss)/C_oxide (3)

Anders ausgedrückt, da sich das Energieband aufgrund der Austrittsarbeitsdifferenz V_built an der PN-Übergangs­ seite der Oberflächenkanalschicht 5, der Austrittsarbeits­ differenz Φ_ms zwischen dem Polysilizium (Metall) und Halb­ leiter an der Gateisolationsfilmseite und des Grads einer Krümmung des Energiebands, der durch den Oxidfilm verur­ sacht wird ((Q_s + Q_fc + Q_i + Q_ss)/C_oxide) krümmt, wird ein Anlegen einer Versatzspannung das Energieband abflachen und bewirken, daß Strom fließt. Deshalb ist die Schwellwert­ spannung V_th des MOSFET des Anreicherungstyps dieses Aus­ führungsbeispiels der vorliegenden Erfindung durch Glei­ chung (3) dargestellt.

Demgemäß wird gemäß diesem Ausführungsbeispiel der vor­ liegenden Erfindung eine Spannung, die größer als die Schwellwertspannung V_th ist, die durch Gleichung (3) darge­ stellt ist, als die Gateanlegespannung verwendet.

Im übrigen ist das Funktionsprinzip dieser Vorrichtung ähnlich zu dem eines vertikalen Kanal-JFET (siehe B. J. Baliga, "Modem Power Devices", Kreiger Press, Malabar, Florida, 1992).

Diese normalerweise ausgeschaltete Vorrichtung des An­ reicherungstyps kann auch einem Lawinendurchbruchszustand widerstehen. Um einen vertikalen Leistungs-MOSFET eines normalerweise ausgeschalteten Typs zu erzielen, ist es not­ wendig, daß er eine ausreichende Sperrschichthöhe aufweist, so daß die ausgedehnte Verarmungsschicht in der n⁻-Schicht die elektrische Leitung nicht verhindert, wenn keine Gate­ spannung angelegt ist. Die maximale Dicke der Epitaxie­ wachstumsschicht 5, die bei dem Aufbau eines normalerweise ausgeschalteten MOSFET eines planaren Typs verwendet wird, wird von der Störstellenkonzentration, der SiO₂-Filmdecke und des Polysiliziumleitfähigkeittyps abhängen, der für die Gateelektrode verwendet wird.

Bei diesem Aufbau kann, um eine ausreichende Sperr­ schichthöhe zu erzielen, um eine Leitung zwischen der Source und dem Drain zu verhindern, die Dicke der Oberflä­ chenkanalepischicht 5 unter Verwendung der nachstehend ge­ gebenen Gleichung (4) bestimmt werden. Die Bedingungen sind durch die folgende Gleichung ausgedrückt:

Hierbei ist Tepi die Höhe der verarmten Schicht, die in die Schicht des n⁻-Typs diffundiert, ist N_D die Donatoren­ konzentration in dem Kanalbereich des n⁻-Typs, ist N_A die Akzeptorenkonzentration des Basisbereichs des p⁻-Typs, ist V_built die eingebaute Spannung des PN-Übergangs, ist Φ_ms die Differenz der Austrittsarbeit des Gatepolysiliziums (Metalls) und des Halbleiters, ist Q_s die Raumladung in dem Gateisolationsfilm, ist Q_fc die festgelegte Oberflächenla­ dung an dem SiO₂/SiC-Übergang, sind Q_i die beweglichen Ionen in dem Oxid mit einer Ladung, sind Q_ss die geladenen Oberflächenzustände an dem SiO₂/SiC-Übergang und ist C_oxide die Kapazität des Gateisolationsfilms.

Der erste Ausdruck auf der rechten Seite von Gleichung (4) ist der Ausdehnungsgrad der verarmten Schicht aufgrund einer eingebauten Spannung V_built an dem PN-Übergang zwi­ schen der Oberflächenkanalschicht 5 und den Siliziumkarbid­ basisbereichen 3a, 3b des p⁻-Typs, das heißt, der Ausdeh­ nungsgrad der Verarmungsschicht von den Siliziumkarbidba­ sisbereichen 3a, 3b des p⁻-Typs zu der Oberflächenkanal­ schicht 5 und ist der zweite Ausdruck der Ausdehnungsgrad der Verarmungsschicht aufgrund der Ladung und ist Φ_ms die Differenz der Austrittsarbeit des Gatepolysiliziums (Metalls) und der Siliziumkarbidkanalschicht 5, welche den Ausdehnungsgrad der Verarmungsschicht von dem Gateisola­ tionsfilm 7 zu der Oberflächenkanalschicht 5 darstellt.

Folglich kann, wenn die Summe der Ausdehnung der Verar­ mungsschicht von den Siliziumkarbidbasisbereichen 3a, 3b des p⁻-Typs und der Ausdehnung der Verarmungsschicht von dem Gateisolationsfilm 7 größer als die Dicke der Oberflä­ chenkanalschicht 5 hergestellt wird, der vertikale Leistungs-MOSFET als ein normalerweise ausgeschalteter Typ hergestellt werden.

Deshalb muß die Oberflächenkanalepischicht 5 eine nied­ rige Dicke (bezüglich der submikronen Größenordnung) auf­ weisen oder muß sie eine niedrige Konzentration aufweisen. Das heißt, wenn die Einfachheit einer Ausbildung betrachtet wird, ist die Dicke von dem Standpunkt einer Gleichmäßig­ keit vorzugsweise größer und ist die Konzentration vorzugs­ weise höher, um einen Störstelleneinschluß in der Vorrich­ tung sicherzustellen.

Da dieser vertikale Leistungs-MOSFET des normalerweise ausgeschalteten Typs derart hergestellt werden kann, daß auch dann kein Strom fließt, wenn aufgrund eines Vorrich­ tungsausfalls oder dergleichen keine Spannung an die Gate­ elektrode angelegt wird, ist es möglich, eine größere Si­ cherheit als bei einem normalerweise eingeschalteten Typ sicherzustellen.

Ebenso sind die zweidimensionalen numerischen Simula­ tionen ausgeführt worden, um eine Optimierung der Element­ strukturparameter, das heißt, der Dicke und Störstellenkon­ zentration der Oberflächenkanalepischicht 5 des n⁻-Typs und der Störstellenkonzentration der Siliziumkarbidbasisberei­ che 3a, 3b des n⁻-Typs und der Siliziumkarbidepischicht 2 eines n⁻-Typs für eine Vorrichtungsdurchbruchspannung von 1000 V zu erzielen.

Fig. 10 zeigt einen Graph, der die Beziehung zwischen 30 der Durchbruchspannung, der Störstellenkonzentration und der Dicke der Oberflächenkanalepischicht 5 des n⁻-Typs dar­ stellt.

Zwei unterschiedliche Dotierstofftypen sind für die Polysiliziumgateelektrode 8 in den Berechnungen berücksich­ tigt worden, das heißt, eine, in welche Störstellen des p-Typs dotiert worden sind, und eine andere, in welche Stör­ stellen des n-Typs dotiert worden sind. Wenn Störstellen des p-Typs als die Polysiliziumgateelektrode 8 dotiert wer­ den, betragen die Störstellenkonzentrationen der Oberflä­ chenepitaxieschicht 5 1E17 cm^-3, 1E16 cm^-3 und 1E15 cm^-3, und wenn Störstellen des n-Typs als die Polysiliziumgate­ elektrode 8 dotiert werden, beträgt die Störstellenkonzen­ tration der Oberflächenkanalepischicht 5 1E16 cm^-3. Es ist aus Fig. 10 klar zu sehen, daß die Durchbruchspannung von der Dicke der Oberflächenkanalepischicht 5 abhängt. Die Durchbruchspannung hängt ebenso von dem Leitfähigkeitstyp des Polysiliziums ab, das für die Gateelektrode 8 verwendet wird, und es versteht sich, daß, wenn die Oberflächenkanal­ epischicht 5 die gleiche Störstellenkonzentration aufweist, die Polysiliziumgateelektrode 8 des p-Typs besser als die Polysiliziumgateelektrode 8 des n-Typs ist (zum Beispiel kann die Oberflächenkanalepischicht 5 mit der gleichen Durchbruchspannung und Störstellenkonzentration dicker her­ gestellt werden). Anders ausgedrückt ist die Durchbruch­ spannung besser, wenn sie von dem entgegengesetzten Leitfä­ higkeitstyp bezüglich der Oberflächenkanalepischicht 5 ist.

Weiterhin ist es gemäß dieser Erfindung unter Verwen­ dung der Oberflächenkanalepischicht 5 des n⁻-Typs möglich, die Störstellenkonzentration des Kanalbereichs und die Störstellenkonzentration der Siliziumkarbidbasisbereiche 3a, 3b des p⁻-Typs getrennt zu steuern. Folglich wird durch getrenntes Steuern der Störstellenkonzentrationen von un­ terschiedlichen Bereichen ein Leistungs-MOSFET mit einer hohen Durchbruchspannung, einem niedrigen Durchlaßwider­ stand und einer niedrigen Schwellwertspannung erzielt. An­ ders ausgedrückt ist es gemäß dem planaren MOSFET im Stand der Technik, wie er in Fig. 30 gezeigt ist, nicht möglich, die Störstellenkonzentrationen des Kanal- und Basisbereichs eines zweiten Leitfähigkeitstyps getrennt zu steuern, um eine höhere Durchbruchspannung, einen niedrigen Durchlaßwi­ derstand und eine niedrige Schwellwertspannung zu erzielen, aber dies ist mit der Vorrichtung gemäß der vorliegenden Erfindung möglich.

Fig. 30 zeigt eine Querschnittsansicht eines Silizium­ karbid-MOSFET eines planaren Typs im Stand der Technik. In Fig. 30 ist auf ein Siliziumkarbidhalbleitersubstrat 70 des n⁺-Typs eine Siliziumkarbidepitaxieschicht 71 des n⁻-Typs geschichtet und sind auf dem Oberflächenbereich der Sili­ ziumkarbidepitaxieschicht 71 des n⁻-Typs ein Siliziumkar­ bidbasisbereich 72 eines p⁻-Typs und ein Sourcebereich 73 des n⁺-Typs durch Doppelionenimplantation ausgebildet. Ebenso befindet sich auf der Epitaxieschicht 71 des n⁻-Typs eine Gateelektrode 75 über einem Gateisolationsfilm 74 und die Gateelektrode 75 ist mit einem Isolationsfilm 76 be­ deckt. Eine Sourceelektrode 77 ist derart angeordnet, daß sie den Siliziumkarbidbasisbereich 72 des p⁻-Typs und den Sourcebereich 73 des n⁺-Typs berührt, während sich eine Drainelektrode 78 auf der Rückseite des Siliziumkarbidhalb­ leitersubstrats 70 des n⁺-Typs befindet.

Es werden die Probleme im Stand der Technik bezüglich dessen betrachtet, daß der MOSFET im Stand der Technik den Basisbereich 72 und den Sourcebereich 73 verwendet, die durch Doppelionenimplantation ausgebildet sind, da das Dif­ fusionsverfahren nicht in SiC angewendet werden kann. Des­ halb behält der SiC/SiO₂-Übergang eines Kanalbereichs, der durch Oxidation ausgebildet ist, die Kristallbeschädigung aufgrund einer Ionenimplantation, was zu einer hohen Über­ gangszustandsdichte führt. Ebenso kann aufgrund der schlechten Qualität der Ionenimplantation des Basisbereichs 72 des p⁻-Typs, welcher die Kanalschicht des Inversionstyps ausbildet, offensichtlich keine Verbesserung der Kanalbe­ weglichkeit erwartet werden. Im Gegensatz dazu kann in dem Ausführungsbespiel der vorliegenden Erfindung, das in Fig. 1 gezeigt ist, ein reiner Übergang durch Ausbilden der Ka­ nalschicht mit einer hochqualitativen Epitaxieschicht 5 er­ zielt werden.

Ebenso kann eine SiC-Schicht durch Ionenimplantation ebenso anstelle der Oberflächenkanalepischicht 5 verwendet werden. Das heißt, während die Epitaxieschicht 5 auf dem Substrat in Fig. 4 ausgebildet worden ist, kann alternativ, wie es in Fig. 11 gezeigt ist, N+ in ein SiC-Substrat im­ plantiert werden, um eine Kanalausbildungs-SiC-Schicht 25 des n⁻-Typs in dem Substratoberflächenbereich auszubilden.

Zusätzlich zu dem Aufbau für das zuvor beschriebene Ausführungsbeispiel der vorliegenden Erfindung, welches zum Anwenden an einem vertikalen MOSFET mit einem n-Kanal er­ klärt worden ist, kann der gleiche Effekt für vertikale MOSFETs mit einem p-Kanal durch Vertauschen des p-Typs und n-Typs in Fig. 1 erzielt werden.

Nachstehend erfolgt die Beschreibung eines zweiten Aus­ führungsbeispiels der vorliegenden Erfindung.

Das zweite Ausführungsbeispiel der vorliegenden Erfin­ dung wird nun unter Betonung bezüglich der Unterschiede verglichen mit dem ersten Ausführungsbeispiel der vorlie­ genden Erfindung erklärt.

Fig. 12 zeigt eine Querschnittsansicht eines MOSFET ei­ nes planaren Typs mit einem n-Kanal (vertikalen Leistungs- MOSFET) gemäß diesem Ausführungsbeispiel der vorliegenden Erfindung.

In Fig. 12 ist eine Siliziumkarbidepischicht 2 des n-Typs mit einer niedrigeren Dotierstoffkonzentration als das Substrat 1 auf die Hauptoberfläche eines Siliziumkarbid­ halbleitersubstrats 1 des n⁺-Typs geschichtet. Auf vorbe­ stimmten Bereichen des Oberflächenbereichs dieser Silizium­ karbidepischicht 2 des n⁻-Typs sind getrennt ein Silizium­ karbidbasisbereich 3a des p⁻-Typs und ein Siliziumkarbid­ basisbereich 3b des p⁻-Typs ausgebildet, die eine vorbe­ stimmte Dicke aufweisen. Ebenso ist auf einem vorbestimmten Bereich des Oberflächenbereichs des Siliziumkarbidbasisbe­ reichs 3a des p⁻-Typs ein Sourcebereich 4a des n⁺-Typs aus­ gebildet, welcher flacher als der Basisbereich 3a ist, und ist auf einem,vorbestimmten Bereich des Oberflächenbereichs des Siliziumkarbidbasisbereichs 3b des p⁻-Typs ein Source­ bereich 4b des n⁺-Typs ausgebildet, welcher flacher als der Basisbereich 3b ist.

Hierbei ist ein Abschnitt von jedem der Basisbereiche 3a, 3b dicker hergestellt. Das heißt, tiefe Basisbereiche 30a, 30b sind ausgebildet. Die Störstellenkonzentration an den verdickten Bereichen der Basisbereiche 3a, 3b (den tie­ fen Basisbereichen 30a, 30b) ist höher als die Störstellen­ konzentration an den dünneren Bereichen. Ebenso sind die tiefen Basisbereiche 30a, 30b unter den Sourcebereichen 4a, 4b ausgebildet.

Weiterhin ist eine SiC-Schicht (Oberflächenkanalepischicht) 5 des n⁻-Typs auf dem Oberflä­ chenbereich der Siliziumkarbidepischicht 2 des n⁻-Typs und den Oberflächenbereichen der Siliziumkarbidbasisbereiche 3a, 3b des p⁻-Typs zwischen dem Sourcebereich 4a des n⁺-Typs und dem Sourcebereich 4b des n⁺-Typs ausgebildet. Die SiC-Schicht (Oberflächenkanalepischicht) 5 des n⁻-Typs ist durch epitaktisches Wachstum ausgebildet und sie dient wäh­ rend des Betriebs der Vorrichtung als die Kanalausbildungs­ schicht auf der Vorrichtungsoberfläche.

Hierbei ist das Siliziumkarbid, das das Halbleiter­ substrat 1, die Siliziumkarbidepischicht 2 des n⁻-Typs, die Basisbereiche 3a, 3b und die Sourcebereiche 4a, 4b bildet, 6H-SiC, während das der Oberflächenkanalepischicht 5 3C-SiC ist.

Ebenso sind Vertiefungen 6a, 6b auf den Oberflächenbe­ reichen der Siliziumkarbidbasisbereiche 3a, 3b des p⁻-Typs und der Sourcebereiche 4a, 4b des n⁻-Typs ausgebildet.

Ein Gateisolationsfilm (Siliziumoxidfilm) 7 ist auf der Oberseite der Oberflächenkanalepischicht 5 und der Source­ bereiche 4a, 4b des n⁺-Typs ausgebildet. Ebenso ist eine Polysiliziumgateelektrode 8 auf dem Gateisolationsfilm 7 ausgebildet, wobei diese Polysiliziumgateelektrode 8 mit einem Isolationsfilm 9 bedeckt ist. Eine Sourceelektrode 10 ist darüber ausgebildet und die Sourceelektrode 10 berührt die Sourcebereiche 4a, 4b des n⁺-Typs, und die Siliziumkar­ bidbasisbereiche 3a, 3b des p⁻-Typs. Eine Drainelektroden­ schicht 11 ist ebenso auf der Rückseite 1b des Siliziumkar­ bidhalbleitersubstrats 1 das n⁺-Typs ausgebildet.

Nun wird ein Herstellungsverfahren für diesen Lei­ stungs-MOSFET eines planaren Typs unter Bezugnahme auf die Fig. 13 bis 20 erklärt.

Zuerst wird, wie es in Fig. 13 gezeigt ist, ein 6H-SiC-Substrat 1 des n-Typs, das heißt, ein Siliziumkarbidhalb­ leitersubstrat 1 des n⁺-Typs vorbereitet und wird eine Si­ liziumkarbidepischicht 2 des n⁻-Typs epitaktisch bis zu einer Dicke von 5 bis 10 Mikrometern auf die Hauptoberflä­ che 1a des Substrats 1 aufgewachsen. In diesem Ausführungs­ beispiel der vorliegenden Erfindung erhält die Siliziumkar­ bidepischicht 2 des n⁻-Typs die gleichen Kristalle wie das darunterliegende Substrat 1 für eine 6H-SiC-Schicht des n-Typs.

Ebenso wird, wie es in Fig. 14 gezeigt ist, ein Isola­ tionsfilm 20 auf einem vorbestimmten Bereich der Silizium­ karbidepischicht 2 des n⁻-Typs angeordnet und dieser wird als die Maske zur Ionenimplantation von Störstellen der Gruppe IIIA, das heißt, B+, Al+ oder Ga+ verwendet, um die Siliziumkarbidbasisbereiche 3a, 3b des p⁻-Typs auszubilden.

Nach einem Entfernen des Isolationsfilms 20 wird, wie es in Fig. 15 gezeigt ist, eine Oberflächenkanalepischicht des n⁻-Typs epitaktisch unter Verwendung einer LPCVD-Vor­ richtung auf die Siliziumkarbidepischicht 2 des n⁻-Typs aufgewachsen. Als die Wachstumsbedingungen werden hierbei SiH₄, C₃H₈ und H₂ als die Quellengase verwendet und das SiH₄/C₃H₈-Flußverhältnis beträgt [0, 5]. Die Wachstumstem­ peratur beträgt 1300°C. Dieses Verfahren ergibt eine 3C-SiC-Oberflächenkanalepischicht 5. Das heißt, eine 3C-SiC-Oberflächenkanalepischicht 5 wird durch Verringern der Tem­ peratur auf 1200 bis 1300°C verglichen mit den herkömm­ lichen 1600°C und durch Ausbilden des Films mit einem höhe­ ren Si/C-Verhältnis, um die zweidimensionale Keimbildung zu verbessern, anstelle einer Schicht durch Schichtwachstum erzielt. Anders ausgedrückt wird eine 3C-SiC-{111}-Fläche auf der {0001}-Fläche des 6H-SiC ausgebildet.

Als nächstes werden, wie es in Fig. 16 gezeigt ist, Störstellen der Gruppe IIIA, das heißt, B+, Al+ oder Ga+, mit einer Maske (einem Isolationsfilm, usw.) 31 ionenim­ plantiert, die über der Oberflächenkanalepischicht 5 ange­ ordnet ist, um tiefe Basisbereiche 30a, 30b auszubilden.

Ebenso wird, wie es in Fig. 17 gezeigt ist, die zuvor erwähnte Maske 31 zur Implantation von N+ verwendet, um Sourcebereiche 4a, 4b des n⁺-Typs auszubilden.

Nach einem Entfernen der Maske wird, wie es in Fig. 18 gezeigt ist, das Photoresistverfahren verwendet, um einen Isolationsfilm 22 auf einem vorbestimmten Bereich, der Ober­ flächenkanalepischicht 5 anzuordnen, und dieser wird als eine Maske zum Ätzen von Abschnitten der Sourcebereiche 4a, 4b des n⁺-Typs und der Siliziumkarbidbasisbereiche 3a, 3b des p⁻-Typs durch RIE verwendet, um Vertiefungen 6a, 6b auszubilden.

Nach einem nachfolgenden Entfernen des Isolationsfilms 22 wird, wie es in Fig. 19 gezeigt ist, ein Gateisolations­ film (Gateoxidfilm) 7 durch Naßoxidation auf dem Substrat ausgebildet. Eine Polysiliziumgateelektrode 8 wird dann durch LPCVD auf dem Gateisolationsfilm 7 abgeschieden.

Als nächstes wird, wie es in Fig. 20 gezeigt ist, nach einem Entfernen der unerwünschten Abschnitte des Gateisola­ tionsfilms 7 ein Isolationsfilm 9 ausgebildet, um die Poly­ siliziumgateelektrode 8 zu bedecken. Ebenso werden, wie es in Fig. 12 gezeigt ist, die Sourceelektrode 10 und die Drainelektrode 11 durch Metallzerstäubung bei Raumtempera­ tur erzeugt. Ein Glühen wird dann bei 1000°C nach der Filmausbildung durchgeführt.

Dies vervollständigt den Leistungs-MOSFET eines plana­ ren Typs.

Wenn der Leistungs-MOSFET eines planaren Typs ausge­ schaltet ist, befindet er sich aufgrund einer Verarmung durch die Differenz der Austrittsarbeiten der Polysilizium­ gateelektrode 8 und der Oberflächenkanalepischicht 5 und dem PN-Übergang zwischen den Siliziumkarbidbasisbereichen 3a, 3b des p⁻-Typs und der Oberflächenkanalepischicht 5 in einem Abschnürzustand.

Andererseits wird er durch Anlegen einer Spannung an die Polysiliziumgateelektrode 8 in eine Anreicherungsbe­ triebsart eingeschaltet, bei der die Ladungsträger auf der Oberflächenkanalepischicht 5 angereichert werden. In dem eingeschalteten Zustand fließen Elektronen von den Source­ bereichen 4a, 4b des n⁺-Typs durch die Oberflächenkanalepi­ schicht 5 und von der Oberflächenkanalepischicht 5 zu der Siliziumkarbidepischicht 2 des n⁻-Typs und fließen die Elektronen nach Erreichen der Siliziumkarbidepischicht 2 (des Driftbereichs) des n⁻-Typs vertikal zu dem Silizium­ karbidhalbleitersubstrat 1 des n⁺-Typs (Drain des n⁺-Typs).

Gemäß diesem Ausführungsbeispiel der vorliegenden Er­ findung ist es, da 3C-SiC, welches eine hohe Beweglichkeit aufweist, als eine Oberflächenkanalepischicht 5, getrennt von der Substratseite SiC verwendet wird, möglich, die Transistoreigenschaften (den Durchlaßwiderstand) des FET stark zu verbessern und insbesondere, aufgrund dieser Ver­ ringerung des Durchlaßwiderstands, einen Verlust stark zu verringern, wenn er als ein Modul verwendet wird.

Anders ausgedrückt, wenn eine Oberflächenkanalepi­ schicht 5 mit dein gleichen Kristallsystem/polymorph auf die Substratseite SiC aufgewachsen wird (zum Beispiel, wenn eine 6H-SiC-Epitaxieschicht auf dem 6H-SiC-Substrat ausge­ bildet wird und eine 4H-SiC-Epitaxieschicht auf dem 4H-SiC-Substrat ausgebildet wird), wird im allgemeinen 4H-SiC ver­ wendet, das bevorzugte Charakteristiken ergibt, aber mit einem 4H-SiC-Substrat mit einer schlechten Qualität wird ebenso die Qualität der Epitaxieschicht beeinträchtigt. Im Gegensatz dazu ist es unter Verwendung einer Oberflächenka­ nalepischicht 5 mit einem unterschiedlichen Kristallsystem/polymorph zu der Substratseite möglich, ein SiC-Halb­ leitersubstrat mit guten Charakteristiken und einer hohen Zuverlässigkeit zu erzielen.

Die Kombination eines unterschiedlichen Kristall­ system/polymorphs der SiC-Substrate (1, 2, 3, 3a, 3b, 4a, 4b) und der Oberflächenkanalepischicht 5 kann ein 6H-SiC-Substrat und eine 3C-SiC-Epitaxieschicht 5 oder andere ver­ schiedene Kombinationen, zum Beispiel ein 6H-SiC-Substrat und eine 4H-SiC-Epitaxieschicht 5 oder ein 4H-SiC-Substrat und eine 3C-SiC-Epitaxieschicht 5, sein.

Da tiefe Basisbereiche 30a, 30b auf den Basisbereichen 3a, 3b ausgebildet werden, um einen Abschnitt der Basisbe­ reiche 3a, 3b zu verdicken, ist ebenso die Dicke an der Si­ liziumkarbidepischicht 2 des n⁻-Typs unter den tiefen Ba­ sisbereichen 30a, 30b niedriger (der Abstand zwischen dem Siliziumkarbidhalbleitersubstrat 1 des n⁺-Typs und den tie­ fen Basisbereichen 30a, 30b ist verkürzt), was daher einen Durchbruch fördert. Da außerdem die Störstellenkonzentra­ tion an den tiefen Basisbereichen 30a, 30b höher als die Störstellenkonzentration an den dünneren Bereichen ist, wird weiterhin ein Durchbruch gefördert. Da die tiefen Ba­ sisbereiche 30a, 30b unter den Sourcebereichen 4a, 4b aus­ gebildet sind, ist es weiterhin möglich, einen gemeinsamen Gebrauch der Maske 31 zu machen, wie es in den Fig. 16 und 17 gezeigt ist.

Daher weist dieses Ausführungsbeispiel der vorliegenden Erfindung die folgenden Merkmale auf.

• (a) Das Siliziumkarbid, das das Halbleitersubstrat 1, die Siliziumkarbidepischicht 2 des n⁻-Typs, die Basisberei­ che 3a, 3b und die Sourcebereiche 4a, 4b bildet, ist 6H, während das Siliziumkarbid der Oberflächenkanalschicht 5 3C ist. Das heißt, das Siliziumkarbid, das das Halbleiter­ substrat 1, die Siliziumkarbidepischicht 2 des n⁻-Typs, die Basisbereiche 3a, 3b und die Sourcebereiche 4a, 4b bildet, ist hexagonal, während das Siliziumkarbid der Oberflächen­ kanalepischicht 5 kubisch ist. Anders ausgedrückt, das Si­ liziumkarbid, das das Halbleitersubstrat 1, die Silizium­ karbidepischicht 2 des n⁻-Typs, die Basisbereiche 3a, 3b und die Sourcebereiche 4a, 4b bildet, und das Siliziumkar­ bid der Oberflächenkanalepischicht 5 weisen ein unter­ schiedliches Kristallsystem/polymorph auf. Daher ist es un­ ter Verwendung einer Oberflächenkanalepischicht 5 mit einem unterschiedlichen Kristallsystem/polymorph zu dem der Substratseite möglich, eine SiC-Halbleitervorrichtung mit guten Charakteristiken und einer hohen Zuverlässigkeit zu erzielen.
• (b) Da tiefe Basisbereiche 30a, 30b als verdickte Ab­ schnitte der Basisbereiche 3a, 3b vorgesehen sind, wird ein Durchbruch erleichtert.
• (c) Da die Störstellenkonzentration der tiefen Basisbe­ reiche 30a, 30b höher als die Störstellenkonzentration der dünneren Bereiche ist, wird ein Durchbruch weiter erleich­ tert.
• (d) Da die tiefen Basisbereiche 30a, 30b (verdickten Bereiche der Basisbereiche) unter den Sourcebereichen 4a, 4b ausgebildet sind, kann während der Herstellung die Maske 31 sowohl als die Maske zum Ausbilden eines tiefen Basisbe­ reichs als auch die Maske zum Ausbilden eines Sourcebe­ reichs verwendet werden, wie es in den Fig. 16 und 17 gezeigt ist, und kann daher der MOSFET eines planaren Typs in Fig. 12, ohne zu erhöhten Herstellungskosten zu führen, hergestellt werden.

Das heißt, wie es in Fig. 13 gezeigt ist, eine Sili­ ziumkarbidepischicht 2 des n⁻-Typs wird auf der Hauptober­ fläche 1a des Halbleitersubstrats 1 ausgebildet, und, wie es in Fig. 14 gezeigt ist, Basisbereiche 3a, 3b einer vor­ bestimmten Tiefe werden auf vorbestimmten Bereichen des Oberflächenbereichs der Siliziumkarbidepischicht 2 des n⁻-Typs ausgebildet. Ebenso wird, wie es in Fig. 15 gezeigt ist, eine Oberflächenkanalepischicht 5 auf der Siliziumkar­ bidepischicht 2 des n⁻-Typs angeordnet, werden, wie es in Fig. 16 gezeigt ist, tiefe Basisbereiche 30a, 30b, welche tiefer als die Basisbereiche 3a, 3b sind, auf vorbestimmten Bereichen der Basisbereiche 3a, 3b ausgebildet, und wird, wie es in Fig. 17 gezeigt ist, die Maske 31 zum Ausbilden eines tiefen Basisbereichs verwendet, um Sourcebereiche 4a, 4b auf vorbestimmten Bereichen der Oberflächenbereiche der Basisbereiche 3a, 3b bis zu einer flacheren Tiefe als die Basisbereiche 3a, 3b auszubilden. Dann wird eine Gateelek­ trode 8 auf der Oberfläche der Oberflächenkanalepischicht 5 über einem Gateelektrodenfilm 7 ausgebildet und wird eine Sourceelektrode 10 in Kontakt mit den Basisbereichen 3a, 3b und Sourcebereichen 4a, 4b ausgebildet.

Daher wird die Maske 31 zum Ausbilden eines tiefen Ba­ sisbereichs verwendet, um die Sourcebereiche 4a, 4b aus zu­ bilden, so daß sie als beide Masken verwendet werden kann.

Nachstehend erfolgt die Beschreibung eines dritten Aus­ führungsbeispiels der vorliegenden Erfindung.

Das dritte Ausführungsbeispiel der vorliegenden Erfin­ dung wird nun unter Betonung bezüglich seiner Unterschiede zu dem zweiten Ausführungsbeispiel der vorliegenden Erfin­ dung erklärt.

Fig. 21 zeigt eine Querschnittsansicht eines planaren vertikalen Leistungs-MOSFET mit einem n-Kanal gemäß diesem Ausführungsbeispiel der vorliegenden Erfindung.

In Fig. 21 sind die verdickten Bereiche der Basisberei­ che 3a, 3b, das heißt, die tiefen Basisbereiche 30c, 30d an Stellen ausgebildet, die die Sourcebereiche 4a, 4b nicht überlappen. Dies hilft, die Zerstörung der Vorrichtung zu verhindern.

Der Grund dafür wird nun erklärt.

Ein Durchbruch tritt an den tiefen Basisbereichen 30c, 30d auf und ein Durchbruchstrom fließt zwischen der Source­ elektrode 10 und der Drainelektrode 11. Zu einem derartigen Zeitpunkt tritt, wenn ein Sourcebereich in dem Pfad des Durchbruchstromflusses vorhanden ist, ein Spannungsabfall in dem Sourcebereich auf, wird der PN-Übergang mit den Ba­ sisbereichen 3a, 3b des p⁻-Typs vorwärts vorgespannt und beginnt deshalb der NPN-Transistor, der aus der Silizium­ karbidepischicht 2 des n⁻-Typs, dem Basisbereich 3a (3b) und dem Sourcebereich 4a (4b) besteht, zu arbeiten, was ei­ nen großen Strom erzeugt und das Element erwärmt, was be­ züglich einer Zuverlässigkeit unerwünscht sein kann. Folg­ lich kann dieser Zustand durch Entfernen der Sourcebereiche 4a, 4b aus dem Hauptpfad eines Durchbruchstromflusses, wie es gemäß diesem Ausführungsbeispiel der Erfindung ist, ver­ mieden werden.

Somit weist dieses Ausführungsbeispiel der vorliegenden Erfindung das folgende Merkmal auf.

Da die verdickten Bereiche der Basisbereiche 3a, 3b (die tiefen Basisbereiche 30c, 30d) an Stellen vorgesehen sind, die die Sourcebereiche 4a, 4b nicht überlappen, ist es möglich, eine Zerstörung zu vermeiden.

Nachstehend erfolgt die Beschreibung eines vierten Aus­ führungsbeispiels der vorliegenden Erfindung.

Das vierte Ausführungsbeispiel der vorliegenden Erfin­ dung wird nun unter Betonung bezüglich seiner Unterschiede zu dem ersten Ausführungsbeispiel der vorliegenden Erfin­ dung erklärt.

Fig. 22 zeigt eine Querschnittsansicht eines planaren MOSFET mit einem n-Kanal (vertikalen Leistungs-MOSFET) ge­ mäß diesem Ausführungsbeispiel der vorliegenden Erfindung.

In Fig. 22 dehnt sich eine SiC-Schicht 40 des n⁻-Typs auf der Oberfläche der Siliziumkarbidepischicht 2 des n⁻-Typs aus. Das heißt, die SiC-Schicht 40 des n⁻-Typs ist derart angeordnet, daß sie die Sourcebereiche 4a, 4b auf den Oberflächenbereichen der Basisbereiche 3a, 3b und die Siliziumkarbidschicht 2 des n⁻-Typs verbindet. Diese SiC-Schicht 40 des n⁻-Typs ist durch epitaktisches Wachstum ausgebildet und die Kristalle des Epitaxiefilms sind 3C.

Ebenso dient die SiC-Schicht 40 des n⁻-Typs als die Kanal­ ausbildungsschicht auf der Vorrichtungsoberfläche während des Betriebs der Vorrichtung. Die SiC-Schicht 40 des n⁻-Typs wird hier im weiteren Verlauf als die Oberflächenka­ nalepischicht bezeichnet.

Daher überlappt die Oberflächenkanalepischicht 40 mit einem Abschnitt S von jedem der Sourcebereiche 4a, 4b. Ge­ nauer gesagt bedeckt die Oberflächenkanalepischicht 40 nicht die Gesamtheit der Sourcebereiche 4a, 4b.

Der Rest des Aufbaus ist der gleiche wie in Fig. 1 und mit gleichen Bezugszeichen bezeichnet und seine Erklärung wird weggelassen.

Ein Herstellungsverfahren für diesen Leistungs-MOSFET eines planaren Typs wird unter Bezugnahme auf die Fig. 23 bis 27 erklärt.

Als erstes wird, wie es in Fig. 23 gezeigt ist, ein 6H-SiC-Substrat 1 des n⁻-Typs, das heißt, ein Siliziumkarbid­ halbleitersubstrat 1 des n⁺-Typs, vorbereitet, und wird eine Siliziumkarbidepischicht 2 des n⁻-Typs bis zu einer Dicke von 5 bis 10 Mikrometern epitaktisch auf die Haupt­ oberfläche 1a des Substrats 1 aufgewachsen. In diesem Aus­ führungsbeispiel der vorliegenden Erfindung erhält die Si­ liziumkarbidepischicht 2 des n⁻-Typs die gleichen Kristalle wie das darunterliegende Substrat 1 für eine 6H-SiC-Schicht des n⁻-Typs.

Ebenso wird, wie es in Fig. 24 gezeigt ist, ein Isola­ tionsfilm 20 auf einem vorbestimmten Bereich der Silizium­ karbidepischicht 2 des n⁻-Typs angeordnet und dieser wird als eine Maske zur Ionenimplantation von Störstellen der Gruppe IIIA, das heißt, B+, Al+ oder Ga+, verwendet, um die Siliziumkarbidbasisbereiche 3a, 3b des p⁻-Typs auszubilden.

Nach einem Entfernen des Isolationsfilms 20 wird, wie es in Fig. 25 gezeigt ist, ein Isolationsfilm 41 auf einem vorbestimmten Bereich der Siliziumkarbidepischicht 2 des n⁻-Typs angeordnet, und dieser wird als eine Maske zur Ionen­ implantation von N+ verwendet, um die Sourcebereiche 4a, 4b des n⁺-Typs auszubilden.

Nach einem Entfernen des Isolationsfilms 41 wird, wie es in Fig. 26 gezeigt ist, eine Oberflächenkanalepischicht 40 des n⁻-Typs epitaktisch auf die Siliziumkarbidschicht 2 des n⁻-Typs aufgewachsen. Als die Wachstumsbedingungen wer­ den hierbei SiH₄, C₃H₈ und H₂ als die Quellengase verwendet und das Si/C-Verhältnis beträgt [0, 5]. Die Wachstumstempe­ ratur beträgt 1200°C. Dieses Verfahren ergibt eine 3C-SiC-Oberflächenkanalepischicht 40.

Als nächstes wird, wie es in Fig. 27 gezeigt ist, die unnötige Oberflächenkanalepischicht 40 entfernt. Das heißt, ein Maskenmaterial M eines Photoresistmaterials, ein SiO₂-Film, ein Si₃N₄-Film oder dergleichen wird ausgebildet und die unnötige Oberflächenkanalepischicht 40 wird durch Troc­ kenätzen (zum Beispiel RIE) entfernt. Wenn das Maskenmate­ rial M ein Si₃N₄-Film ist, kann die Oberflächenkanalepi­ schicht 40 thermisch oxidiert werden, um sie zum Entfernen zu einem Oxidfilm zu wandeln. Wenn die Oberflächenkanalepi­ schicht 40 durch Trockenätzen entfernt wird, werden die Oberflächen der Sourcebereiche 4a, 4b des n⁺-Typs und der Siliziumkarbidbasisbereiche 3a, 3b des p⁻-Typs, die durch das Ätzen freigelegt werden, durch daß Trockenätzen aufge­ rauht, aber die aufgerauhten Oberflächen können durch Oxi­ dation entfernt werden.

Dann wird, wie es in Fig. 22 gezeigt ist, ein Gateiso­ lationsfilm (Gateoxidfilm) 7 ausgebildet. Dann wird eine Polysiliziumgateelektrode 8 durch LPCVD auf den Gateisola­ tionsfilm 7 abgeschieden. Ein Isolationsfilm 9 wird dann derart ausgebildet, daß er den Gateisolationsfilm 7 be­ deckt. Ebenso werden eine Sourceelektrode 10 und eine Drainelektrode 11 durch Metallzerstäubung bei Raumtempera­ tur erzeugt. Dann wird ein Glühen bei 1000°C nach der Filmausbildung durchgeführt.

Dies vervollständigt den Leistungs-MOSFET eines plana­ ren Typs.

Wenn der Leistungs-MOSFET eines planaren Typs ausge­ schaltet ist,, befindet er sich aufgrund einer Verarmung durch die Differenz der Austrittsarbeiten der Polysilizium­ gateelektrode 8 und der Oberflächenkanalepischicht 40 und dem PN-Übergang zwischen den Siliziumkarbidbasisbereichen 3a, 3b des p⁻-Typs und der Oberflächenkanalepischicht 40 in einem Abschnürzustand.

Andererseits wird er durch Anlegen einer Spannung an die Polysiliziumgateelektrode 8 in die Anreicherungsbe­ triebsart eingeschaltet, bei der sich die Ladungsträger auf der Oberflächenkanalepischicht 40 anreichern. In dem einge­ schalteten Zustand fließen Elektronen von den Sourceberei­ chen 4a, 4b des n⁺-Typs durch die Oberflächenkanalepi­ schicht 40 und von der Oberflächenkanalepischicht 40 zu der Siliziumkarbidepischicht 2 des n⁻-Typs und fließen die Elektronen nach Erreichen der Siliziumkarbidschicht 2 (des Driftbereichs) des n⁻-Typs vertikal zu dem Siliziumkarbid­ halbleitersubstrat 1 des n⁺-Typs.

Hierbei bildet die Kontaktstelle S zwischen den Source­ bereichen 4a, 4b und der Oberflächenkanalepischicht 40 den Kontaktbereich, so daß mit der Oberflächenkanalepischicht 40 verglichen mit dem Aufbau in Fig. 1 ein größerer Kon­ taktbereich erzielt wird.

Daher weist dieses Ausführungsbeispiel die vorliegenden Merkmale auf.

• (a) Da die Oberflächenkanalepischicht 40 einen Aufbau aufweist, welcher mit einem Abschnitt von jedem der Source­ bereiche 4a, 4b überlappt, ist es möglich, den Kontaktbe­ reich von den Sourcebereichen 4a, 4b zu der Oberflächenka­ nalepischicht 40 aufzuweiten.
• (b) Als das Herstellungsverfahren wird in diesem Fall, wie es in Fig. 23 gezeigt ist, eine Siliziumkarbidepi­ schicht 2 des n⁻-Typs auf der Hauptoberfläche des Halblei­ tersubstrats 1 ausgebildet, werden, wie es in Fig. 24 ge­ zeigt ist, Basisbereiche 3a, 3b einer vorbestimmten Tiefe auf vorbestimmten Bereichen des Oberflächenbereichs der Si­ liziumkarbidepischicht 2 des n⁻-Typs ausgebildet und wer­ den, wie es in Fig. 25 gezeigt ist, Sourcebereiche 4a, 4b einer flacheren Tiefe als die Basisbereiche 3a, 3b auf vor­ bestimmten Bereichen der Oberflächenbereiche der Basisbe­ reiche 3a, 3b ausgebildet. Ebenso wird, wie es in Fig. 26 gezeigt ist, die Oberflächenkanalepischicht 40 epitaktisch auf die Siliziumkarbidepischicht 2 des n⁻-Tys aufgewachsen und wird, wie es in Fig. 27 gezeigt ist, die unnötige Ober­ flächenkanalepischicht 40 von der Oberflächenkanalepi­ schicht 40 entfernt, die auf den Abschnitten der Sourcebe­ reiche 4a, 4b verbleibt. Außerdem wird, wie es in Fig. 22 gezeigt ist, die Gateelektrode 8 auf der Oberfläche der Oberflächenkanalepischicht 40 mit dem sich dazwischen be­ findenden Gateisolationsfilm 7 ausgebildet, während die Sourceelektrode 10 in Kontakt mit den Basisbereichen 3a, 3b und den Sourcebereichen 4a, 4b ausgebildet wird. Die Halb­ leitervorrichtung in Punkt (a) ist daher auf diese Weise hergestellt.

Dieses Ausführungsbeispiel der vorliegenden Erfindung kann auf die folgende Weise angewendet werden.

Wie es in Fig. 28 gezeigt ist, ist ein Bereich von je­ dem der Basisbereiche 3a, 3b verdickt. Das heißt, tiefe Ba­ sisbereiche 50a, 50b sind ausgebildet. Die Störstellenkon­ zentration an den verdickten Bereichen der Basisbereiche 3a, 3b (den tiefen Basisbereichen 50a, 50b) ist höher als die Störstellenkonzentration an den dünneren Bereichen. Ebenso sind die tiefen Basisbereiche 50a, 50b unter den Sourcebereichen 4a, 4b ausgebildet.

Die Vertiefungen 6a, 6b sind ebenso in den Sourceberei­ chen 4a, 4b ausgebildet, die auf die gleiche Weise wie in den ersten und zweiten Ausführungsbeispielen der vorliegen­ den Erfindung die Sourceelektrode 10 berühren. Diese erhöht den Kontaktbereich mit der Elektrode um den Grad der Ver­ tiefungen 6a, 6b.

Alternativ sind, wie es in Fig. 29 gezeigt ist, tiefe Basisbereiche 50c und 50d als Bereiche einer größeren Dicke in den Basisbereichen 3a, 3b ausgebildet und diese tiefen Basisbereiche 50c, 50d sind an Stellen ausgebildet, die nicht mit den Sourcebereichen 4a, 4b überlappen. Dies hilft, ihre Zerstörung zu verhindern.

Ebenso kann das Kristallsystem/polymorph des Silizium­ karbids, das das Halbleitersubstrat 1, die Siliziumkarbid­ epischicht 2 des n⁻-Typs, die Basisbereiche 3a, 3b und die Sourcebereiche 4a, 4b bildet, das gleiche wie das Kristall­ system/polymorph des Siliziumkarbids der Oberflächenkanal­ epischicht 40 sein.

Nachstehend erfolgt die Beschreibung eines fünften Aus­ führungsbeispiels der vorliegenden Erfindung.

Fig. 31 zeigt eine Querschnittsansicht eines normaler­ weise ausgeschalteten planaren vertikalen Leistungs-MOSFET mit einem n-Kanal gemäß diesem Ausführungsbeispiel der vor­ liegenden Erfindung. Diese Vorrichtung ist zur Anwendung an Invertern oder Wechselspannungsgeneratoren für Fahrzeuge geeignet.

Der Aufbau des vertikalen Leistungs-MOSFET wird nun un­ ter Bezugnahme auf Fig. 31 erklärt. Jedoch werden, da der vertikale Leistungs-MOSFET dieses Ausführungsbeispiels der vorliegenden Erfindung im allgemeinen den gleichen Aufbau wie der MOSFET aufweist, der in Fig. 1 gezeigt ist, ledig­ lich die unterschiedlichen Aspekte erklärt. Die Aspekte des vertikalen Leistungs-MOSFET dieses Ausführungsbeispiels der vorliegenden Erfindung, welche die gleichen wie diejenigen des MOSFET sind, der in Fig. 1 gezeigt ist, sind mit glei­ chen Bezugszeichen bezeichnet.

In dem MOSFET, der in Fig. 1 gezeigt ist, ist die Ober­ flächenkanalschicht 5 vollständig aus einer Schicht eines n⁻-Tpys hergestellt, aber in dem vertikalen Leistungs-MOSFET dieses Ausführungsbeispiels der vorliegenden Erfin­ dung ist der Kanalbereichsabschnitt 5a der Oberflächenka­ nalschicht aus einer Schicht eines n⁻-Typs ausgebildet, während die anderen Bereiche 5b als der Kanalbereich aus einer Schicht eines n⁺-Typs ausgebildet sind.

Das heißt, die Oberflächenkanalschicht 5 ist derart ausgebildet, daß sie die Sourcebereiche 4a, 4b und die Si­ liziumkarbidepischicht 2 des n⁻-Typs auf den Oberflächenbe­ reichen der Siliziumkarbidbasisbereiche 3a, 3b des p⁻-Typs und den Oberflächenbereich der Siliziumkarbidepischicht 2 des n⁻-Typs verbindet, aber die Oberflächenbereiche der Si­ liziumkarbidbasisbereiche 3a, 3b des p⁻-Typs bestehen aus Schichten des n⁻-Typs, während der Oberflächenbereich der Siliziumkarbidepischicht 2 des n⁻-Typs aus einer Schicht eines n⁺-Typs besteht.

Bezüglich des inneren Anreicherungsdriftwiderstands R_acc-drift der Oberflächenkanalschicht 5 ist, da die ande­ ren Bereiche 5b als der Kanalbereichsabschnitt 5a der Oberflächenkanalschicht 5 aus einer Schicht des n⁺-Typs ausgebildet sind, der Innenwiderstand von diesen Abschnit­ ten 5b kleiner als wenn sie aus einer Schicht des n⁻-Typs ausgebildet sind. Folglich ist die Summe des Durchlaßwider­ stands R_on kleiner, was zuläßt, daß der Durchlaßwiderstand R_on verringert wird.

Der Durchlaßwiderstand R_on eines planaren vertikalen Leistungs-MOSFET wird durch den Kontaktwiderstand R_s-cont zwischen der Sourceelektrode und den Sourcebereichen des n⁺-Typs, den inneren Driftwiderstand R_source der Sourcebe­ reiche den n⁺-Typs, den Anreicherungskanalwiderstand R_channel in dem Kanalbereich, der in der Oberflächenkanalschicht ausgebildet ist, den inneren Anreicherungsdriftwiderstand R_acc-drift der Oberflächenkanalschicht, den JFET-Widerstand R_JFET des JFET-Bereichs, den inneren Driftwiderstand R_drift der Siliziumkarbidkanalepischicht des n⁻-Typs, den inneren Widerstand R_sub des Siliziumkarbidhalbleitersubstrats des n⁺-Typs und den Kontaktwiderstand R_d-cont zwischen dem Si­ liziumkarbidhalbleitersubstrat des n⁺-Typs und der Drain­ elektrode bestimmt. Die Summe der vorhergehenden Komponen­ ten bildet den Durchlaßwiderstand. Das heißt, er ist durch die folgende Gleichung (5) dargestellt.

R_on = R_s-cont + R_source + R_channel + R_acc-drift + R_JFET + R_drift + R_sub + R_d-cont (5)

Fig. 32 zeigt einen Vergleich der Drain­ strom/Drainspannungscharakteristiken des vertikalen Lei­ stungs-MOSFET dieses Ausführungsbeispiels der vorliegenden Erfindung, das in Fig. 31 gezeigt ist, und von einem, wie er zum Beispiel in Fig. 1 gezeigt ist, bei dem die anderen Bereiche als der Kanalbereich der Oberflächenkanalschicht 5 ebenso aus einer Schicht des n⁻-Typs hergestellt sind. Diese Darstellung zeigt die Änderung des Drainstroms, wenn die Gateanlegespannung geändert wird.

Wie es in Fig. 32 gezeigt ist, ist, wenn die anderen Bereiche 5b als der Kanalbereich der Oberflächenkanal­ schicht 5 aus einer Schicht des n⁺-Typs bestehen, der Drainstrom größer als wenn die anderen Bereiche 5b als der Kanalbereich aus einer Schicht des n⁻-Typs bestehen. Dies besteht aufgrund des verringerten Durchlaßwiderstands R_on des vertikalen Leistungs-MOSFET. Daher ist es durch Her­ stellen der anderen Bereiche 5b als der Kanalbereich der Oberflächenkanalschicht 5 mit einer Schicht des n⁺-Typs möglich, den Durchlaßwiderstand R_on des vertikalen Lei­ stungs-MOSFET weiter zu verringern.

Ebenso sind tiefe Basisschichten 30a, 30b ausgebildet, welche verdickte Bereiche der Basisbereiche 3a, 3b sind. Die tiefen Basisschichten 30a, 30b sind auf Bereichen aus­ gebildet, die nicht mit dem Sourcebereich des n⁺-Typs über­ lappen, und die verdickten Bereiche, an denen die tiefen Basisbereiche 30a, 30b in den Siliziumkarbidbasisbereichen 3a, 3b des p⁻-Typs ausgebildet sind, weisen eine höhere Störstellenkonzentration als die dünneren Bereiche auf, auf welchem die tiefen Basisschichten 30a, 30b nicht ausgebil­ det sind.

Mit diesen tiefen Basisschichten 30a, 30b wird die Dicke der Siliziumkarbidepischicht 2 des n⁻-Typs unter den tiefen Basisschichten 30a, 30b verringert (der Abstand zwi­ schen dem Siliziumkarbidhalbleitersubstrat 1 des n⁺-Typs und der tiefen Basisschicht 30a, 30b wird verkürzt), was eine Erhöhung der Feldintensität zuläßt und einen Lawinen­ durchbruch erleichtert.

Da die tiefen Basisschichten 30a, 30b auf Bereichen ausgebildet sind, die nicht mit dem Sourcebereich des n⁺-Typs überlappen, ergibt sich der folgende Zustand.

Ein Lawinendurchbruch tritt an den tiefen Basisberei­ chen 30a, 30b auf und eine Durchbruchstrom fließt deshalb zwischen der Sourceelektrode 10 und der Drainelektrode 11. Zu einem derartigen Zeitpunkt tritt, wenn der Pfad eines Durchbruchstromflusses (Stromflusses positiver Löcher) die Basisbereiche 3a, 3b des p⁻-Typs, die zwischen den Source­ bereichen 4a, 4b und dem Driftbereich 2 des n⁻-Typs beid­ seitig umfaßt sind, ist, ein Spannungsabfall in den Source­ bereichen 3a, 3b des p⁻-Typs auf, wird der PN-Übergang zwi­ schen den Basisbereichen 3a, 3b des p⁻-Typs und den Source­ bereichen 4a, 4b vorwärts vorgespannt und beginnt deshalb der parasitäre NPN-Transistor, der aus der Siliziumkarbid­ epischicht 2 des n⁻-Typs, den Basisbereichen 3a, 3b und den Sourcebereichen 4a, 4b gebildet ist, zu arbeiten, was einen großen Strom erzeugt. Das Element wird daher erwärmt, was bezüglich einer Zuverlässigkeit unerwünscht sein kann. Folglich kann dieses Problem vermieden werden, da die tie­ fen Basisbereiche 30a, 30b auf Bereichen ausgebildet sind, die nicht mit dem Sourcebereich des n⁺-Typs überlappen.

Ein Herstellungsverfahren für den vertikalen Leistungs-MOSFET, der in Fig. 31 gezeigt ist, wird nun unter Bezug­ nahme auf die Fig. 33 bis 41 erklärt.

Es folgt die Beschreibung des in Fig. 33 gezeigten Schritts.

Zuerst wird ein 4H-, 6H- oder 3C-SiC-Substrat 1, das heißt, ein Siliziumkarbidhalbleitersubstrat 1 des n⁺-Typs vorbereitet. Hierbei beträgt die Dicke des Siliziumkarbid­ halbleitersubstrats 1 des n⁺-Typs 400 Mikrometer und ist die Hauptoberfläche 1a ist die (0001)-Si-Fläche, die (0001)-C-Fläche, die (1120)-a-Fläche oder die (1100)-Pris­ mafläche. Eine Siliziumkarbidepischicht 2 des n⁻-Typs wird epitaktisch bis zu einer Dicke von 5 bis 10 Mikrometern auf die Hauptoberfläche 1a des Substrats 1 aufgewachsen. In diesem Ausführungsbeispiel der vorliegenden Erfindung er­ hält die Siliziumkarbidepischicht 2 des n⁻-Typs die glei­ chen Kristalle wie das darunterliegende Substrat 1 für eine 2H-, 4H-, 6H-, 15R- oder 3C-SiC-Schicht.

Es folgt die Beschreibung des in Fig. 34 gezeigten Schritts.

Ein Isolationsfilm 20 wird auf einem vorbestimmten Be­ reich der Siliziumkarbidepischicht 2 des n⁻-Typs angeordnet und dieser wird als die Maske zur Ionenimplantation von Störstellen der Gruppe IIIA, das heißt, B+, Al+ oder Ga+, verwendet, um die Siliziumkarbidbasisbereiche 3a, 3b des p⁻-Typs auszubilden. Die Ionenimplantationsbedingungen sind eine Temperatur von 700°C und eine Dosis von 1E14 cm^-2.

Es folgt die Beschreibung des in Fig. 35 gezeigten Schritts.

Nach einem Entfernen des Isolationsfilms 20 wird eine Ionenimplantation von N+ von der Oberseite des Substrats 1 bewirkt, um eine Oberflächenkanalschicht 5 auf dem Oberflä­ chenbereich der Siliziumkarbidepischicht 2 des n⁻-Typs und den Oberflächenbereichen (Oberflächenschichtabschnitten) der Siliziumkarbidbasisbereiche 3a, 3b des p⁻-Typs aus zu­ bilden. Die Ionenimplantationsbedingungen sind eine Tempe­ ratur von 700°C und eine Dosis von 1E12 cm^-2. Daher wird die Oberflächenkanalschicht 5 auf den Oberflächenbereichen der Basisbereiche 3a, 3b des p⁻-Typs kompensiert, die dort als eine Schicht des n⁻-Typs mit einer niedrigen Störstel­ lenkonzentration des n-Typs ausgebildet ist, und wird auf dem Oberflächenbereich der Siliziumkarbidschicht 2 des n⁻-Typs als eine Schicht des n⁺-Typs mit einer hohen Störstel­ lenkonzentration des n-Typs ausgebildet.

In diesem Ausführungsbeispiel der vorliegenden Erfin­ dung wird der Oberflächenkanal mit einer Ionenimplantation in Siliziumkarbid hergestellt, da es, wenn die Herstellung unter Verwendung von Silizium durchgeführt wird, schwierig wird, den Grad einer thermischen Diffusion der Störstellen in die Ob 11955 00070 552 001000280000000200012000285911184400040 0002019809554 00004 11836erflächenkanalschicht 5 zu steuern, was Bemühungen erschwert, einen MOSFET eines normalerweise ausgeschalteten Typs mit dem gleichen Aufbau herzustellen, wie er zuvor be­ schrieben worden ist. Folglich ist es unter Verwendung von SiC, wie es gemäß diesem Ausführungsbeispiel der vorliegen­ den Erfindung ist, möglich, einen vertikalen Leistungs-MOSFET mit einer größeren Genauigkeit als unter Verwendung von Silizium herzustellen.

Außerdem ist es, um einen vertikalen Leistungs-MOSFET eines normalerweise ausgeschalteten Typs zu erzielen, not­ wendig, die Dicke der Oberflächenkanalschicht 5 derart ein­ zustellen, daß, sie die Bedingung von Gleichung (5), die zu­ vor erwähnt worden ist, erfüllt; jedoch wird es notwendig, da V_built niedrig ist, wenn Silizium verwendet wird, die Oberflächenkanalschicht 5 mit einer niedrigen Dicke und mit einer niedrigen Störstellenkonzentration auszubilden, was es schwierig macht, den Grad einer Streuung der Störstel­ lenionen zu steuern, und dies erschwert stark eine Herstel­ lung. Weiterhin ist, wenn SiC verwendet wird, V_built unge­ fähr dreimal höher als bei Silizium, was eine Ausbildung einer dicken Schicht eines n⁻-Typs und einer hohen Stör­ stellenkonzentration zuläßt; und es wird deshalb einfacher, einen normalerweise ausgeschalteten MOSFET eines Anreiche­ rungstyps herzustellen.

Es folgt die Beschreibung des in Fig. 36 gezeigten Schritts.

Ein Isolationsfilm 21 wird auf einem vorbestimmten Be­ reich der Oberflächenkanalschicht 5 angeordnet und dieser wird als die Maske zur Ionenimplantation von N+ verwendet, um die Sourcebereiche 4a, 4b des n⁺-Typs auszubilden. Die Ionenimplantationsbedingungen sind eine Temperatur von 700°C und eine Dosis von 1E15 cm^-2.

Es folgt die Beschreibung des in Fig. 37 gezeigten Schritts.

Nach einem Entfernen des Isolationsfilms 21 wird das Photoresistverfahren verwendet, um einen Isolationsfilm 22 auf einem vorbestimmten Bereich der Oberflächenkanalschicht 5 anzuordnen, und dieser wird als eine Maske zum teilweisen Ätzentfernen der Oberflächenkanalschicht 5 auf den Silizi­ umkarbidbasisbereichen 3a, 3b des p⁻-Typs durch RIE verwen­ det.

Es folgt die Beschreibung des in Fig. 38 gezeigten Schritts.

Ebenso wird der Isolationsfilm 22 als eine Maske zur Ionenimplantation von B+ verwendet, um tiefe Basisschichten 30a, 30b auszubilden. Diese erzeugt dickere Bereiche auf den Basisbereichen 3a, 3b. Die tiefen Basisschichten 30a, 30b werden auf Bereichen ausgebildet, die nicht mit den Sourcebereichen 4a, 4b des n⁺-Typs überlappen und die ver­ dickten Bereiche, an denen die tiefen Basisschichten 30a, 30b in den Siliziumkarbidbasisbereichen 3a, 3b des p⁻-Typs ausgebildet werden, weisen eine höhere Störstellenkonzen­ tration als die dünneren Bereiche auf, auf welchen die tie­ fen Basisschichten 30a, 30b nicht ausgebildet sind.

Es folgt, die Beschreibung des in Fig. 39 gezeigten Schritts.

Nach einem Entfernen des Isolationsfilms 22 wird ein Gateisolationsfilm (Gateoxidfilm) 7 durch Naßoxidation auf dem Substrat ausgebildet. Hierbei beträgt die Atmosphären­ temperatur 1080°C.

Dann wird eine Polysiliziumgateelektrode 8 durch LPCVD auf dem Gateisolationsfilm 7 angehäuft. Die Filmausbil­ dungstemperatur beträgt hierbei 600°C.

Es folgt die Beschreibung des in Fig. 40 gezeigten Schritts.

Als nächstes wird nach einem Entfernen der unerwünsch­ ten Abschnitte des Gateisolationsfilms 7 ein Isolationsfilm 9 derart ausgebildet, daß er den Gateisolationsfilm 7 be­ deckt. Genauer gesagt beträgt die Filmausbildungstemperatur 425°C und wird ein Glühen bei 1000°C nach der Filmausbil­ dung durchgeführt.

Es folgt die Beschreibung des in Fig. 41 gezeigten Schritts.

Ebenso werden eine Sourceelektrode 10 und eine Drain­ elektrode 11 durch Metallzerstäubung bei Raumtemperatur er­ zeugt. Dann wird ein Glühen bei 1000°C nach der Filmausbil­ dung durchgeführt.

Gemäß diesem Ausführungsbeispiel der vorliegenden Er­ findung befindet, wenn die Leistungsvorrichtung ausgeschal­ tet ist, sie sich aufgrund einer Verarmung durch die Diffe­ renz der Austrittsarbeiten der Polysiliziumgateelektrode 8 und der Oberflächenkanalschicht 5a, 5b und dem PN-Übergang zwischen den Siliziumkarbidbasisbereichen 3a, 3b des p⁻-Typs und der Oberflächenkanalschicht 5a, 5b in einem Ab­ schnürzustand. Andererseits wird sie durch Anlegen einer Spannung an die Polysiliziumgateelektrode 8 in eine Anrei­ cherungsbetriebsart eingeschaltet, bei der sich die La­ dungsträger auf der Oberflächenkanalschicht 5a angerei­ chern. In dem eingeschalteten Zustand fließen die Elektro­ nen von den Sourcebereichen 4a, 4b des, n⁺-Typs durch die Oberflächenkanalschicht 5a des n⁻-Typs und von der Oberflä­ chenkanalschicht Sb des n⁺-Typs zu der Siliziumkarbidepi­ schicht 2 des n⁻-Typs und fließen die Elektronen nach Er­ reichen der Siliziumkarbidepischicht 2 des n⁻-Typs (Driftbereichs) vertikal zu dem Siliziumkarbidhalbleiter­ substrat 1 des n⁺-Typs.

Ebenso befinden sich, wie es in Fig. 31 gezeigt ist, die Siliziumkarbidbasisbereiche 3a, 3b des p⁻-Typs in Kon­ takt mit der Sourceelektrode 10 und sind daher an Masse ge­ legt. Folglich kann die eingebaute Spannung V_built an dem PN-Übergang zwischen der Oberflächenkanalschicht 5 und den Siliziumkarbidbasisbereichen 3a, 3b des p⁻-Typs verwendet werden, um die Oberflächenkanalschicht 5 zu einem Abschnür­ zustand zu bringen. Zum Beispiel kann die verarmte Schicht, wenn die Siliziumkarbidbasisbereiche 3a, 3b des p⁻-Typs nicht an Masse gelegt sind und sich in einem schwebenden Zustand befinden, unter Verwendung der eingebauten Spannung V_built nicht von den Siliziumkarbidbasisbereichen 3a, 3b des p⁻-Typs ausgedehnt werden, und kann deshalb der Kontakt zwischen den Siliziumkarbidbasisbereichen 3a, 3b des p⁻-Typs und der Sourceelektrode 10 als eine wirksame Struktur zum Bringen der Oberflächenkanalschicht 5 zu einem Ab­ schnürzustand betrachtet werden. Gemäß diesem Ausführungs­ beispiel der vorliegenden Erfindung werden die Siliziumkar­ bidbasisbereiche 3a, 3b des p⁻-Typs mit einer niedrigen Störstellenkonzentration ausgebildet, kann aber die einge­ baute Spannung V_built auch weiter mit einer hohen Störstel­ lenkonzentration verwendet werden.

Dies vervollständigt den vertikalen Leistungs-MOSFET, der in Fig. 31 gezeigt ist.

Dieses Ausführungsbeispiel der vorliegenden Erfindung weist die folgenden Merkmale auf.

Durch Herstellen der Störstellenkonzentration des Be­ reichs der Oberflächenkanalschicht, die sich auf dem Ober­ flächenbereich der Epitaxischicht befindet, daß sie höher als die der Epitaxischicht ist, ist es möglich, den Wider­ stand der anderen Bereiche der Oberflächenkanalschicht als den Kanalbereich (Anreicherungsdriftwiderstand der Kanal­ schicht) zu verringern, was den Durchlaßwiderstand des MOSFET verringert. Dies läßt zu, daß für den MOSFET ein ziemlich niedrigerer Durchlaßwiderstand erzielt wird.

Nachstehend erfolgt die Beschreibung eines sechsten Ausführungsbeispiels der vorliegenden Erfindung.

In dem vorhergehenden Ausführungsbeispiel der vorlie­ genden Erfindung wird die Oberflächenkanalschicht 5 durch direkte Ionenimplantation in den Oberflächenbereich der Si­ liziumkarbidepischicht 2 des n⁻-Typs und die Oberflächenbe­ reiche (Oberflächenschichten) der Siliziumkarbidbasisberei­ che 3a, 3b des p⁻-Typs ausgebildet, wird aber, wie es in Fig. 42 gezeigt ist, eine Oberflächenkanalschicht 5 des n⁻-Typs epitaktisch über sie aufgewachsen, worauf die Stör­ stellenkonzentration des n-Typs an den anderen Bereichen als dem Kanalbereich der Oberflächenkanalschicht 5 durch einen Photoschritt und eine Ionenimplantation selektiv an­ gehoben werden kann. Jedoch ist es, da dieses Verfahren die Anzahl von Herstellungsschritten erhöht, für vertikale Lei­ stungs-MOSFETs bevorzugt, daß sie durch das Verfahren des vorhergehenden Ausführungsbeispiels der vorliegenden Erfin­ dung hergestellt werden.

Nachstehend erfolgt die Beschreibung eines siebten Aus­ führungsbeispiels der vorliegenden Erfindung.

Ebenso können, wie es in Fig. 43 gezeigt ist, nach ei­ nem Ausbilden der Sourcebereiche 4a, 4b des n⁺-Typs, wenn eine Oberflächenkanalschicht 40 epitaktisch auf die Ober­ flächen der Sourcebereiche 4a, 4b des n⁺-Typs oder die Si­ liziumkarbidbasisbereiche 3a, 3b des p⁻-Typs und die Sili­ ziumkarbidepischicht 2 des n⁻-Typs aufgewachsen wird, die anderen Bereiche als der Kanalbereich als eine Schicht des n⁺-Typs ausgebildet werden. Jedoch ist in diesem Fall ebenso, da die Anzahl von Herstellungsschritten um ein epi­ taktisches Wachstum der Oberflächenkanalschicht erhöht wer­ den muß, dem eine Ionenimplantation folgt, wie in dem Fall, der in Fig. 42 gezeigt ist, das Verfahren gemäß dein vorher­ gehenden Ausführungsbeispiel der vorliegenden Erfindung wirksamer.

Weiterhin ist in den vorhergehenden Ausführungsbeispie­ len der vorliegenden Erfindung die Anwendung an einem ver­ tikalen MOSFET mit einem n-Kanal beschrieben worden. Das Vertauschen des p-Typs und des n-Typs miteinander in jedem Ausführungsbeispiel der vorliegenden Erfindung, daß heißt, ein vertikaler MOSFET mit einem P-Kanal bietet den gleichen Effekt.

Gemäß der vorhergehenden Beschreibung wird eine Halb­ leitervorrichtung geschaffen, die ein Halbleitersubstrat, das Siliziumkarbid eines ersten Leitfähigkeitstyps auf­ weist, eine Siliziumkarbidepitaxischicht des ersten Leitfä­ higkeitstyps, einen ersten Halbleiterbereich, der auf dem Halbleitersubstrat ausgebildet ist und, Siliziumkarbid eines zweiten Leitfähigkeitstyps aufweist, einen zweiten Halblei­ terbereich, der auf dem ersten Halbleiterbereich ausgebil­ det ist, Siliziumkarbid des ersten Leitfähigkeitstyps auf­ weist und durch den ersten Halbleiterbereich von dem Halb­ leitersubstrat des ersten Leitfähigkeitstyps getrennt ist, einen dritten Halbleiterbereich, der auf dem Halbleiterbe­ reich ausgebildet ist, der mit dem Halbleitersubstrat und dem zweiten Halbleiterbereich verbunden ist, der Silizium­ karbid des ersten Leitfähigkeitstyps aufweist und einen hö­ heren Widerstand als das Halbleitersubstrat aufweist, und eine Gateelektrode aufweist, die auf dem dritten Halblei­ terbereich über einer Isolationsschicht ausgebildet ist, wobei der dritte Halbleiterbereich verarmt ist, wenn keine Spannung an die Gateelektrode angelegt ist, so daß die Halbleitervorrichtung eine normalerweise ausgeschaltete Charakteristik aufweist.

Claims (20)

1. Halbleitervorrichtung, die aufweist:
ein Halbleitersubstrat eines ersten Leitfähigkeitstyps, das einkristallines Siliziumkarbid und eine Silizium­ karbidepitaxieschicht des ersten Leitfähigkeitstyps aufweist, welche auf der Hauptseite des Halbleiter­ substrats ausgebildet ist;
einen ersten Halbleiterbereich, der auf der Silizium­ karbidepitaxieschicht ausgebildet ist und Siliziumkar­ bid eines zweiten Leitfähigkeitstyps aufweist;
einen zweiten Halbleiterbereich, der auf dem ersten Halbleiterbereich ausgebildet ist, Siliziumkarbid des ersten Leitfähigkeitstyps aufweist und durch den ersten Halbleiterbereich von der Siliziumkarbidepitaxieschicht des ersten Leitfähigkeitstyps getrennt ist;
einen dritten Halbleiterbereich, der auf dem ersten Halbleiterbereich ausgebildet ist, der mit der Sili­ ziumkarbidepitaxieschicht und dem zweiten Halbleiterbe­ reich verbunden ist, der Siliziumkarbid des ersten Leitfähigkeitstyps aufweist und einen höheren Wider­ stand als das Halbleitersubstrat aufweist; und
eine Gateelektrode, die mit einer sich dazwischen be­ findenden Isolationsschicht auf dem dritten Halbleiter­ bereich ausgebildet ist, wobei
der dritte Halbleiterbereich verarmt ist, wenn keine Spannung an die Gateelektrode angelegt ist, so daß die Halbleitervorrichtung eine normalerweise ausgeschaltete Charakteristik aufweist.

2. Halbleitervorrichtung nach Anspruch 1, dadurch gekenn­ zeichnet, daß die normalerweise ausgeschaltete Charak­ teristik des dritten Halbleiterbereichs durch wechsel­ seitiges Verbinden einer Verarmungsschicht, welche sich von der Gateelektrode in den dritten Halbleiterbereich ausdehnt, und einer Verarmungsschicht erzielt wird, welche sich von dem zweiten Halbleiterbereich in den dritten Halbleiterbereich ausdehnt.

3. Halbleitervorrichtung nach Anspruch 1, dadurch gekenn­ zeichnet, daß die Gateelektrode eine Polysiliziumgate­ elektrode ist und die Polysiliziumgateelektrode einen Leitfähigkeitstyp aufweist, der zu dem des dritten Halbleiterbereichs entgegengesetzt ist.

4. Halbleitervorrichtung nach Anspruch 1, dadurch gekenn­ zeichnet, daß
der erste Halbleiterbereich Siliziumkarbid des zweiten Leitfähigkeitstyps ist und einen höheren Widerstand als die Siliziumkarbidepitaxieschicht oder das Halbleiter­ substrat aufweist;
der erste Halbleiterbereich ein Basisbereich ist, der bis zu einer vorbestimmten Tiefe auf einem vorbestimm­ ten Bereich der Siliziumkarbidepitaxieschicht ausgebil­ det ist;
der zweite Halbleiterbereich ein Sourcebereich ist, der auf einem vorbestimmten Bereich der Oberflächenschicht des Basisbereichs ausgebildet ist und eine flachere Tiefe als der Basisbereich aufweist;
der dritte Halbleiterbereich eine Oberflächenkanal­ schicht ist, die aus Siliziumkarbid des ersten Leitfä­ higkeitstyps besteht, einen höheren Widerstand als das Halbleitersubstrat aufweist und derart auf der Oberflä­ che des Basisbereichs angeordnet ist, daß er den Sourcebereich und den ersten Halbleiterbereich verbin­ det, wobei die Oberflächenkanalschicht verarmt ist, wenn keine Spannung an die Gateelektrode angelegt ist, um eine normalerweise ausgeschaltete Charakteristik aufzuweisen; und
die Halbleitervorrichtung weiterhin einen Gateisola­ tionsfilm, der auf der Oberflächenkanalschicht ausge­ bildet ist, eine Gateelektrode, die auf dem Gateisola­ tionsfilm ausgebildet ist, eine Sourceelektrode, die derart ausgebildet ist, daß sie den Basisbereich und den Sourcebereich berührt, und eine Drainelektrode auf­ weist, die auf der Rückseite des Halbleitersubstrats ausgebildet ist.

5. Halbleitervorrichtung nach Anspruch 4, dadurch gekenn­ zeichnet, daß der Bereich der Oberflächenkanalschicht, welcher auf der Oberfläche der Siliziumkarbidepitaxie­ schicht angeordnet ist, einen niedrigeren Widerstand als die Siliziumkarbidepitaxieschicht aufweist.

6. Halbleitervorrichtung nach Anspruch 1, dadurch gekenn­ zeichnet, daß die Hauptoberfläche des Siliziumkarbid­ halbleitersubstrats die (0001)-Si-Fläche oder die (1120)-a-Fläche für eine niedrige Übergangszustands­ dichte an dem Siliziumkarbid/Isolatorübergang ist.

7. Halbleitervorrichtung nach Anspruch 4, dadurch gekenn­ zeichnet, daß die Dotierstoffkonzentration der Oberflä­ chenkanalschicht nicht größer als die Dotierstoffkon­ zentrationen der Siliziumkarbidepitaxieschicht und des Basisbereichs ist.

8. Halbleitervorrichtung nach Anspruch 4, dadurch gekenn­ zeichnet, daß die Gateelektrode ein erstes Austrittsar­ beitspotential aufweist, der Basisbereich ein zweites Austrittsarbeitspotential aufweist, die Oberflächenka­ nalschicht ein drittes Austrittsarbeitspotential auf­ weist und die ersten, zweiten und dritten Austrittsar­ beitspotentiale derart eingestellt sind, daß die La­ dungsträger des ersten Leitfähigkeitstyps in der Ober­ flächenkanalschicht verarmt sind.

9. Halbleitervorrichtung nach Anspruch 8, dadurch gekenn­ zeichnet, daß die ersten, zweiten und dritten Aus­ trittsarbeitspotentiale derart eingestellt sind, daß die Ladungsträger des ersten Leitfähigkeitstyps in der Oberflächenkanalschicht verarmt sind, wenn sich die Gateelektrode bezüglich dem Drainbereich an Nullpoten­ tial befindet.

10. Halbleitervorrichtung nach Anspruch 4, dadurch gekenn­ zeichnet, daß die Oberflächenkanalschicht durch epitak­ tisches Wachstum oder Ionenimplantation ausgebildet ist.

11. Halbleitervorrichtung nach Anspruch 4, dadurch gekenn­ zeichnet, daß die Oberflächenkanalschicht durch epitak­ tisches Wachstum ausgebildet ist und das Kristall­ system/polymorph des Siliziumkarbids, das das Halbleiter­ substrat, die Siliziumkarbidepitaxieschicht, den Basis­ bereich und den Sourcebereich bildet, zu dem des Siliziumkarbids der Oberflächenkanalschicht unter­ schiedlich ist.

12. Halbleitervorrichtung nach Anspruch 11, dadurch gekenn­ zeichnet, daß das Siliziumkarbid, daß das Halbleiter­ substrat, die Siliziumkarbidepitaxieschicht, den Basis­ bereich und den Sourcebereich bildet, von einem hexago­ nalen System ist, während das Siliziumkarbid der Ober­ flächenkanalschicht von einem kubischen System ist.

13. Halbleitervorrichtung nach Anspruch 4, dadurch gekenn­ zeichnet, daß die Oberflächenkanalschicht durch epitak­ tisches Wachstum ausgebildet ist und das Siliziumkar­ bid, das das Halbleitersubstrat, die Siliziumkarbidepi­ taxieschicht, den Basisbereich und den Sourcebereich bildet, 6H-SiC ist, während das Siliziumkarbid der Oberflächenkanalschicht 3C-SiC ist.

14. Halbleitervorrichtung nach Anspruch 4, dadurch gekenn­ zeichnet, daß ein Abschnitt des Basisbereichs dicker hergestellt ist.

15. Halbleitervorrichtung nach Anspruch 14, dadurch gekenn­ zeichnet, daß die Störstellenkonzentration des verdick­ ten Bereichs des Basisbereichs höher als die Störstel­ lenkonzentration der dünneren Bereiche hergestellt ist.

16. Halbleitervorrichtung nach Anspruch 14, dadurch gekenn­ zeichnet, daß der verdickte Bereich des Basisbereichs unter dem Sourcebereich ausgebildet ist.

17. Halbleitervorrichtung nach Anspruch 14, dadurch gekenn­ zeichnet, daß der verdickte Bereich des Basisbereichs an einer Stelle ausgebildet ist, die nicht mit dem Sourcebereich überlappt.

18. Halbleitervorrichtung nach Anspruch 4, dadurch gekenn­ zeichnet, daß die Oberflächenkanalschicht mit einem Ab­ schnitt des Sourcebereichs überlappt.

19. Halbleitervorrichtung, die aufweist:
ein Halbleitersubstrat, das aus Siliziumkarbid eines ersten Leitfähigkeitstyps und einer Siliziumkarbidepi­ taxieschicht des ersten Leitfähigkeitstyps besteht, welche auf der Hauptseite des Halbleitersubstrats aus­ gebildet ist;
einen ersten Halbleiterbereich, der auf dem Silizium­ karbidsubstrat ausgebildet ist und aus Siliziumkarbid eines zweiten Leitfähigkeitstyps besteht;
einen zweiten Halbleiterbereich der auf dem ersten Halbleiterbereich ausgebildet ist und aus Siliziumkar­ bid des ersten Leitfähigkeitstyps besteht;
einen dritten Halbleiterbereich, der auf dem ersten Halbleiterbereich ausgebildet ist, der die Siliziumkar­ bidepitaxieschicht und den zweiten Halbleiterbereich verbindet, der aus Siliziumkarbid des ersten Leitfähig­ keitstyps besteht und eine niedrigere Dotierstoffkon­ zentration als das Halbleitersubstrat aufweist; und
eine Gateelektrode, die über einer Isolationsschicht auf dem dritten Halbleiterbereich ausgebildet ist, wo­ bei die Dicke des dritten Halbleiterbereichs eine derartige Dicke (in submikroner Größenordnung) ist, daß eine vollständige Verarmung auftritt, wenn keine Spannung an die Gateelektrode angelegt ist.

20. Halbleitervorrichtung, die aufweist:
ein Halbleitersubstrat, das aus Siliziumkarbid eines ersten Leitfähigkeitstyps und einer Siliziumkarbidepi­ taxieschicht des ersten Leitfähigkeitstyps besteht, welche auf der Hauptseite des Halbleitersubstrats aus­ gebildet ist;
einen ersten Halbleiterbereich, der auf dem Silizium­ karbidsubstrat ausgebildet ist und aus Siliziumkarbid eines zweiten Leitfähigkeitstyps besteht;
einen zweiten Halbleiterbereich, der auf dem ersten Halbleiterbereich ausgebildet ist und aus Siliziumkar­ bid des ersten Leitfähigkeitstyps besteht;
einen dritten Halbleiterbereich, der auf dem ersten Halbleiterbereich ausgebildet ist, der die Siliziumkar­ bidepitaxieschicht und den zweiten Halbleiterbereich befindet, der aus Siliziumkarbid des ersten Leitfähig­ keitstyps besteht und eine niedrigere Dotierstoffkon­ zentration als das Halbleitersubstrat aufweist; und
eine Gateelektrode, die über einer Isolationsschicht auf dem dritten Halbleiterbereich ausgebildet ist, wo­ bei
die Störstellenkonzentration des Bereichs der Oberflä­ chenkanalschicht, die sich auf dem Oberflächenbereich der Epitaxieschicht befindet, höher als die des ver­ bleibenden Bereichs der Oberflächenkanalepitaxieschicht und der Siliziumkarbidepitaxieschicht ist, wodurch der Durchlaßwiderstand verringert ist.