DE19747371A1 - Delta-Sigma Modulator für einen Analog-Digital-Wandler mit nur einem Rückkoppelkoeffizienten - Google Patents

Delta-Sigma Modulator für einen Analog-Digital-Wandler mit nur einem Rückkoppelkoeffizienten

Info

Publication number
DE19747371A1
DE19747371A1 DE19747371A DE19747371A DE19747371A1 DE 19747371 A1 DE19747371 A1 DE 19747371A1 DE 19747371 A DE19747371 A DE 19747371A DE 19747371 A DE19747371 A DE 19747371A DE 19747371 A1 DE19747371 A1 DE 19747371A1
Authority
DE
Germany
Prior art keywords
feedback
coefficient
integration
signal
delta
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE19747371A
Other languages
English (en)
Inventor
Yun Tae Shin
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MagnaChip Semiconductor Ltd
Original Assignee
Hyundai Electronics Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hyundai Electronics Industries Co Ltd filed Critical Hyundai Electronics Industries Co Ltd
Publication of DE19747371A1 publication Critical patent/DE19747371A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/436—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type
    • H03M3/438—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path
    • H03M3/44—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path with provisions for rendering the modulator inherently stable
    • H03M3/446—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path with provisions for rendering the modulator inherently stable by a particular choice of poles or zeroes in the z-plane, e.g. by positioning zeroes outside the unit circle, i.e. causing the modulator to operate in a chaotic regime
    • H03M3/448—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path with provisions for rendering the modulator inherently stable by a particular choice of poles or zeroes in the z-plane, e.g. by positioning zeroes outside the unit circle, i.e. causing the modulator to operate in a chaotic regime by removing part of the zeroes, e.g. using local feedback loops
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/02—Delta modulation, i.e. one-bit differential modulation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/412—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution
    • H03M3/422—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only
    • H03M3/43—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only the quantiser being a single bit one
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/436—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type
    • H03M3/438—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path
    • H03M3/452—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path with weighted feedforward summation, i.e. with feedforward paths from more than one filter stage to the quantiser input

Description

HINTERGRUND DER ERFINDUNG GEBIET DER ERFINDUNG
Die vorliegende Erfindung bezieht sich auf einen Modulator, der in einem Analog-Digital-Wandler und einem Digital-Analog-Wand­ ler verwendet wird, und insbesondere auf einen Delta-Sigma Modulator (oder Rauschformer), der eine Auflösung von über 18 Bits hat.
BESCHREIBUNG DES STANDES DER TECHNIK
Im allgemeinen werden ein Delta-Sigma-Modulator, der für das Überabtasten verwendet wird, ein Analog-Digital-Wandler (nachfolgend als ADC bezeichnet) und ein Digital-Analog-Wand­ ler (nachfolgend als DAC bezeichnet) bezüglich eines Ein­ gangssignals als ein Tiefpaßfilter verwendet, und es wird auch ein Übergang des quantisierten Rauschens in einem Hoch­ frequenzbereich erreicht. Mit zunehmender Ordnung seiner Ar­ chitektur und des Überabtastverhältnisses kann das Rauschen im interessierenden Frequenzband abnehmen. Insbesondere da im Falle der Audiosignalverarbeitung das Signal-Rausch-Verhält­ nis über 100 dB beträgt, wird der Modulator mit einem Überab­ tastverhältnis von 128 und in der Ordnung von 4 gestaltet. Sein Gebiet kann jedoch zunehmen. Somit wird im Falle einer Audiosignalverarbeitung mit einer Auflösung von 18 Bit der Modulator typischerweise mit einem Überabtastverhältnis von 64 und einer Architektur fünfter Ordnung gestaltet.
Fig. 1 ist ein detailliertes Blockdiagramm, das einen konven­ tionellen Delta-Sigma-Modulator in einer Architektur fünfter Ordnung zeigt. Der in Fig. 1 gezeigte konventionelle Delta- Sigma-Modulator ist im US-Patent Nr. 5,274,375 mit dem Titel "Delta-Sigma Modulator For an Analogue-to-Digital Converter with Low Thermal Noise Performance" der Crystal Semiconductor Corporation beschrieben. In Fig. 1 bezeichnen die Bezugszah­ len 40, 44, 46, 50 und 52 Integrierer, 54 und 56 Multiplizie­ rer, die Rückkoppelkoeffizienten zeigen, 60, 62, 64, 66 und 68 Vorkoppelungskoeffizientenblöcke, 26 und 28 Vergleicher, 70 einen Dreiebenen-DAC, 38, 42, 48 und 58 Summierverbindun­ gen.
Wie in Fig. 1 gezeigt ist, sind zwei Rückkoppelschleifen (Multiplizierer 54 und 56) vorgesehen, um die Stabilität des Delta-Sigma-Modulators zu sichern. In der ersten Rückkoppel­ schleife wird das Ausgangssignal des Integrierers 46 der Sum­ mierverbindung 42 vor dem Integrierer 44 über den Multipli­ zierer 54, der einen Rückkoppelkoeffizienten von 0,0115 auf­ weist, zugeführt. In der zweiten Rückkoppelschleife wird das Ausgangssignal vom Integrierer 52 zur Summierverbindung 48 vor dem Integrierer 50 über den Multiplizierer 56, der einen Rückkoppelkoeffizienten von 0,020 aufweist, zugeführt. Im Delta-Sigma-Modulator, der die Rückkoppelschleifen umfaßt, gilt, daß je höher die Zahl der Rückkoppelschleifen ist, de­ sto höher ist seine Stabilität. Das Ansteigen der Rückkoppel­ schleifen kann eine Beeinträchtigung seiner Linearität bedeu­ ten.
Insbesondere die Abnahme der Linearität und das Ansteigen seiner Größe rühren von der ersten Rückkoppelschleife her. Somit ist es wünschenswert, daß der Koeffizient innerhalb der ersten Rückkoppelschleife auf einen niedrigen Wert gesetzt wird, damit der "Nullpunkt" im Eingangssignalband in dichter Nachbarschaft zur Frequenz 0 gelegt werden kann. In diesem Fall verursacht jedoch der niedrige Wert des Koeffizienten eine Vergrößerung der Chipgröße.
ZUSAMMENFASSUNG DER ERFINDUNG
Eine Aufgabe der vorliegenden Erfindung besteht darin, einen Delta-Sigma-Modulator zu liefern, der mit einer kleinen Chip­ größe mit verbesserter Linearität und einem verbesserten Signal-Rausch-Verhältnis hergestellt werden kann.
Gemäß einem Aspekt der vorliegenden Erfindung wird ein Delta- Sigma-Modulator bereitgestellt für die Verwendung in einem Analog-Digital-Wandler, der eine Architektur fünfter Ordnung verwendet, die folgendes umfaßt: ein Schleifenfilter für das Empfangen eines Eingangssignals und für das Verarbeiten der Differenz zwischen dem Eingangssignal und einem Rückkop­ pel-Digital-Analog-Wandler-(DAC)-Signal, um ein gefiltertes Sig­ nal zu liefern, wobei es folgendes umfaßt: fünf Integrations­ stufen, die in einer Kaskadenkonfiguration miteinander ver­ bunden sind, eine zweite Integrationsstufe, die einen Ver­ stärkungskoeffizienten kleiner als eins aufweist, und minde­ stens einen Rückkoppelweg für das ausschließliche Bereitstel­ len eines Ausgangssignals einer fünften Integrationsstufe an den Eingängen einer zweiten, einer dritten und einer vierten Integrationsstufe, wobei der Rückkoppelweg nur einen Rückkop­ pelkoeffizienten hat; einen Mehrpegelquantisierer für das Empfangen eines Ausgangssignals des Schleifenfilters, um ei­ nen M-pegeligen Quantisierwert zu erzeugen, wobei M eine po­ sitive ganze Zahl ist; und einen M-Pegel-Digital-Analog-Wand­ ler für das Empfangen des Ausgangssignals vom Schleifenfil­ ter, um ein Rückkoppel-DAC-Signal zu erzeugen.
Gemäß einem anderen Aspekt der vorliegenden Erfindung wird ein Schleifenfilter bereitgestellt für das Empfangen eines Eingangssignals und für das Verarbeiten der Differenz zwi­ schen dem Eingangssignal und einem Rückkoppel-Digital-Analog-Wand­ ler-(DAC)-Signal, um ein gefiltertes Signal zu liefern, wobei es folgendes umfaßt: fünf Integrationsstufen, die in einer Kaskadenkonfiguration miteinander verbunden sind, wobei die zweite Integrationsstufe einen Verstärkungskoeffizienten kleiner eins umfaßt, mindestens einen Rückkoppelweg für das ausschließliche Bereitstellen eines Ausgangssignals einer fünften Integrationsstufe an einem der Eingänge einer zwei­ ten, einer dritten und einer vierten Integrationsstufe, wobei der Rückkoppelweg nur einen Rückkoppelkoeffizienten aufweist; fünf Vorwärtswege, wobei jeder mit einem Ausgang der jeweili­ gen Integrationsstufe verbunden ist und einen entsprechenden Vorwärtskoeffizienten aufweist; und eine Summierschaltung für das Empfangen eines Ausgangssignals von jedem Vorwärtsweg, um das gefilterte Signal durch das Summieren der Ausgangssignale der fünf Vorwärtswege zu erzeugen.
KURZE BESCHREIBUNG DER ZEICHNUNGEN
Die neuen Merkmale, von denen angenommen wird, daß sie für die Erfindung kennzeichnend sind, als auch andere Merkmale und Vorteile werden am besten verstanden durch Bezugnahme auf die folgende detaillierte Beschreibung einer speziellen Aus­ führungsform in Verbindung mit den begleitenden Zeichnungen.
Fig. 1 ist ein detailliertes Blockdiagramm, das einen konven­ tionellen Delta-Sigma-Modulator in einer Architektur fünfter Ordnung zeigt;
Fig. 2 ist ein Blockdiagramm, das Übertragungsfunktionen im konventionellen Delta-Sigma-Modulator der Fig. 1 zeigt;
Fig. 3 ist ein detailliertes Blockdiagramm, das einen Delta- Sigma-Modulator in einer Architektur fünfter Ordnung gemäß der Erfindung zeigt;
Fig. 4 ist ein Blockdiagramm, das Transferfunktionen in einem Delta-Sigma-Modulator der Fig. 3 zeigt; und
Fig. 5 ist eine Kurvendarstellung, die die Dämpfung des Ein­ gangssignals gemäß der vorliegenden Erfindung im Vergleich zu der des Standes der Technik zeigt.
DETAILLIERTE BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMEN
Nachfolgend wird die Erfindung detailliert unter Bezug auf die begleitenden Zeichnungen beschrieben.
Als erstes betrachtet man nun Fig. 2, die die Übertragungs­ funktionen im konventionellen Delta-Sigma-Modulator der Fig. 1 zeigt, wobei das Ausgangssignal Y im Z-Gebiet gegeben ist durch:
wobei X ein Eingangssignal und q ein Quantisierrauschsignal ist.
a5 = f4
a4 = 5f4 + f5f9
a3 = 10f4 + f4(f1f9c1 + f2f3c2) + 4f5f9 + f1f6f9
a2 = 10f4 + 3f4(f1f9c1 + f2f3c2) + 6f5f9 + f2f3f5f9c2 + 3f1f6f9 + f1f2f7f9
a1 = 5f4 + 3f4(f1f9c1 + f2f3c2) + f1f2f3f4f9c1c2 + 4f5f9 + 2f2f3f5f9c2 + 3f1f5f9 + f1f2f3f6f9c2 + 2f1f2f7f9 + f1f2f3f8f9
a0 = f4 + f4(f1f9c1 + f2f3c2) + f1f2f3f4f9c1c2 + f5f9 + f2f3f5f9c2 + f1f6f9 + f1f2f3f6f9c2
d5 = 6
d4 = 15 + f1f9c1 + f2f3c2
d3 = 20 + 4(f1f9c1 + f2f3c2)
d2 = 15 + 6(f1f9c1 + f2f3c2) + f1f2f3f9c1c2
d1 = 6 + 4(f1f9c1 + f2f3c2) + 2f1f2f3f9c1c2
d0 = 1 + f1f9c1 + f2f3c2 + f1f2f3f9c1c2
k6 = 1 - f4b1
k5 = 6 - 5f4b1 - f5f9b1
k4 = 15 + f1f9c1 + f2f3c2 - 10f4b1 - f4b1(f1f9c1 + f2f3c2) - 4f5f9b1 - f1f6f9b1
k3 = 20 + 4(f1f9c1 + f2f3c2) - 10f4b1 - 3f4b1(f1f9c1 + f2f3c2) - 6f5f9b1 - f2f3f5f9b1c2 - 3f1f6f9b1 - f1f2f7f9b1
k2 = 15 + 6(f1f9c1 + f2f3c2) + f1f2f3f9c1c2 - 5f4b1 - 3f4b1(f1f9c1 + f2f3c2) - f1f2f3f4f9b1c1c2 - 4f5f9b1 - 2f2f3f5f9b1c2 - 3f1f6f9b1 - f1f2f3f6f9b1c2 - 2f1f2f7f9b1 - f1f2f3f8f9b1
k1 = 6 + 4(f1f9c1 + f2f3c2) + 2f1f2f3f9c1c2 - f4b1 - f4b1(f1f9c1 + f2f3c2) - f1f2f3f4f9b1c1c2 - f5f9b1 - f2f3f5f9b1c2 - f1f6f9b1 - f1f2f3f6f9b1c2 - f1f2f7f9b1 - f1f2f3f8f9b1
k0 = 1 + f1f9c1 + f2f3c2 + f1f2f3f9c1c2
wobei f1, f2, f3 und f9 jeweils Koeffizienten der Integrierer 46, 50, 52 und 44 in Fig. 1 kennzeichnen; f4, f5, f6, f7 und f8 jeweils die Werte der Koeffizientenblöcke 60, 62, 64, 66 und 68 in Fig. 1 bezeichnen; c1 und c2 Rückkoppelkoeffizien­ ten in den ersten beziehungsweise zweiten Rückkoppelschleifen 54 und 56 in Fig. 1 bezeichnen; und b1 einen Koeffizienten des dreipegeligen DAC 70 bezeichnet, um das Ausgangssignal (Y) um z⁻1 in Fig. 1 zu verzögern.
In den Gleichungen (1) und (2) kann im Falle von b1 = 1 und c1 = 0, da die Werte von f1, f2, f3, f9, f4, f5, f6, f7, f8, c1, c2 und b1 positiv sind, der "Nullpunkt" im Eingangssignalband in der Nähe der Frequenz 0 liegen. Weiterhin kann, wenn der Delta-Sigma-Modulator einen Koeffizienten von weniger als 1 auf den Integrierer in der ersten Rückkoppelschleife ohne Verwendung der ersten Rückkoppelschleife (c1 = 0) anlegt, die Fläche des Chips erhöht werden.
Die vorliegende Erfindung liefert einen neuen Delta-Sigma-Mo­ dulator, um die obigen Bedingungen zu befriedigen.
Bezieht man sich nun auf Fig. 3, so ist dort ein detaillier­ teres Blockdiagramm des Delta-Sigma-Modulators der vorliegen­ den Erfindung gezeigt. Ein Eingangssignal wird bereitge­ stellt, das dem positiven Eingang einer Summierverbindung 34 zugeführt wird, deren Ausgangssignal zu einem Integrierer 20 in einer ersten Stufe, die einen Verstärkungskoeffizienten von 1 hat, geliefert wird. Das Ausgangssignal des Integrie­ rers 20 wird in eine Integration 21 in einer zweiten Stufe eingegeben, die einen Verstärkungskoeffizienten von 0,9 hat. Das Ausgangssignal des Integrierers 21 wird mit dem Eingang eines Integrierers 22 verbunden, der einen Verstärkungs­ koeffizienten von 0,2 hat. Das Ausgangssignal der Integration 22 in einer dritten Stufe wird in den positiven Eingang einer Summierverbindung 35 eingegeben. Das Ausgangssignal der Sum­ mierverbindung 35 wird in den Eingang eines Integrierers 23 in einer vierten Stufe gegeben, die einen Verstärkungskoeffi­ zienten von 0,2 hat. Das Ausgangssignal des Integrierers 23 wird in den Eingang eines Integrierers 24 in einer fünften Stufe gegeben, die einen Verstärkungskoeffizienten von 0,2 hat.
Ein Rückkoppelweg ist zwischen dem Ausgang der fünften Stufe des Integrierers 24 und dem negativen Eingang der Summierver­ bindung 35 vorgesehen. Dieser Rückkoppelweg hat einen Rück­ koppelkoeffizienten von 0,02, wie das durch den Rückkoppel­ koeffizientenblock 25 gezeigt ist. Vorkoppelungskoeffizienten sind auch zwischen dem Ausgang jeder der Integrierer 20, 21, 22, 23 und 24 und einer Summierverbindung 36 gegeben. Der Vorkoppelungsweg zwischen dem Ausgang des Integrierers 20 in der ersten Integrationsstufe und der Summierverbindung 36 hat einen Vorkoppelungskoeffizienten von 0,95, wie das durch den Vorkoppelungskoeffizientenkasten 26 gezeigt ist.
Auch der Vorkoppelungsweg zwischen dem Ausgang des Integrie­ rers 21 in der zweiten Integrationsstufe und der Summierver­ bindung 36 hat einen Vorkoppelungskoeffizient von 0,45, wie das durch den Vorkoppelungskoeffizientenkasten 27 gezeigt ist. Das Ausgangssignal des Vorkoppelungskoeffizienten zwi­ schen dem Ausgang des Integrierers 22 in der dritten Stufe der Integration und der Summierverbindung 36 hat einen Vor­ koppelungskoeffizienten von 0,60, wie das durch einen Vor­ wärtskoeffizientenkasten 28 gezeigt ist. Der Vorkoppelungsweg zwischen dem Ausgang des Integrierers 23 in der vierten Stufe der Integration und der Summierverbindung 36 hat einen Vor­ koppelungskoeffizienten von 0,45, wie das durch einen Vorkop­ pelungskoeffizientenkasten 29 gezeigt ist. Der Ausgang des Vorkoppelungsweges zwischen dem Ausgang des Integrierers 24
in der fünften Stufe der Integration und der Summierverbin­ dung 36 hat einen Vorkoppelungskoeffizienten von 0,2, wie das durch den Vorkoppelungskoeffizientenkasten 30 gezeigt ist.
Das Ausgangssignal der Summierverbindung 36 wird in den Zweipegelquantisierer eingegeben, der einen Vergleicher 31 umfaßt, dessen Ausgangssignale mit einem Zweipegel-DAC 32 verbunden sind. Das Ausgangssignal des Zweipegel-DAC 32 wird in den negativen Eingang der Summierverbindung 34 gegeben.
Fig. 4 ist ein Blockdiagramm, das Übertragungsfunktionen des Delta-Sigma-Modulators der Fig. 3 zeigt. Ähnlich wie in Fig. 3 bezeichnen in Fig. 4 f1, f2, f3 und f9 jeweils Koeffizienten der Integrierer 22, 23, 24 und 21 in Fig. 3; f4, f5, f6, f7 und f8 bezeichnen jeweils Werte der Vorwärtskoeffizienten­ blöcke 26 bis 30 in Fig. 3; c2 bezeichnet einen Koeffizienten des Zweipegel-DAC 32, um das Ausgangssignal (Y) um z⁻1 in Fig. 3 zu verzögern.
Obwohl in der oben erwähnten Ausführungsform das Ausgangs­ signal des Integrierers 24 in den Eingang des Integrierers 23 gegeben wird, ist es möglich, den Rückkoppelschleifenweg zu modifizieren. Das heißt, das Ausgangssignal des Integrierers 24 kann dem Eingang des Integrierers 21 oder des Integrierers 22 zugeführt werden. Darüber hinaus kann das Ausgangssignal des Integrierers 24 gleichzeitig zu den Eingängen der Inte­ grierer 21, 22 und 23 gegeben werden. Als Ergebnis kann min­ destens ein Rückkoppelschleifenweg zwischen dem letzten Inte­ grierer 24 und dem Eingang der anderen Integrierer über nur einen Rückkoppelkoeffizienten gebildet werden.
Bezieht man sich auf Fig. 5, so ist dort ein Kurvenschaubild gezeigt, das die Dämpfung des Eingangssignals gemäß der vor­ liegenden Erfindung im Vergleich mit der des Standes der Technik zeigt. Wie man aus obigem sieht, sollte leicht er­ kenntlich sein, das während der Stand der Technik zu zwei Wellen führt, der Delta-Sigma-Modulator der vorliegenden Er­ findung nur eine Welle zeigt.
Wie aus obiger Beschreibung ersichtlich ist, kann der Delta- Sigma-Modulator der vorliegenden Erfindung die Linearität er­ höhen und die Größe vermindern, indem er nur einen Rückkop­ pelschleifenweg verwendet und einen Koeffizienten kleiner als eins auf den zweiten Integrierer anwendet. Der Delta-Sigma-Mo­ dulator der vorliegenden Erfindung kann auch für einen Ana­ log-Digital-Wandler mit einer Verminderung des effektiven Wertes des Kondensators verwendet werden. In dem Fall, in dem die dezimalen Werte in digitale Werte korrigiert werden, ist es möglich, den digitalen Rauschformer zu gestalten, der im Digital-Analog-Wandler verwendet wird.
Obwohl die bevorzugten Ausführungsformen der Erfindung nur aus Gründen der Veranschaulichung beschrieben wurden, werden Fachleute wahrnehmen, daß verschiedene Modifikationen, Hinzu­ fügungen und Ersetzungen möglich sind, ohne vom Umfang und der Idee der Erfindung abzuweichen, wie sie in den begleiten­ den Ansprüchen definiert sind.

Claims (20)

1. Delta-Sigma-Modulator für die Verwendung in einem Analog- Digital-Wandler, der eine Architektur fünfter Ordnung verwen­ det, umfassend:
ein Schleifenfilter für das Empfangen eines Eingangs­ signals und für das Verarbeiten der Differenz zwischen dem Eingangssignal und einem Rückkoppel-Digital-Analog-Wand­ ler-(DAC)-Signal, um ein gefiltertes Signal zu liefern, umfas­ send:
fünf Integrationsstufen, die in einer Kaskadenkon­ figuration verbunden sind, wobei eine zweite Integrations­ stufe einen Verstärkungskoeffizienten kleiner eins umfaßt; und
mindestens einen Rückkoppelweg für das ausschließ­ liche Liefern eines Ausgangssignals einer fünften Integra­ tionsstufe an die Eingänge einer zweiten, einer dritten und einer vierten Integrationsstufe, wobei der Rückkoppelweg nur einen Rückkoppelkoeffizienten hat;
einen Mehrpegelquantisierer für das Empfangen eines Aus­ gangssignals des Schleifenfilters, um einen M-pegeligen Quan­ tisierwert zu erzeugen, wobei M eine positive ganze Zahl ist; und
einen M-Pegel-Digital-Analog-Wandler für das Empfangen des Ausgangssignals vom Schleifenfilter, um das Rückkoppel-DAC-Signal zu erzeugen.
2. Delta-Sigma-Modulator nach Anspruch 1, wobei der Rückkop­ pelweg einen Rückkoppelweg für das Bereitstellen des Aus­ gangssignals der fünften Integrationsstufe an einen Eingang der vierten Integrationsstufe umfaßt.
3. Delta-Sigma-Modulator nach Anspruch 2, dadurch gekenn­ zeichnet, daß der Rückkoppelweg weiter folgendes umfaßt:
einen Rückkoppelweg für das Liefern des Ausgangssignals der fünften Integrationsstufe zu einem Eingang einer dritten Integrationsstufe; und
eine Rückkoppelwegstufe für das Liefern des Ausgangs­ signals der fünften Integrationsstufe an einen Eingang einer zweiten Integrationsstufe, wobei die Rückkoppelwege denselben Rückkoppelkoeffizienten haben.
4. Delta-Sigma-Modulator nach Anspruch 3, wobei der Rückkop­ pelkoeffizient 0,02 beträgt.
5. Delta-Sigma-Modulator nach Anspruch 4, wobei ein Verstär­ kungskoeffizient eines ersten Rückkoppelkoeffizienten eins ist, und sich ein Verstärkungskoeffizient des zweiten Rück­ koppelkoeffizienten im Bereich von 0,9 bis 0,8 befindet.
6. Delta-Sigma-Modulator nach Anspruch 5, wobei das Schlei­ fenfilter weiter fünf Vorwärtswege umfaßt, von denen jeder mit einem Ausgang einer entsprechenden Integrationsstufe ver­ bunden ist und einen entsprechenden Vorwärtskoeffizienten aufweist.
7. Delta-Sigma-Modulator nach Anspruch 6, wobei das Schlei­ fenfilter weiter eine Summierschaltung für das Empfangen ei­ nes Ausgangssignals von jedem dieser Vorwärtswege umfaßt, um das gefilterte Signal durch Summieren der Ausgangssignale der fünf Vorwärtswege zu erzeugen.
8. Schleifenfilter für das Empfangen eines Eingangssignals und für das Verarbeiten der Differenz zwischen dem Eingangs­ signal und einem Rückkoppel-Digital-Analog- (DAC) -Signal in einem Delta-Sigma-Modulator für einen Analog-Digital-Wandler, um ein gefiltertes Signal zu liefern, umfassend:
fünf Integrationsstufen, die in einer Kaskadenkonfigura­ tion verbunden sind, wobei die zweite Integrationsstufe einen Verstärkungskoeffizienten kleiner eins enthält;
mindestens einen Rückkoppelweg für das Liefern nur eines Ausgangssignals einer fünften Integrationsstufe an einen der Eingänge einer zweiten, einer dritten und einer vierten Inte­ grationsstufe, wobei der Rückkoppelweg nur einen Rückkoppel­ koeffizienten hat;
fünf Vorwärtswege, wobei jeder mit einem Ausgang der entsprechenden Integrationsstufe verbunden ist, und einen entsprechenden Vorwärtskoeffizienten umfaßt; und
eine Summierschaltung für das Empfangen eines Ausgangs­ signals von jedem der Vorwärtswege, um das gefilterte Signal durch Summieren der Ausgangssignale der fünf Vorwärtswege zu erzeugen.
9. Schleifenfilter nach Anspruch 8, wobei der Rückkoppelweg einen Rückkoppelweg für das Liefern des Ausgangssignals der fünften Integrationsstufe an einen Eingang der vierten Inte­ grationsstufe umfaßt.
10. Schleifenfilter nach Anspruch 9, wobei der Rückkoppelweg weiter folgendes umfaßt:
einen Rückkoppelweg für das Liefern des Ausgangssignals der fünften Integrationsstufe an den Eingang der dritten In­ tegrationsstufe; und
eine Rückkoppelwegstufe für das Liefern des Ausgangs­ signals der fünften Integrationsstufe an einen Eingang einer zweiten Integrationsstufe, wobei die Rückkoppelwege denselben Rückkoppelkoeffizienten haben.
11. Schleifenfilter nach Anspruch 10, wobei der Rückkoppel­ koeffizient 0,02 beträgt.
12. Schleifenfilter nach Anspruch 10, wobei ein Verstärkungs­ koeffizient eines ersten Rückkoppelkoeffizienten eins be­ trägt, und ein Verstärkungskoeffizient eines zweiten Rückkop­ pelkoeffizienten im Bereich von 0,9 bis 0,8 liegt.
13. Delta-Sigma-Modulator für die Verwendung in einem Analog- Digital-Wandler, der eine Architektur fünfter Ordnung verwen­ det, umfassend:
ein Schleifenfilter für das Empfangen eines Eingangs­ signals und für das Verarbeiten der Differenz zwischen dem Eingangssignal und einem Rückkoppel-Digital-Analog-Wand­ ler-(DAC)-Signal, um ein gefiltertes Signal zu liefern, umfas­ send:
fünf Integrationsstufen, die in einer Kaskadenkon­ figuration verbunden sind, wobei eine zweite Integrations­ stufe einen Verstärkungskoeffizienten kleiner eins umfaßt;
einen Rückkoppelweg für das ausschließliche Liefern eines Ausgangssignal einer fünften Integrationsstufe an den Eingang einer vierten Integrationsstufe, wobei der Rückkop­ pelweg einen Rückkoppelkoeffizienten hat;
fünf Vorwärtswege, wobei jeder mit einem Ausgang einer entsprechenden Integrationsstufe verbunden ist und ei­ nen entsprechenden Vorwärtskoeffizienten aufweist; und
eine Summierschaltung für das Empfangen eines Aus­ gangssignals jedes Vorwärtsweges, um das gefilterte Signal durch Summierung der Ausgangssignale der fünf Vorwärtswege zu erzeugen;
einen Mehrpegelquantisierer für das Empfangen eines Aus­ gangssignals des Schleifenfilters, um einen M-pegeligen Quan­ tisierwert zu erzeugen, wobei M eine positive ganze Zahl ist; und
einen M-Pegel-Digital-Analog-Wandler für das Empfangen des Ausgangssignals vom Schleifenfilter, um das Rückkop­ pel-DAC-Signal zu erzeugen.
14. Delta-Sigma-Modulator nach Anspruch 13, wobei der Rück­ koppelweg weiter folgendes umfaßt:
einen Rückkoppelweg für das Liefern des Ausgangssignals der fünften Integrationsstufe an einen Eingang einer dritten Integrationsstufe; und
eine Rückkoppelwegstufe für das Liefern des Ausgangs­ signals der fünften Integrationsstufe an einen Eingang einer zweiten Integrationsstufe, wobei die Rückkoppelwege denselben Rückkoppelkoeffizienten haben.
15. Delta-Sigma-Modulator nach Anspruch 14, wobei der Rück­ koppelkoeffizient 0,02 beträgt.
16. Delta-Sigma-Modulator nach Anspruch 15, wobei ein Ver­ stärkungskoeffizient eines ersten Rückkoppelkoeffizienten eins beträgt, und ein Verstärkungskoeffizient des zweiten Rückkoppelkoeffizienten im Bereich von 0,9 bis 0,8 liegt.
17. Delta-Sigma-Modulator nach Anspruch 16, wobei die Vor­ wärtskoeffizienten kleiner als eins sind.
18. Delta-Sigma-Modulator nach Anspruch 17, wobei M zwei be­ trägt.
DE19747371A 1996-10-25 1997-10-27 Delta-Sigma Modulator für einen Analog-Digital-Wandler mit nur einem Rückkoppelkoeffizienten Ceased DE19747371A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960048686A KR100196518B1 (ko) 1996-10-25 1996-10-25 오디오용 델타-시그마 변조기

Publications (1)

Publication Number Publication Date
DE19747371A1 true DE19747371A1 (de) 1998-04-30

Family

ID=19479076

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19747371A Ceased DE19747371A1 (de) 1996-10-25 1997-10-27 Delta-Sigma Modulator für einen Analog-Digital-Wandler mit nur einem Rückkoppelkoeffizienten

Country Status (5)

Country Link
US (1) US5982316A (de)
JP (1) JP3247859B2 (de)
KR (1) KR100196518B1 (de)
DE (1) DE19747371A1 (de)
GB (1) GB2318697B (de)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2795889B1 (fr) * 1999-06-29 2001-10-05 France Telecom Procede et systeme de compensation de la non-linearite d'un convertisseur analogique-numerique sigma-delta
US6804291B1 (en) * 2000-02-22 2004-10-12 Texas Instruments Incorporated Device and method of digital gain programming using sigma-delta modulator
JP3795338B2 (ja) * 2001-02-27 2006-07-12 旭化成マイクロシステム株式会社 全差動型サンプリング回路及びデルタシグマ型変調器
JP2002353815A (ja) * 2001-05-23 2002-12-06 Pioneer Electronic Corp デルタシグマ型ａｄ変換器
US6788232B1 (en) * 2003-01-14 2004-09-07 Berkana Wireless, Inc. Sigma delta modulator
US20040180642A1 (en) * 2003-03-13 2004-09-16 Elmala Mostafa A. Multi-band Gm-C state-variable filters using lossy integrators
CN101069352A (zh) * 2004-11-16 2007-11-07 皇家飞利浦电子股份有限公司 具有抗干扰保护的非浸入性滤波器的连续时间∑△模拟数字转换器
US7196648B1 (en) * 2005-12-23 2007-03-27 Cirrus Logic, Inc. Non-integer decimation using cascaded intergrator-comb filter
US7375666B2 (en) * 2006-09-12 2008-05-20 Cirrus Logic, Inc. Feedback topology delta-sigma modulator having an AC-coupled feedback path
US7423567B2 (en) * 2006-09-12 2008-09-09 Cirrus Logic, Inc. Analog-to-digital converter (ADC) having a reduced number of quantizer output levels
US7446686B2 (en) * 2006-09-22 2008-11-04 Cirrus Logic, Inc. Incremental delta-sigma data converters with improved stability over wide input voltage ranges
US7786912B2 (en) * 2006-12-01 2010-08-31 Intersil Americas Inc. Sigma delta converter system and method
US8779956B2 (en) 2006-12-01 2014-07-15 Intersil Americas Inc. Sigma-delta converter system and method
US7903010B1 (en) * 2009-08-31 2011-03-08 Cirrus Logic, Inc. Delta-sigma analog-to-digital converter (ADC) having a serialized quantizer output
US8643524B1 (en) 2012-09-27 2014-02-04 Cirrus Logic, Inc. Feed-forward analog-to-digital converter (ADC) with a reduced number of amplifiers and feed-forward signal paths

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5055846A (en) * 1988-10-13 1991-10-08 Crystal Semiconductor Corporation Method for tone avoidance in delta-sigma converters
US5719573A (en) * 1995-06-01 1998-02-17 Cirrus Logic, Inc. Analog modulator for A/D converter utilizing leap-frog filter

Also Published As

Publication number Publication date
GB2318697A (en) 1998-04-29
GB2318697B (en) 2000-04-26
US5982316A (en) 1999-11-09
KR19980029429A (ko) 1998-07-25
GB9722654D0 (en) 1997-12-24
KR100196518B1 (ko) 1999-06-15
JP3247859B2 (ja) 2002-01-21
JPH10135837A (ja) 1998-05-22

Similar Documents

Publication Publication Date Title
DE19747371A1 (de) Delta-Sigma Modulator für einen Analog-Digital-Wandler mit nur einem Rückkoppelkoeffizienten
DE4311259C2 (de) Analog/Digital-Wandler mit Kalibrierung und Verfahren zur Ausführung einer Analog/Digital-Wandlung
DE4311724C2 (de) Delta-Sigma-Modulator für Analaog/Digital-Wandler und Verfahren zur Durchführung rauscharmer Delta-Sigma-Modulation
DE3120914C2 (de)
DE69729794T2 (de) Sigma-delta-modulator mit geschalteten strömen
DE3908314C2 (de)
DE60100989T2 (de) Delta-sigma modulator zur frequenzsynthese mit gebrochenem teilverhältnis
DE60212440T2 (de) Bandpass-sigma-delta-modulator mit antiresonanzaufhebung
DE4127078C2 (de) Phasenentzerrer für einen Digital/Analog-Wandler
DE19733397B4 (de) Rückkopplungs-Bandpaß-Delta-Sigma- Wandlereinrichtung mit stimmbarer Mittenfrequenz
EP1177634B1 (de) Sigma-delta-analog/digital-wandleranordnung
EP0431214A1 (de) Analog-Digital-Wandleranordnung
DE60211208T2 (de) Sigma-delta modulation
DE3047447C2 (de) Digitaler Verstärker zum bedarfsweisen Erweitern bzw. Einengen des Dynamikbereiches eines an den Verstärker gelegten digitalen Eingangssignals
DE112012000519T5 (de) Zeitkontinuierlicher überabgetasteter Wandler mit passivem Filter
DE112012000529T5 (de) Direkte Rückkopplung für zeitkontinuierliche überabgetastete Wandler
DE60222880T2 (de) Verfahren und system zum betreiben zweier oder mehrerer integratoren mit verschiedenen stromversorgungen für einen analog-/digital-delta-sigma-modulator
DE69434276T2 (de) Datenwandler mit Skalierung der Verstärkung zusammen mit einem Zittersignal
DE10153309A1 (de) Digital-Analog-Umsetzer-Vorrichtung mit hoher Auflösung
DE2947087A1 (de) (b + a)-bit-a/d-wandler mit b-bit- hilfs-a/d-wandler
DE102014106389A1 (de) Rauschformer n-ter ordnung
EP1456956B1 (de) Sigma-delta-wandler mit rauschunterdrückung
DE69728499T2 (de) Signalprozessoren für 1-Bit-Signale mit Sigma-Delta-Modulatoren n-ter Ordnung
EP0119529B1 (de) Verfahren zum interpolativen A/D-Umsetzen
DE2501531A1 (de) Digitale anordnung zum umwandeln komprimierter deltamodulierter signale in pcm-signale

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8127 New person/name/address of the applicant

Owner name: HYNIX SEMICONDUCTOR INC., ICHON, KYONGGI, KR

8127 New person/name/address of the applicant

Owner name: MAGNACHIP SEMICONDUCTOR, LTD., CHEONGJU, KR

8131 Rejection