DE2947087A1 - (b + a)-bit-a/d-wandler mit b-bit- hilfs-a/d-wandler - Google Patents
(b + a)-bit-a/d-wandler mit b-bit- hilfs-a/d-wandlerInfo
- Publication number
- DE2947087A1 DE2947087A1 DE19792947087 DE2947087A DE2947087A1 DE 2947087 A1 DE2947087 A1 DE 2947087A1 DE 19792947087 DE19792947087 DE 19792947087 DE 2947087 A DE2947087 A DE 2947087A DE 2947087 A1 DE2947087 A1 DE 2947087A1
- Authority
- DE
- Germany
- Prior art keywords
- signal
- analog
- arrangement
- auxiliary
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M1/08—Continuously compensating for, or preventing, undesired influence of physical parameters of noise
- H03M1/0854—Continuously compensating for, or preventing, undesired influence of physical parameters of noise of quantisation noise
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
Description
Philips1 C!-:.'.:'1"";^':'·-'"'^:·. FiAv?n ;:
10.10.79 * n PHN.9291
<>
29A7087
"(b+a)-Bit-A/D-Wandler mit b-Bit-Hilf s-A/D-Wandl er" .
A. Hintergrund der Erfindung.
A(1). Gebiet der Erfindung.
A(1). Gebiet der Erfindung.
Die Erfindung bezieht sich auf einen
Analog-Digital-Wandler (kurz: A/D-Wandler) zum Umwandeln
eines analogen Signals in ein digitales Signal, das aus einer Reihe von Kodeworten besteht, die je eine Vielzahl
von Bits enthalten.
A(2). Beschreibung des Standes der Technik.
A(2). Beschreibung des Standes der Technik.
A/D-Wandler werden in den verschiedensten
W technischen Bereichen verwendet. Ausführungsbeispiele
von A/D-Wandl ern lassen sich irn Bezugsmaterial 1 (siehe
Abschnitt D) finden. Im Allgemeinen verwandeln sie ein zeitkontiiiuierliches analoges Signal in ein zeit- und
amplitudendiskretes Signal. Für diese Umwandlung wird das analoge Signal mit einer bestimmten Abtastfrequenz
abgetastet. Jeder der auf diese Weise erhaltenen Abtastwerte wird in einer bestimmten Zeit, in der sogenannten
Konversionszeit, kodiert, d.h., dass ausgehend von diesem
Abtastwert ein Kodewort oder eine Zahl zusammengestellt wird, das eine Anzahl Ziffern oder Bits enthält. Damit die
erforderliche Anzahl Bits eine vorbestimrnt e Anzahl nicht
überschreitet, wird der Abtastwert zunächst quantisiert,
d. h. , dass die Grosse dieses Abtastwertes einer ganzen
Anzahl Male einer vorbestimmten elementaren Spannung bzw.
einem vorbestimmten elementaren Strom entsprechend gemacht;
wird. Diese elementare Spannung bzw. dieser elementare Strom wird als Quantisierungsschri ttgrös se bezeichnet.
Das Kodewort gibt nun an, wie viele Male die Quantisierimgsschrittgrösse
in dem quantisierten Abtastwert enthalten ist.
Die Anzahl Bits jedes dieser Kodeworte wird durch den Abstand zwischen dem grbssten positiven und kleinsten
negativen Wert des zu kodierenden analogen Signals und
030024/0689
10.10.79 ·*" IL PHN.9291
durch die gewünschte Quantisierungsschrittgrösse bestimmt. Diese Quantisierungsschrittgrösse bestimmt ihrerseits
das Quantisierungsrauschen, das durch den Quantisierungsvorgang eingeführt wird. Dieses Quantisierungsrauschen
ist bekanntlich der Quantisierungsschrittgrösse direkt porpotional und muss unterhalb einer vorbestimmten
Schwelle liegen. Die Höhe dieser Schwelle wird festgelegt, wenn bekannt ist, was für eine Signalart kodiert werden
muss. So wird beispielsweise beim Kodieren von Sprach-M Signalen mehr Quantisierungsrauschen erlaubt werden können
als beim Kodieren von Musiksignalen, von denen nach Dokodierung eine Hi-Fi-Qualität verlangt wird.
In der Praxis wird das Quantisierungsrauschen nicht als absolute Grosse, sondern relativ zu dem Signal
^ betrachtet und zwar wird insbesondere in der Praxis das Verhältnis zwischen dem Signal und dem Quantisierungsrauschen betrachtet, und dieses Verhältnis wird in Dezibel
(dB) ausgedrückt. Dieses Verhältnis wird weiterhin als SNR bezeichnet und entspricht für ein sinusförmiges
Signal bekanntlich etwa
SNR = (6n-2)dB (i)
Dabei ist η die Anzahl Bits jedes der Kodeworte.
Aus (i) folgt, dass die Anzahl Bits η jedes der Kodeworte grosser werden muss, wenn ei,n grösserer
Wert von SNR verlangt wird. Weil zum Kodieren eines Sprachsignals mehr Quantisierungsrauschen erlaubt werden
kann als beim Kodieren eines Musiksignals, werden in der Praxis zum Kodieren eines Sprachsignals meistens 12-Bit-Kodeworte
gewählt, aber zum Kodieren eines Musiksignals mindestens 14-Bit-Kodeworte verlangt.
Je mehr Bits ein Kodewort enthalten muss, umso grosser muss die Genauigkeit und Stabilität der
Komponenten sein, aus denen der A/D-Wandler aufgebaut wird, und je höher ist dadurch auch der Preis. Dieser Preis
bildet nun eine Hemmung zum Gebrauch dieser A/D-Wandler
in beispielsweise einer Audio-Appciratur, wie beispielsweise
Heimtonbandgeräten.
030024/0689
10.10.79 2 PKN.5-91
Untenstehend wird ein Kodewort, das aus beispielsweise d Bits besteht, als "d-Bit-Kodewort"
bezeichnet. Auf entsprechende Weise wird ein A/D-Wandler,
der zum Umwandeln eines analogen Signals in d-Bit-Kodewor te eingerichtet ist, als "d-Bit-A/D-Wandler" bezeichnet.
B. Zusammenfassung der Erfindung.
Die Erfindung hat zur Aufgabe, einen A/D-Wandler
zu schaffen, der auf wirtschaftliche verantworte Weise realisierbar ist.
jQ Der A/D-Wandler zum Umwandeln eines analogen
Signals, dessen Frequenz spektrum in einem bestimmten
Signalfrequenzband liegt, in eine Reihe (b + a) -Βίΐ-ΚοαβΛνοΓ te
ist nach der Erfindung mit den folgenden Teilen versehen: a. einem Eingang zum Empfangen des analogen Signals,
b. Integrations- und Amplitudenbegrenzungsniit teln zum
Erzeugen eines Hilf ssignal s, das eine amplitudenbegrenzte Ausführung des integrierten und diesen
Mitteln zugeführten Signals ist,
c. Mitteln zum Koppeln des Einganges der Integrations-
und Amplitudenbegrenzungsmittel mit dem anal, ogen Signaleingang,
d. einem Hilfs-Analog-Digital-Wandler, dem das genannte
Hilf ssignal zugeführt wird zum Umwandeln dieses Hilfssignals
in eine Reihe von Kodeworten, die je b-Bits enthalten, und dem Abtastinipulse zugeführt werden,
die mit einer Abtastfrequenz auftreten, die grosser ist als die Nyquist-Abtastfrequenz des analogen Signal s,
e. einer Reihenschaltung aus einem digitalen Differenznetzwerk und digitalen Amplitudenwiederherstellungsmitteln,
die an den Ausgang des Hilfs-Analog-Digital-Wandlers
angeschlossen ist,
f. einem Digitalfilter, das mit dem Ausgang der Reihenschaltung
gekoppelt und zum Unterdrücken ausserhalb des Signalfrequenzbandes liegender Frequenzkomponenten
und zum Abgeben der genannten (b+a) -Bit-Kodewor te eingerichtet ist.
Mit dem Analog-Digital-Wandler nach der Erfindung wird eine (b + a)-Bit-A/D-XJinwandlung verwirklicht,
030024/0689
10.10.79 -V / PHN.
während dazu ein im allgemeinen preisgünstigerer und einfacherer b-Bits-Hilfs-A/D-Wandler verwendet wird.
Um dennoch ein Signal-Quantisierungsrauschverhältnis zu erhalten, das zu einem (b+a)-Bit-A/D-Wandler gehört,
wird an /lern analogen Eingangssignal eine Vorverarbeitung
durchgeführt, bevor dieses Signal dem Hilfs-A/D-Wandler zugeführt wird. An dem Ausgangssignal des Hilfs-A/D-Wandlers
wird daraufhin noch eine Nachverarbeitung durchgeführt. Durch die Nachverarbeitung wird das Quantisierungs-W
rauschsignal, das durch den A/D-Wandler eingeführt wird, auf ein derartiges Frequenzband verschoben, so dass dieses
Signal durch das Digitalfilter unterdrückt werden kann. Die Vorverarbeitung dient dazu, die genannte Unterdrückung
des Rauschsignals ohne Beeinflussung des erwünschten
'5 Signals zu verwirklichen.
C. Kurze Beschreibung der Figuren.
Figur 1 zeigt auf schematische Weise den Aufbau eines A/D-Wandlers,
Figur 2 zeigt auf schematische Weise das Leistungsspektrum eines analogen Signals,
Figur 3 zeigt eine Periode des Leistungsspektrunis eines zeitdiskreten und amplitudenkontinuierlichen
Signals,
Figur 4 zeigt eine Periode des Leistungsspektrums eines zeit- und amplitudendiskreten Signals
und das durch das Diskretisieren der Amplitude eingeführte RauschsignalleistungsSpektrum,
Figur 5 zeigt eine Periode des Ausgangssignals
dos A/D-Wandlers nach Figur 1, wenn diesem das in Figur dargestellte analoge Signal zugeführt wird und die Abtastfrequenz
f gleich 2Nf„ ist mit N = 2,
Figur 6 zeigt das Symbol eines Dezimators, Figur 7 zeigt eine Periode des Leistungs-
spoktrums des Ausgangssignals des in Figur 6 dargestellten
Dezimators, wenn diesem ein Signal mit dem in Figur 5 dargestellten Leistungsspektrum zugeführt wird,
Figur 8 zeigt auf schematische Weise den allgemeinen Aufbau des Analog-Digital-Wandlers nach der
030024/0689
Erfindung,
Figur 9 zeigt den Verlauf der im Ausdruck (25)
auftretenden Funktion sin (2 7/fT/2),
Figur 10 zeigt den im Ausdruck (32) definierten
Zusammenhang zwischen der Anzahl zusätzlicher Bits _a und
dem Erhöhungsfaktor N der Abtastfrequenz,
Figur 11 zeigt auf schematische Weise eine Abwandlung des in Figur 8 dargestellten Analog-Digital-Wandler
s,
Figur 12 zeigt in einer graphischen Darstellung den Verlauf einer periodischen Amplitudenbegrenzungsfunktion, die in jeder Periode nichtlinear ist,
Figur 13 zeigt ineiner graphischen Darstellung
den Verlauf einer periodischen Amplitudeiibegrenzungsfunktion,
die in jeder Periode linear ist,
Figur 1 k zeigt eine Vereinfachung des in
Figur 11 dargestellten A/D-Wandlers,
Figur 15 zeigt detailliert ein Ausführungsbeispiel der Reihenschaltung, die durch das integrierende
Netzwerk und die Amplitudenbegrenzungsanordnung mit linearer periodischer Begrenzungsfunktion gebildet wird,
Figur 16 zeigt eine dreieckförmige Begrenzungsfunktion zum Gebrauch in dem A/D-Wandler, der in Figur 8
dargestellt ist,
Figur 17 zeigt das bevorzugte Ausführungsbeispiel des A/D-Waiidlers,
Figur 18 zeigt detailliert ein Ausführungsbeispiel der Vorverarbeitungsanordnung zum Gebrauch in
dem A/D-Wandler, der in Figur 17 dargestellt ist, Figur 19 zeigt eine verschachtelte Darstellung
des in Figur I7 dargestellten A/D-Wandlers. D, Bezugsmaterial.
1. Special Issue on Analog/Digital Conversion;
IEEE Transactions on Circuits and Systems, Vol. CAS-.?1;,
Nr. 7, Juli 1978.
2. Digital Signal Processing; A.V. Oppenheim, R.W. Schafer;
Prentice-Hall 1975; Seiten 413-^18.
3. DE-OS 28 11 576.
030024/0689
10.10.79 4Γ "Ö
PHN.9291
4. Optimum FIR digital Filter Implementations for Decimation, Interpolation and Narrow Band Filtering;
L.R. Rabiner, R.E. Chrochiere; IEEE Transactions on Acoustics, Speech and Signal Processing, Vol.ASSP-23,
Oktober 1975, Seiten 444-456.
5. Further Considerations in the Design of Decimators and Interpolators; R.E. Chrochiere, L.R. Rabiner;
IEEE Transactions on Acoustics, Speech and Signal Processing, Vol. ASSP-24, August I976, Seiten 296-3II.
'" 6. Computation Rate and Storage Estimation in Multirate
Digital Filtering with Half-Band Filters; M.G. Bellangerj
IEEE Transactions on Acoustics, Speech and Signal Processing, Vol. ASSP-25, August 1977, Seiten 344-346.
E.Beschreibung der Ausführungsbeispiele.
E(I). Einleitung.
E(1.1.) Das Leistungsspektrum eines digitalen Signals.
Obenstehend ist angegeben, dass zum Umwandeln eines analogen Signals in ein digitales Signal dieses
analoge Signal zunächst abgetastet werden muss, dass die
auf diese Weise erhaltenen Signalabtastwerte quantisiert werden müssen und dass zum Schluss die quantisierten
Signalabtastwerte in einer Zahl ausgedrückt werden müssen (vorzugsweise dargestellt im Dual-Code). Vie in Figur
auf schematische Weise dargestellt, enthält ein A/D-
Wandler dazu im allgemeinen eine Abtastanordnung 1, eine Quantisieranordnung 2 und eine Kodieranordnung 3·
Der Abtastanordnung 1 werden Abtastinipulse zugeführt, die mit einer vorbestimmten Frequenz f , der sogenannten
Abtastfrequenz, auftreten. Diese Abtastinipulse werden von einem Taktimpulsgenerator 4 erzeugt. Die Kodieranordnung
3 liefert nun die genannten digitalen Zahlen, und diese Zahlen enthalten alle dieselbe Anzahl Bits.
Wenn nun vorausgesetzt wird, dass der in Figur 1 dargestellte
A/D-Wandler einen b-Bit-A/D-Wandler darstellt,
enthält jede der Zahlen, die von der Kodieranordnung geliefert werden, b Bits, die die Werte cQ, c.. , Cg» C„...
bzw. c 1 aufweisen, wobei c.. gleich 0 oder 1 ist.
030024/0689 ORIGINAL INSPECTED
10.10.79 -?" Q PHN.9291
Wird nun vorausgesetzt, dass das Eingangssignal dieses A/D-Wandlers zwischen den Grossen -V
' max
und +V varrieren darf, so stellt die obengenannte max °
digitale Zahl eine Spannung bzw. einen Strom dar zur Grosse von:
··· + cb-12b+1)V max (2)
Die Grosse 2 V wird die Quantisierschrittgrösse genannt und mit q bezeichnet, so dass gilt:
q = 2~b+1V (3)
^ max v J'
In dieser Einleitung wird angegeben, welchen Einfluss jede der Bearbeitungen "Abtasten" und "Quantisieren"
auf das Leistungsspektrum des ursprünglichen analogen Signals hat. Dazu wird von einem reellen analogen
Signal ausgegangen, das dem in Figur 1 auf schematische Weise dargestellten b-Bit-A/D-Wandler zugeführt wird.
Dieses analoge Signal wird als χ (t) bezeichnet, und
a
davon wird vorausgesetzt,dass sein Frequenzspektrum nur
beim Frequenzintervall 0 £ f (. f von Null abweicht.
Das Leistungsspektrum dieses Signals χ (t) wird als P (f) bezeichnet, und dieses Leistungsspektrum ist in
Figur 2 auf schematische Weise dargestellt.
Wird nun dieses Signal χ (t) der Abtast-
3.
anordnung 1 zugeführt, die mit einer Abtastfrequenz
f = 2f Muster von χ (t) nimmt, so tritt am Ausgang sx a
dieser Abtastanordnung eine Reihe von Abtastwerten auf,
die als x(n) bezeichnet werden und wofür gilt, dass 30
x(n) = xa(nT) mit - <£>
< η < OO (Ό
η = ganz zahlig
und T = 1/f
' s
Das Leistungsspektruni dieses zeitdiskreten Signals wird
als P*(f) bezeichnet. Eine Periode dieses Leistungsspektrums ist in Figur 3 dargestellt.
Die Signalabtastwerte x(n) werden daraufbin
der Quantisieranordnung 2 zugeführt, die einen nicht
030024/0689
10.10.79 -*" Ar PHN.9291
linearen Quantisiervorgang Q Γ. "1 an diesen Signalabtastwerten
χ (nT) durchführt. Dadurch werden quantisierte
Si
Signalabtastwerte erhalten, die als x(n) bezeichnet werden und wofür gilt:
x(n) = Q [xa(nT)] = x(n) in (5) ist x(h) eine b-Bit-Zahl. Infolge der quantisierten Signa^labtastwerte x(nj, die der Kodier anordnung zugeführt werden, liefert diese letztere die genannten b-Bit-Zahlen x(n).
x(n) = Q [xa(nT)] = x(n) in (5) ist x(h) eine b-Bit-Zahl. Infolge der quantisierten Signa^labtastwerte x(nj, die der Kodier anordnung zugeführt werden, liefert diese letztere die genannten b-Bit-Zahlen x(n).
, .
Wenn χ (t; amplitudenbegrenzt ist, kanndie
3.
Quantisierbearbeitung auch auf eine andere Weise geschrieben werden, und zwar kann jeder quantisierte Signalabtastwert
x(n) wie folgt ausgedrückt werden:
x(n) = xa(nT) + e(n) (6)
In diesem Ausdruck ist e(n) der Quantisierfehler, und für
diesen Fehler gilt:
-q/2 < e(n) < +q/2 (7)
Diese Quantisierfehler e(n) können als Abtastwerte eines
Rauschsignals betrachtet werden, das ein Leistungsdichtespektrum hat, das über das Frequenzintervall
O^ f£2f einheitlich verteilt ist. Dieses Rauschsignal
kann daher als "weisses Rauschen" betrachtet werden (siehe Dezugsmateraial 2). Wird nun die Gesamtrauschleistung
dieses Rauschsignals mit P und das Leistungsspektrum mit P (f) bezeichnet, so gilt, dass:
Pe = q2/i2 (8)
Pe(f) = q2T/i2 (9)
In Figur 4 ist auf schematische Weise das
Leistungsspektrum von x.\n) angegeben. Insbesondere
zeigt Figur h, dass dieses Leistungsspektrum durch die Summe des Leistungsspektrums von &(n) und des Leistungsspektrums von e(n) gebildet wird. Wird nun die Gesamtleistung
von x(n) durch P. dargestellt, so ist das
Signal-Rauschverhältnis des Signals x(n) gleich:
P^/Pe = 12PÄ/q2 (10)
030024/0689
10.10.79 -9^ AA . PHN. 9291
Aus (1O) folgt, dass das Signal-Rauschverhältnis nur
durch die Wahl eines kleineren Wertes von q erhöht werden kann. Bei gleichbleibendem Wert von V erfordert ein
geringerer Wert von q eine grössere Anzahl Bits für die Zahlen x(n). Wenn vorausgesetzt wird, dass die Quantisierschrittgrösse.auf
einen Wert q = q/2 verringert wird, wird der A/D-Wandler (b+a)-Bits-Zahlen x(n) liefern müssen.
Das digitale Ausgangssignal dieses (b+a)-Bits-A/D-Wandlers wird nun ein Signal-Rauschverhältnis aufweisen, das dem
^O folgenden Wert entspricht:
12PÄ22a/q2 (11)
was 2 mal grosser ist als das in (1O) zum Ausdruck
gebrachte Signalrauschverhältnis.
E(1,2) Die Abtastfrequenz und das Signal—Rauschvorlialtn i s
; ~
Wie im Abschnitt E(1,1) angegeben, können die
Abtastwerte e(n) als die Abtastwerte eines Rauschsignals mit einer Rauschleistung, die über das Frequenz Intervall
O 4.f ^f gleichmässig verteilt ist, betrachtet werden.
Für den b-Bit-A/D-Wandler, der im Abschnitt Ei 1.1) beschrieben
ist, wurde vorausgesetzt, dass f = 2f ist,
S Ji.
wodurch im Frequenzintervall O t f ^- f sowie in Frequenzintervall
f ^. f <. 2f ein Rauschsignal vorhanden ist
χ - -χ x 2
mit einer Rauschleistung, die dem Wert q /2k entspricht.
Dadurch, dass in diesem b-Bit-A/D-Wandler
' '
die Abtastfrequenz f höher gewählt wird als 2f ,
S X
beispielsweise N mal höher, so dass f = 2Nf ist, wird
s χ
die Rauschleistung über ein N mal grössereres Frequenzintervall
verteilt. Weil die Gesamtrauschleistung gleich
q /12 bleibt, ist nun im Frequenzintervall 0 £ f £_ f
"~ χ
sowie im Intervall (2N-i)f £ f i. 2Nf eine Rausch-
- 2X ~~ X
leistung mit der Grosse q (24n) vorhanden. In Figur 5
ist das Leistungsspektrum des digitalen Ausgangssignal.s
dieses A/D-Wandlers auf schematischc Weise für N = 2
dargestellt.
35
35
Die Frequenzkoinpoiientcn, die in dem Frcquoizintorvall
f £. f £ (2N-i)f liegen, können nun mit Hilfe
eines diftita1 on TieTpassfil1ers unterdrückt νerdon.
030024/0689
1O·10·79
Danach kann die Abtastfrequenz um einen Faktor N verringert
werden, so dass die Komponenten des digitalen Signals wieder mit der Abtastfrequenz'2f auftreten.
Ji.
Das Verringern der Abtastfrequenz um einen Faktor N kann mit einer Anordnung erreicht werden, die
nur jede N-Zahl, die von dem digitalen Tiefpassfilter geliefert wird, durchläset und alle übrigen Zahlen untcrdrückt.
Eine derartige Anordnung ist im Bezugsmaterial 3
beschrieben und dort als SRR-Element bezeichnet. '0 Die Kaskadenschaltung des genannten digitalen Tiefpassfilters
und des SRR-Elementes wird auch als Dezimator bezeichnet und wird mit dem in Figur 6 dargestellten
Symbol angegeben. In diesem Symbol stellt N den Verringerungsfaktor dar. Ausführungsbeispiele eines derartigen
Dezimators sind beispielsweise im Bezugsmaterial 4, 5
und 6 beschrieben.
Wird nun dem Dezimator ein Signal y(n) mit dem in Figur 5 dargestellten LeistungsSpektrum zugeführt,
so liefert dieser Dezimator ein Ausgangssignal y(n) mit
einem Leistungsspektrum P (f), dessen Form in Figur 7 auf schematische Weise dargestellt ist.
Die Gesamtrauschleistung in dem Frequenzintervall 0 <
f < 2f ist nun gleich P mit:
~" "* χ e, y
und das Signal-Rauschverhältnis des Signals y(n) entspricht:
χ e, y χ χ
Dieser Ausdruck lässt sich nun dem Ausdruck
2a
(11) gleich machen, und zwar dadurch, dass N gleich 2 gewühlt wird, so dass beispielsweise für a = h gilt:
N = 256. Um eine grosse Verbesserung des Signal-Rauschverhältnisses
zu erreichen, wird im allgemeinen eine sehr hohe Abtastfrequenz erforderlich sein.
Der Grund, dass die Erhöhung der Abtastfrequenzen im wesentlichen nur wenig Verbesserung im
Signal/Rauschverhältnis ergibt, ist, dass dadurch die
030024/0689
10.10.79 +-r ήΖ
Rauschleistung nur über ein grösseres Frequenzintervall
verteilt wird. Eine bessere Verteilung der Rauschleistung würde eine weitere Verbesserung des Signal-Rauschverhältnisses
ergeben, aber dann muss diese Verteilung derart sein, dass weniger Rauschleistung in den
Frequenzintervallen vorhanden ist, die durch das gewünschte Signal beansprucht werden und näher in den übrigen
Frequenzintervallen. Für das Signal, dessen Leistungsspektrum
in Figur 5 dargestellt ist, bedeutet Obenstehendes, dass es in den Frequenzintervallen O ^ ^ ·£ **
und 3f ^ f £ ^f weniger Rauschleistung und in dem
Λ. Λ.
Frequenzintervall f { f ί Jf mehr Rauschleistung geben
X X
muss. In diesem Fall dürfte das Rauschsignal nicht mehr als weisses Rauschen betrachtet werden, und es werden
aufeinanderfolgende Rauschsignalabtastwerte e(n) korreliert
sein.
Eine Rauschleistung mit den obenstehend gemeinten Eigenschaften wird mit Hilfe eines Deltamodulators
und auch durch einen differentiellen Pulskodeniodulator
erhalten. Derartige A/D-Wandler sind mit einer Rückkopplungsschleife versehen, die dafür sorgt, dass
die aufeinander folgenden Rauschsignalabtastwerte stark korreliert sind. Dadurch wird der grösste Teil der Rauschleistung
bei den Frequenzen in der Nähe von f_/2 liegen.
Der Nachteil eines rückgekoppelten Kreises ist u.a. die Tatsache, dass ein genauer D/A-Wandler in der Schleife
erforderlich ist (siehe beispielsweise das Bezugsmaterial 1 Seiten Ά8-46θ) .
E(2). Die Anordnung nach der Erfindung; allgemeiner Aufbau.
In diesem Abschnitt wird der in Figur 8
dargestellte allgemeine Aufbau einer Anordnung zum Umwandeln eines analogen Signals χ (t) in ein digitales
Signal x(n) beschrieben, von dem es scheint, dass es von einem (b+a)-Bit-A/D-Wandler erzeugt ist, während diese
Anordnung dazu einen b-Bit-A/D-Wandler benutzt, der nicht
in eine Rückkopplungsschleife aufgenommen ist.
030024/0689
10.10.79 *3< A1J* PHN.9291
^947087
Die in Figur 8 dargestellte Anordnung enthält einen b-Bit-A/D-Wandler 5» der auf herkömmliche Weise
aufgebaut ist. Diesem A/D-Wandler werden Abtastimpulse mit einer Abtastfrequenz f = 2Nf zugeführt. Dieser
A/D-Wandler ist mit einem analogen Signaleingang 6 und einem digitalen Signalausgang 7 versehen. Wird nun, wie
in der Figur angegeben, über den Eingang 6 ein analoges Signal ζ (t) diesem b-Bit-A/D-Wandler zugeführt, so tritt
am Ausgang desselben ein digitales Signal auf, das durch die B-Bit-Zahlen z(n), die mit einer Frequenz 2Nf auftreten,gebildet
wird.
Der Eingang 6 dieses A/D-Wandlers 5 ist an
den Ausgang einer Vorbearbeitungsanordnung 8 angeschlossen, der das analoges Signal χ (t), dessen Leistungsspektrum
im Figur 2 dargestellt ist, zugeführt wird. Der Ausgang des A/D-Wandlers 5 ist an den Eingang einer Nachbearbeitungsanordnung
9 angeschlossen, deren Ausgang an den Eingang eines Dezimators 10 angeschlossen ist, der einen
Verringerungsfaktor N hat. Der Ausgang dieses Dezimators ist mit dem Ausgang 11 der Anordnung gekoppelt. An diesem
Ausgang 11 treten nun mit einer Abtastfrequenz 2f die gewünschten (b+a)-Bit-Zahlen x(n) auf.
Die Vorbearbeitungsanordnung 8 enthält ein
integrierendes Netzwerk 12 und eine Amplitudenbegrenzungsanordnung 13, die eine vorbestiniinte feste Begrenzungsfunktion f } Λ aufweist. Das integrierende Netzwerk
liefert infolge des ihm zugeführten Signals χ (t) ein
el
Signal y (t), für das gilt:
et ι
ya(t) = K C xJV)dZ
In ( 1 *l) ist K eine beliebige Konstante. Das Signal y (t)
el
wird der Begrenzungsanordnung 13 zugeführt, die das Ausgangssignal
ζ (t) liefert, für das gilt a
a(t) = f (ya(t)| (15)
Dieses Signal ζ (t) wird nun dem b-Bit-A/D-Wandler 5
3.
zugeführt, der auf diese Weise die Zahlen z(n) liefert. Entsprechend (5) und (6) gilt nun:
030024/0689
10-10.79
z(n)Vmax= za(nT) + e(n); Τ=ΐ/(2Νίχ) (16)
Die Nachbearbeitungsanordnung 9 enthält eine AmplitudenviederherStellungsanordnung 1^ und ein
Differentationsnetzwerk 15· Die Wiederherstellungsanordnung 14 liefert infolge der ihr zugeführten Zahlen z(nj die
Zahlen z(n), für die gilt, dass
in (17) ist g \'\ die Wiederherstellungsfunktion. Für eine
genaue Amplitudenwiederherstellung wird g ,1 die inverse Funktion der Funktion f J.v sein müssen. Das bedeutet,
dass im allgemeinen für eine Veränderliche c< gelten muss:
o( = g ^hIi <18>
Aus (15) und (17) folgt nun
+ r(n) (19)
Dieses digitale Signal z(n) wird nun dem Differentiationsnetzwerk 15 zugeführt, von dem vorausgesetzt wird, dass
es erster Ordnung ist. Dieses Differentiationsnetzwerk 15
liefert das Ausgangssignal *z(n), für das gilt:
z(n) = z(n) - z(n-i) (21
so dass
z(n)V = y (nT) -y (n-i)T + r(n)-r(n-i).
v ' max Jav ' ■'aL^ 'J v/ v '
max
Mit (14) folgt daraus:
nT
z(n)V = K Γ χ (t)dt+r(n)-r(n-i) (22)
z(n)V = K Γ χ (t)dt+r(n)-r(n-i) (22)
ITi el A. j
EL
(n-i)T
Weil K eine beliebige Konstante ist, kann diese gleich l/T gewählt werden, wodurch das erste Glied in (22) dem
Wert χ (11T-T/2) nahezu entsprechend wird und folglich (22)
SL
übergeht in:
z(n)v χ, χ (nT-T/2)+r(n)-r(n-i) . (23)
max a ^
Die Zahlen z(n) enthalten ebenso wie die
Zahlen z(n) je b Bits und werden dem Dezimator 10 zugeführt, der die Zahlen x(n) liefert. In diesem Dezimator 10 word im
030024/0689
10.10.79 **r AL PHN.9291
die Zahlen δ(η) auf übliche Weise mit Filterkoeffizienten
multipliziert, die ebenfalls eine bestimmte Anzahl Bits enthalten, beispielsweise a.-=a+a Bits. Die von diesem
Dezimator gelieferten Zahlen x(n) enthalten nun b+a..=b+a+a Bits, von denen nur b+a relevant sind. Nur diese b+a Bits
jeder der Zahlen x(n) werden dem Ausgang 11 der Anordnung
zugeführt. Das Beseitigen der a am wenigsten signifkanten Bits der Zahlen x(n) wird beispielsweise dadurch erreicht,
dass die Zahlen x(n) gerundet werden, und diese Bearbeitung ist in Figur 8 auf symbolische Weise durch die Beseitigungsanordnung 16 dargestellt, der die (b+a+a )-Bits Zahlen
x(n) zugeführt werden und die die (b+a)-Bits Zahlen x(n) liefert.
Dass mit der in Figur 8 dargestellten Anordnung
'5 tatsächlich eine Verschiebung der Rauschleistung nach
ausserhalb des Signalbandes liegenden Frequenzen verwirklicht wird, ist wie folgt ersichtlich.
Wird das Rauschsignal in z(n) durch s(n) dargestellt, so gilt nach (22):
s(n) = r(n) - r(n-i) (24)
s(n) = r(n) - r(n-i) (24)
Wird das Leistungsspektrum von r(n) durch P (f) dargestellt und das von s(n) durch P (f), so lässt sich
ableiten:
P (f) = kPAf) s in2 (2/^fT^) (25)
s r
In Figur 9 ist der Verlauf der Funktion
sin2(2/t fT/2) dargestellt. Wenn Pr(f) für alle Werte
von f endlich ist, stellt es sich aus Figur 9 heraus, dass das ursprüngliche im Signalband vorhandene Rauschen
unterdrückt wird.
Wird nun vorasugesetzt, dass das Filter im Dezimator eine Funktion erfüllt, die der eines idealen
Tiefpassfilters mit einer Grenzfrequenz ι/(2ΝΤ) entspricht,
und wird die Gesamtleistung des in dem Signalband liegenden Rauschsignals durch P1 dargestellt, so gilt:
1/(2NT) ρ
Pe = 2 C ifPr(f)sin (2/?ίΤ/2) df (26)
030024/0689
1O. 10.79 -*·£- Ah '" PHN.9^91
Vird nun einfachheitshalber vorausgesetzt, dass die
Funktion g « .ν eine lineare Funktion ist, so gilt:
r(n) = g £e(n)j = ke(n) (27)
worin k eine Konstante darstellt. Die gesamte Rausch-5
leistung von e(n) ist in (8) zum Ausdruck gebracht, und das Leistungsspektrum von e(n) ist in (9) angegeben.
Daraus folgt: 2
x Pr(f) = kPe(f) = kT — (28)
Mit (28) geht (26) über in:
1/(2NT)
P^ = =: kTq Jf sin (2 TYfT/2)df (29)
ο
2 <y -v
15 ^e = 6Tt K N
Sin n
Es wird gelten müssen, dass die in (29) definierte Rauschleistung der Rauschleistung entspricht, die von
einem A/D-Wandler geliefert wird, in der eine Quantisierschrittgrösse q.2 angewandt wird, wobei die Abtast-
/ \ ·
frequenz dem Wert 2f entspricht und die (b+a)-Bit-Zahlen
liefert. Wird die letztere Rauschleistung durch Pß dargestellt,
so gilt dafür:
P = q2.2~a/i2 (30)
und für P1,die in (29) definiert ist, gilt:
p1 _ ρ (31 )
e e
Für einen gewünschten Wert von a folge aus (29)1 (3θ)
und (31) der zugehörende Wert von N; und zwar gilt:
30
a= -■;
Diese in (32) definierte Funktion ist für k=1 in Figur
dargestellt. Aus dieser Figur 10 geht hervor, dass, wenn beispielsweise a=k erwünscht wird, N=9,2 gewählt werden
mu ss.
030024/0689
10.10.79 '*& Af PHN.9291
E(3). Die Amplitudenbegrenzungs- und Wiederherstellfunktionen.
Obenstehend ist an die Amplitudenbegrenzungs-,funktion
nur eine besondere Anforderung gestellt. Von dieser Funktion wird nämlich vorausgesetzt, dass sie
invertierbar ist, weil sonst keine Amplitudenwiederherstellungsfunktion gefunden werden kann. Dass jedoch
nicht jede invertierbare Funktion als Amplitudenbegrenzungsfurfktion
benutzt werden kann, dürfte aus dem nachfolgenden Beispiel hervorgehen. Folgendes wird vorausgesetzt:
za(t) = arctan y&(t) (33)
Für eine genaue Wiederherstellung der Amplitude wird
nun weiter gelten müssen:
^n)V max = tan[za(nT) + e(n
Aus (33) und (34) folgt, dass wenn e(n) = 0 ist, tatsächlich,
wie es beabsichtigt wird, gilt, dass:
z(n)V = tan 5arctan y (nT)v = y (ηΤ).
max 7 a λ a Weil jedoch e(n) im allgemeinen ungleich Null
ist, wird dieser Zusammenhang äusserst gestört.
Eine sehr günstige Amplitudenbegrenzungsfunktion wird dadurch erhalten, dass eine in einem bestimmten Intervall
definierte und in diesem Intervall monoton verlaufende
und invertierbare Funktion periodisch wiederholt wird.
Dabei soll dieses Intervall und folglich auch die genannte Periode geeignet gewählt werden. Untenstehend wird diese
Periode durch R bezeichnet, und davon wird vorausgesetzt, dass sie der nachfolgenden Beziehung entspricht:
R = k'V (35)
max w-»/
darin ist k1 eine Zahl, die mit einer endlichen Anzahl
Bits dargestellt werden kann. Eine mögliche Aniplitudenbegrenzungsfunktion
wird nun gegeben durch:
«a(t) = F ^ [ya(t)-kR)j (36)
so dass:
*a(t) = F ^ rya(nT)-knHil (37)
030024/0689
10.10.79 **
In (36) und (37) ist Yl eine beliebige Zahl, während
wieder gelten muss:
-V £ ζ (t) < + V (38)
max N av ' ^ max v ^ '
Diese Beziehung (38) legt den Wert von R fest.
Weil die am Ausgang der Wiederherstellungsanordnung 14 auftretenden Zahlen z(n) der Formel (2θ)
entsprechen müssen, kann abgeleitet werden, dass für die? Amplitudenwiederherstellungsfunlttion gelten muss:
oder
z;(n)V = rf G<z(n)V 1 +k R
v ' max Λ ( max) n
z(n) = - -TT- G$ z(n)V {+ k k1
v ' η V I maxS η
«· max ^ '
=k G[»(n)l + knk· (39)
mit:
Wenn nun vorausgesetzt wird, dass
£.0·{ζ(η)£ = ζ·(η)
ist, geht (39) über in:
z(n) = z'(n) + knk
Damit folgt im allgemeinen aus (21):
z(n) = z'(n) -Z'(n-1) + (kn - Ic^1 )k·
Weil das Eingangssignal χ (t) amplitudenbegrenzt ist,
a yy
ist nach (23) auch jede Zahl a(n) amplitudenbegrenzt.
Das bedeutet, dass obschon k und k _1 je unbegrenzt
sind, die Differenz k - k „ eine endliche Zahl darstellt
η η-1
Weil weiterhin ?,(n)V nie grosser sein
v ' max ^
kann als V , gilt, wenn die Periode R grosser oder
gleich V gewählt wird, dass dann: & max &
entweder k - k „ = η n-1
oder k - k Λ = -1 η n-1
odor k - k = +1 η n-1
030024/0689
10.10.79 T&^i^ :
PHN.9291
Wie in (4i) angegeben, kann k - k 1
einen der drei möglichen Werte annehmen. Dies hängt zusammen mit der Tatsache, dass y (nT) grosser sowie
kleiner sein kann als y |(η-ΐ)ΤΙ . Sollte jedoch xa(t)
immer positiv sein, so würde y (tj monoton zunehmen.
In diesem Fall wird dann k - k Λ nur 0 oder +1 sein
η n-1
können. Es wird davon ausgegangen, dass
0<xa(t)< 2Vmax (42)
ist und dass
10
10
R> 2V (43)
V max v J'
ist; dann gilt
wenn z&(nT)> z& J (n-1)τ],so ist kn~kn_1=0 (44)
wenn ζ
(nT)< za |^(n-i)TJ, so ist
Obenstehendes bedeutet weiterhin, dass z(n) aus der Differenz z'(n) -z'(n-i) völlig bestimmt werden kann.
Wenn nämlich
20
20
ζ·(η) - z'(n-i)<
0
so ist kn - kn_1 = 0 (45)
und ist z(n) = z'(n) - z'(n-i)
Ist dagegen
z'(n) - z'(n-i) < 0
so ist k - k \ β 1 (Μ)
η n-1
und ist 2(n) = z'(n)- z'(n-i)+k".
E(4). Besondere Ausführun/?sbeispiele.
In Fig. 11 ist auf schematische Weise eine Abwandlung der in Figur 1 dargestellten Anordnung dargestellt,
wobei die durch den Ausdruck (36) definierte
Amplitudenbegrenzungsfunktion nun insbesondere gegeben wird durch
L(t) = arctan£ya(t)-kR J (47)
und wobei die durch den Ausdruck (30) definierte
Amplitudenwiederherstellungsfunktion nun gegeben wird durch
030024/0689
10.10.79 +9 Z*
ρην·9223Α7087
ζ(η) = tan ) ζ(η)ν + k k1 (^8)
Es sei bemerkt, dass die in den Ausdrücken (36) und (39)
auftretende Konstante Y) gleich Eins gewählt worden ist. Für die Periode R muss nun ein Wert derart gewählt werden,
dass die Formel (38) erfüllt wird, so dass gelten muss:
-tanV <y (t) - kR < + tanV (^9)
max ^ J a.s ' ** max x '
Diese Formel wird erfüllt durch:
R = 2tanV (50)
max v '
Der im Ausdruck (^7) definierte Zusammenhang
zwischen ζ (t) und y (t). ist in Figur 12 graphisch dara a
gestellt. Insbesondere zeigt Figur 12 den Zusammenhang zwischen ζ (t)/V und y (t) und erfüllt die Periode R
av '' max ax '
den Ausdruck (50).
Aus (ho) und (h8) folgt nun, dass:
z(n) = tan z(n) - tan z(n-i) + (k n-k n_-|)kl (51)
Weil tanV grosser ist als V , gilt für k -k Λ
max & max' 6 η η-1
der Ausdruck (hl).
20
20
Die in Figur 11 dargestellte Anordnung ist
weitgehend auf dieselbe Art und Weise aufgebaut wie die in Figur 8 dargestellte Anordnung. In dieser Figur
sind der Figur 8 entsprechende Elemente mit denselben Bezugszeichen angegeben wie in Figur 8.
Wie in Figur 11 angegeben,wird die Amplitudonbegrenzungsanordiiung
13 nun durch eine Reihenschaltung zweier Hilfsamplitudenbegrenzer 17 und 18 gebildet.
Der Hilfsbegrenzer 17 liefert ein Restsignal y (t)
cL
sowie die Zahl k -k 1. Für den Zusammenhang zwischen dem
Eingangssignal y (t) und dem Ausgangssignal ya(t) dieses
Hilfsbegrenzers 17 gilt J
ya(t) = ya(t) - kR = ya(t) - 2ktanVn_ (5.?)
Dieses Signal y (t) wird dem Hilfsbegrenzer 18 zugcführL,
a
derdas Signal ζ (t) liefert, für das gilt:
cL
ζ (t) = arctan y (t) (53)
SL d
03002A/0689
10.10.79 <S& ZX/
PHN. 9291 :
Die vom Hilfsbegrenzer I7 gelieferte Zahl
k -k 1 wird einem konstanten Faktormultiplizierer 19
zugeführt, dem zugleich die Zahl k1 zugeführt wird und der auf diese Weise die Zahl (k -k Jk1liefert.
η η— 1
Zum Berechnen der im Ausdruck (51) definierten
Zahlen z(n) wird die Amplitudenwiederherstellungsanordnung 14 nun durch eine Reihenschaltung einer Hilfsamplitudenwiederherstellungsschaltung
20 und eines Addierers 21 gebildet. Das Differentationsnetzwerk I5 liegt nun
zwischen dem Ausgang der Hilfswiederherstellungsanordnung
20 und dem Eingang des Addierers 21. Die Zahlen z(n), die von dem Hilfs-A/D-Wandler 5 geliefert werden, werden nun
der Hilfswiederherstellungsanordnung 20 zugeführt, die dadurch die Zahlen z'(n) liefert, für die gilt:
z1 (n) = tan z(n) (54)
Diese Zahlen ζ·(η) werden dem Differentationsnetzwerk I5
zugeführt, das dadurch die Zahlen liefert, die der Differenz ζ'(η)-ζ·(n-1) entsprechen und die ihrerseits
dem Addierer 21 zugeführt werden, dem zugleich die Zahl
(k -k Jk1 zugeführt wird. Am Ausgang dieses Addierers
21 treten nun die in (51) definierten Zahlen z(n) auf,
die weiterhin auf dieselbe Art und Weise verarbeitet werden wie in der Anordnung, die in Figur 8 dargestellt ist.
In dem in Figur 11 dargestellten Ausftihrungs-
beispxel wird die Begrenzungsanordnung 13 durch zwei
Hilfsbegrenzer 17 und 18 und die Anordnung 14 durch eine
Reihenschaltung einer Hilfswiederherstellungsanordnung 20 und eines Addierers 21 gebildet. Zwar ist die Hilfsbegrenzungsanordnung
17 auf einfache und wirtschaftliche
Weise verwirklichbar (siehe Abschnitt E(5)), aber das
Implementieren der Hilfsbogrenzeranordnung 18 und der
Hilfswiederherstellungsanordnung 20 ist nicht immer auf
einfache und wirtschaftliche Weise erzielbar. Die Hilfs-
wicderherstellungsanordnung 20 und die Hilfsbegrenzungs-35
anordnung 18 können jedoch auch durch eine direkte Verbindung gebildet werden,und zwar wenn die durch den
Ausdruck (36) definierte Begrenzungsfunktion gegeben wird durch:
030024/0689
10.10.79 ** "3 PHN*92
22*U7087
■HI—'/ 1 -VJ- 14-1 _VP I I c; c \
τ / ~ C, J J ο V τ J -Kii I \JJ J
a L "■
Für Tj = 1 kann R gleich 2V gewählt werden,
£ max
so dass:
z(t)=y(t)=y(t) -2kV (56)
5d d 1Ηα.Λ.
Der in (56) gegebene Zusammenhang zvisehen ζ (t) und
y (t) ist in Figur 13 auf graphische Weise dargestellt,
a
Veil der Ausdruck (56) dieselbe Form hat wie der Ausdruck
(52), istin Figur 13 im allgemeinen auf graphische Weise
.Q der Zusammenhang zwischen
ya(t)/(R/2) und ya(t)/(R/2) dargostelU.;
Zu der Begrenzurigsfunktion, wie diese in (5^)
definiert ist, gehört nach (39) eine Wiedorherstellungsfunktion, die wie folgt definiert werden muss:
z{n) — z(nj + k^k (.57;
so dass (Figur 8):
z(n) = ζ·(η) - Z'(n-1) + (k^k^^k' =
in Figur k ist ein Ausführungsbeispiel
dargestellt, das auf der im (56) definierten Bcgrenzungsfunktionund
auf der in (57) definierten Wiederherstellungsfunlction
basiert. Bei diesem Ausführungsbeispiel ist weiterhin noch vorausgesetzt, dass das dem integrierenden
Netzwerk 12 zugeführte Signal immer positiv ist, so dass die im Abschnitt E(3) angegebenen Ausdrücke (kk) , (^5, !iG)
auch noch gelten. Diese in Figur 1^ dargestellte Anordnung
weicht nun von der in Figur 11 dargestellten Anordnung
in den folgenden Punkten ab:
1. Die Vorbearbeitungsanordnung 8 liefert nun keine
Zahlen k -k 1 und die Hilfsbegrenzungsanordnung
wird nun durch eine direkte Verbindung gebildet}
2. Die Nachbearbeitungsanordnung 9 ist nun mit einem
Polaritätsdetektor kO_ versehen, dessen Eingang an den
Ausgang des DifferentLationsnetzwerkes I5 angeschlossen
ist, wobei der Ausgang über eine Torschaltung ko
an einen Eingang des Addierers 21 angeschlossen ist.
030024/0689
Z1I phn. 9291
29A7087
Dieser Torschaltung 40 wird zugleich die Zahl k1
zugeführt. Jeweils wenn z'(n) - z'(n-i) positiv ist,
liefert die Torschaltung 41 die Zahl Null und wird
z(n) = z'(n) - ζ·(η-ΐ). Jeweils wenn z'(n) - z'(n-i)
δ jedoch negativ ist, liefert die Torschaltung 41 die
Zahl k1 und wird
2(n) = z'(n) - z'(n-i) + k1. Ebenso wie die Hilfsbegrenzungsanordnung
18, wird nun auch die Hilfs-Wiederherstellungsanordnung
20 durch eine direkte Verbindung gebildet.
3. Um dafür zu sorgen, dass für jedes beliebige Eingangssignal x (t), für das -V γ<£ xQ(t)/ +V gilt, das dem
a IJlclX CL
^ UIaX
integrierenden Netzwerk 12 zugeführte Signal immer positiv ist, ist die Vorbearbeitungsanordnung 8 mit
einer Addieranordnung 42 versehen, der das Signal χ (t)
zugeführt wird so wie ein konstantes Signal mit der Grosse V . Am Ausgang dieser Addieranordnung 42
ΙΏ3.Χ
tritt also ein Signal x'(t) auf, das immer positiv ist
EL
und für das gilt:
x'(t) = χ (t) + V
a a max
a a max
E(*3). Die Hilfsbegrenzungsanordnung 17.
Zum Erzeugen des Signals γ (t) und der Zahl
ei
k -k kann die in Figur I5 auf schematische Weise
dargestellte Schaltungsanordnung verwendet werden. In dieser Schaltungsanordnung sind die Funktionen des
integrierenden Netzwerkes 12 und die der Hilfsbegrenzungsanordnung
17 kombiniert. Diese Schaltungsanordnung enthält
eine gesteuerte Stromquellenschaltung 22, der das Eingangssignal X1 (t) als Steuersignal zugeführt wird.
Diese Stromquellenschaltung liefert einen Strom I ,
dessen absolute Grosse dem Absolutwert von χ (t) proport-
3.
ional ist und dessen Richtung durch die Polarität von
χ (t) bestimmt wird. Der Strom I , der geliefert wird, a ο
wenn χ (t) positiv ist, wird als Ladestrom bezeichnet,
el
wahrend als Entladestrorn der Strom I bezeichnet wird,
der geliefert wird, wenn χ (t) negativ ist. Dieser Strom
el
I wird einem Kondensator C zugeführt, der zwischen einem
030024/0689
10.10.79 -β*
ΡΗΝ·925'9Α7087
Punkt 23 der Schaltungsanordnung und Erde liegt.
Die Spannung am Kondensator C wird nun über einen Emitterfolger
2k dem Ausgang 25 dieser Schaltungsanordnung
zugeführt, an der auf diese Weise das Restsignal y (t)
El
5 uuftritt.
Damit die in Figur I3 dargestellte sägezahnförmige
Kennlinie erhalten wird, ist der Punkt 23 über
einen Schalter 26, der nur auf symbolische Weise angegeben ist, an eine Spannung entsprechend +R/2 angeschlossen.
Μ Dieser Punkt 23 ist weiterhin auch an einen Eingang einer
Vergleichsanordnung 28 angeschlossen sowie an einen "^Eingang einer Vergleichsanordnung 29. Dem zweiten Eingang
der Vergleichsanordnung 28 wird die Spannung -R/2 und dem zweiten Eingang der Vergleichsanordnung 29 die Spannung
+R/2 zugeführt. Solange die Spannung am Kondensator C kleiner ist als R/2, liefert die Vergleichsanordnung
eine logische "0". Wird jedoch die Spannung am Kondensator C grosser als +R/2, so liefert die Vergleichsanordung
eine logische "1". Die von der Vergleichs an Ordnung
^ gelieferten logischen Signale steuern den Schalter 27 derart,
dass beim Auftreten einer logischen "0" dieser Scha], ter geöffnet (dargestellte Stellung) und beim Auftreten
einer logischen "1" dieser Schalter geschlossen ist. Wenn sich der Schalter 27 schliesst, wird der Punkt
an eine Spannung entsprechend -R/2 gelegt, wodurch der Kondensator C sich entlädt bis zu dieser Spannung -R/2.
Solange die Spannung am Kondensator C grosser ist als -R/2 liefert die Vergleichs anordnung 28 eine logische "0".
Wird jedoch die Spannung am Kondensator C kleiner als
3" -R/2, so liefert die Vergleichsanordnung 28 eine logische
"1". Die von der Vergleichsanox^dnung 28 gelieferten
logischen Signale steuern den Schalter 26 derart, dass beim Auftreten einer logischen "0" dieser Schalter
geöffnet (dargestellte Stellung) und beim Auftreten einer logischen "1" dieser Schalter geschlossen ist.
Wenn der Schalter 26 sich schliesst, wird der Punkt 23 an
eine Spannung R/2 gelegt, wodurch sich der Kondensator C
bis zu dieser Spannung R/2 auflädt. Der Ausgang der
030024/0689
10.10.79 ** Kb PHN.
Vergl eich s anordnung 29 ist weiterhin mit dem Vor wärt szähleingang
31 eines Vorwärts-Rückwärszählers 30 verbunden. Jeweils, wenn diese Vergleichsanordnung 29 eine logische
"1" abgibt, wird die Zählstellung dieses Zählers 30 um eine Einheit erhöht. Der Ausgang der Vergleichsanordnung
ist weiterhin mit dem Rückwärtszähleingang 32 des Zählers
30 verbunden. Jeweils wenn die Vergleichs anordnung 28
eine logische "1" abgibt, wird die Zählstellung des Zählers 30 um eine Einheit verringert. Dieser Zähler 30 ist weiterhin
noch mit einem Ausgang 33 versehen sowie mit einem Rucks teil eingang 34. Dem genannten Rückstelleingang 3k
werden die Abtastimpulse zugeführt, die auch dem Hilfs-A/D-Wandler
5 zugeführt werden, so dass zu den Zeitpunkten nT, wo der A/D-Wandler ein Muster von z&(t) nimmt, dieser
Zähler 30 in die Nullstellung gebracht wird. Kurze Zeit
bevor dieses Rückstellen des Zählers 30 erfolgt, wird
die Zählstellung dem in Figur 11 dargestellten Multiplizierer
19 zugeführt. Dies ist in Figur 15 auf schematische Weise
mittels dos Schalters 35 angegeben, der an den Ausgang des Zählers 30 angeschlossen ist und der ebenfalls durch
die Abtastimpulse gesteuert wird. Auf diese Weise wird
am Ausgang dieses Schalters 35 die gewünschte Zahl k -k
erhalten.
E(6). Das bevorzti^te Aus führuiifcsb ei spiel.
In den Anordnungen, die in den Figuren 11 und '\h dargestellt sind, kann die Begrenzungsanordnung
auf die Art und Weise aufgebaut werden, wie dies in Figur dargestellt ist. Diese in Figur I5 dargestellte Schaltungsanordnung
weist jedoch den Nachteil auf, dass der Kondensaior C jeweils nach dem Erreichen der Spannung R/2 oder
der Spannung -R/2 in sehr kurzer Zeit entladen bzw. aufgeladen werden muss. Es ist oft einfacher, statt der in
Figur 13 dargestellten nicht kontinuierlichen Begrenzungsfunktion eine kontinuierliche Begrenzungsfunktion zu
verwirklichen. Ein Beispiel einer kontinuierlichen Begrenzungsfunktiori ist in Figur 16 auf graphische Weis»
dargestellt. Wie aus dieser Figur hervorgeht, ist die
Periode dieser kontinuierlichen Begrenzungsfunktion
030024/0689
10.10.79
nun gleich 4V und bei einem bestimmten Wert von y (t)
B max Jav '
innerhalb einer bestimmten Periode nicht mehr eindeutig ein Wert von y (t) bestimmt. Diese Mehrdeutigkeit lässt
3.
sich auf die Art und Weise lösen, wie dies in Figur 17
dargestellt ist.
Das in Figur 17 dargestellte bevorzugte
Ausführungsbeispiel der erfindungsgemässen Anordnung
entspricht grossenteils der Anordnung, die in Figur 14 dargestellt ist, weicht jedoch an den folgenden Punkten
davon ab.
1. Mit der Begrenzungsanordnung 17 ist nun eine Begrenzungsfunktion
verbunden, deren Verlauf in Figur auf graphische Weise dargestellt ist.
2. Der Ausgang dieser Begrenzungsanordnung 17 ist nun
auch an den Eingang eines differenzierenden Netzwerkes
43 angeschlossen. Der Ausgang des Netzwerkes 43 ist
an den Eingang einer Quantisi'eranordnung 44 angeschlossen.
Diese Quantisieranordnung 44 wird durch die Abtastimpulse gesteuert, die mit der Frequenz f = 2Nf
auftreten, und sie liefert jeweils zu einem Abtastzeitpunkt
entweder die Zahl +1 oder die Zahl -1, abhängig von der Tatsache, ob zu diesem Abtastzeitpunkt
die Neigung des Aus gangs signals der Begrenzungsanordnung
positiv oder negativ ist. Die auf diese Weise erzeugten
Zahlen werden über· eine Verzögerungsanordnung 45
einem Multiplizierer 46 zugeführt. Die Verzögerungszeit
dieser Verzögerungsanordnung 45 entspricht der Zeit, die der Hilfs-A/D-Wandler 5 braucht, um einen
Abtastwert ζ (nT) von ζ (t) in einer Zahl z(n) umzuwandeln.
3. Zwischen dem Ausgang der Wiederherstellungsanordnung 20 und dem Differentiationsnetzwerk I5 liegt der
genannte Multiplizierer 46.
Weil von der in Figur 16 graphisch dargestellten Begrenzungsfunktion der Absolutwert der Neigung
dieser Funktion gleich 1 ist, können die Begrenzungsanordnung 18 und die Wiederherstellungsanordnung 20 je
wieder durch eine Verbindung gebildet werden.
030024/0689
ίΟ. 10.79 *6 <?« PHN.
294708?
In Figur 18 ist detailliert ein Ausführungsbeispiel einer Vorbearbeitungsanordnung dargestellt, wie
diese vorzugsweise in der Anordnung verwendet wird, die in Figur 17 dargestellt ist, und mit der die in Figur 16
graphisch dargestellte Begrenzungsfunktion verwirklicht wird. Diese Vorbearbei tungsanordrmng enthält eine gesteuert erste
Stromquellenschaltung in Form eines npn-Transistors 47,
dessen als Steuereingang wirksame Basis über einen Koppelkondensator
48 mit dem Eingang der Vorbearbeitu ng sanOrdnung
gekoppelt ist, dem das Signal χ (t) zugeführt wird. Auch ist
Si
diese Basis über einen Widerstand 49 und eine Zener-Diode
an Erdpotential gelegt. Der Verbindungspunkt der Zener-Diode 50 und des Widerstandes 49 ist über eine Reihenschaltung
aus den Widerständen 5I und $2 an die positive
Klemme einer Glexchspannungssp eis equelle gelegt. Der Emitter
des Transistors 47 liegt über" einen Widerstand 53 ebenfalls
an Erdpotential. Diese erste Stromquellenschaltung liefert einen Ausgangsstrom I , der als Speisestrom einem Differenzverstärker
54 zugeführt wird.
Der Differenzverstärker 54 wird durch zwei npn-Transistor en 55 und 56 gebildet, deren Emitterelektroden miteinander und mit dem Kollektor des Transistors 47 verbunden sind. Die Basis des Transistors 55 ist weiterhin mit dem gemeinsamen Verbindungspunkt der zwei Widerstände 51 und 52 verbunden. Der Basis des Transistors 56 wird das Aus gangs signal einer Schmitt-Triggerschaltung 57 zugeführt. Der Kollektor des Transistors 55 liegt am IOingang einer stromgesteuerten zweiten StromquellenscJjaltuiig 581 deren Ausgang an don Kollektor des Tran siκ — tors 56 angeschlossen ist. Diese zweite Stromquellenschaltung 58 ist als sogenannte Stromspiegelschaltung ausgebildet und wird insbesondere auf bekannte und in der Figur angegebene Art und Weise durch zwei pnp-Transistören 59 und 6O und einen als Diode geschalteten Transistor 61 gebildet. Der Kollektor und die Basis der Transistoren 6O bzw. 59 sind dabei miteinander und mit dem Kollektor des Transistors ^ verbunden. Die Emitterelektroden der Transistoren 6 und 61 sind an die positive
Der Differenzverstärker 54 wird durch zwei npn-Transistor en 55 und 56 gebildet, deren Emitterelektroden miteinander und mit dem Kollektor des Transistors 47 verbunden sind. Die Basis des Transistors 55 ist weiterhin mit dem gemeinsamen Verbindungspunkt der zwei Widerstände 51 und 52 verbunden. Der Basis des Transistors 56 wird das Aus gangs signal einer Schmitt-Triggerschaltung 57 zugeführt. Der Kollektor des Transistors 55 liegt am IOingang einer stromgesteuerten zweiten StromquellenscJjaltuiig 581 deren Ausgang an don Kollektor des Tran siκ — tors 56 angeschlossen ist. Diese zweite Stromquellenschaltung 58 ist als sogenannte Stromspiegelschaltung ausgebildet und wird insbesondere auf bekannte und in der Figur angegebene Art und Weise durch zwei pnp-Transistören 59 und 6O und einen als Diode geschalteten Transistor 61 gebildet. Der Kollektor und die Basis der Transistoren 6O bzw. 59 sind dabei miteinander und mit dem Kollektor des Transistors ^ verbunden. Die Emitterelektroden der Transistoren 6 und 61 sind an die positive
030024/0689
10.10.79 «?· Aj Ί PHN.
Klemme der Gleichspannungsspeisequelle angeschlossen. Der Ausgang dieser Stromspiegelschaltung 58 wird durch
den Kollektor des Transistors 59 gebildet, und dieser ist mit dem Kollektor des Transistors 56 verbunden.
g Die in Figur 18 dargestellte Vorbearbeitungs-
an Ordnung is t ,wei t erhin mit einem Integrationskondensator C
versehen, der zwischen einem Punkt 62 und Erdpotential liegt. Dieser Punkt 62 ist weiterhin mit dem Kollektor des Transistors
56 sowie mit dem Eingang der Schmit t-Trigger-
jQ schaltung 57 und mit dem Eingang eines Emit terfolgers
verbunden. Am Ausgang dieses Emitterfolgers tritt das Restsignal
y (t) auf. Die Schmitt-Triggerschaltung ist dabei
derart eingestellt, dass sie eine Spannung liefert, die den Transistoren 56 in den leitenden Zustand bringt,
^g wenn die Spannung am Kondensator C höher wird als +V
Wird jedoch die Spannung am Kondensator C niedriger als -V , so liefert diese Schmitt-Triggerschiil tung eine
mcLX
Aus gang s spannung, die den Transistor 56 sperrt. Wenn der
Transistor 56 gesperrt ist, ist der Transistor 55 leitend,
2ß so dass in dem Kollektorkreis des Transistors 55 und
folglich auch in dem Kollektorkreis des Transistors ein Strom I1 fliesst, der als Ladestrom dem Kondensator C
zugeführt wird. Wenn der Transistor 56 leitend ist, ist
der Transistor 55 gesperrt. In den Kollektorkreis en der
Transistoren 55 und 59 fliesst nun kein Strom. In dem
Kollektorkreis des Transistors 56 fliesst nun ein Strom I.,,,
der als Entladestrom dem Kondensator C zugeführt wird. Die Grosse jedes der Ströme I und I„ wird durch die
Grosse von I bestimmt. Dieser Strom I ist seinerseits
ο ο
wieder der Spannung an der Basis des Transistors kf
proportional, und diese Spannung entspricht der Eingangsspannung
χ (t) zuzüglich einer Spannung V an der Zener-Diode 50. Durch eine genaue Bemessung der Widerstände
^9» 51 und 52 entspricht die Spannung V _ dem Wert V r ,
5 U max.
so dass die Basis spannung des Transistors ^+7 dem Wert
x'(t) = χ (t)+V entspricht.
av ' av ' max b
av ' av ' max b
Ausser dem Restsignal γ (t) liefert diese in
Figur 18 dargestellte Vorbearbei tu ng s anordnung auch
030024/0689
10.10.79 «■
ein Signal, das dem Signal entspricht, das am Ausgang
der in Figur 17 dargestellten Quantisieranordnung 44
auftritt. In dieser Anordnung nach Figur 18 tritt das
gemeinte Signal nämlich am Ausgang der Schmit t-Triggerschaltung 57 auf. Der genannte Ausgang wird nun ausser dem
über einen Emitterfolger 64 und eine Abtastanordnung
an den Eingang des Verzögerungsnetzwerkes 45 angeschlossen.
Diese Abtastanordnung 65 wird wieder durch die Abtastimpulse
gesteuert.
10 E(7). Schlussbemerkungen.
1. Ausser den obenstehend eingehend beschriebenen
Begrenzungsfunktionen sind, *wie bereits erwähnt, noch eine
Vielzahl anderer Begrenzungsfunktionen anwendbar. Wie aus dem Obenstehenden hervorgeht, ist es vorteilhaft, für
diese Begrenzungsfunktion zu fordern, dass sie periodisch
und innerhalb jeder Periode invertierbar sind. Ausser den obenstehend bereits beschriebenen Funktionen ist ein
besonders intereassantes Beispiel einer derartigen Funktion die Funktion:
Stellt diese Funktion nun die Begrenzungsfunktion der Be grenzung s an Ordnung 13 dar, die in der Vorbearbeitungsanordnung
verwendet wird, die in Figur 14 dargestellt ist,
so gilt für das Aus gangs signal ζ (t) dieser Vorbearbeitungs-
Ei
anordnung insbesondere:
<*> V .in
£ ff/ ψ-'r]) (60)
^ o max '
o max
Mit 7l/(2T)= <on ist (60) die rna thematische Darstellung
eines frequenzmodulierten Signais mit der Trägerfrequenz
Ci*/2Tt und mit einem Frequenzhub C*>
/2/2Γ . Dies bedeutet, dass die Vorbearbeitungs an ordnung als FM-Modulator ausgebildet
werden kann.
2. Wie im Ausdruck (23) angegeben, ist z(n) dem
Wert χ (nT-T/2) proportional. Durch Verwendung einer
Abtast- und Halteschaltung in der Vorbearbeitungsanordnung
8 kann dafür gesorgt werden, dass z(n) dem Wert χ (ηΤ)
030024/0689
10.10.79 -29 }ή PIIN. 9291
2947G87
proportional wird. In diesen Anordnungen, die in den Figuren 8 und 11 dargestellt sind, kann die gemeinte
Abtast- und Halteschaltung derart an den Eingang des
integrierenden Netzwerkes 12 angeschlossen werden, ,- dass χ (t) über diese Schaltungsanordnung diesem inte-
** el
grierenden Netzwerk 12 zugeführt wird, so dass dann gilt: *(n)Vmax = xa(nT)+r(n)-r(n-i).
In den Anordnungen, die in den Figuren 1^ und 17 dargestellt
sind, kann die gemeinte Abtast- und Halte-10
schaltung zwischen den Eingang der Anordnung und den Eingang der Addieranordnung k2 aufgenommen werden, aber
auch zwischen den Ausgang der Addier anordnung k2 und den
Eingang des integrierenden Netzwerkes 12.
3· Aus Figur 10 lässt sich der Wert von N ablesen,
der erforderlich ist, um mit der Anordnung nach der Erfindung, die mit einen b-Bit s-Hilf s-A/D-Wandl er
ausgebildet ist, (b+a)-Bit-Kodeworte zu erhalten. Beispielsweise gilt für a.= k, dass N = 9,2 gewählt werden
muss. Dies bedeutet, dass, wenn x(n) ein sechzehn-Bit-Kodewort sein muss, dann ein 12-Bit-Hilfs-A/D-Wandler
angewandt werden muss, der jedoch noch relativ teuer
sein kann. Es ist jedoch möglich, bei demselben Wert von N die 16-Bits-Kodeworte zu erhalten durch Verwendung
eines Hilfs-A/D-Wandlers, der Kodeworte liefert, die noch
' '
weniger als 12 Bits enthalten. Dies kann mit jeder der
obenstehend beschriebenen Anordnungen erreicht werden,
und zwar dadurch, dass eine derartige Anordnung auf bekannte Weise "verschachtelt" wird. Dadurch, dass
beispielsweise die in Figur 17 dargestellte Anordnung
verschachtelt wird, wird die in Figur 19 dargestellte
Anordnung erhalten. In dieser in Figur 19 dargestellte
Anordnung wird das analoge Signal χ (t) über eine Reihen-
el
schaltung von M Vorbearbei tung sanor dnungeii 8(i), 8(2),...,
8(m) dem Hilfs-A/D-Wandler 5 zugeführt. Die von diesem
Hilfs-A/D-Wandler 5 gelieferten Kodeworte zj (n) werden
ihrerseits über eine Reihenschaltung von M Nachbearbei tunp.sanordnungen
9(i), 9(2),..., 9(m) dem dezimierenden Filter
030024/0689
10.10.79 ^f 3 Hi PHN. 9291
zugeführt. In der Anordnung, die in Figur I9 dargestellt
ist, ist M gleich drei. Die drei Vorbearbextungsan Ordnungen
8(1), 8(2) und 8(3) sind je so aufgebaut wie die in Figur dargestellte Vorbearbeitungsanordnung, und es wird voraus gesetzt,
dass sie je entsprechend der Schlussbemerkung mit einer Abtast- und Halteschaltung versehen sind.
Auch die drei Nachb earb ei tu ng s an or dnung en 9(0» 9(2) und
9(3) sind je aufgebaut, wie die in Figur 17 dargestellte Nachb earb ei tung s an or dnung.
3 0024/0689
Leerseite
Claims (6)
10.10.79
PATENTANSPRÜCHE: ' '
Analog/Digital-Wandler zum Umwandeln eines
analogen Signals, dessen Frequenzspektrum in einem bestimmten Signalfrequenzband liegt, in eine Reihe von
Kodeworten, die je b+a Bits enthalten, dadurch gekennzeichnet, dass dieser Analog-Digital-Wandler versehen ist
mit:
a. einem Eingang zum Empfangen des analogen Signals,
b. Integrations- und Amplitudenbegrenzungsmxtteln zum
Erzeugen eines Hilfssignals, das eine amplitudenbegrenzte
Form des integrierten und diesen Mitteln zugeführten Signals ist,
c. Mitteln zum Koppeln des Einganges der Integrationsund Amplitudenbegrenzungsmittel mit dem analogen
Signaleingang,
d. einem Hilfs-Analog-Digital-Vandler, dem. das genannte
Hilfssignal zugeführt wird zum Umwandeln dieses Hilfssignals in eine Reihe von Kodeworten, die je b—Bits
enthalten; und dem Abtastimpulse zugeführt werden, die mit einer Abtastfrequenz auftreten, die grosser
ist als die Nyquist-Abtastfrequenz des analogen Signals,
e. einer Reihenschaltung eines digitalen Differontiationswerkes
und digitaler Amplitudenwiederherstellungsmittel, die an dem Ausgang des Hilfs-Analog-Digital-
Wandlers angeschlossen ist,
f. einem Digitalfilter, das mit dem Ausgang der Reihenschaltung
gekoppelt und zum Unterdrücken ausserhalb des Signalfrequenzbandes liegender Frequenzkomponenten
und zum Abgeben der genannten (b+a)—Bits-Kodeworte
eingerichtet ist.
2. Analog-Digital-Wandler nach Anspruch 1, dadurch gekennzeichnet, dass die Funktion, die den
Zusammenhang zwischen dom Hilfssignal, das von dem
Integrations- und Amplitudenbegrenzungsmitteln geliefert
30
wird und den integrierten Wert des diesen Mitteln zugeführt en Signals beschreibt, eine periodische Funktion ist.
3. Analog-Digital-Wandler nach Anspruch 1, dadurch gekennzeichnet, dass die Amplitudenwieder-
0 3 0024/0689
10.10.79 2
herstellungsmittel eine Addieranordnung enthalten,
von der ein erster Eingang an den Ausgang des Differentiationsnetzwerkes angeschlossen ist und deren
Ausgang mit dem Eingang des Digitalfilters gekoppelt ist.
4. Analog-Digital-Wandler nach Anspruch 3,
dadurch gekennzeichnet, dass der Ausgang des
Differentiationsnetzwerkes ausserdem an eine Polaritätsdetektorschaltung
angeschlossen ist, die eine Schaltungsanordnung steuert, über die eine erste bzw. eine zweite
Bezugszahl einem zweiten Eingang der Addieranordnung abhängig von der Polarität der von dem Differentiationsnetzwerk
gelieferten Zahlen zugeführt wird.
5. Analog-Digital-Wandler nach Anspruch 1,
dadurch gekennzeichnet, dass die genannten Kopplungs-
^ mittel mit einer Addier an Ordnung versehen sind, der ein
konstantes Bezugssignal zugeführt wird.
6. Analog-Digitalwandler nach Anspruch 1,
dadurch gekennzeichnet, dass das genannte Digitalfilter
durch ein dezimierendes Filter gebildet wird. 20
030024/0689
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
NLAANVRAGE7811731,A NL180895C (nl) | 1978-11-30 | 1978-11-30 | Analoog-digitaal-omzetter. |
Publications (2)
Publication Number | Publication Date |
---|---|
DE2947087A1 true DE2947087A1 (de) | 1980-06-12 |
DE2947087C2 DE2947087C2 (de) | 1986-01-02 |
Family
ID=19831970
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2947087A Expired DE2947087C2 (de) | 1978-11-30 | 1979-11-22 | (b + a)-Bit-A/D-Wandler mit b-Bit- Hilfs-A/D-Wandler |
Country Status (14)
Country | Link |
---|---|
US (1) | US4318086A (de) |
JP (1) | JPS6014536B2 (de) |
AT (1) | AT364554B (de) |
AU (1) | AU528651B2 (de) |
BE (1) | BE880309A (de) |
CA (1) | CA1133637A (de) |
CH (1) | CH652875A5 (de) |
DE (1) | DE2947087C2 (de) |
DK (1) | DK159231C (de) |
FR (1) | FR2443168A1 (de) |
GB (1) | GB2038123B (de) |
IT (1) | IT1127621B (de) |
NL (1) | NL180895C (de) |
SE (2) | SE7909791L (de) |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CA1184660A (en) * | 1981-06-12 | 1985-03-26 | Robert W. Harris | Enhanced delta modulation encoder |
JPS5933927A (ja) * | 1982-08-19 | 1984-02-24 | Victor Co Of Japan Ltd | A/d変換装置 |
US4616349A (en) * | 1982-11-22 | 1986-10-07 | Mobil Oil Corporation | Analog-to-digital converter for seismic exploration using delta modulation |
FR2546630B1 (fr) * | 1983-05-26 | 1986-01-17 | Thomson Csf | Recepteur pour systeme radar doppler a impulsions |
US4588979A (en) * | 1984-10-05 | 1986-05-13 | Dbx, Inc. | Analog-to-digital converter |
GB2172159A (en) * | 1985-03-07 | 1986-09-10 | Stc Plc | A/d converters |
EP0256076B1 (de) * | 1986-01-30 | 1990-03-28 | Plessey Overseas Limited | Analog-digitalwandlungsverfahren und gerät dafür |
JP2728394B2 (ja) * | 1986-08-25 | 1998-03-18 | 株式会社日立製作所 | 半導体集積回路装置 |
JPS63227215A (ja) * | 1987-03-17 | 1988-09-21 | Toshiba Corp | 半導体スイツチ回路 |
JPS6479999A (en) * | 1987-09-22 | 1989-03-24 | Takamisawa Cybernetics | Sample and hold circuit |
DE3733739C1 (de) * | 1987-10-06 | 1989-04-27 | Ant Nachrichtentech | Anordnung zur A/D-Wandlung mit A/D-Wandler |
GB2215945A (en) * | 1988-03-26 | 1989-09-27 | Stc Plc | Digital direct conversion radio |
US5068813A (en) * | 1989-11-07 | 1991-11-26 | Mts Systems Corporation | Phased digital filtering in multichannel environment |
US5101206A (en) * | 1989-12-05 | 1992-03-31 | Hewlett-Packard Company | Integrating analog to digital converter |
FI96255C (fi) * | 1993-04-05 | 1996-05-27 | Tapio Antero Saramaeki | Desimointisuodatin |
AU682032B2 (en) * | 1993-06-29 | 1997-09-18 | Sony Corporation | Audio signal transmitting apparatus and the method thereof |
US6943712B1 (en) * | 2003-11-06 | 2005-09-13 | Marvell International Ltd. | Voltage built-in real-time digital non-linearity measurement device and method for analog to digital converters |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2811576A1 (de) * | 1977-04-04 | 1978-10-05 | Philips Nv | Anordnung zum umwandeln diskreter signale in ein diskretes einseitenband- frequenzmultiplexsignal und umgekehrt |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3343087A (en) * | 1964-09-02 | 1967-09-19 | Bell Telephone Labor Inc | Quantization noise reduction system using chirp network prior to quantizing |
US3716849A (en) * | 1970-06-08 | 1973-02-13 | Solarton Electronic | Integrating measurements with noise reduction |
US4032914A (en) * | 1976-04-23 | 1977-06-28 | Bell Telephone Laboratories, Incorporated | Analog to digital converter with noise suppression |
US4133976A (en) * | 1978-04-07 | 1979-01-09 | Bell Telephone Laboratories, Incorporated | Predictive speech signal coding with reduced noise effects |
-
1978
- 1978-11-30 NL NLAANVRAGE7811731,A patent/NL180895C/xx not_active IP Right Cessation
-
1979
- 1979-09-28 FR FR7924247A patent/FR2443168A1/fr active Granted
- 1979-10-26 US US06/088,736 patent/US4318086A/en not_active Expired - Lifetime
- 1979-11-22 DE DE2947087A patent/DE2947087C2/de not_active Expired
- 1979-11-22 CA CA340,440A patent/CA1133637A/en not_active Expired
- 1979-11-23 AU AU53147/79A patent/AU528651B2/en not_active Ceased
- 1979-11-27 GB GB7940869A patent/GB2038123B/en not_active Expired
- 1979-11-27 SE SE7909791D patent/SE7909791L/xx not_active Application Discontinuation
- 1979-11-27 DK DK503479A patent/DK159231C/da not_active IP Right Cessation
- 1979-11-27 CH CH10547/79A patent/CH652875A5/de not_active IP Right Cessation
- 1979-11-27 SE SE7909791A patent/SE437907B/sv not_active IP Right Cessation
- 1979-11-27 IT IT27619/79A patent/IT1127621B/it active
- 1979-11-28 BE BE0/198330A patent/BE880309A/fr not_active IP Right Cessation
- 1979-11-30 JP JP54154512A patent/JPS6014536B2/ja not_active Expired
- 1979-11-30 AT AT0761679A patent/AT364554B/de not_active IP Right Cessation
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2811576A1 (de) * | 1977-04-04 | 1978-10-05 | Philips Nv | Anordnung zum umwandeln diskreter signale in ein diskretes einseitenband- frequenzmultiplexsignal und umgekehrt |
Non-Patent Citations (1)
Title |
---|
US-Z.: IEEE Transactions on Circuits and Systems, Vol.CAS-25,Nr.7,Juli 1978,insbesondere S.436,437 * |
Also Published As
Publication number | Publication date |
---|---|
GB2038123A (en) | 1980-07-16 |
NL180895B (nl) | 1986-12-01 |
DK503479A (da) | 1980-05-31 |
DK159231C (da) | 1991-02-25 |
ATA761679A (de) | 1981-03-15 |
DE2947087C2 (de) | 1986-01-02 |
AU5314779A (en) | 1980-06-05 |
JPS5575345A (en) | 1980-06-06 |
CA1133637A (en) | 1982-10-12 |
NL180895C (nl) | 1987-05-04 |
AU528651B2 (en) | 1983-05-05 |
JPS6014536B2 (ja) | 1985-04-13 |
SE7909791L (sv) | 1980-05-31 |
AT364554B (de) | 1981-10-27 |
FR2443168A1 (fr) | 1980-06-27 |
BE880309A (fr) | 1980-05-28 |
IT7927619A0 (it) | 1979-11-27 |
FR2443168B1 (de) | 1983-02-04 |
CH652875A5 (de) | 1985-11-29 |
NL7811731A (nl) | 1980-06-03 |
DK159231B (da) | 1990-09-17 |
US4318086A (en) | 1982-03-02 |
GB2038123B (en) | 1982-12-22 |
IT1127621B (it) | 1986-05-21 |
SE437907B (sv) | 1985-03-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2947087A1 (de) | (b + a)-bit-a/d-wandler mit b-bit- hilfs-a/d-wandler | |
DE112005000786B4 (de) | Verfahren und System zur Analog-zu-Digital-Wandlung unter Verwendung digitaler Pulsbreitenmodulation (PWM) | |
DE69818631T2 (de) | Verstärkungsanordnung für digitale signale | |
DE4003758A1 (de) | Verfahren und vorrichtung zum umformen von analog/digital-nichtlinearitaeten in statisches rauschen | |
DE1512172A1 (de) | Frequenzwellen-Synthesierer | |
DE1762697C3 (de) | Analog/Digital-Umsetzer | |
DE3309467A1 (de) | Verfahren zur datenkomprimierung durch abtastung mit variabler frequenz und fuer dieses verfahren geeignetes uebersetzungssystem | |
EP0080725B1 (de) | Verfahren und Anordnung zur A/D-Wandlung | |
DE1000861B (de) | Schaltungsanordnung zur Herstellung eines binaeren Codes | |
EP0461282B1 (de) | Überabtastender Analog-Digital-Umsetzer mit Rauschfilterung in Switched-Capacitor-Technik | |
EP0610990B1 (de) | Digitale Phasenregelschleife | |
DE3709207A1 (de) | Schaltungsanordnung zum umwandeln von digitalen tonsignalwerten in ein analoges tonsignal | |
DE2430652B2 (de) | Analog-Digital-Wandler | |
DE2947072C2 (de) | (b + a)-Bit-D/A-Wandler mit b-Bit- Hilfs-D/A-Wandler | |
DE102005028726B4 (de) | Verfahren und Vorrichtung zur Analog-Digital-Wandlung | |
EP0271166A2 (de) | Digitale Schaltungsanordnung zur Verringerung des Quantisierungsrauschens | |
DE2523625A1 (de) | Digitalfilter | |
DE2713443A1 (de) | Analog-digital-wandler, der ein pulsdichtemoduliertes ausgangssignal liefert | |
DE2718229C2 (de) | Codiereinrichtung zur Umsetzung eines analogen Eingangssignals in ein PCM-Signal hoher Auflösung | |
DE2338620B2 (de) | Verfahren und Anordnung zur Fernsteuerung | |
EP0119529A2 (de) | Verfahren zum interpolativen A/D-Umsetzen | |
DE2439712C2 (de) | PCM-Codierer | |
DE3621446A1 (de) | Geraet zum digitalen verarbeiten von kontinuierlichen bitstroemen | |
DE1142385B (de) | Anordnung zur nichtlinearen Codierung und Decodierung | |
DE2545870A1 (de) | Schaltungsanordnung fuer einen delta- modulator mit automatischer geraeuschsperre und automatischer verstaerkungsregelung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8110 | Request for examination paragraph 44 | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8327 | Change in the person/name/address of the patent owner |
Owner name: PHILIPS ELECTRONICS N.V., EINDHOVEN, NL |
|
8339 | Ceased/non-payment of the annual fee |