JPS6014536B2 - ｂビツト補助Ａ／Ｄ変換器付き（ｂ＋ａ）ビツトＡ／Ｄ変換器 - Google Patents

Description

【発明の詳細な説明】 本発明はアブ。

グ信号を各々が複数個のビットを具える符号ワード列か
ら成るディジタル信号に変換するアナログーディジタル
変換器（Ａ／Ｄ変換器）に関するものである。今日Ａ／
Ｄ変換器は広範囲な種々の技術分野で使用されている。

このようなＡ／Ｄ変換器の種々の具体例については参考
文献１（末尾参照）に記載されている。一般にＡ／Ｄ変
換器は時間的に蓬続な信号を時間的に且つ振幅が離散的
な信号に変換するものである。このような変換をするた
めにはアナログ信号を或るサンプリング周波数でサンプ
リングする。このようにして得られたサンプルの各々は
或る時間、所謂変換時間で符号化する。このように信号
サンプルを符号化するということはいくつかのシンボル
良０ちビットを具える符号ワード則ち数が発生すること
を意味する。ビットの必要数が予じめ定められた数を越
えないようにするためめにはサンプルを先ず量子化する
、即ちこのサンプルの値を予じめ定められた単位電圧又
は電流の整数倍に等しいとおく。この単位電圧又は電流
は量子化ステップサイズと呼ばれる。このようにすると
符号ワードは量子化されたサンプルの中に量子化ステッ
プサイズが何個含まれるかを示すことになる。これらの
符号ワードの各々のビット数は符号化されるべきアナロ
グ信号の正の最大値と負の最４・値との間のへだたりと
所望の量子化ステップサイズとにより決まる。更にこの
墨子化ステップサイズは量子化プロセスにより導入され
る量子化雑音を決める。既に知られているようにこの量
子化雑音は量子化ステップサイズに正比例し、予じめ定
められたしきし、値以下にする必要がある。このしきい
値の高さは符号化すべき信号のタイプが知られ）ば決ま
る。例えば音声信号を符号化する場合はデコードした後
日ｉ−Ｆｉ音質でなければならない音楽信号を符号化す
る場合よりも大きな量子化雑音を甘受できる。実際の場
では童子化雑音の絶対値ではなく信号に対する比、即ち
Ｓ／Ｎ比が問題とされる。このＳ／Ｎ比はデシベル（ｄ
Ｂ）で表わされる。以后このＳ／Ｎ比を信号ＳＮＲで表
わすが、これは既に知られているように正弦波信号の場
合はほぼＳＮＲ＝（風‐２）畑
‘１｝に等しい。但しｎは各符号ワードのビット数を表
わす。‘１｝式から明らかなような通りＳＮＲを高くす
る必要がある場合は各符号ワードのビット数ｎを大きく
とらねばならない。

上述したように音声信号を符号化する場合は音楽信号を
符号化する場合よりも大きな量子化雑音を甘受できるか
ら音声信号を符号化する場合は普通１２ビットの符号ヮ
ードもこする。他方音楽信号を符号化するには少なくと
も１４ビットの符号ワードが必要である。しかしこのよ
うに符号ワードが多数のビットを持た紬まならぬことに
なるとＡ／Ｄ変換器を構成する各要素が確度の高い安定
したものでなければならず、結果として高価なものにな
る。この高価な点がこれらのＡ／Ｄ変換器を例えば一般
消費者用マグネトホン（ｍａ則ｅのｐｈｏｎ）のような
オーディオ機器に使用する上で障壁となっている。以下
の説明では例えばｄビット具える符号ワードを「ｄビッ
ト符号ワード」と称する。同様にアナログ信号をｄビッ
ト符号ワ−ド‘こ変換するようになっているＡ／Ｄ変換
器を「ｄビットＡ／Ｄ変換器」と称する。本発明の目的
は経済的に妥当な値段で造れるＡ／Ｄ変換器を提供する
にある。このような目的を達成するため本発明によれば
、周波数スペクトルが或る信号周波数帯域内にあるアナ
ログ信号を、各々が（ｂ＋ａ）ビットを具える符号ワー
ド列に変換するアナログーディジタル変換器において、
【ａ）前記アナログ信号を受け取るための変換器入力端
子と、【ｂ｝（ｂ＋ａ）ビットの符号ワード列を供給す
る変換器出力端子と、（ｃ，）前処理入力信号を受ける
前処理入力端子、（ｃ２）この前処理入力信号を積分し
て積分信号を発生する手段、および（ｃ３）この積分信
号の振幅を処理し、この積分信号との間に、周期性を有
し、各周期毎に逆関数をとることができるとともに単調
に変化する振幅制限関数で表わされる関係を有する補助
信号を発生する手段を具える【ｃ｝前処理装置と、肌前
記処理入力端子を前記変換器入力端子に結合する手段と
、‘ｅ’前記補助信号と、アナログ信号のナィキストサ
ンプリング周波数よりも高いサンプリング周波数で生起
するサンプリングパルスとを受け、この補助信号を各々
がｂビットを具える符号ワード列に変換する補助アナロ
グーディジタル変換器と、（ｆ，）この補助アナログー
ディジタル変換器の出力信号を受ける入力端子、（ｆ２
）この入力端子で受ける補助アナログーディジタル変換
器の出力信号の振幅を処理し、この出力信号との間に、
前記振幅制限関数の逆関数である振幅復元関数にて表わ
される関係を有する振幅復元信号を発生する手段、およ
び（ｆ３）この振幅復元手段を微分する微分手段を具え
る後処理装置と、（ｇ）この後処理装置の出力端子に結
合され、前記信号周波数帯域外の周波数成分を抑圧し、
前記所望の（ｂ十ａ）ビット符号ワードを前記変換器出
力端子に供給するディジタルフィル夕とを具えることを
特徴とするものである。

このような本発明Ａ／Ｄ変換器によれば一般により安価
でより簡単なｂビット補助Ａ／Ｄ変換器を使用して（ｂ
＋ａ）ビットＡ／Ｄ変換を行なえる。

そしてこれでも（ｂ＋ａ）ビットＡ／Ｄ変換器が持つ筈
のＳ／Ｎ比を得るためにアナログ入力信号を補助Ａ／Ｄ
変換器に印加する前に前処理を施す。そして後に補助Ａ
／Ｄ変換器の出力信号に後処理操作を施す。この後処理
操作は補助Ａ／Ｄ変換器で導入された量子化雑音信号を
ディジタルフィル夕で抑圧できる周波数城にシフトさせ
る。前処理操作の目的は所望の信号に悪影響を与えるこ
となくこ）に述べた雑音信号の抑圧を実施できるように
するにある。ディジタルフィル夕は入力サンプルをフィ
ルタ係数で乗算するものである。

今、入力サンプルがｂビット符号ワードであり、フィル
タ係数はｐビット符号ワードがあるとすると、その積は
（ｂ＋ｐ）ビット符号ワードとなる。本発明はこれら（
ｂ＋ｐ）ビット符号ワードの内、上位の（ｂ＋ａ）ビッ
ト符号ワードをディジタルフィル夕の出力信号として出
力するものである。実際上、ｐはａよりも遥かに大きい
ものである。図面につき本発明を詳細に説明する。

１序 １一１ ディジタル信号の電力スペクトル前述したよう
に、アナログ信号をディジタル信号に変換するには先ず
第１にこのアナログ信号をサンプリングし、次にこれに
より得られた信号サンプルを童子化し、最后に童子化さ
れた信号サンプルを数（２を基数とする符号で表わすと
好適である）で表わす必要がある。

第１図に略式図示したように、Ａ／Ｄ変換器はこの目的
で一般にサンプリング装置１と星子化装置２と符号化装
置３とを具える。

サンプリング装置１に或る予じめ定められた周波数ナｓ
（所謂サンプリング周波数）で生起するサンプリングパ
ルスを印加する。これらのサンプリングパルスはクロツ
クパルス発生器４で発生される。他方符号化装置３から
は上述したようなディジタル数が出力される。これらの
ディジタル数はいずれも同数個のビットを具える。第１
図に示すＡ／○変換器がｂビットＡ／Ｄ変換器であると
仮定すると符号化装置３から出力される各数は夫々値Ｃ
ｏ、Ｃ，、Ｃ２、Ｃ３・・・・・・・・・・・・・・・
Ｃｂ‐，を有するｂビットを具える。但し、ＣＩは０又
は１に等しい。ここでこのＡ／Ｄ変換器の入力信号が量
−Ｖｍａｘと十Ｖｍａｘの間で変動するものとする。

このとき上述したディジタル数は値（一１）Ｃ。

（Ｃ，２‐１十Ｃ２２‐２十Ｃ３２‐３十………………
十Ｃｂ・１２‐ｂ＋１）Ｖｍ磯 ｆ２｝を有
する電圧又は電流を表わす。ここで量２‐州Ｖｍａｘは
量子化ステップサイズと呼ばれ、ｑで表わされる。即ち
次式が成立する。ｑニ２‐ｂ十ＩＶｍａＸＢ｝「サンプ
リング」とか「量子化」という信号処理の各々が元のア
ナログ信号の電力スペクトルに与える影響についてこの
導入部で説明する。

出発点は第竃図に略式図示したｂビットＡ／Ｄ変換器に
印加される実時間アナログ信号である。このアナログ信
号を×ａ（ｔ）と表わす。

その周波数スペクトルは周波数城０ミナミナｘでだけ零
でないものとする。この信号Ｘａ（ｔ）の電力スペクト
ルをＰ畑（ナ）で示し、第２図に略式図示した。この時
間領域のアナログ信号Ｘａ（ｔ）をサンプリング装置１
に印加し、サンプリング周波数〆Ｓ＝２〆ＸでＸａ（ｔ
）をサンプリングするとサンプリング装置１の出力側に
は父（ｎ）で表わした時、式父（ｎ）＝×ａ（ｎＴ）
‘４１（但し一如＜ｎ＜の、ｎ＝整数、
Ｔ＝１／〆Ｓ）を満足する一組のサンプルが出力される
。

この時間的に離散している信号の電力スペクトルをＰ会
（ナ）で表わす。第３図まこの電力スペクトルＰ父（ハ
を１周期分示したものである。

次‘こ信号サンプル父（ｎ）を童子化装置２に印加し、
これらの信号サンプルＸａ（ｎＴ）に非線形な量子化操
作Ｑ〔・〕を施す。

すると父（ｎ）で表わした時、次式×（ｎ）ニＱ〔Ｘａ
（ｎＴ）〕コＸ（ｎ）Ｖｍ松 ｆ６１を満足する量子化
された信号サンプルが出力される。‘５１式で×（ｎ）
はｂビット数を表わす。この量子化された信号サンプル
Ｘ（ｎ）を符号化装置３に印加するとこの符号化装置３
から上記ｂビット数Ｘ（ｎ）が出力される。

信号×ａ（ｔ）の振幅を制限する場合は量子化操作は別
異にも書き表わせる。

この場合各々の量子化された信号サンプル交（ｎ）を交
（ｎ）＝Ｘａ（ｎＴ）＋ｅ（ｎ） ‘６｝と表わせ
る。この式‘６１でｅ（ｎ）は量子化誤差を表わすが、
これについては−ｑノ２＜ｅ（ｎ）＜十ｑ／２
のが成立する。

これらの量子化誤差ｅ（ｎ）は電力スペクトル密度が周
波数域ＯＳ〆〈２〆ｘに一様に分布している雑音信号の
サンプルと肴倣すことができる。従ってこの雑音信号は
白色残音と看倣すことができる（参考文献２参照）。さ
てこの雑音信号の全雑音電力をＰｅで表わし、その電力
スペクトルをＰｅ（ナ）で表わすことと次式が成立する
。

Ｐｅ＝ｑ２／，２ 脚Ｐｅ（
ナ）＝ｑ２Ｔ／１２ ｛９）第４図
はＸ（ｎ）の電力スペクトルを略式図示したものである
。

詳述するとこの第４図はこの×（ｎ）の電力スペクトル
が父（ｎ｝の電力スペクトルとｅ（ｎ）の電力スペクト
ルの和になっていることを示している。さて父（ｎ）の
全電力をＰ会で表わすと信号ｘ （ｎ）のＳ／Ｎ比は Ｐ父／ｐｅ＝・が父／ｑ２ 帆となる。

このＯＱ式から明らかな通りＳ／Ｎ比はｑの値を小さく
すれば高くなる。Ｖｍａｘの値を変えなければｑの値を
小さくするためには数Ｘ（ｎ）を表わすビットの数を大
きくとる必要がある。量子化ステップサイズを値ｑ，＝
ｑノ２ａに迄下げるとＡ／Ｄ変換器は（ｂ十ａ）ビット
数Ｘ（ｎ）を出力しなければならなくなる。この（ｂ＋
ａ）ビットＡ／Ｄ変換器のディジタル出力信号のＳ／Ｎ
比は１が父２２ａ／ｑ２ （１１）と
なり、００式で表わされたＳ／Ｎ比の２２ａ倍となる。

１−２ サンプリング周波数及びＳ／Ｎ比前述したよう
にサンプルｅ（ｎ）は雑音電力が周波数城０ミプミナｓ
に一様に分布している雑音信号のサンプルと君敬せる。

前述したｂビットＡ／Ｄ変換器では〆ｓ；２〆ｘとした
から雑音電力がｑ２／２４である雑音信号が周波数域Ｏ
Ｓナミナｘと周波数域プｘミメミ２〆ｘの両方にあるこ
とになる。このｂビットＡ／○変換器でサンプリング周
波数ナｓを２んよりも高く選ぶ、例えばＮ倍高くとりプ
Ｓ：州ナｘとすると雑音電力はＮ倍大きな周波数域に亘
つて分布することになる。

全雑音電力はｑ２／１２のま）で変わらないから、ｑ２
／（２４Ｎ）の雑音電力が周波数城０＜ナミナｘと（が
−１）ナｘミナミがナｘの双方に存在する。第５図はＮ
コ２とした場合のこのＡ／Ｄ変換器の電力スペクトルを
略式図示したものである。周波数城ナｘミナミ（洲‐１
）−〆ｘにある周波数成分はディジタル低域フィル夕を
使えば抑圧できる。その後でサンプリング周波数を１／
Ｎキこ下げ、再度サンプリング周波数２ナｘのディジタ
ル信号の成分を生成させる。サンプリング周波数を１／
Ｎに下げることはディジタル低減フィル夕で生成される
Ｎ番目毎の出力信号だけを通し、その他の番号の信号を
抑圧することにより達成できる。

このような回路については文献３に記載があり、そこで
はＳＲＲ素子と呼ばれている。このようなディジタル低
減フィル夕とＳＳＲ素子の継続接続回路はよくデシメー
タ（ｄｅｃｉｍａめｒ）と呼ばれ、第６図に示すような
シンボルで表わされている。このシンボルでＮはサンプ
リング周波数を下げる倍率を表わす。このようなデシメ
ータの諸実施例については例えば参考文献４、５及び６
に記載がある。さて第５図に示す電力スペクトルを有す
る信号ｙ（ｎ）をデシメータに印印加するとこのデシメ
ータからは第７図に略式図示したような電力スペクトル
Ｐｙ（ナ）を有する出力信号ｙ（ｎ）が出力される。

周波数域０ミナミ２ナｘの全雑音電力Ｐｅ、ｙはＰｅ、
ｙ＝ｑ２／（１が） （１２）に等しく、
信号ｙ（ｎ）のＳ／Ｎ比はｐ父／Ｐ心ｙ＝ｐ吏／（ｑ２
／１が） ＝，がｐ吏／ｑ２ （１３） となる。

この式（１３）はＮを２公に等しいとお仇ま式（１１）
と一致する。

従って例えばａ＝４に対してはＮ＝２５６となる。この
ようにＳ／Ｎ比を相当に改善するには一般にサンプリン
グ周波数を非常に高くとらねばならない。実際の場でサ
ンプリング周波数を高くしてもＳ／Ｎ比が余り改善され
ない理由はそれがたゞ雑音電力を広帯域の周波数域に分
散させるだけであるからである。

雑音電力の分布の仕方を改善すればＳ／Ｎ比はもっと改
善されるであろうが、そのためには雑音電力が所望信号
が占める周波数域で低く、他の周波数城で高いような雑
音電力分布にする必要がある。

これは電力スペクトルが第５図に示すような信号の場合
は周波数域０ミナミナｘ及び３ナｘｇナミ４プｘでは雑
音電力が低く、周波数城ナｘミナミ３ナｘでは高いよう
な分布にすべきことを意味する。この場合は雑音信号は
も早や白色雑音とは考えられず、順次の雑音信号サンプ
ルｅ（ｎ）は互に相関関係にある。上述したような性質
を有する雑音電力はディジタル変換器により得ることも
できるし、差動パルス符号変換器（ＤＰＣＭ）でも得ら
れる。

このようなＡ／Ｄ変換器はフィードバックループを持っ
ており、これにより順次の雑音信号サンプルを高度に相
関させて雑音電力の主たる部分を〆ｓ／２の周りの周波
数域にあるようにしている。このようなフイードバック
ルーブの欠点はループの中に確度の高いＤ／Ａ変換器を
入れねばならないことである（例えば参考文献１第４４
８〜４６０頁参照）。０ 本発明回路（全体構造） 以下にｂビットＡ／Ｄ変換器を用い、あたかも（ｂ＋ａ
）ビットＡ／○変換器に通したかのようにアナログ信号
Ｘａ（ｔ）をディジタル信号Ｘ（ｎ）に変換し、しかも
ｂビットＡ／Ｄ変換器をフィードバックループ内に含ま
ない回路配置の全体構造（第８図に示す）を説明する。

第８図に示す回路配置は通常の構造のｂビットＡ／Ｄ変
換器５を含む。サンプリングパルスはこのｂビットＡ／
Ｄ変換器５にサンプＩＪング周波数〆Ｓ：洲〆，ｘで供
給される。このｂビットＡ／Ｄ変換器５はアナログ信号
入力端子６とディジタル信号出力端子７とを具える。今
図示したようにこのｂビットＡ／Ｄ変換器５の入力端子
６にアナログ信号Ｚａ（ｔ）を印加するとその出力端子
７からは周波数がんで生起する、ｂビット数で形成され
たディジタル信号Ｚ（ｎ）が出力されるる。

このｂビットＡ／Ｄ変換器５の入力端子けま前処理回路
８の出力端子に接続する。

この前処理回路８には電力スペクトルが第２図に示すよ
うなアナログ信号Ｘａ（ｔ）が印加される。他方ｂビッ
トＡ／Ｄ変換器５の出力端子７は後処理回路９の入力端
子に接続する。後処理回路９の出力端子はサンプリング
周波数を下げる倍率がＮのデシメータ１０の入力端子に
接続する。このデシメータ１０の出力端子は回路全体の
出力端子１１に至る。この出力端子１１にはサンプリン
グ周波数２Ｓｘで所望通りの（ｂ＋ａ）ビット数が出力
される。前処理回路８は積分回路１２と予じめ定めらた
振幅制限関数〆 ｛・｝を有する振幅制限回路１３とを
具える。

積分回路１２はそこに印加された信号×．（ｔ）に対し
て信号ｙａ（ｔ）を出力する。この信号ｙａ（ｔ）につ
いては次式が成立する。ｙａ（ｔ）：Ｋ′もＸａ＜？）
ｄ７ （１４）上記（１４）式でＫは任意の定数を
表わす。

この信号ｙａ（ｔ）は振幅制限回路１３に印加される。
すると出力信号Ｚａ（ｔ）が振幅制限回路１３から出力
される。これについては次式が成立する。Ｚュ（ｔ）＝
〆｛ｙａ（ｔ）｝ （１５）この信号Ｚ。

（ｔ）がｂビットＡ／Ｄ変換器５に入力され、数Ｚ（ｎ
）を出力する。畑及び｛６｝式より次式が成立する。Ｚ
（ｎ）Ｖｍ批ニＺａ（ｎＴ）＋ｅ（ｎ）：Ｔ：１／（洲
「ｘ） （１６）後処理回路９は振幅復元
回路１４と微分回路１５とを具える。

振幅復元回路１４はそこに印加される数Ｚ（ｎ）に応答
して次式を成立させる数Ｚ（ｎ）を出力する。×（ｎ）
ｖｍａＸ＝ｇ ｛Ｚ（ｎ）ＶＭＸ｝＝ｇ ｛Ｚａ（ｎＴ
）＋ｅ（ｎ）｝ （１７）上記（１
７）式でｇ｛・｝は復元関数を指す。

正確に振幅復元するためにはｇ｛・｝は関数「｛・｝の
逆関数でなければならない。これは一般に変数Ｑに対し
て次式が成立せねばならぬことを意味する。Ｑ＝ｇ｛ナ
｛Ｑ｝｝ （１８）（１５）及び（１
７）式から次式が成立するＺ（ｎ）ＶｍａＸ二ｇ ｛ナ
｛ｙａ（ｎＴ）｝｝十ｒ（ｎ）（１９）夏（ｎ）Ｖｍ
ａｘ＝ｙａ（ｎＴ）十ｒ（ｎ） （２０）このディジ
タル信号を（ｎ）が次に微分回路１５（これは一階差分
を取る回路であるとみなす）に印加する。

この微分回路１５は次式を満足する出力信号会（ｎ）を
出力する。会（ｎ）！会（ｎ）−会（ｎ−１） （２１
）従って会（ｎ）ＶｍａＸ＝ｙａ（ｎＴ）−ｙａ〔（ｎ
−１）ｒ〕十ｒ（ｎ）一ｒ一（ｎ一・）これら（１４）
式を使って次式を得る。

会（ｎ）ｖ肌＝Ｋノー×−，）Ｔ×．（７）ｄ７十ｒ（
ｎ）−ｒ（ｎ−１） （２２）こ）でＫは任意の
定数であるからこれを１／Ｔととることができる。

こうするとく２２）の第１項はＸａ（ｎＴ一Ｔ／２）で
近似されることになり、（２２）は会（ｎ）ｖ側ら×ａ
（ｎＴ−Ｔ／２） 十ｒ（ｎ）−ｒ（ｎ−１） （２３）と書き換え
られる。

教会（ｎ）の各々（数Ｚ（ｎ）にっし、ても同様）はｂ
ビットであり、数Ｘ（ｎ）を出力するデシメータ１０に
印加される。

通常のようにこのデシメータ１０では教会（ｎ）にこれ
また予じめ定められた数のビット、例えばａ，＝ａ＋ａ
。ビットから成るフィルタ係数が乗算される。従ってこ
のデシメータ１０で作られる数はｂ＋ａ・＝ｂ＋ａ十ａ
。ビット含むことになり、この中ｂ＋ａビットだけが意
味を持つことになる。数×（ｎ）の各々の内これらのｂ
＋ａビットだけが装置全体の出力端子１ １に現われる
。数Ｘ（ｎ）の最下位のａ。ビットを捨てることは例え
ば数叉（ｎ）を丸めることにより行なわれている。この
プロセスを第８図では丸め回路１６として記号的に表わ
してある。丸め回路１６には（ｂ＋ａ＋ａ。）ビット数
交（ｎ）が印加され、（ｂ＋ａ）ビット数×（ｎ）が出
力される。第８図の回路で実際に雑音電力が信号帯城の
外側の周波数城にずれることを以下に説明する。会（ｎ
）内の雑音信号をＳ（ｎ）で表わすと（２２）式から次
式が成立する。

Ｓ（ｎ）＝ｒ（ｎ）−ｒ（ｎ−１）（２４）ｒ（ｎ）の
電力スペクトルＰｒ（メ）で表わし、Ｓ（ｎ）の電力ス
ペクトルをＰｓ（メ）で表わすと次式が導ぴかれる。

ＰＳ（ナ）＝ぽｒＶ）ｓ肝（２け〆Ｔ／２）
２５第９図は関数ｓｉ
ｎ２（２ｍナＴ／２）を表わしたものである。

Ｐｒ（ナ）が凡ゆるナの値に対して有限であると仮定す
ると、第９図から明らかな通り、元々信号帯域内にあっ
た雑音は抑圧される。デシメータ１０内のフィル夕が遮
断周波数１／（がＴ）の理想低減フィル夕に相当する機
能を果たすとし、信号帯域内にある雑音信号の全電力を
Ｐｅ′で表わすと次式が成立する。

ｐｅ′＝２′も（２ＮＴ）ぽｒ（「）ｓｉｎ２（２中ナ
Ｔ／２）ｄ〆 ２６こ
）で簡単のさめ関数ｇ｛・｝は線形関数であると仮定す
ると次式が成立する。ｒ（ｎ）＝ｇ ｛ｅ（ｎ）｝Ｋｅ
（ｎ） （２７）但しＫは定数である。

ｃ（ｎ）の全雑音電力は【８）式で表わされており、ｅ
（ｎ）の雑音スペクトルは｛９｝式で表わされている。
これから次式が導ぴかれる。ｐｒ（メ）＝ＫＰｅ（メ）
：ＫＴ毒 〈２８）この（２８）式を使えば（２６）
式は次のようになる。

Ｐ；。

争ＫＴｑ２くへ２Ｎｒ）８１ｎ２（２びＴ−／２）をき
）Ｐｅｑ算く言−触る）Ｐｅ′＝鱗Ｔｑ２′も側飢２（
２れＴ／２）ｄ〆Ｐｅ′＝鷲（侍−Ｓｉｎ侍）この（２
９）式で規定される雑音電力は量子化ステップサイズを
ｑ・２‐ａとし、サンプリング周波数を２ナｘとし、（
ｂ＋ａ）ビット数を出力するＡ／Ｄ変換器から出る雑音
電力に等しい筈である。

後者の雑音電力をＰｅで表わすと、Ｐｅ＝ｑ２・２‐２
ａ／１２ （３０）が成立し、（２９
）式で与えられるＰｅ′との間には次式が成立する筈で
ある。Ｐｅ′＝Ｐｅ 関連する値Ｎの所望通りの値に対して （２９）、（３０）及び（３１）式から次式が成立する
。

ａ＝蔓。

＆〔李（・−鼻Ｓｉｎ骨）〕 （３２）この（３２）式
で与えられる関数はｋ＝１として第１０図に示してある
。この第１０図から鯛らかな通り例えばａ＝４にするに
はＮを９．２に選ばねばならない。ｍ 振幅制限関数と
振幅復元関数 以上の説明では振幅制限関数には一つの特別な条件が課
されるだけであった。

即ちこの関数は逆関数のとれるものと仮定している。蓋
し逆関数がとれないとすると振幅復元関数が求まらない
からである。しかし次の例から判かる通り逆関数のとれ
る関数でありさえすれば全て振幅制限関数として使用し
得るというものではない。Ｚａ（ｔ）＝ａｒｃｔａｎｙ
ａ（ｔ＞ く３３）と仮定する。

すると正確に振幅を復元できるためには次式が成立しな
ければならないことになる。Ｚ（ｎ）ＶｍａＸ＝ｔａｎ
｛Ｚａ（ｎＴ）十ｅ（ｎ）｝（３３）式と（３４）式か
ら明らかな通りｅ（ｎ）＝０であれば実際に所望通り）
Ｚ（ｎ）Ｖｍ似ニｔａｎ｛ａｒｃｔａｎｋ（ｎＴ）｝ニ
ｙａ（ｎＴ）が成立する。

しかしｅ（ｎ）は一般に零ではなくこの関係は著しく乱
される。非常に好適な振幅制限関数は或る時間間隔内で
定義され、この時間間隔内で単調に変化し且つ逆関数が
とれる関数を周期的に繰り返すことにより得られる。

この時間間隔、従って周期を正しく選ぶことが必要であ
る。以上の説明ではこの周期はＲを表わし、次の関係式
を満足するものと仮定する。

ＲニＫＶｍ町 （３５）こ）で
Ｋ′は有限個のビットで表わされる数を指す。

こうすれば可能な振幅制限関数は次式で与えられる。Ｚ
ａ（ｔ）＝Ｆ｛ｍ（ｙａ（ｔ）−ＫＲ）｝（３６）従っ
てＺａ（ｎＴ）：Ｆ｛りｙａくｎＴ）一ＫｎＲ｝（３７
）上記（３６）及び（３７）式でりは任意の数を表わし
、また次式が成立する。

一Ｖｍ磯ミＺａ（ｔ）ミ十ＶＭＸ （３８）こ
の関係式（３８）はＲの値を定める。

振幅復元回路１４の出力側に現われる数は（２０）を満
足しなければならないから振幅復元関数については次式
が成立しなければならないことになる。

会（ｎ）〉舵Ｘ＝才Ｇ｛Ｚ（ｎ〉Ｖ腿Ｘ｝十ＫｎＲ又は
会（ｎ）寸志Ｇ｛Ｚ（ｎ）ＶｍａＸ｝十ＫｎＫ′＝ギ′
｛ｚ（ｎ）｝＋ＫｎＫ′ （３９）但しＧ｛Ｆ｛；｝
｝＝きこ）で・ 上Ｃ′｛Ｚ（ｎ）｝＝Ｚ′（ｎ） り と仮定すると（３９）式は 念（ｎ）＝Ｚ′（ｎ）十ＫｎＫ と書き換えられる。

（２１）式から一般に次式が成立する 会（ｎ）＝ｚ′（ｎ）−Ｚ′（ｎ−１）十（Ｋｎ−ＫＭ
）Ｋ′ （４０）入力信号Ｘａ
（ｔ）の振幅は有限であるから（２３）式により各教会
「（ｎ）の振幅も有限である。

これはＫｎとＫ川，が各々有限でなくても葦Ｋｎ−Ｋｎ
‐，は有限数を表わすことを意味する。また全くｎ）ｖ
肌は決してＶ肌を越えることがありえないから周期Ｒを
Ｖｍ松以上に選べば次式が成立する。

この（４１）式に見る通り、Ｋｎ一Ｋｎ‐，は３個のと
り得る値の一つをとることができる。

これからｙａ（ｎＴ）はｙａ〔（ｎ−１）Ｔ〕よりも大
きいことも小さいこともあり得ることになる。しかし、
×。（ｔ）が常に正であればｙも（ｔ）は単調増加する
ことになり、その場合はＫｎ−Ｋｎ‐，は０か十１しか
とれない。。

＜Ｘａ（ｔ）＜２Ｖｍ松 （４２）及びＲ
２２ＶＭｘ （４３）とする
と次の関係式が成立する。Ｚａ（ｎＴ）〉Ｚａ〔（ｎ−
１）Ｔ〕 であれば Ｋｎ−Ｋｎ‐，＝０ 加うるに以上のことはＺ（ｎ）が差Ｚ′（ｎ）−Ｚ（ｎ
−１）から十分に決められることを意味する。

即ち逆に Ｗ 特別な実施例 第１１図は第８図の回路の変形例を略式図示したもので
ある。

こ）では（３６）式で定義される振幅制限関数は具体的
に次式で与えられる。Ｚ３（ｔ）ニａｒｃｔａｎ｛ｙ３
（ｔ）−ＫＲ｝ （４７）また（３９）式で定義される
振幅復元関数は次式で定義される。麦・（ｎ）：ｔａｎ
｛Ｚ（ｎ）｝＋ＫｎＫ′ （４８）こ）で式（３６）
及び（３９）内の定数りは１にとってあることに注意さ
れたい。

周期Ｒとしては（３８）式が満足され、‐ねｎＶｍａＸ
ミｙａ（ｔ）一ＫＲミ十ｔａｎＶｍａ．
（４９）が成立するよ
うな値が選ばれる。

これは ＲＳ２０ｎ ｍａｘ
５とおくことにより満足される。式（
４７）で決まるＺａ（ｔ）とｙａ（ｔ）との間の関係を
第１２図にグラフとして示す。

詳述すると第１２図はＺａ（ｔ）／Ｖｍはとｙａ（ｔ）
との間の関係を示すもので、周期Ｒは式（５０）を満足
する。さて式（４０）とく４８）とから次式が導ぴかれ
る。

２（ｎ）ニｔａ舷（ｎ）−ｔａ舵（ｎ一１）十（Ｋｎ−
Ｋｎ‐，）Ｋ′ （５１）ｔａｎＶｍａｘ
はＶｍａｘより大きいからＫｎ‐Ｋｎ−，についての式
（４１）が成立する。

第１１図に示す回路は第８図に示す回路と同様にして非
常に高精度に作られている。

この第１１図では第８図に示す要素に対応する要素には
第８図と同じ符号を付してある。第１１図に見るように
振幅制限回路１３は２個の補助振幅制限器（リミタ）１
７及び１８を継続接続したもので形成されている。

補助リミタ１７は出力信号今ａ（ｔ）と数Ｋｎ−Ｋｎ‐
・とを出力する。この補助リミタ１７の入力信号ｙａ（
ｔ）と出力信号◇ａ（ｔ）との間の関係については次式
が成立する。◇ａ（ｔ）＝ｙａ（ｔ）一ＫＲ＝ｙａ（ｔ
）‐松ｔａｎＶｍ舵 （５２）
この世力信号令８（ｔ）は補助振幅制限器１８に印加さ
れる。

この補助振幅制限器１８からは信号Ｚａ（ｔ）が出力さ
れる。このＺａ（ｔ）と令ａ（ｔ）の間‘こは次式が成
立する。Ｚａ（ｔ）：ａｒｃｔａｎ令ａ（ｔ）
（５３）補助リミタ１７でできる数Ｋｎ一Ｋｎ‐，は定
係数乗算器１９に印加される。

この定係数乗算器１９には数Ｋ′も印加され、数（Ｋｎ
一Ｋｎ−，）Ｋ′が出力される。式（５１）で定義され
る数Ｚ（ｎ）を計算するために第８図中符号１４で示さ
れていた振幅復元回路をこ）では補助振幅復元器２０と
加算器２１とを縦続接続した回路で形成する。そして微
分回路１５は補助振幅復元器２０の出力端子と加算器２
１の入力端子との間に設ける。補助，振幅復元器２０に
は補助Ａ／○変換器６から出力される数Ｚ（ｎ）が印放
され、それに応じて数Ｚ′（ｎ）が出力される。Ｚ（ｎ
）とＺ′（ｎ）との間には次式が成立する。Ｚ′（ｎ）
＝ｔａｎＺ（ｎ） （５４）次にこれらの数
Ｚ′（ｎ）は微分回路１５に印加される。

微分回路１５はそれに応答して差Ｚ′（ｎ）一Ｚ′（ｎ
一１）に等しい数を出力する。後者の数Ｚ′（ｎ）‐Ｚ
′（ｎ−１）は加算器２１に印加される。加算器２１に
は数（Ｋｎ−Ｋｎ‐，）Ｋ′も印加される。式（５１）
で表わされ且つ第８図の回路と同じように更に処理され
る教会（ｎ）がこの加算器２１の出力端子に現われる。
第１１図の実施例の振幅制限回路１３はこのように２個
の補助振幅制限器１７及び１８で形成され、振幅復元回
路はこのように補助振幅復元器２０と加算器２１とを縦
続接続したもので形成されるが、補助振幅制限器１７は
実際に簡単且つ経済的に造れるが（後述するところを参
照）、補助振幅制限器１８と補助振幅復元器２０とは必
ずしも簡単且つ、経済的に造ることができない。

しかし、補助振幅復元器２０と補助振幅制限器１８とを
設けず、この部分を直接接続することができる。即ち式
（３６）で定義される振幅制限関数がＺａ（ｔ）＝り〔
ｙも（ｔ〉一ＫＲ〕 （５５）で与えられる場合であ
る。

こ）でり＝１にとり、Ｒを２Ｖｍ．ｘに等しくとること
ができる。従つてｚａ（ｔ）＝分ａ（ｔ）＝ｙ。

（ｔ）−滋ＶＭＸ
（５６）この式（５６）で与えられるＺａ（ｔ）と
ｙａ Ｚ（ｎ）＝Ｚ（ｎ）＋ＫｎＫ （５７
）（ｔ）の間の関係を第１３図にグラフとして示す。こ
の式（５６）は式（５２）と同じ形をしているから、第
１３図はより一般的には今ａ（ｔ）／（Ｒ／２）とｙａ
（ｔ）／（Ｒ／２）との間の関係をグラフ的に表わした
ものである。振幅復元関数は次のようにして作る必要が
ある。

を（３９）に従って式（５６）で定義される振幅制限関
数と関係させる。

その結果は（第８図参照）次のようになる。会（ｎ）＝
ｚ′（ｎ）−Ｚ′（ｎ一１） 十（Ｋｎ−ＫＭ）Ｋ′ ニＺ′（ｎ）−Ｚ′（ｎ−・） 十（Ｋｎ−Ｋｎ−・）Ｋ′ （５８）第
１４図は振幅制限関数を（５６）で表わし、振幅復元関
数を式（５７）で表わすことに基づく実施例を示すもの
である。

この実施例では更に積分回路１２に印加する信号を常に
正であると仮定している。従って前述した式（４４）、
（４５）及び（４６）はこ）でも成立する。第１４図に
示すこの回路は第１１図に示す回路と下記の点で異なる
。１ 本例では前処理回路８は数Ｋｎ−Ｋｎ‐，を出力
せず、補助リミタ１８は設けず、この部分を直接接続し
ている。

２ 後処理回路９は入力端子が微分回路１５の出力端子
に接続され、出力端子がゲート回路４１を経て加算器２
１の一方の入力端子に接続されている極性検出器４０を
具える。

このゲート回路４１には数Ｋ′も印加される。Ｚ′（ｎ
）−Ｚ′（ｎ一１）が正のときはゲート回路４１からは
数０しか出ず、従って２（ｎ）＝Ｚ′（ｎ）−Ｚ′（ｎ
−１）となる。

しかし、Ｚ′（ｎ）一Ｚ′（ｎ−１）が負の時はゲート
回路４１は数Ｋ′を出力し、従って夕（ｎ）＝ｚ′（ｎ
）−Ｚ′（ｎ−１）十Ｋとなる。

補助振幅復元器２０も本例では設けられず、この部分は
直接接続される。３ −Ｖｍ秘＜×ａ（ｔ）＜十Ｖｍａ
ｘを満足する任意の入力信号Ｘａ（ｔ）に対して積分回
路１２に印加される信号を常に正にするために前処理回
路８に加算器４２を設け、この加算器４２に入力信号Ｘ
ａ（ｔ）と値Ｖｍａｘの一定信号とを印加する。

このため加算器４２の出力信号Ｘ′ａ（ｔ）は常に正と
なり、Ｘ′ａ（ｔ）＝Ｘａ（ｔ）＋ＶＭＸ となる。

Ｖ 補助振幅制限器１７ 第１５図に略式図示した回路は信号◇ａ（ｔ）と数Ｋｎ
−Ｋｎ−，とを発生させるのに使用されるものである。

この回路では積分回路１２の機能と補助振幅制限器１７
の機能とが結合されている。この回路は更に入力信号Ｘ
ａ（ｔが制御信号として印加される被制御電流源回路２
２を具える。この電流源回路は大きさがＸａ（ｔ）の絶
対値に等しく、方向がＸａ（ｔ）の磁性で決まる電流１
。を出力する。×ａ（ｔ）が正の時出力される電流１。
は充電電流と称し、×ａ（ｔ）が負の時出力される電流
１。は放電電流と称する。この電流１。は回路内の点２
３と大地との間に設けられたコンデンサＣに印加する。
このコンデンサＣの両端間の電圧はェミッタホロワ回路
２４を経てこの回路全体の出力様子２５に出力される。
こうして出力信号◇ａ（ｔ）端子が得られる。第１３図
に示すようなのこぎり波状の特性を得るために点２３を
スイッチ２６（シンボルで示す）を介して十裏Ｒの電圧
に接続し、スイッチ２７（これもシンボルで示す）を介
して一芸Ｒの電圧に接続する。

加えてこの点２３を比較器２８の一方の入力端子と比較
器２９の一方の入力端子とに接続する。比較器２８の第
２の入刀端子には電圧−享Ｒを印加し、比較器２９の第
２の入力端子には電圧＋享Ｒを印加する。

コンデンサＣの両端の電圧が十蔓Ｒより小さい時比較器
２９は論理「０」を出力する。しかし、コンデンサＣの
両端の電圧が十裏Ｒよりも大きくなると比較器２９は論
理「１」を出力するこれらの比較器２９の出力論理信号
でスイッチ２７を次のように制御する。即ち論理「０」
が生じた時このスイッチ２７は開放状態（図示した位置
）にあり、論理「１」が生じた時スイッチ２７が開成さ
れるようにする。スイッチ２７が閉成されると点２３が
電圧一芸Ｒに接続され、コンデンサＣはこの電圧−享Ｒ
迄放電する。

コンデンサＣの両端の電圧が一芸Ｒより大きい時比較器
２８は論理「０」を出力する。しかし、コンデンサＣの
両端の電圧が−享Ｒより４・さくなると比較器２８は論
理「１」を出力する。これらの比較器２８の出力論理信
号でスイッチ２６を次のように制御する。即ち、論理「
０」が生じた時このスイッチ２６を開放状態（図示した
位置）にし、論理「１」が生じた時スイッチ２６を閉成
する。スイッチ２６が閉成した時点は電圧十蔓Ｒに接続
され、コンデンサＣをこの電圧十きＲ迄充電する。

これに加えて比較器２９の出力端子をアップダウンカウ
ンタ３０の加算入力端子３１に接続する。

この比較器２９が論理「１」を出力する度毎にこのアッ
プダウンカウン夕３０の計数位置は１単位だけ増す。ま
た比較器２８の出力端子をアップダウンカウソタ３０の
減算入力端子３２にも接続する。比較器２８が論理「１
１を出力する度毎にこのアップダウンカウンタ３０の計
数位置は１単位だけ減る。加えてこのアップダウンカウ
ンタ３川ま出力端子３３とりセット入力端子３４とを具
える。このリセット入力端子３４にはサンプリングパル
スが入力される。このサンプリングパルスは補助Ａ／Ｄ
変換器５にも印加される。従ってＡ／Ｄ変換器がＺａ（
ｔ）のサンプルをとる瞬時ｎＴにおいて上記アップダウ
ンカウンタ３０は琴位置にリセットされる。このアップ
ダウンカウンタ３０のこのリセット動作の直前に計数位
置が第１１図に示す乗算器１９に印加される。これを全
て第１５図ではスイッチ３５で略式図示した。このスイ
ッチ３５はアップダウンカウンタ３０の出力端子に接続
されると共にサンプリングパルスにより制御される。こ
のようにしてこのスイッチ３５の出力側に所望の数Ｋｎ
−Ｋｎ−，が得られる。町 好適な実施例第１１図及び
第１４図に示す回路配置では振幅制限回路１７は第１５
図に示すようにして造ることができる。

しかし、この第１５図に示す回路は電圧＋享Ｒ又は電圧
−享Ｒに達する毎にコンデンサＣは非常に短時間で夫々
放電及び充電されなければならない。このため第１３図
に示す不連続な振幅制限関数にする代りに連続的な振幅
制限関数にする方が簡単なことがよくある。このような
連続的な振幅制限関数の一例を第１６図にグラフで示す
。この第１６図に見る通り、この連続的な振幅制限関数
の周期は４Ｖｍａｘに等しく、ｙａ（ｔ）の値は或る周
期内にｙａ（ｔ）の或る値で明確に決まらなくなる。し
かしこの不明確なことは第１７図に示すようにして解決
できる。本発明の回路配置の好適な実施例を第１７図に
示すが、これは大きな点では第１４図の回路配置と対応
しており、第１４図の回路配置と異なる点は下記の点で
ある。

１ 本例では振幅制限回路１７に関係づけられる振幅制
限関数は第１６図にグラフで示すものとする。

２ 本例ではこの振幅制限回路１７の出力端子を微分回
路４３の入力端子にも接続する。

微分回路４３の出力端子は量子化回路４４の入力端子に
接続する。量子化回路４４は周波数〆Ｓ＝がナｘで生起
するサンプリングパルスで制御され、各サンプリング瞬
時にその時点で振幅制限回路の出力信号の勾配が正であ
るか負であるかにより数十１又は数一１を出力する。こ
のようにして出力された数十１一又は−１は遅延回路４
５を経て乗算器４６に印加する。遅延回路４５の遅延時
間は補助Ａ／Ｄ変換器５がＺ３（ｔ）のサンプルＺａ（
ｎＴ）を数Ｚ（ｎ）に変換するのに必要な時間に等しく
とる。３ 上記乗算器４６はしジスタ２０の出力端子と
差回路１５の入力端子の間に設ける。

第１６図にグラフで示す振幅制限関数の勾配の絶対値は
１であるから、振幅制限回路１８及び振幅復元回路２０
は各々直接接続とすることができる。

第１８図は第１７図に示す回路配置で使用するのに好適
な前処理回路の−実施例を詳細に示したもである。

この第１８図の前処理回路を使えば第１６図にグラフで
示したような振幅制限関数が実現できる。この前処理回
路は制御入力端子たるベースを結合コンデンサ４８を介
して信号Ｘａ（ｔ）が印加されるところ前処理回路の入
力端子に接続されたｎｐｎトランジスタ４７の形をした
第１の被制御電流源回路を具える。このｎｐｎトランジ
スタ４７のベースは抵抗４９とツェナダィオード５０と
を介して接地する。ツヱナダィオード５０と抵抗４９の
後続点を抵抗５１と５２の直列接続枝路を介して直流電
源の正端子に薮続する。ｎｐｎトランジスタ４７のェミ
ッタは抵抗５３を経て接地する。この第１の電流濠回路
の出力電流１。は電源電流として差動増幅器５４に印加
する。この差動増幅器５４は２個のｎｐｎトランジスタ
５５及び５６で形成されるが、それらのェミツタは相互
に接続すると共にｎｐｎトランジスタ４７のコレクタに
接続する。

ｎｐｎトランジスタ５５のベースは２個の抵抗５１と５
２の共通接続点に接続する。ｎｐｎトランジスタ５６の
ベースにはシュミットトリガ回路５７接続する。ｎｐｎ
ｎトランジスタ５５のコレクタは電流で制御される第２
の電流源回路５８の入力端子に接続する。この第２の電
流源回路の出力端子はｎｐｎトランジスタ５６のコレク
タ外こ接続する。この第２の電流源回路は所謂カレント
ミラー回路として構成する。その詳細は既に知られてい
るように図示した通りであって２個のｐｎｐトランジス
タ５９及び６０とダイオード接続されたトランジスタ６
１とを具える。トランジスタ６０のコレクタとトランジ
スタ５９のベースとを夫々相互に接続し、且つトランジ
スタ５５のコレクタに接続する。トランジスタ６０と６
１のェミツタを直流電源の正端子に接続する。このカレ
ントミラー回路５８の出力端子はトランジスタ５９のコ
レクタで形成される。このトランジスタ５９のコレクタ
はトランジスタ５６のコレク外こ接続する。第１８図に
示す前処理回路は点６２と大地点との間に接続された積
分コンデンサＣを具える。

この点６２はトランジスタ５６のコレクタとシュミット
トリガ回路５７の入力端子とェミッタホロワ回路６３の
入力端子とに接続する。このェミツタホロワ回路６３の
出力端子に出力信号（ｒｅｓｉｄ雌ｌｓｉｇ脚）◇ａ（
ｔ）が出力される。シュミットトリガ回路５７はコンデ
ンサＣの両端の電圧が十ＶＭｘより高くなるとトランジ
スタ５６を導適状態にする電圧を出力するようにセット
しておく。コンデンサＣの両端の電圧が−Ｖｍａｘより
少さくなるとシュミットトリガ回路５７はトランジスタ
５６をカットオフにする出力電圧を出力する。トランジ
スタ５６がカットオフになるとトランジスタ５５が導通
し、トランジスタ５５のコレクタ回路、従ってトランジ
スタ５９のコレクタ回路に電流１，が流れ、この電流１
，が充電電流としてコンデンサＣに印加される。トラン
ジスタ５６が導適状態にある時はトランジスタ５５はカ
ットオフされている。この時はトランジスタ５５及び５
９のコレクタ回路には電流が流れない。この時はトラン
ジスタ５６のコレクタ回路に電薪紅２（これはコンデン
サＣの放電電流である）が流れる。電流１，と１２の各
々の値は１。の値で決まる。更にこの電流１。はトラン
ジスタ４７のベースの電圧に比例し、このベース電圧は
入力電圧Ｘａ（ｔ）にツヱナダィオード５０の両端の電
圧Ｖ５ｏを加えたものに等しい。抵抗４９，５１及び５
２をしかるべく設定すればこの電圧Ｖ５ｏはＶＭｘに等
しくできる。従ってトランジスタ４７のベース電圧はＸ
′ａ（ｔ）＝×ａ（ｔ）＋Ｖｍ枇に等しい。第１８図こ
示す前処理回路は出力信号ダＺ（ｔ）を出力するだけで
なく、第１７図に示す裏子化回路４４の出力端子に現わ
れる信号に対応する信号も出力する。

即ち、第１８図に示す回路ではこの信号はシュミットト
リガ回路５７の出力端子に現われる。そこでこの出力端
子をェミッタホロワ回路６４とサンプリング回路６５と
を介して遅延回路４５の入力端子に接続する。このサン
プリング回路６５もサンプリングパルスで制御される。
肌 まとめ １ 本明細書の最初の方で述べたように上述した以外の
振幅制限関係も多数適用できる。

前に示したようにこれらの振幅制限関数は周期関数とし
、また各周期内で逆関数がとれるものとすると好適であ
る。前述した振幅制限関数に加えて関数Ｚａくｔ）＝Ｖ
船ＸＳｉｎ（菱続け） （５９）も振幅制限関数として
殊に興味をひくものである。

この関数が第１４図の前処理回路内の振幅制御回路１３
の振幅制限関数を表わすと仮定するとこの前処理回路の
出力信号Ｚａ（ｔ）は式のようになる。

ｚａ（ｔ）＝ｖｍａＸＳｉｎ（寿｛ｔ＋′も．洗浄ｄ７
｝） （６ｏ）罰＝の。

とすると判かる遜り、この（６０）式は搬送周波数の。
／２ｍ、スィープの。／２ｍの周波数変調信号を数学的
に表現したものである。これはこの前処理回路がＦＭ変
調器の形にできることを意味する。１ ２ 式（２３）
で述べたように参（ｎ）は×ａ（ｔ）（ｎＴ−Ｔ／２）
に比例する。

しかし前処理回路８にサンプルアンドホールド回路を使
用すことにより会（ｎ）を×ａ（ｎＴ）に比例させるこ
とができる。第８図及び第１１図で示す回路ではこのサ
ンプルアンドホールド回路は積分回路１２の入力端子に
接続し、このサンプルアンドホールド回路を介してこの
積分回路１２に×ａ（ｔ）を印加するようにすることが
できる。この時は次が成立する。会（ｎ）ＶｍａＸ＝Ｘ
ａ（ｎＴ）＋ｒ（ｎ）−ｒ（ｎ−・）第１４図及び第１
７図に示す回路ではこのサンプルアンドホールド回路は
回路全体の入力端子と加算回路４２の入力端子との間に
入れることができる。

この代りに加算回路４２の出力端子と積分回路１２の入
力端子との間に入れることもできる。３ ｂビット補助
Ａ／Ｄ変換器付きの本発明回路により（ｂ＋ａ）ビット
符号のワードを得るに必要なＮの値は第１８図から求め
ることができる。

例えばａ＝４とするとＮは９．２にとらねばならない。
これはＸ（ｎ）が１６ビット符号ワードでなければなら
ぬとすると１２ビット補助Ａ／Ｄ変換器を使用する必要
があることを意味する。しかし、１２ビットＡ／Ｄ変換
器は今時点では未だ可成り高価である。しかし、１２ビ
ットより低い符号ワードを出力する補助Ａ／Ｄ変換器を
使って同じＮの値で１６ビット符号ワードを得ることが
できる。これは前述した回路の任意の一つを用用い、こ
れを既知の方法で「ネスティング」（ｎｅｓｔｉｎｇ：
入れ子にすること）により達成できる。例えば第１７図
の回路をネステイングすると第１９図に示す回路が得ら
れる。この第１９図の回路ではアナログ信号Ｘ．（ｔ）
はＭ個の前処理回路８（１），８（２），……………８
（Ｍ）を縦続接続したものを介して補助Ａ／Ｄ変換器．
５に印加する。この補助Ａ／Ｄ変換器５により出力され
る符号ワードはＭ個の後処理回路９（１），９（２）…
…………９（Ｍ）を縦続接続したものを介してデシメー
ティングフィルタ１０１こ印加する。

第１９図の回路ではＭを３としてある。３個の前処理回
路８（１），８（２）及び８（３）の各々は第１７図に
示す前処理回路とする。

そして上述したようにしてこれらは各サンプルアンドホ
ールド回路を具えているとする。３個の後処理回路９（
１），９（２）及び９（３）の各々も同様にして第１７
図に示す後処理回路とする。

参考文献 １「アイ・イー・イー・イートランザクシヨンズ オン
サーキツツ アンドシステムズアナログ／ディジタル
変換特集号」（ＳｐｅｃｉａｌＩｓｓｕｅｏｎＡｎａｌ
ｏｇ／ｏｉｇｔａＩＣｏｎｖｅｒｓｉｏｎｌＥＥＥＴｒ
ａ船ａｕｓａｃｔｉｏ船 ｏｎ ｉｒｃ山ｔｓ ａｎｄ
Ｓｙｓにｍｓ）第ＣＡＳ−２５登第７号１９７２王７
月。

２ エー・ヴイ・オツベンハイム（ＡＶ．０ｐｐｅｎｈ
ｅｉｍ）及びアール・ダブリュー・シェーフアー（Ｒ．
Ｗ．Ｓｃｈａ企ｒ）著「ディジタル信号処理」（Ｄｉｇ
ＰＩＳｉｇＭＩＰｒｏｃｅｓｓｉｎｇ）、第４１３〜４
１８頁プレテイスーホール社（Ｐｒｅｎｔｉｃｅ−舷１
１）刊、１９７３王。

３ ドイツ国特許願 第７７０３６３３号 ４ ヱル・アール・ラビナー（Ｌ．Ｒ．Ｒａｂｉｍ）及
びアール・イー・クロシエール（Ｒ．Ｅ．Ｃｒｏｃｈｉ
ｅｒｅ）著「オプテイマム エフ・アイ・アール デジ
タル フイルタ インプリメンテーシヨンズ フオー
デシメイシヨン、インターポーレーシヨン、アンド ナ
ロウ／ゞンド フイルタリング」（Ｏｐｔｉｍ皿ｍＦＩ
ＲＤｉｇｉｔａｌＦｉｌｔｅｒＩｍｐｌｅｍｅｎｔａｔ
ｉｏｎｓ ｆｏｒ ＤｅｃｉｍａｔｉｏｎＩｎ
ｔｅｒｐｏｌａｔｉ。

ｎ 、 ａｎｄ Ｎａｎ。Ｗ ＢａｎｄＦｉｌ
ｔｅｒｉｎｇ）：アイ・イー・イー・イー トランザク
シヨンズ オンアコーステイクス、スピーチ アンドシ
グナルプロセシング（ｍＥＥＴｒａｎｓａｃｔｉｏ船ｏ
ｎ ＡＣｏ雌ｔｉｃＳ、Ｓｐｅｅｃｈａｎｄ Ｓｉｇｎ
ａｌ Ｐｒｏｃｅｓｓｉｎｇ）第ＡＳＳＰ−２３巻、１
９７３牢１０月号第４４４〜４５６頁。５ アール・イ
ー・クロシエール（Ｒ．Ｅ．Ｃｒｏｃｈｉｅ岱）及びア
イ・アール・１ラビナー（１．Ｒ．Ｒａｂｉｎａｅｒ）
著「ファーザーコンシダレィシヨンズイン ザ デ ザ
イン オブ デシメーターズアンドインターポーレータ
ーズ」（Ｆ川ｔｈｅｒ Ｃｏ船ｉｄｅｒａｔｉｏｎｓ
ｉｎ 比ｅ Ｄｅｓｉｇｎ ｏｆＤｅｃｉｍａｕｏ岱ａ
ｎｄ Ｉｎｔｅｒｐｏｌａｔｏｒｓ）：アイ・イー・イ
ー・イ−トランザクシヨンズ オンアコーステイクス、
スピーチ アンド シグナル プロセシング（ｌＥＥＥ
Ｔｒａ船ａｃｔｉｏｎｓｏｎＡｃｏｕｓｔｉｃｓ、Ｓ
ｐｅｃｈ ａｎｄ Ｓｉｇ脇Ｉ ＰｒＭｅｓｓｉｎｇ）
第ＡＳＳＰ−２４蓋、１９７６王８月号第２９６〜３１
１頁６ エム・ジー・ベランジヤー（Ｍ．Ｇ．茂１１
ａｎ群ｒ）著「コンビュテーションレートアンドストー
レイジ エステイメーシヨンインマルチレートデイジタ
ル フイルタリング ウイズ ハーフーバンド フイル
ターズ」（Ｃｏｍｐｕはｔｉｏｎ Ｒａｔｅ ａｎｄ
Ｓｔｒａｇｅ Ｅｓｔｉｍａｔｉｏｎｉｎ Ｍｕｌｔｉ
ｒａｔｅ ＤｉｇｉＧＩ Ｆｉｌｔｅｒｉｎｇ Ｍｔｈ
Ｈａｌｆ−母ｎｄＦｉｌにｒｓ）：アイ・イ−・イ−
・イ‐ トランザクスションズオンアコーステイクス、
スピーチ アンドシグナル プ。

セシング（ｌＥＥＥ Ｔｒａｎｓａｃｔｉｏ旧 ｏｎ
Ａｃｏｕｓｔｉｃｓ、ＳｐｅｅｃｈａｎｄＳｉ劉ａＩＰ
ｒＭｅｓｓｉｎｇ）第ＡＳＳＰ−２５巻、１９７７年８
月号、第３４４〜３４６頁

【図面の簡単な説明】

第１図はＡ／Ｄ変換器の構造の原理を略式図示した線図
、第２図はアナログ信号の電力密度の略図、第３図は時
間的に離散的で振幅が連続的な信号の電力スペクトルの
一周期の略図、第４図は時間的に及び振幅が離散的な信
号の電力スペクトルの一周期の略図（振幅が離散的であ
ることにより入り込む雑音信号の電力スペクトルも併せ
記す）第５図は２図に示すアナログ信号を印加するもの
とし、Ｎ；２としてサンプリング周波数〆ｓを２Ｎナｘ
と等しくした時の第１図のＡ／○変換器の出力信号の一
周期の図、第６図はデシメータの記号を示す図、第７図
は第５図に示す電力スペクトルを有する信号が印加され
る時の第６図に示すデシメータの出力信号の電力スペク
トルの一周期の図、第８図は本発明アナログーディジタ
ル変換器の全体の構成を示すブロック図、第９図は式（
２５）中の関数ｓｉｎ２（２汀「Ｔ／２）のグラフを示
す図、第１０図は式（３２）で規定される付加的ビット
数ａとサンプリング周波数を高くするファクターＮとの
関係を示す図、第１１図は第８図のＡ／○変換器の一変
形例のブロック図、第１２図は各周期において非線形で
ある周期的な振幅制限関係を示す図、第１３図は各周期
において線形である周期的な振幅制限関数を示す図、第
１４図は第１ １図に示すＡ／Ｄ変換器を簡易化したも
の）ブロック図、第１５図は積分回路と線形な周期的振
幅制限関数を使用する振幅制限装置とにより形成される
縦続回路の一実施例を詳細に示すブロック図、第１６図
は第８図のＡ／Ｄ変換器で使用するための三角波状振幅
制限関数を示す図、第１７図は好適なＡ／Ｄ変換器の実
施例のブロック図、第１８図は第１７図のＡ／Ｄ変換器
で使用するための前処理装置の一実施例の詳細な回路図
、第１９図は第１７図のＡ／Ｄ変換器をネスティングし
たもの）図である。 ５・・・・・・ｂビット補助Ａ／Ｄ変換器、８・・・・
・・前処理回路（積分及び振幅制限装置）、９・・・・
・・後処理回路（ディジタル振幅復元装置とディジタル
差回路との縦続接続回路）、１０…・・・デシメータ（
ディジタル フィル夕）、１２……積分回路、１３・・
・・・・振幅制限回路、１４・・・・・・振幅復元回路
、１５・・・・・・差回路、１６・・・・・・丸め回路
、２１・・…・加算装置、４０・・・…極性検出器、４
１・…・・スイッチング装置、４２…・・・加算装置（
媒介装置）。 ＦＩＧ．ＩＦ‘Ｇ．２ ＦＩＧ．３ ＦＩＧ．４ ＦＩＧ．５ ＦＩＧ．６ ＦＩＧフ ＦｉＧ．８ 汀６・９ ＦＩＧ．１０ ＦＩＧ．１１ ＦＩＧＪ２ ＦＩＧ．１３ ＦＩＧ仏 ＦＩＧ７５ ＦＩＧＪ６ ＦＩＧ１７ ＦＩＧ．１８ ＦＩＧ．１９

Claims (1)

1. 【特許請求の範囲】 １ 周波数スペクトルが或る信号周波数帯域内にあるア
   ナログ信号を、各々が（ｂ＋ａ）ビツトを具える符号ワ
   ード列に変換するアナログ−デイジタル変換器において
   、（ａ） 前記アナログ信号を受け取るための変換器入
   力端子と、（ｂ） （ｂ＋ａ）ビツトの符号ワード列を
   供給する変換器出力端子と、（ｃ＿１） 前処理入力信
   号を受ける前処理入力端子、（ｃ＿２） この前処理入
   力信号を積分して積分信号を発生する手段、および（ｃ
   ＿３） この積分信号の振幅を処理し、この積分信号と
   の間に、周期性を有し、各周期毎に逆関数をとることが
   できるとともに単調に変化する振幅制限関数で表わされ
   る関数を有する補助信号を発生する手段を具える（ｃ）
   前処理装置と、 （ｄ） 前記前処理入力端子を前記変換器入力端子に結
   合する手段と、（ｅ） 前記補助信号と、アナログ信号
   のナイキストサンプリング周波数よりも高いサンプリン
   グ周波数で生起するサンプリングパルスとを受け、この
   補助信号を各々がｂビツトを具える符号ワード列に変換
   する補助アナログ−デイジタル変換器と、（ｆ＿１）
   この補助アナログ−デイジタル変換器の出力信号を受け
   る入力端子、（ｆ＿２） この入力端子で受ける補助ア
   ナログ−デイジタル変換器の出力信号の振幅を処理し、
   この出力信号との間に、前記振幅制限関数の逆関数であ
   る振幅復元関数にて表わされる関係を有する振幅復元信
   号を発生する手段、および（ｆ＿３） この振幅復元手
   段を微分する微分手段を具える後処理装置と、（ｇ）
   この後処理装置の出力端子に結合され、前記信号周波数
   帯域外の周波数成分を抑圧し、前記所望の（ｂ＋ａ）ビ
   ツト符号ワードを前記変換器出力端子に供給するデイジ
   タルフイルタとを具えることを特徴とするアナログ−デ
   イジタル変換器。 ２ 前記積分及び振幅制限手段から出力される補助信号
   とこの積分及び振幅制限手段に印加される信号を積分し
   た値との間に成立する関係を記述する関数を周期関数と
   したことを特徴とする特許請求の範囲第１項記載のアナ
   ログ−デイジタル変換器。 ３ 前記振幅復元手段に第１の入力端子が前記差回路の
   出力端子に接続され、出力端子がデイジタルフイルタの
   入力端子に接続された加算装置を設けたことを特徴とす
   る特許請求の範囲第１項記載のアナログ−デイジタル変
   換器。 ４ 前記差回路の出力端子を、この差回路から出力され
   る数の極性に依存してスイツチング装置を制御し、前記
   加算装置の第２の入力端子に第１又は第２の基準数を印
   加する極性検出回路にも接続したことを特徴とする特許
   請求の範囲第３項記載のアナログ−デイジタル変換器。 ５ 前記結合手段に、一定基準信号が印加される加算装
   置を設けたことを特徴とする特許請求の範囲第１項記載
   のアナログ−デイジタル変換器。６ 前記デイジタルフ
   イルタをデシメーシヨンフイルタとしたことを特徴とす
   る特許請求の範囲第１項記載のアナログ−デイジタル変
   換器。