JPS6119230A - オ−バサンプル符号化方法及び装置 - Google Patents

オ−バサンプル符号化方法及び装置

Info

Publication number
JPS6119230A
JPS6119230A JP13963584A JP13963584A JPS6119230A JP S6119230 A JPS6119230 A JP S6119230A JP 13963584 A JP13963584 A JP 13963584A JP 13963584 A JP13963584 A JP 13963584A JP S6119230 A JPS6119230 A JP S6119230A
Authority
JP
Japan
Prior art keywords
signal
digital
processing
sampling
binary
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP13963584A
Other languages
English (en)
Inventor
Rikio Maruta
力男 丸田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Nippon Electric Co Ltd filed Critical NEC Corp
Priority to JP13963584A priority Critical patent/JPS6119230A/ja
Priority to CA000486296A priority patent/CA1271995A/en
Priority to DE8585304798T priority patent/DE3584398D1/de
Priority to EP85304798A priority patent/EP0168220B1/en
Priority to US06/751,909 priority patent/US4684925A/en
Publication of JPS6119230A publication Critical patent/JPS6119230A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明はアナログ信号のディジタル変換、特に簡易なA
/D (アナログ/ディジタル)変換器を用いて高精度
な符号化を実現し得るオーバサンプル符号化の方法及び
装置に関する。
(従来技術) オーバサンプル符号器は、アナログ信号を高い標本化周
波数で粗く量子化した後、ディジタル演算によりナイキ
スト標本化周波数の高精度量子化信号に変換するもので
あり、A/D変換のためのアナ−ログ回路が簡易化され
る他、A/D変換の前のアナログフィルタを不要化もし
くは簡単化することができる特徴がある。
へ     第3図はオーバサンプル符号器の公知技術
屹基づく構成を示す図である。オーバサンプル符号化に
は、予測(プレディクチイブ)符号器を用いる方法、雑
音成形(ノイズシェイピング)符号器を用いる方法、さ
らにその両者を結合した方法1等が知られている。第3
図の符号器は予測と雑音成形の両機能を用いた例である
。オーバサンプル符号化技術の全体については下記文献
(1)に、また予測と雑音成形を用いた補間(インター
ボレーティブ)型符号器と呼ばれる形式については下記
文献(2)等に技術内容が開示されている。
〔文献(1)〕 アイ−イー・イーΦイー・トランザクションズ・オン拳
サーキットーアンド・システムズ(InnTRAN8A
CTION8’ ON  ’CIRCL]IT8  A
NDSY8TBMS ) CAS−25巻7号(197
8年7月)第436頁〜第447頁の論文ゝオーバサン
プルド。
リニア プレディクチイブ アンド ノイズ シェイピ
ング コーダーズ イブ オーター N〉1 (Ove
rsampled 、 Ljnear Predict
ive andNoise−8haping Code
rs of 0rder N)l )“〔文献(2)〕 アイ・イー・イー・イー会ジャーナル・イブ・ソリッド
ステート・サーキット(IBIJ JOTJR−NAL
 OF SOLID−8TATg Cl1(、CTJI
TS)8C−15巻6号(1980年12月)第101
4貞〜第1021頁の論文1アン・インターボレイティ
ブ・ビーシーエム・コーデック・ウィズ・マルチブレツ
クスト・ディジタル・フィルターズ(An Inter
polativePCM C0DliCwith Mu
ltiplexed DigitalFilterS)
“ 以下、第4図をも参照しながら第3図の機能及び動作を
説明する。
信号線lに与えられるアナログ入力信号は第4図C1)
に示すように帯域的fB (Hz )の低域信号である
とする。このアナログ入力信号は、ナイキスト標本化周
波数2 X fB(Hz)  よりはるかに高い標本化
周波数fn (Hz )で動作する標本化スイッチ11
を通り+ rH(標本7秒〕の標本値系列となる。減算
器12ではこの入力信号標本値より信号線2上の局部復
号信号アナログ値を減じ信号線3に誤差信号を出力する
。この誤差信号は次に雑音成形積分器13で積分される
。減算器14に於てこの積分器出力より信号線2上の局
部復号信号アナログ値を減じ、信号線4上に出力する7
信号a4上の信号に対し2値量子化器15に於て正負判
定し正の場合は+△を負の場合−△を信号線5に出力す
る。この2値量子化出力は予測積分器16により積分さ
れ局部復号信号ディジタル値を信号線2′上に出力する
。この局部復号信号デ、イジタル値をD/A変換器17
に通すことにより局部復号信号アナログ値となる。
積分器13と16は、標本化間隔をT=1/fH(秒〕
とし、Z二exp(sT) とすると、Z領域でそれぞ
れ1 /(1−1−1)とz−”/ (1−z=)なる
システム関数をもつものであり、加算器131,161
と1標本時間の遅延回路132,162により実現され
る。
アナログ入力信号の標本値系列の2変換をX(zl、局
部復号信号系列の2変換をY (zlとし、2値量子化
器に於て加法的に加わる量子化雑音系列のZ変換をQ 
tz+とすると、第3図の回路に於てY(z)= z−
’X 7zl + (1−z−” ) z−’ Q (
z)なる関係が導かれる。
z−1は単に1標本分の遅延をあられすからこれを無視
すれば、局部復号信号Y (z)には入力信号X(zl
がそのまま含まれている他、2値量子化器の量子化雑音
が(1−z’)倍されてあられれてくることがわかる。
第4図(2)は局部復号信号Y (zlのスペクトラム
を模疑的に示したものである。(1−Z−1)の周波数
特性は(1−exp(−jωT))でその振幅特性は苅
2丁の形になるから、量子化雑音は信号帯域外に押しや
られることになる。このような雑音特性の成形は雑音成
形積分器13の効果によるもので、もし減算器12の出
力を直接2値量子化器15に入力し雑音成形積分器を用
いない構成とすればY (z)= z=・X(z) +
 z−’ ・Q(z)となり、量子化雑音を信号帯域外
に押しやる効果はなくなる。これζま1次の予測形符号
器と呼ばれる構成である。
信号線2′に得られるfH(標本7秒〕の符号化信号を
ナイキスト標本化周波数f5=2Xfn  の信号に変
換する過程が次に必要となる。「SとfH(Z)関係を
fH=KXfS と整数比に選んでおけci、こ。
のような標本化周波数の変換はfH(標本7秒〕の信号
の相ji<Km本から1標本を抽出する間弓1き操作に
よって行なえる。しかし、この間づ1き操作の前に、以
下に述べる2つの目的で、信号を予めディジタルフィル
タに通しておく必要がある。ディジタルフィルタ使用の
第1の目的は信号帯域の制限である。通常A/D変換を
行なう場合、アナログ入力信号を標本化周波数の%以下
番こ帯域市i」限し標本化による折返し歪を防いでG)
る。オーlくサンプル符号化では最初の標本化は非常に
高し)周波数で行なわれるためA/D変換の前のアナ1
コク゛フイルタは不要となし得るか、もしくは極めて簡
易なものとなし得る。FB(Hz)への正確な帯域11
711限はディジタル化の後で行なえばよむ)。これ番
こより符号化すべきアナログ信号が必ずしもfB(Hz
)以下に帯域制限されていなくても、最終的にfs(標
本7秒〕のディジタル信号に変換された段階で折返し歪
を含まぬようにし得る。
ディジタルフィルタを用いる第2の目的は量子化雑音の
低域である0局部後号信号Y (z)に含まれる量子化
雑音は、第4図(2)に示すように全帯域に分布し、し
かも雑音成形作用により信号帯域外で大きくなっている
。このままで間引き操作を行なうと信号帯域外に奪る量
子化雑音が信号帯域内に落ち込んでくることになる0間
引き操作前に「B(Hz)に帯域制限すれば量子化雑音
の殆どは除去されるので間引き操作後の量子化雑音は少
なくなり信号対雑音比(S/N)  が改善される。
第3図のディジタルFIRフィルタ18、再標本化スイ
ッチ19.ディジタルIIRフィルタ20、及び再標本
化スイッチ21が上記の目的に用いられる。
fHc標本標本7秒倍号を直接fs(標本7秒〕に速度
低減する代りに、第3図では途中−たんfM〔標本7秒
〕の標本化速度を経由する2段階の標本速度低減方式を
用いている。fMはfH> fM >fsであり、且つ
fH/fM=MもfM/fS、、=N  も整数値をと
るように選ばれる。
ディジタルFIRフィルタ18の役割はfM(標本7秒
〕に信号の標本化速度を低減する前に予めfMの整数倍
の周波数の前後にある量子化雑音成分を除去することで
ある。このフィルタの特性の第4図(3)の如きもので
あればよく、F’IRフィルタとして実現し易い、ディ
ジタルF’IRフィルタ18の出力を再標本化スイッチ
19によりfM〔標本7秒〕の速度に間引くと、間引き
後のディジタル信号のスペクトラムは第4図(4)の如
く、fM(Hz)毎の繰返しを持つ。信号帯域内の雑音
は間引き前と同程度に抑えられるが、信号帯域外の雑音
は、ディジタルFIL(、フィルタ18の減衰量が少な
い部分の量子化雑音が折返〆されて重畳されるため大き
くなっている。FIRフィルタの所要次数を小さく抑え
るため信号帯域内の単調減衰を許してもよい。
第4図(4)で信号成分のスペクトラムが平坦でないよ
うに描いであるのはこの理由による。
ディジタルIIR,フィルタ20はfM(標本7秒〕の
標本化周波数で動作する帯域的fB(Hz)の低域通過
フィルタであり、第4図(5)に示す特性を実現する。
ディジタルIIRフィルタ20は、ディジタルFIRフ
ィルタ18と合わせて信号帯域内特性が平坦となるよう
設計される。このフィルタを通すとfB以以上間−fB
 (Hz)以下の信号成分及び量子化雑音成分は十分な
減衰を受ける。したがって、このフィルタの出力を再標
本化スイッチ21に通してfs(標本7秒〕の信号に変
換すると、第4図(6)に示すスペクトラムをもつこと
になる。
第5図はディジタルFI几フィルタI8の一構成例を示
す図である。信号線2′に与えられる信号は1標本遅延
回路81. 、81. 、・・・、81Mにより順次1
標本づつ遅延を受ける。この遅延されたデータに対し乗
算器8″2.、 、821 、・・・、82Lにより係
数り、 、 h、 。
・・・p hL を乗じ、乗算結果を加算器83+ 、
 83t 、・・・。
83Lで累算して、その結果を信号線6に出力する。
係数の数列(ho=ht−・・・+ hL )  はこ
のフィルタのインパルス応答であり、このインパルス応
答のz変換H(zl==Σhl z−’がこのフィルタ
のシステム1=0 関数となり非巡回項のみから成り巡回項をもたない。そ
の周波数特性はH(ej″′)二Σhl e−貝で与え
[=◇ られる。
第6図はディジタルI I Rフィルタ20の一般的な
構成例を示す図である。信号線7に与えられる信号に対
し H(zシニK ao (1+ aHHz”+ a21Z
−”I’/(1+ biX+b21 z−”51は1 なるシステム関数で決められた演算を施し、その結果を
信号線8に出力する。上式で2−“は標本化周期が17
 fM= M・(1/fH)であることに対応している
信号線7上の入力信号はまず乗算器9jθに於て定数a
llを乗じられた後1乗算器91+ 、 9b、加(減
)算器921 、921 、及び遅延回路931 、9
32より成る帰還ループにより上式のシステム関数の、
内1/(1+b、、 z=+b2. z−2M)に対応
すル巡回項ノ演算が行なわれ1次に乗算器91s 、 
914と加(減)算器92、 、92.  より成る回
路により(1+a1. z”−f−a21 z−2M)
に対応する非巡回項の演算が行なわれる。要求される次
数が2次より高次の場合には上記と同様な分母・分子2
次のセクションを縦属接続すればよい。
(従来技術の問題点) 以上第3図に示すオーバサンプル符号器について説明し
たように、アナログ信号をその信号帯域よりはるかに高
い標本化周波数で粗い童子化のA/l)変換を行なった
後、ディジタル的な帯域制限と標本速度低減によって、
高精度量子化された符号化出力が得られる。この回路の
実現に要するアナログ部分は低分解能のD/A変換器と
積分器等であり5%に量子化器は2値の極性比較器です
む。その他は全てディジタル回路により実現される。こ
のため雑音の混入や素子偏差の影響等に余り影響されず
高精度なA/D変換器が実現できる。
またディジタル回路はアナログ回路よりもLSIイし、
特番。今後益ヶ微細カ。エカ3進むVLSI(ヒ4゜適
       “している。したがって、このようなオ
ーバサンプル符号器はLSI/VLSI技術の発展動向
tこ整合し、今後益々その重要性が高まることは疑いな
い。
しかし、LSI化/VLSI化が行なわれるとしても、
チップ面積の小形化、低消費電力化、低コスト化のため
には、アナログ回路の簡略化だけでなくディジタル回路
についても単位時間当りの演算回数を低減させると共に
、必要とされる演算自体も簡単化することが必要である
。このためには。
高い標本化周波数で動作する演算部は機能的にできるだ
け簡易化し、複雑な処理は低い標本化周波数で実行する
のが望ましい2 第3図の例で言えば予測積分器16及びディジタルFI
Rフィルタ18が高速演算部である。この内予測積分器
I6は2値量子化615の出力c±△)を累算するだけ
の機能であるので、いわゆるアップ・ダウン・カウンタ
(可逆計数器)によって簡単に実現できる。これに対し
ディジタルF I Rフィルタ18は一般に第5図の構
成となり乗算器が含まれるため回路的に複雑となる。文
献2等に示される従来例では回路の複雑化を避けるため
、単に入力をM(= fn/ fM)回加算する累算器
を用いている。
これは第5図のFIRでLをMに、また全ての係数hl
(i=Q〜L)を1にした事に相当しており。
FM(Hz)の整数倍の前後の周波数の減衰が必ずしも
十分でなく、間引きにより信号帯域内に混入する量子化
雑音の割合が大きくなる。従来例はμ法則あるいはへ法
則として知られる非線PCM符号への符号化を応用目的
としていたため、D/A変換器17に非線形な重みをも
たせることにより。
信号振幅の大きなところでは量子化を粗く小さなところ
は細かくして小信号振幅時の量子化雑音発生値自体を低
く抑えることができること、最終的な所9精度も13ビ
ット線形符号化相轟でよいこと。
等の理由により上記の簡単なFIRの使用がOT能であ
った。
しかしながら、信号帯域内に通す信号が単一の音声信号
だけでなく帯域分割使用される2種゛類以上の音声信号
やデータ信号である場合には、非直線歪に基づく混変調
の発生を小さく抑えなければならず、高精度の細形符号
化が必要とされる。所要精度としても13ビツトを越え
、14〜16ビツトを要求される場合が多くなってくる
。また一方1回路的な実現容易性を高めるためや消費電
力の増加を抑えるためには標本化周波数fH(Hz)は
なるべく低く抑えなければならない、このような条件が
課せられる応用では、ディジタルFIR,フィルタI8
は単純な累算器でなく、任意の係数値をとり得るもので
なければならない、係数値を1とか1以外でも単純な2
のべき乗取外にとると乗算が必要になり、回路が複雑化
する。したがってコストが上昇し、サイズが大きくなり
、且つ消費電力の増大を招くことになる。また線形符号
化が要求される場合に単純な累算器をFIRとして用い
るのでは高精度化が困難である。これらが従来方式の欠
点である。
(発明の目的) 本発明は、このような従来方式の欠点を改善したもので
、ディジタルFl几フィルタに望ましい成熟特性をもた
せながらもその回路的な複雑度を大幅に低減し得るオー
バサンプル符号化の方法及び装置を提供する。
本発明の第1の目的は高精度な線形符号化をも実現し得
るオーバサンプル符号化の方法及び装置を提供すること
である。
本発明の第2の目的は高速のディジタル演算回路を簡略
化し得るオーバサンプル符号化の方法及び装置を提供す
ることである。
本発明の第3の目的はLSI化に適し、低コスト化、小
形化、低消費電力化の可能なオーバサンプル符号化の方
法及び装置を提供することである。
本発明の第4の目的は予測積分器の実現に際し。
ディジタル回路を用いるか、アナログ回路を用いるか、
したがってこれに駆除してマルチビット(multib
it )のD/A 変換器の使用が必然か不要となし得
るか、の選択を方式決定から切り離して回路設計者にゆ
だね得るオーバサンプル符号化の方法及び装置を提供す
ることである。
(発明の構成)                  
     。
本発明によれば、入力信号をナイキスト周波数より高い
周波数で標本化し、該標本化された信号を後記局部復号
信号を減算し、該減算された信号を2値量子化し、該2
値量子化された信号を積分して局部復号信号を発生する
ことにより前記入力信号をA/D変換し、該A/D変換
によるディジタル符号出力に対しディジタル的に帯域制
限を加え、かつ標本値を間引くオーバlサンプル符号化
方法において、前記帯域制限処理と前記積分処理との縦
続処理を巡回項を含む処理と、巡回項を含まない処理と
に分割し、前記2値麓子化された信号に対して前記巡回
項を含まない処理を施すとともに標本化周波数を低減し
、該標本化周波数を低減された信号に前記巡回項を含む
処理を施すことを特徴とするオーバlサンプル符号化方
法が得られる。
また本発明によれば、入力信号をナイキスト周波数より
も高い周波数で標本化する手段と、前記標本化された信
号から後記局部復号信号を減する減算器と、該減算器出
力を2値量子化する量子化手段と、該量子化手段出力を
積分し局部復号信号を発生する手段と、前記量子化手段
出力が供給され、その標本化周波数を整数分の1に低減
するディジタルFIRフィルタと、該ディジタルFIR
フィルタの出力を積分するディジタル積分器とを少なく
とも含むことを特徴とするオーバーサンプル符号化装置
が得られる。
(本発明の作用・原理) 本発明はディジタルFIRフィルタの入力を±1の2値
に限定することによって標本化速度低減に要する乗算を
実質上不要にするものである。予測機能をもつ符号器に
於てディジタルFIRフィルタの入力を2値にするには
予測積分器の前の信号を使うことが必要になる。2値量
子化器15の出力信号のZ変換をW(z)とあられすと
、Wjzlは前述の各部信号の定義にしたがい W(z)== (1−z−1) X(z)+ (1−z
−”)2Q(zlとあられされる。したがって、この信
号からX1z)の符号化値を得るには標本化速度低減の
過程で1/(1−Z−”)倍してやる必要がある。しか
し2値量子化器15の出力に対し直接この演算を行なう
ことは予測積分器16の出力から信号を取り出すことと
何ら変らず、標本化速度低減用ディジタルFIRフィル
タの入力を±1の2値にすることにならない。そこでデ
ィジタルFIRフィルタの後で1/(i−z−1)の演
算を行なうことが考えられる。
このようにすればディジタルFIRフィルタの入力は±
1のみとなり乗算不要とはなるが、その代りフィルタの
演算は全てfH(標本7秒〕の速度で行なわなければな
らず、FM(標本7秒〕への速度低減による演算量低減
をこの部分で期待することはできなくなる。
それ故、本発明ではさらに標本速度変換過程に含めるべ
き予測積分機能を高速非巡回部と低速巡回部の2段構成
で実現し、高速非巡回部を標本化速度低減用ディジタル
FIRフィルタと合成一体化することにより、高速部の
演算を簡易化するようにしている。すなわち本発明は1
/(1−Z”)なる積分器の伝達関数を式(1)右辺に
示すように変形し得る事実を利用する。式(1)右辺分
子項は2 の多項式であり、fH(標本7秒〕で動作す
るMタップのディジタルFIRフィルタ(非巡回項)で
ある。これに対し式(1)右辺分母項は2−“の多項式
であり、その逆数すなわち1 /(1−z”−M)はf
H/M = fM(Hz)を標本化周波数とする積分器
の伝達関数に等しく巡回項となる。したがって、この巡
回項の演$1/(1−Z−’)は輌〔標本7秒〕の信号
系列をfM〔標本7秒〕に速度低減した後で行なうこと
ができる。また式(1)右辺分子項は第3図の標本化速
度低減用のディジタルFIRフィルタ18の伝達関数と
あらかじめ畳み込んでおくことにより、単一のディジタ
ルFIRフィルタとして再構成できる。第3図のディジ
タルFI几フィルタ18のタップ長が(L+1)である
とき、Mタップのフィルタに相当する式(1)右辺分子
項と畳み込むと(M+L )タップの合成ディジタルF
IRフィルタが得られる。したがって2値量子化器15
の出力をこの合成ディジタルFIRフィルタに通してf
M(標本7秒〕 の標本化速度に低減しその後1 /(
1、−M)なる低速ディジタル績分器に通すことにより
、第3図の構成で信号線7上に得られた信号と同一の信
号が第1図の信号線7上に得られるこ古になる。
(実施例) 第1図は上述の原理に基づく本発明の実施例である。第
1図に於て参照数字1,2.2’、3,4゜s、7.s
、9.n、12.t3.t4.1.s46.i7,2o
、21.。
131 、132 、161 、162  は第3図に
於ける同一番号と対応し同様な意味をもつ。標本化速度
変換器22は上述の(M+L)タップの作成ディジタル
FI’Rフィルタの機能とfH(g不/秒〕から1M〔
標本7秒〕への標本速度変換を行なう再標本化スイッチ
の機能を合せもつもので、第2図に示す如き構成で実現
できる。
すなわち信号線5上に与えられる2値量子化信号は順次
遅延回路2211.221□、・・・、 221Jを経
由する。ここにJ=M+L−1である。入力信号は土、
久の2値信号であるから例えば+Δをゝl“、−Δを1
0“と割当てることにより、この遅延回路は1ビツトの
7リツプフロツプJ個により実現できる。この遅延回路
例からの(J+1 )組のタップオフ信号は再標本化ス
イッチ222に於てM標本に1回の割合に間引かれFM
 (= fH/M) (標本/抄〕の2値信号(、J+
1)組に変換される。信号線220にはこの1/Mの間
引きを指定するタイミングパルスが与えられる。再標本
化スイッチ222の出力の符号(極性)に応じて係数回
路223o、 223.。
・・・、 223.がり、または−hj(j=0.1.
・・・、J)を出力する。加算″”79.224 、2
24t 、・・・、’ 224J  ではこれら全係数
回路の出力の総和を求め信号線6′にその結果を出力す
る。したがって、この標本化速度変換に必要な演算量は
1/fM(秒〕当り5回の加(減)算のみとなり、係数
値が如何なる値であるとに拘らず乗算は一切不要となる
。また遅延回路も1ビ、トのフリップフロップで構成で
き回路が大幅に簡略化される。
信号線6′に得られるfM(標本7秒〕 の出力は次に
ディジタル積分器路に与えられる。ディジタル積分器器
は式(1)における1/(1z′)の演算を行なうもの
で、加算器231.1/fM(秒〕の遅延回路2321
乗算器233より構成される0乗S器233は係数αを
乗するもので、信号線6′から7迄の伝達関数を1/(
1−αz−M )  とする働きをもつ。
α=1とするとき、ディジタルフィルタ20への入力は
第1図と第3図例れの構成でも原理的に等しくなる。し
かし一般にはαの値は1よりわずかに小さく設定するの
が望ましい。これはα=1では遅延回路232内の初期
値の影響がいつまでも残るためである。αを1よりわず
かでも小さくとれば初期値の影響は時間と共に小さくな
り無視し得るようになる。α=1でないことによる特性
上の影響はまず直流近傍の低周波領域で積分特性が失な
われることとして効いてくる。しかし電話信号を例にと
れば300 Hz〜3400 Hz が通過帯域である
ようにごく低周波領域は信号帯域に含才れないのが通例
であり、低周波領域で積分特性が失なわれても問題ない
。また式(1)右辺分子項を1 ’+ (X Z−”−
1−cE2 z−2−1−、、、+(z(h+1 ) 
z−(M−1)とせずニ1 +z−”+ z ”+・−
: +z ”−1)  のままにしておくとこの分子項
によるfM(Hz)の整数倍の周波数における伝送零が
1/(1−αz−M)の極により完全に打ち消されず、
その分積分特性に変化が生ずることになる。しかし、こ
の影響もfM(Hz)の整数倍近傍に主としてあられれ
るだけであり。
信号帯域内の周波数では殆ど積分特性に影響を与えない
αの乗算はα== 1  z−(rnは整数)と選ぶこ
とによって2進符号の桁シフトと減算で簡単に実現する
ことができる。またディジタルフィルタ20の次数が奇
数次の場合には、その内の1次因子とディジタル償分器
の伝達関数17(1−αz−M )  とを合わせて1
組の2次セクションとして構成することも可能である。
以上の標本化速度変換器22とディジタル積分器悠の説
明を前述の第3図の従来構成の説明と重ね合わすことに
より、第1図の構成により信号線1に与えられたアナロ
グ信号が信号線9上に高精度符号化されて得られること
が明らかである。
本発明はこのように、少なくとも1次の予測積分機能を
有しナイキスト標本化周波数より高い標本化周波数で2
値量子化を行なうA/D変換器を用いそのA/D変換器
の出力符号列をディジタル的に間引きナイキスト標本化
周波数の高精度量子化符号列を得るオーバサンプル符号
化方式に於て。
A/D変換器内に含まれる予測積分器と別個に標本化速
度低減過程に予測積分機能を含ませ、且つその予測積分
機能をA/D変換器の標本化周波数より低い標本化周波
数で動作する低速積分器とその低速積分器の標本化周波
数の高調波を減衰させるA/D変換器の標本化周波数で
動作する非巡回形フィルタにより実現し、高速の2値量
子化信号を直接標本化速度低減過程に通すようにした事
を特徴としている。
(発明の効果) 本発明により標本化速度の低減が所要のフィルタ特性の
如何に拘らず複雑な乗算操作なしに実現し得るようにな
る。第4図の説明で示したように2段階の標本化速度低
減を用いることもできるが。
fH(標本7秒〕からfs(標本7秒〕に直接標本化速
度低減することも可能である。その場合には0〜約fB
(Hz)迄を帯域内とし約fn(Hz)以上を帯域外と
し、帯域内利得偏差は十分小さく帯域外減衰量は十分大
きくなるようなFIRフイルりが必要である。このよう
なFIRフイルりのタップ数は非常に大きく且つ係数も
単純でなくなるが、その場合でも本発明によれば乗算が
不要で1/fs〔秒〕間にそのタップ数分の加(減)算
を行なうだけでよい。
本発明では標本化速度低減に際し信号帯域外の量子化雑
音を圧縮するための任意のフィルタ特性が回路的な負担
増加なしに実現できるため、非線形符号化のみならず高
精度な線形符号化を実現し得る。
また本発明では高速のディジタル演算回路が極めて簡略
化されるので、LSI化が容易で、その結果低価格、小
形、低消費電力の符号器を実現し得る。
さらに本発明ではA/D変換の帰還ループに含まれる予
測積分器16は必ずしもディジタル的に実現する必要は
なく、これをアナログ積分器に置き換えることによりて
D/A変換器17を不要にすることもできる、
【図面の簡単な説明】
第1図は本発明の一実施例を示すブロック図。 第2図は該実施例で用いられる標本化速度変換器の構成
例を示すブロック図、第3図は公知仮相に基づくオーバ
サンプル符号器の構成例を示すブロック図、第4図はオ
ーバサンプル符号化技術の原理・動作を説明する図、第
5図及び第6図はそれぞれオーバサンプル符号器に用い
られるディジタルF’IRフィルタ及びディジタルiL
Rフィルタの構成例を示す図である。 図に於て、参照数字11は標本化スイッチ、13は雑音
成形積分器、15は2値量子化器、16は予測積分器、
17はf)/A変換器、20はディジタルIIRフィル
タ、21は再標本化スイッチ、22は標本化速度変換器
、23はディジタル積分器、12及び14は減真器であ
る。 半 1  (イ) 亭  4  図 o  fs  どt5 亭 5 l 悴 b  図

Claims (2)

    【特許請求の範囲】
  1. (1)入力信号をナイキスト周波数より高い周波数で標
    本化し、該標本化された信号を後記局部復号信号を減算
    し、該減算された信号を2値量子化し、該2値量子化さ
    れた信号を積分して局部復号信号を発生することにより
    、前記入力信号をA/D変換し、該A/D変換によるデ
    ィジタル符号出力に対し、ディジタル的に帯域制限を加
    え、かつ標本値を間引くオーバサンプル符号化方法にお
    いて、前記帯域制限処理と前記積分処理との縦続処理を
    巡回項を含む処理と、巡回項を含まない処理とに分割し
    、前記2値量子化された信号に対して前記巡回項を含ま
    ない処理を施すとともに標本化周波数を低減し、該標本
    化周波数を低減された信号に前記巡回項を含む処理を施
    すことを特徴とするオーバサンプル符号化方法。
  2. (2)入力信号をナイキスト周波数よりも高い周波数で
    標本化する手段と、前記標本化された信号から後記局部
    復号信号を減する減算器と、該減算器出力を2値量子化
    する量子化手段と、該量子化手段出力を積分し局部復号
    信号を発生する手段と、前記量子化手段出力が供給され
    、その標本化周波数を整数分の1に低減するディジタル
    FIRフィルタと、該ディジタルFIRフィルタの出力
    を積分するディジタル積分器とを少なくとも含むことを
    特徴とするオーバサンプル符号化装置。
JP13963584A 1984-07-05 1984-07-05 オ−バサンプル符号化方法及び装置 Pending JPS6119230A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP13963584A JPS6119230A (ja) 1984-07-05 1984-07-05 オ−バサンプル符号化方法及び装置
CA000486296A CA1271995A (en) 1984-07-05 1985-07-04 Method and apparatus for converting an analog signal to a digital signal using an oversampling technique
DE8585304798T DE3584398D1 (de) 1984-07-05 1985-07-05 Verfahren und einrichtung zur umwandlung eines analogsignals in ein digitalsignal mittels einer uebertastungstechnik.
EP85304798A EP0168220B1 (en) 1984-07-05 1985-07-05 Method and apparatus for converting an analog signal to a digital signal using an oversampling technique
US06/751,909 US4684925A (en) 1984-07-05 1985-07-05 Method and apparatus for converting an analog signal to a digital signal using an oversampling technique

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13963584A JPS6119230A (ja) 1984-07-05 1984-07-05 オ−バサンプル符号化方法及び装置

Publications (1)

Publication Number Publication Date
JPS6119230A true JPS6119230A (ja) 1986-01-28

Family

ID=15249869

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13963584A Pending JPS6119230A (ja) 1984-07-05 1984-07-05 オ−バサンプル符号化方法及び装置

Country Status (1)

Country Link
JP (1) JPS6119230A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0722951A (ja) * 1991-11-29 1995-01-24 Nec Corp ノイズシェイパ
JPH07162312A (ja) * 1993-12-07 1995-06-23 Nec Corp ノイズシェイパ
JP2013546283A (ja) * 2010-12-08 2013-12-26 日本テキサス・インスツルメンツ株式会社 フォワードパス乗算器を有するシグマ−デルタ二乗差対数rms−dcコンバータ
JP2014504087A (ja) * 2010-12-08 2014-02-13 日本テキサス・インスツルメンツ株式会社 フォワード及びフィードバックパス信号二乗化を備えたシグマ−デルタ二乗差対数rms/dcコンバータ

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0722951A (ja) * 1991-11-29 1995-01-24 Nec Corp ノイズシェイパ
JP2822734B2 (ja) * 1991-11-29 1998-11-11 日本電気株式会社 ノイズシェイパ
JPH07162312A (ja) * 1993-12-07 1995-06-23 Nec Corp ノイズシェイパ
JP2013546283A (ja) * 2010-12-08 2013-12-26 日本テキサス・インスツルメンツ株式会社 フォワードパス乗算器を有するシグマ−デルタ二乗差対数rms−dcコンバータ
JP2014504087A (ja) * 2010-12-08 2014-02-13 日本テキサス・インスツルメンツ株式会社 フォワード及びフィードバックパス信号二乗化を備えたシグマ−デルタ二乗差対数rms/dcコンバータ

Similar Documents

Publication Publication Date Title
JP2761137B2 (ja) 過剰標本化変換器
Hauser Principles of oversampling A/D conversion
Lee for High Resolution Oversampling A/D Converters
Stewart et al. Oversampling and sigma-delta strategies for data conversion
AU7726294A (en) Apparatus for and method of speech digitizing
JPH0629786A (ja) デジタル・インターポレーション用低精度firフィルタ
JPH0661789A (ja) サンプリング周波数変換器
EP0512619B1 (en) Sampling frequency converter
CN105187068B (zh) 一种调制电路和调制方法
JPS6014536B2 (ja) bビツト補助A/D変換器付き(b+a)ビツトA/D変換器
CN111817716A (zh) 高效压控振荡器(vco)模数转换器(adc)
Parameswaran et al. A 100 µW Decimator for a 16 bit 24 kHz bandwidth Audio ΔΣ Modulator
JPS6119230A (ja) オ−バサンプル符号化方法及び装置
Claasen et al. Signal processing method for improving the dynamic range of A/D and D/A converters
Abeysekera et al. Design of multiplier free FIR filters using a LADF sigma-delta (/spl Sigma/-/spl Delta/) modulator
KR950035064A (ko) 실제 선형 위상 응답을 동반한 위상 각 보정의 제공 및 양자화 신호들의 필터링을 위한 데시메이션 회로 및 방법
JPH084231B2 (ja) オ−バサンプル符号化方法及び装置
Lee et al. On FIR delta modulation digital filters
Wu et al. One-bit processing for digital control
Venugopal et al. Design and implementation of a decimation filter for hearing aid applications
JP3420134B2 (ja) D/a変換システムとd/a変換方法
Abed et al. Design and implementation of a decimation filter for high performance audio applications
Nagahara et al. Design of Oversampling Δ Σ DA Converters Via H∞ Optimization
Thompson et al. A monolithic 50 kHz 16-bit A/DD/A converter using sigma-delta modulation
Mekala Third order CMOS decimator design for sigma delta modulators