DE19733395A1

DE19733395A1 - Detektorschaltung für Signalzustandsübergänge

Info

Publication number: DE19733395A1
Application number: DE19733395A
Authority: DE
Inventors: Jong-Hoon Park; Jae-Woon Kim
Original assignee: LG Semicon Co Ltd
Current assignee: SK Hynix Inc
Priority date: 1996-12-28
Filing date: 1997-08-01
Publication date: 1998-07-02
Anticipated expiration: 2017-08-02
Also published as: JP3259133B2; CN1114993C; KR19980055814A; CN1187072A; JPH10209818A; DE19733395C2; KR100246321B1

Description

HINTERGRUND DER ERFINDUNG 1. Bereich der Erfindung

Die vorliegende Erfindung betrifft eine Detektorschal tung für Signalzustandsübergänge zum Erzeugen eines monosta bilen Impulssignals durch Detektieren einer Zustandsänderung eines Eingangssignals und besonders eine verbesserte Detek torschaltung für Signalzustandsübergänge, die einen einfa chen Aufbau hat und unempfindlich gegenüber Störungen ist.

2. Beschreibung des Stands der Technik

Fig. 1A ist ein schematisches Diagramm einer Detektor schaltung für Signalzustandsübergänge gemäß dem Stand der Technik. Wie in dieser Zeichnung gezeigt, enthält eine her kömmliche Übergangs-Detektorschaltung: ein erstes NICHT- ODER-Gatter (NOR1) zum Aufnehmen eines Impuls-Eingangs signals, einen Inverter (INV0) zum Invertieren des Impuls- Eingangssignals, ein zweites NICHT-ODER-Gatter (NOR2) zum Aufnehmen der invertierten Version des Impuls-Eingangs signals, ein erstes Verzögerungsglied (DELAY1) zum Verzögern des Impuls-Eingangssignals, ein zweites Verzögerungsglied (DELAY2) zum Verzögern der invertierten Version des Impuls- Eingangssignals, und ein drittes NICHT-ODER-Gatter zum NICHT-ODER-Verknüpfen der Ausgangssignale des ersten und zweiten NICHT-ODER-Gatters (NOR1, NOR2).

Fig. 1B ist ein Schaltplan, der eine Verzögerungsein heit der Detektorschaltung für Signalzustandsübergänge nach dem Stand der Technik zeigt, die eine Reihe von Invertern und Verzögerungskondensatoren umfaßt, die eine Verzögerungs leitung bilden, um ein Eingangssignal zu verzögern.

Die Arbeitsweise und Wirkung der herkömmlichen Detek torschaltung für Signalzustandsübergänge mit dem obigen Aufbau wird nun beschrieben.

Geht das Eingangssignal über, erscheint das durch den Inverter (INVO) invertierte Eingangssignal an einem Knoten (B), das durch das erste Verzögerungsglied (DELAY1) verzö gerte Eingangssignal erscheint an einem Knoten (C), und die invertierte Version des durch das zweite Verzögerungsglied (DELAY2) verzögerten Eingangssignals erscheint an einem Knoten (D).

Folglich werden das Eingangssignal und das durch das erste Verzögerungsglied (DELAY1) verzögerte Eingangssignal durch das NICHT-ODER-Gatter (NOR1) NICHT-ODER-verknüpft. Die invertierte Version des Eingangssignals und das durch das zweite Verzögerungsglied (DELAY2) verzögerte invertierte Eingangssignal werden durch das zweite NICHT-ODER-Gatter (NOR2) NICHT-ODER-verknüpft. Dann werden die Ausgangssignale des ersten und zweiten NICHT-ODER-Gatters (NOR1, NOR2) durch das dritte NICHT-ODER-Gatter (NOR3) NICHT-ODER-verknüpft. Als Ergebnis davon wird ein Impuls-Ausgangssignal als ein monostabiler Impulssignalzustand erzeugt, wenn das Eingangs signal übergeht.

Fig. 2A ist ein Zeitablaufdiagramm für den Fall, daß ein stabiles Eingangssignal in die herkömmliche Übergangs- Detektorschaltung von Fig. 1A eingegeben wird. Fig. 2B ist ein Zeitablaufdiagramm für den Fall, daß ein kurzer Störim puls in die herkömmliche Übergangs-Detektorschaltung von Fig. 1A eingegeben wird.

Wie in Fig. 2B gezeigt, wird, wenn der kurze Störimpuls eingegeben wird, der kurze Störimpuls am Knoten (B) inver tiert, aber ohne sonstige Änderung in einen Eingangsanschluß des zweiten NICHT-ODER-Gatters (NOR2) eingegeben. An den Knoten (C, D) wird der kurze Störimpuls jedoch durch das erste und zweite Verzögerungsglied (DELAY1, DELAY2) gefil tert und beseitigt. Im Gegensatz dazu erscheinen das Ein gangssignal und der kurze Störimpuls, der nicht gefiltert ist, an Knoten (E, F) an den jeweiligen Ausgängen des ersten und zweiten NICHT-ODER-Gatters (NOR1, NOR2).

Deshalb wird der kurze Störimpuls am Knoten (A) auf das Ausgangssignal übertragen und bewirkt ungünstigerweise einen Fehler ein einer inneren Schaltung eines Chips.

Außerdem hat die herkömmliche Übergangs-Detektorschal tung einen komplexen Aufbau, der hoher Integration nicht zugänglich ist.

ZUSAMMENFASSUNG DER ERFINDUNG

Es ist folglich Ziel der vorliegenden Erfindung, eine verbesserte Detektorschaltung für Signalzustandsübergänge bereitzustellen, die in der Lage ist, ein gegenüber Störun gen unempfindliches Ausgangssignal sicher zu erzeugen.

Es ist ein weiteres Ziel der vorliegenden Erfindung, eine verbesserte Detektorschaltung für Signalzustandsüber gänge bereitzustellen, die einen einfachen Aufbau hat und für hohe Integration zugänglich ist und für Hochgeschwindig keitsbetrieb geeignet ist, weil die Anzahl an Logikgattern, die ein Eingangssignal durchläuft, klein ist, und durch die bei einem Zustandsübergang des Eingangssignals eine monosta bile Impulssignalausgabe erzeugt wird.

Um das obige Ziel zu erreichen, wird eine verbesserte Detektorschaltung für Signalzustandsübergänge bereitge stellt, die enthält: einen Generator für nicht überlagerte Signale zum Aufnehmen eines Eingangssignals und zum Erzeugen eines Paars nicht überlagerter Signale, und einen Impulsge nerator zum Erzeugen eines monostabilen Impulssignals wäh rend eines nicht überlagerten Abschnitts der durch den Gene rator für nicht überlagerte Signale erzeugten nicht überla gerten Signale.

KURZE BESCHREIBUNG DER ZEICHNUNGEN

Die vorliegende Erfindung wird aus der folgenden aus führlichen Beschreibung und den beigefügten Zeichnungen, die nur der Darstellung dienen und somit die vorliegende Erfin dung nicht beschränken, besser verständlich.

Fig. 1A ist ein schematischer Schaltplan einer Über gangs-Detektorschaltung gemäß dem Stand der Technik;

Fig. 1B ist ein schematischer Schaltplan, der eine Verzögerungseinheit einer Übergangs-Detektorschaltung gemäß dem Stand der Technik zeigt;

Fig. 2A und 2B sind Zeitablaufdiagramme von Signalen der Detektorschaltung für Signalzustandsübergänge gemäß dem Stand der Technik;

Fig. 3 ist ein schematischer Schaltplan einer Detek torschaltung für Signalzustandsübergänge gemäß der vorlie genden Erfindung;

Fig. 4 ist ein schematischer Schaltplan, der eine Ver zögerungseinheit der Detektorschaltung für Signalzustands übergänge gemäß der vorliegenden Erfindung zeigt; und

Fig. 5A und 5B sind Zeitablaufdiagramme von Signalen der Detektorschaltung für Signalzustandsübergänge von Fig. 3.

AUSFÜHRLICHE BESCHREIBUNG DER ERFINDUNG

Fig. 3 ist ein Schaltplan einer Detektorschaltung für Signalzustandsübergänge gemäß der vorliegenden Erfindung. Wie in dieser Zeichnung gezeigt, enthält die Detektorschal tung für Signalzustandsübergänge gemäß der vorliegenden Erfindung einen Generator (10) für nicht überlagerte Signale zum Erzeugen nicht überlagerter Signale (NOS, NOSB) bei Emp fang eines Eingangssignals, und einen Impulsgenerator (20) zum Erzeugen eines monostabilen Impulssignals während eines nicht überlagerten Abschnitts der durch den Generator (10) für nicht überlagerte Signale erzeugten nicht überlagerten Signale (NOS, NOSB).

Der Generator (10) für nicht überlagerte Signale ent hält hier einen PMOS-Transistor (MP1) mit einem Gate zum Aufnehmen eines Impuls-Eingangssignals, einer mit einer Sourcespannung (VCC) verbundenen Source und einem mit einem Knoten (ND1) verbundenen Drain, einen NMOS-Transistor (MN1) mit einem Gate zum Aufnehmen des Impuls-Eingangssignals, einer mit einer Massespannung (VSS) verbundenen Source und einem mit einem Knoten (ND2) verbundenen Drain, ein Verzöge rungsglied (Z) zum Verzögern eines Signals zwischen den beiden Knoten (ND1, ND2) und eine Invertereinheit (INV) zum Puffern der Signale an den Knoten (ND1, ND2).

Der Impulsgenerator (20) enthält ein UND-Gatter (AND) zum UND-Verknüpfen der von der Invertereinheit (INV) ausge gebenen nicht überlagerten Signale (NOS, NOSB).

Die Invertereinheit (INV) enthält erste und zweite Inverter (INV1, INV2), die mit dem Knoten (ND1) in Reihe geschaltet sind, zum Puffern eines Signals von diesem, und einen dritten Inverter (INV3), der mit dem Knoten (ND2) verbunden ist, zum Puffern eines Signals von diesem.

Fig. 4 ist ein Schaltplan, der eine Ausführungsform des im Generator (10) für nicht überlagerte Signale enthal tenen Verzögerungsgliedes (Z) zeigt. Das Verzögerungsglied (Z) kann durch Kombinieren eines Widerstands, eines Konden sators und eines MOS-Transistor-Durchlaßgatters aufgebaut sein, oder jedes Element alleine kann das Verzögerungsglied (Z) bilden.

Die Arbeitsweise und Wirkung der Detektorschaltung für Signalzustandsübergänge gemäß der vorliegenden Erfindung wird nun mit Bezug auf Fig. 3 bis 5B ausführlich beschrie ben.

Fig. 5A ist ein Zeitablaufdiagramm für den Fall, daß ein stabiles Eingangssignal in die Detektorschaltung für Signalzustandsübergänge gemäß der vorliegenden Erfindung eingegeben wird.

Zunächst wird, wenn ein Eingangssignal auf Low-Pegel ist, der PMOS-Transistor (MP1) angeschaltet und der NMOS- Transistor (MN1) abgeschaltet, und deshalb werden die elek trischen Potentiale an den Knoten (ND1, ND2) zu High-Pegeln. Folglich wird das über den ersten und zweiten Inverter (INV1, INV2) ausgegebene nicht überlagerte Signal (NOSB) zu einem High-Pegel, und das vom dritten Inverter (INV3) ausge gebene nicht überlagerte Signal (NOS) wird zu einem Low- Pegel. Folglich UND-verknüpft das UND-Gatter (AND) des Im pulsgenerators (20) die vom Generator (10) für nicht überla gerte Signale ausgegebenen nicht überlagerten Signale (NOS, NOSB) und gibt ein Signal mit Low-Pegel aus.

Wenn das Eingangssignal vom Low-Pegel auf High-Pegel übergeht, dann wird der PMOS-Transistor (MP1) abgeschaltet und der NMOS-Transistor (MN1) wird angeschaltet, und als Ergebnis wird das elektrische Potential des Knotens (ND2) sofort zu einem Low-Pegel. Folglich wird das nicht überla gerte Signal (NOS) zu einem High-Pegel. Das Abfallen des elektrischen Potentials des Knotens (ND1) wird jedoch durch das Verzögerungsglied (Z) verzögert und wird dann zu einem Low-Pegel, und folglich wird das nicht überlagerte Signal (NOSB) zu einem Low-Pegel.

Deshalb erhalten die nicht überlagerten Signale (NOS, NOSB) einen nicht überlagerten Abschnitt, der so lang wie die im Verzögerungsglied (Z) auftretende Verzögerungszeit ist.

Geht das Eingangssignal von High-Pegel auf Low-Pegel über, wird der PMOS-Transistor (MP1) angeschaltet und der NMOS-Transistor (MN1) wird abgeschaltet, und als Ergebnis davon wird das elektrische Potential des Knotens (ND1) so fort zu einem High-Pegel. Folglich wird das nicht überlager te Signal (NOS) zu einem High-Pegel. Der Anstieg des elek trischen Potentials des Knotens (ND2) wird jedoch durch das Verzögerungsglied (Z) verzögert und wird dann folglich zu einem High-Pegel. Als Ergebnis davon wird das nicht überla gerte Signal (NOS) dann folglich zu einem Low-Pegel.

Der Impulsgenerator (20) erzeugt deshalb ein monostabi les Impulssignal mit einer Impulsbreite, die so lang wie die Verzögerungszeit des Verzögerungsglieds (Z) ist, da die nicht überlagerten Signale (NOS, NOSB) einen nicht überla gerten Abschnitt aufweisen, der so lang wie eine im Verzöge rungsglied (Z) auftretende Verzögerungszeit ist, und der Impulsgenerator (20) die vom Generator (10) für nicht über lagerte Signale ausgegebenen nicht überlagerten Signale (NOS, NOSB) UND-verknüpft.

Fig. 5B ist ein Diagramm von Wellenformen für den Fall, daß ein kurzer Störimpuls in die Detektorschaltung für Signalzustandsübergänge gemäß der vorliegenden Erfindung eingegeben wird.

Ist das Eingangssignal auf Low-Pegel und wird darin ein positiver kurzer Störimpuls erzeugt, wird der PMOS-Transi stor (MP1) kurzzeitig abgeschaltet und der NMOS-Transistor (MN1) wird kurzzeitig angeschaltet. Als Ergebnis davon wird das elektrische Potential des Knotens (ND2) zu einem Low- Pegel, aber das elektrische Potential des Knotens (ND1) bleibt auf dem High-Pegel, nicht dem Low-Pegel, da dessen Abfallen durch das Verzögerungsglied (Z) verzögert wird.

Das nicht überlagerte Signal (NOS) ist ein Impuls signal, das erzeugt wird, während eine Ausgabe des Knotens (ND1) das Verzögerungsglied (Z) und den Inverter (INV3) durchläuft. Folglich erzeugt das UND-Gatter (AND) einen High-Pegel eines monostabilen Impulssignals, während die nicht überlagerten Signale (NOS, NOSB) beide auf High-Pegel sind.

Ist das Eingangssignal auf High-Pegel und wird darin ein negativer kurzer Störimpuls erzeugt, wird der PMOS-Tran sistor (MP1) kurzzeitig angeschaltet und der NMOS-Transistor (MN1) wird kurzzeitig abgeschaltet. Folglich wird das Poten tial am Knoten (ND1) zu einem High-Pegel, aber das Potential am Knoten (ND2) bleibt auf Low-Pegel, nicht auf High-Pegel, da dessen Anstieg durch das Verzögerungsglied (Z) verzögert wird.

Das nicht überlagerte Signal (NOS), das dem Potential am Knoten (ND2) folgt, wird auf High-Pegel gehalten, aber das nicht überlagerte Signal (NOSB) ist ein Impulssignal, das erzeugt wird, während das Potential am Knoten (ND2) das Verzögerungsglied (Z) und die Inverter (INV1, INV2) durch läuft. Folglich erzeugt das UND-Gatter (AND) einen High- Pegel eines monostabilen Impulssignals, während die nicht überlagerten Signale (NOS, NOSB) beide auf High-Pegel sind.

Folglich wird, da gemäß der vorliegenden Erfindung ein normales monostabiles Impulssignal erzeugt wird, obwohl ein kurzer Störimpuls in einem Eingangssignal erzeugt wird, eine innere Schaltung sicher betrieben.

Wie oben beschrieben hat die Detektorschaltung für Signalzustandsübergänge gemäß der vorliegenden Erfindung einen einfachen Aufbau, um eine günstige Umgebung für hohe Integration zu schaffen, und kann vorteilhaft für Hochge schwindigkeitsbetrieb eingesetzt werden, da die Anzahl an Logikgattern, durch die das Eingangssignal läuft, bis das monostabile Impulssignal entsprechend dem Übergang des Ein gangssignals erzeugt wird, klein ist.

Da die Detektorschaltung für Signalzustandsübergänge gemäß der vorliegenden Erfindung ferner ein Ausgangssignal sicher erzeugt, obwohl ein Eingangssignal einen kurzen Stör impuls enthält, ist die Übergangs-Detektorschaltung unemp findlich gegenüber der eingegebenen Störung.

Obwohl die bevorzugten Ausführungsformen der vorliegen den Erfindung zum Zweck der Darstellung beschrieben wurden, werden Fachleute erkennen, daß verschiedene Modifikationen, Zusätze und Ersetzungen möglich sind, ohne vom Bereich und Geist der Erfindung, wie in den beigefügten Patentansprüchen dargestellt, abzuweichen.

Claims

1. Detektorschaltung für Signalzustandsübergänge, die umfaßt:
einen Generator (10) für nicht überlagerte Signale zum Erzeugen eines Paars nicht überlagerter Signale (NOS, NOSB) bei Empfang eines Eingangssignals; und
einen Impulsgenerator (20) zum logischen Verknüpfen der von dem Generator (10) für nicht überlagerte Signale ausge gebenen nicht überlagerten Signale (NOS, NOSB) und zum Er zeugen eines Impulssignals entsprechend diesen, immer wenn ein Zustand des Eingangssignal geändert wird.

2. Detektorschaltung nach Anspruch 1, bei der der Gene rator (10) für nicht überlagerte Signale umfaßt:
einen PMOS-Transistor (MP1) mit einem Gate zum Aufneh men des Impuls-Eingangssignals, einer mit einer Sourcespan nung (VCC) verbundenen Source und einem mit einem ersten Knoten (ND1) verbundenen Drain;
einen NMOS-Transistor (MN1) mit einem Gate zum Aufneh men des Eingangssignals, einer mit einer Massespannung (VSS) verbundenen Source und einem mit einem zweiten Knoten (ND2) verbundenen Drain;
ein Verzögerungsglied (Z) zum Verzögern eines Signals zwischen dem ersten und zweiten Knoten (ND1, ND2); und
eine Invertereinheit (INV) zum Puffern der Signale des ersten und zweiten Knotens (ND1, ND2).

3. Detektorschaltung nach Anspruch 1, bei der der Im pulsgenerator (20) eines von UND-Gatter und NICHT-UND-Gatter enthält.

4. Detektorschaltung nach Anspruch 1, bei der der Im pulsgenerator die vom Generator (10) für nicht überlagerte Signale ausgegebenen nicht überlagerten Signale logisch kombiniert und ein Impulssignal mit einer Breite eines nicht überlagerten Abschnitts zwischen diesen erzeugt.

5. Detektorschaltung nach Anspruch 1, bei der das Ver zögerungsglied (Z) aus einem oder mehreren von Widerstand, Kondensator und Durchlaßgatter besteht.

6. Detektorschaltung nach Anspruch 2, bei der die In vertereinheit (INV) eine mit dem ersten Knoten (ND1) verbun dene erste Invertereinheit zum Puffern eines Signals aus diesem und eine mit dem zweiten Knoten (ND2) verbundene zweite Invertereinheit zum Puffern eines Signals aus diesem umfaßt.

7. Detektorschaltung nach Anspruch 4, bei der die Brei te des nicht überlagerten Abschnitts identisch mit der einer Dauer der Signalverzögerung eines Verzögerungsglieds (Z) im Generator (10) für nicht überlagerte Signale ist.

8. Detektorschaltung nach Anspruch 6, bei der die erste Invertereinheit 2N (N<1) Inverter enthält und die zweite Invertereinheit 2N-1 (N<1) Inverter enthält.