DE19717642A1

DE19717642A1 - Verfahren zur Datenregeneration

Info

Publication number: DE19717642A1
Application number: DE19717642A
Authority: DE
Inventors: Juergen Dipl Ing Burgmeier; Baldur Dipl Ing Stummer
Original assignee: Siemens AG
Current assignee: Siemens AG
Priority date: 1997-04-25
Filing date: 1997-04-25
Publication date: 1998-11-05
Also published as: WO1998049801A1; US6577696B1; CN1253684A; BR9808995A; CN1227857C; EP0978176B1; DE59811691D1; EP0978176A1

Description

Die Erfindung betrifft ein Verfahren zur Datenregeneration nach dem Oberbegriff des Patentanspruchs 1.

Durch Vergleich eines abgetasteten Datensignals mit dem noch nicht abgetasteten Datensignal wird ein Regelkriterium gewon nen, das zur Phasen- oder/und Frequenznachregelung eines Taktgenerators dient. Ein solcher Phasendetektor ist in IEEE, Journal of Lightwave Technology, Vol. LT-3, No. 6, Seite 1312-1314), beschrieben. Für extrem hohe Datenraten führen kleine toleranzbedingte oder durch Temperaturänderung verur sachte Laufzeitunterschiede der verwendeten Bausteine bereits dazu, daß Signale nicht zum idealen Zeitpunkt abgetastet wer den. Ebenso können Temperaturänderungen die Abtastschwelle verschieben, so daß auch eine optimale Unterscheidung zwi schen beispielsweise zwei Zuständen nicht mehr gegeben ist. Vor allem verhindern aber führen Veränderungen der Sendeim pulsform, Einflüsse der Übertragungsstrecke, empfangsseitige Impulsverzerrungen und unsymmetrische Einflüsse auf die über tragenen beiden logischen Zustände die Festlegung einer opti malen Abtastschwelle und eines optimalen Abtastzeitpunktes.

Aufgabe der Erfindung ist es, ein Verfahren zur optimalen Datenregeneration anzugeben.

Diese Aufgabe wird durch das in Anspruch 1 angegebene Verfah ren gelöst.

Vorteilhafte Weiterbildungen sind in den Unteransprüchen an gegeben.

Das Verfahren hat den großen Vorteil, daß es aufgrund der Fehlerkorrektur gestattet, den Abtastzeitpunkt oder/und die Abtastschwelle versuchsweise zu verschieben, ohne daß das fehlerkorrigierte Ausgangssignal unzulässig hohe Datenraten aufweist.

Ebenso wie der Abtastzeitpunkt kann die Abtastschwelle vari iert werden, um eine optimale Entscheidungsschwelle zu ermit teln.

Wenn die ermittelte Fehlerrate des versuchsweise eingestell ten neuen Abtastzeitpunktes über der Fehlerrate des vorherge gangenen Abtastzeitpunktes liegt, wird der bisher verwendete Abtastzeitpunkt (oder die bisher verwendete Abtastschwelle) zunächst beibehalten und dann eine Verschiebung des Ab tastzeitpunktes in der anderen Richtung versuchsweise durch geführt, um den optimalen Abtastzeitpunkt zu ermitteln.

Vorteilhaft ist auch, daß der Abtastzeitpunkt und die Abtast schwelle nur innerhalb eines vorgegebenen Bereichs verstellt werden. Hierdurch ist sichergestellt, daß auch bei einer Fehlfunktion der Regelung die Datenregeneration noch arbei tet.

Bei verschachtelten fehlerkorrigierenden Codes (interleaved) kann die Überwachung und Nachregelung von Abtastzeitpunkt und Abtastschwelle in verschiedenen Datenpfaden erfolgen, die in dividuell optimiert werden. Dies parallele Verarbeitung ist bei hohen Datenraten auch aus technologischen Gründen erfor derlich. Der andere Datenpfad kann als Vergleichsmaßstab die nen.

Die Bereiche, in denen sich der Abtastzeitpunkt und die Ab tastschwelle bewegen, können von der vorher gemessenen Feh lerrate und von der während der Änderung auftretenden Fehler rate bestimmt werden.

Sinnvoll ist es auch, daß bei einer neu gestalteten Verbin dung zunächst die Bereiche zur Neueinstellung von Abtastzeit punkt und Abtastschwelle sowie der Änderungsgeschwindigkeit größer gewählt werden als bei einer bereits existierenden Verbindung.

Vorteilhaft bei diesem Verfahren ist auch, daß kein zweiter Datenpfad vorgesehen zu werden braucht, der nur zur Festle gung des optimalen Abtastzeitpunktes und der optimalen Ab tastschwelle dient, die dann auf den eigentlichen Datenpfad übertragen werden. Bei diesem Verfahren kann aufgrund von To leranzen in den verschiedenen Datenpfaden eine optimale Ein stellung und Datenregeneration nicht immer erreicht werden.

Ausführungsbeispiele der Erfindung werden anhand von Figuren näher erläutert.

Es zeigen

Fig. 1 ein Prinzipschaltbild der erfindungsgemäßen Anordnung,

Fig. 2 eine Variante dieser Anordnung,

Fig. 3 eine weitere Variante für separat gesicherte Datenströme und

Fig. 4 ein Zeitdiagramm.

In Fig. 1 ist eine Anordnung zur Realisierung des erfin dungsgemäßen Verfahrens als Prinzipschaltbild dargestellt. Das übertragene Datensignal DS inklusive der Fehlerkorrektur dienenden Kontrollbits K wird einem Dateneingang 1 einer Ent scheidungsstufe ES zugeführt. Deren Ausgang ist mit einem Phasendetektor PD verbunden, der ein Exklusiv-Oder-Gatter EXOR zur Gewinnung einer Regelspannung enthält, die über ein Filter FI einen Oszillator VCO steuert. Dieser gibt ein Takt signal TS ab, das zur Abtastung des empfangenen Datensignals DS, K über einen Inverter IN oder ein Laufzeitglied geführt eine Regenerator Abtastkippstufe KR triggert. Dasselbe Takt signal ist über ein einstellbares Laufzeitglied LZ geführt und triggert als verstellbares Abtastsignal TSV eine Ab tastkippstufe KA, die das abgetastete Datensignal DS, K an ihrem Datenausgang zur Weiterverarbeitung abgibt. Das Daten signal wird einem FEC-Decodierer zugeführt, der anhand der Kontrollbits eine Fehlererkennung und/oder Fehlerkorrektur durchführt und am Datenausgang 2 das korrigierte Datensignal DS abgibt. Bei hohen Datenraten und bei verschachtelter Co dierung kann ein Seriell-Parallel-Umsetzer zwischen dem Aus gang der Abtastkippstufe KA1 und dem FEC-Decoder eingeschal tet sein.

Eine Steuerung überprüft in vorgegebenen Zeitintervallen die Übertragungsfehlerrate anhand der Korrekturhäufigkeit (und gegebenenfalls mittels einer zusätzlichen Fehlererkennung). Diese Zeitintervalle können einer Vielzahl von Datenblöcken entsprechen.

Um einen optimalen Abtastzeitpunkt einzustellen, verändert die Steuerung versuchsweise die Laufzeit des variablen Lauf zeitgliedes LZ. Der Veränderung der Laufzeit entspricht ein Verschieben des Abtastzeitpunktes T_A, das nur innerhalb eines gewissen Bereiches BE erfolgen darf. Als eine weitere Grenze kann die ergebende Fehlerrate verwendet werden, die stets be trächtlich unterhalb der Fehlerkorrekturfähigkeit des verwen deten Codes liegen sollte, aber auch abhängig von der zuletzt gemessenen Fehlerrate sein kann.

Die Verschiebung des Abtastzeitpunktes erfolgt zunächst in einer Richtung. Gleichzeitig wird die Fehlerrate gemessen. Verringert sich die Fehlerrate wird der Abtastzeitpunkt ver schoben. Dies kann um einen festen Wert erfolgen, beispiels weise indem die versuchsweise durchgeführte Verschiebung zu dem neuen Soll-Abtastzeitpunkt geführt hat. Wird die Fehler rate dagegen größer, erfolgt eine versuchsweise Verschiebung in der anderen Richtung, der zunächst eine weitere Messung in der bisherigen Sollage vorangehen kann.

Es können aber auch zunächst versuchsweise Verschiebungen in beiden Richtungen bezogen auf den letzten Sollabtastzeitpunkt vorgenommen werden. Anhand der Messungen wird der neue Ab tastzeitpunkt ermittelt, bei dem die Fehlerrate ein Minimum ist. Wenn bei dem neuen Abtastzeitpunkt eine höhere Fehler rate als bei dem früheren Abtastzeitpunkt zu erwarten ist, wird keine Neueinstellung durchgeführt, sondern zunächst die Fehlerrate erneut gemessen, um festzustellen, ob evtl. die Übertragungsstrecke schlechter geworden ist.

Die Einstellung des Abtastzeitpunktes kann auch in sehr klei nen konstanten Schritten - also unabhängig von der Größe der ermittelten Abweichung - erfolgen. Ein lokales Minimum der Fehlerrate muß vermieden werden. Zu bestimmten Zeiten oder bei neu geschalteten Verbindungen kann daher zunächst mit größeren versuchsweisen Verstellungen begonnen werden.

Auch sollte die Steuerung eine Tiefpaßfunktion beinhalten, die erst nach einer erheblichen Anzahl von Datenblöcken dann ein endgültiges Verschieben des Abtastzeitpunktes bewirkt, wenn der neu ermittelte Abtastzeitpunkt sicher zu besseren Fehlerraten führt.

Die Anzahl der Einstellvorgänge kann auch auf bestimmte Zei ten begrenzt werden.

Die Abtastschwelle kann nach demselben Modus eingestellt wer den, indem die Vergleichsspannung U- der Vergleichsstufe VS variiert wird. Die Kombination beider Maßnahmen bewirkt eine optimale Regeneration des empfangenen Datensignal.

Der Bereich BE, in dem eine Verschiebung des Abtastzeitpunk tes erfolgt, und der Bereich BA, in dem eine Verschiebung der Entscheidungsschwelle ES erfolgt, können so begrenzt werden, daß durch die Suchvorgänge die Fehlerrate des korrigierten Datensignals gering bleibt (Fig. 4).

Zur Verschiebung des Abtastzeitpunktes muß kein Laufzeitglied verwendet werden. Es kann ebenso in die Phasenregelschleife eingegriffen werden. Dies ist in Fig. 2 prinzipiell darge stellt. Der Ausgang der Vergleichsstufe VS ist direkt mit dem Eingang des Phasendetektor verbunden, an dessen Ausgang der FEC-Decodierer FEC-DEC eingeschaltet ist. Die Steuerung ST wirkt hier über einen Addierer AD auf den Eingang desgesteu erten Oszillators VCO. Durch das dem Regelsignal RE überla gerte Steuerkriterium SK wird das Taktsignal gegenüber dem Datensignal verschoben.

Für die Abtastkippstufe KA und die Regenerator-Abtastkipp stufe KR können auch separate Vergleichsstufen verwendet werden.

In Fig. 3 werden ein durch miteinander verschachtelte feh lerkorrigierende Codes gesicherte Datensignal DS und die je weils zugehörigen Kontrollbits K in zwei Datenströme aufge teilt. Es sind zwei Entscheidungsstufen VS1 und VS2 vorgese hen, denen jeweils eine Abtastkippstufe KA1 bzw. KA2 nachge schaltet ist. Die Kippstufen werden mit Takten TS1 bzw. TS2 angesteuert, die durch Frequenzteilung aus dem Taktsignal TS gewonnen werden. Jeder Datenstrom DS1, DS2 wird einem eigenen FEC-Decoder FEC-DEC1 bzw. FEC-DEC2 zugeführt.

Über verschiedene Laufzeitglieder LZ1 und LZ2 sind beide Ab tasttakte steuerbar. Die Steuerung variiert jeweils nur für einen Datenpfad den Abtastzeitpunkt und die Abtastschwelle und führt eine individuelle Optimierung durch. Es besteht die Möglichkeit, das Ergebnis nicht nur mit den vorhergegangenen Meßergebnissen, sondern auch mit den Meßergebnissen des ande ren Datenstromes zu vergleichen. Geänderte Übertragungsbedin gungen können so schneller berücksichtigt werden.

Claims

1. Verfahren zur Datenregeneration, bei dem aus einem Emp fangssignal (DS) ein Regelkriterium für einen Phasenregel kreis gewonnen wird, der ein Abtast-Taktsignal (TS) erzeugt, dadurch gekennzeichnet,
daß übertragene Daten durch einen fehlerkorrigierenden Code gesichert werden,
daß empfangsseitig fortlaufend die Übertragungsfehlerrate er mittelt wird,
daß versuchsweise eine gesteuerte Phasenverschiebung des Ab tast-Taktsignals (TS) gegenüber dem Empfangssignal (DS) und hiermit der Abtastzeitpunkt (T_A) geändert wird und
daß aufgrund der gemessenen Übertragungsfehlerraten der opti male Abtastzeitpunkt (T_A) ermittelt und eingestellt werden.

2. Verfahren zur Datenregeneration, bei dem aus einem Emp fangssignal (DS) ein Regelkriterium für einen Phasenregel kreis gewonnen wird, der ein Abtast-Taktsignal (TS) erzeugt, dadurch gekennzeichnet, daß die Entscheidungsschwelle (U_AB) für das Empfangssignal (DS) versuchsweise geändert wird und aufgrund der gemessenen Fehlerraten eine optimale Entscheidungsschwelle ermittelt und eingestellt wird.

3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß der Abtastzeitpunkt (T_A) und die Entscheidungsschwelle (UT_AB) eingestellt werden.

4. Verfahren nach Anspruch nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß der Abtastzeitpunkt (T_A) und/oder die Abtastschwelle (U_AB) jeweils nur innerhalb eines vorgegebenen Bereichs (BE, BA) verstellt werden.

5. Verfahren nach Anspruch nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Grenzen der Bereiche (BE, BA), in denen die Ab tastzeitpunkte oder die Vergleichsschwelle (U_AB) verschoben werden, durch die gemessene Fehlerrate bestimmt werden.

6. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß ein versuchsweise eingestellter neuer Abtastzeitpunkt (T_A) oder eine versuchsweise eingestellte neue Entscheidungs schwelle (U_AB) nur beibehalten werden, wenn die für die neue Einstellung ermittelte Fehlerrate unter der Fehlerrate eines vorangegangenen Zeitintervalls liegt.

7. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß nach einer Verschiebung des Abtastzeitpunktes (T_A) oder der Abtastschwelle (U_AB) in nur einer Richtung gegebenenfalls eine bleibende neue Sollage eingestellt wird, wenn die Feh lerrate gesunken ist.

8. Verfahren nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß erst nach einer Verschiebung des Abtastzeitpunktes (T_A) und/oder der Entscheidungsschwelle (U_AB) in beiden Richtungen aus den gemessenen Fehlerraten der optimale Abtastzeitpunkt bzw. die optimale Entscheidungsschwelle ermittelt und eine Korrektur durchgeführt wird.

9. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Verschiebung des Abtastzeitpunktes und/oder der Ab tastschwelle jeweils um einen vorgegebene Betrag erfolgt.

10. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Neueinstellungen auf bestimmte Zeiträume beschränkt werden.

11. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß mehrere verschachtelte Codes zur Datensicherung verwendet werden, daß empfangsseitig die Datenregeneration in verschie denen Verarbeitungspfaden erfolgt und die Übertragungsfehler separat ermittelt werden, daß jeweils nur für einen von mindestens zwei Datenströmen die Abtastzeitpunkte (T_A) oder/und die Entscheidungsschwelle (U_AB) variiert wird.

12. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Abtastzeitpunkte mit Hilfe eines einstellbaren Lauf zeitglieds (LZ) verschoben werden.

13. Verfahren nach einem der Ansprüche 1 bis 11, dadurch gekennzeichnet, daß die Abtastzeitpunkte (T_A) durch eine dem steuerbaren Oszillator (VCO) der Phasenschleife (PLL) zugeführte Korrek turspannung (UK) verschoben werden.