DE10319899A1 - Verfahren zum Erzeugen eines Kontrollsignals, das eine Frequenzabweichung anzeigt - Google Patents

Verfahren zum Erzeugen eines Kontrollsignals, das eine Frequenzabweichung anzeigt Download PDF

Info

Publication number
DE10319899A1
DE10319899A1 DE10319899A DE10319899A DE10319899A1 DE 10319899 A1 DE10319899 A1 DE 10319899A1 DE 10319899 A DE10319899 A DE 10319899A DE 10319899 A DE10319899 A DE 10319899A DE 10319899 A1 DE10319899 A1 DE 10319899A1
Authority
DE
Germany
Prior art keywords
signal
counter
frequency
control
ref
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE10319899A
Other languages
English (en)
Other versions
DE10319899B4 (de
Inventor
Karl Dipl.-Ing. Schrödinger
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10319899A priority Critical patent/DE10319899B4/de
Priority to US10/836,633 priority patent/US7095254B2/en
Publication of DE10319899A1 publication Critical patent/DE10319899A1/de
Application granted granted Critical
Publication of DE10319899B4 publication Critical patent/DE10319899B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R23/00Arrangements for measuring frequencies; Arrangements for analysing frequency spectra
    • G01R23/005Circuits for comparing several input signals and for indicating the result of this comparison, e.g. equal, different, greater, smaller (comparing phase or frequency of 2 mutually independent oscillations in demodulators)
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K5/00Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/26Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being duration, interval, position, frequency, or sequence
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • H03L7/085Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/087Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • H03L7/085Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/095Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using a lock detector
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00Modulated-carrier systems
    • H04L27/0014Carrier regulation
    • H04L2027/0044Control loops for carrier regulation
    • H04L2027/0071Control of loops
    • H04L2027/0073Detection of synchronisation state
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/02Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren anzugeben, mit dem sich sehr einfach ein Kontrollsignal bilden lässt, wenn die Frequenzen zwischen einem Nutzsignal und einem Referenzsignal zu sehr voneinander abweichen. DOLLAR A Diese Aufgabe wird erfindungsgemäß gelöst durch ein Verfahren zum Erzeugen eines Kontrollsignals (UNLOCK), das angibt, dass die Frequenzabweichung (DELTAf) zwischen den Frequenzen (fref und fvco) eines Nutzsignals (F(OUT)) und der Frequenz eines Referenzsignals (F(REF)) einen vorgegebenen Abweichungsgrenzwert überschreitet, wobei aus dem Nutzsignal (F'(OUT)) und dem Referenzsignal (F(REF)) ein Pulssignal (D) erzeugt wird, dessen Pulslänge (dt) proportional zur Frequenzdifferenz (DELTAf) zwischen dem Nutzsignal (F(OUT)) und dem Referenzsignal (F(REF)) ist, die Pulslänge (dt) mit einer vorgegebenen Maximalpulslänge verglichen wird und das Kontrollsignal (UNLOCK) erzeugt wird, wenn die Pulslänge (dt) eine vorgegebene Maximalpulslänge überschreitet.

Description

  • Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren anzugeben, mit dem sich sehr einfach ein Kontrollsignal bilden lässt, das anzeigt, dass sich die Frequenz eines Nutzsignals zu sehr von der Frequenz eines Referenzsignals unterscheidet.
  • Diese Aufgabe wird erfindungsgemäß durch ein Verfahren mit den Merkmalen gemäß Patentanspruch 1 gelöst. Vorteilhafte Ausgestaltungen des erfindungsgemäßen Verfahrens sind in Unteransprüchen angegeben.
  • Danach wird erfindungsgemäß aus dem Nutzsignal und dem Referenzsignal zunächst ein Pulssignal erzeugt, dessen Pulslänge proportional zur Frequenzdifferenz zwischen dem Nutzsignal und dem Referenzsignal ist. Anschließend wird die Pulslänge mit einer vorgegebenen Maximalpulslänge verglichen und es wird das Kontrollsignal erzeugt, wenn die Pulslänge eine vorgegebene Maximalpulslänge überschreitet.
  • Ein wesentlicher Vorteil des erfindungsgemäßen Verfahrens ist darin zu sehen, dass dieses sehr schnell und ohne großen Aufwand durchführbar ist; denn erfindungsgemäß wird lediglich ein Pulssignal gebildet, dessen Pulslänge proportional zur Frequenzdifferenz zwischen den zu überwachenden Signalen ist. Dieses Pulssignal muss dann lediglich im Hinblick darauf überwacht werden, ob die Pulslänge eine vorgegebene Maximalpulslänge überschreitet.
  • Das erfindungsgemäße Verfahren lässt sich beispielsweise zum Regeln bzw. Steuern eines steuerbaren Oszillators verwenden; es wird daher als vorteilhaft angesehen, wenn als das Nutzsignal das Ausgangssignal eines steuerbaren Oszillators oder ein mit dem Ausgangssignal des steuerbaren Oszillators gebildetes Hilfssignal herangezogen wird.
  • Einfach und damit vorteilhaft kann das Pulssignal mit zumindest zwei Zähleinrichtungen erzeugt werden. Bevorzugt wird dabei in eine erste Zähleinrichtung mit einem vorgegebenen ersten Maximalzählerstand das Nutzsignal eingespeist; in eine zweite Zähleinrichtung mit einem mit dem ersten Maximalzählerstand übereinstimmenden zweiten Maximalzählerstand wird das Referenzsignal eingespeist. Die Zählerüberlaufausgänge der beiden Zähleinrichtungen werden auf einen Zählerüberlauf hin überwacht und das Pulssignal wird jeweils dann erzeugt, wenn ausschließlich ein einziger der beiden Zähleinrichtungen einen Zählerüberlauf anzeigt.
  • Eine Überwachung der Frequenzen des Nutzsignals und des Referenzsignals erfolgt vorteilhaft kontinuierlich; bevorzugt wird somit der Überwachungsvorgang bzw. das Verfahren zum Erzeugen des Kontrollsignals wiederholt, nachdem die Zählerstände der beiden Zähleinrichtungen zurückgesetzt worden sind.
  • Das Vergleichen der Pulslänge des Pulssignals mit einer vorgegebenen Maximalpulslänge lässt sich besonders einfach und damit vorteilhaft durchführen, indem während des Vorliegens des Pulssignals das Nutzsignal oder das Referenzsignal in eine Kontroll-Zähleinrichtung eingespeist werden, der Zählerstand der Kontroll-Zählereinrichtung überwacht wird und das Kontrollsignal erzeugt wird, wenn der Zählerstand der Kontroll-Zähleinrichtung einen vorgegebenen Grenzzählerstand überschreitet.
  • Um eine kontinuierliche Überwachung der Frequenzen des Nutzsignals und des Referenzsignals zu ermöglichen, wird es als vorteilhaft angesehen, wenn unmittelbar oder zeitlich versetzt nach dem Wegfall des Pulssignals der Zählerstand der Kontroll-Zähleinrichtung zurückgesetzt wird, um erneut prüfen zu können, ob die Frequenzabweichung zwischen den Frequenzen des Nutzsignals und des Referenzsignals den vorgegebenen Abweichungsgrenzwert überschreiten.
  • Der vorgegebene Grenzzählerstand der Kontroll-Zähleinrichtung ist vorteilhaft durch den Maximalzählerstand der Kontroll-Zähleinrichtung gebildet; ein Überwachen des Zählerstandes der Kontroll-Zähleinrichtung erfolgt dann bevorzugt über einen Zählerüberlaufausgang der Kontroll-Zähleinrichtung. Das Kontrollsignal wird dann erzeugt, wenn am Zählerüberlaufausgang der Kontroll-Zähleinrichtung ein Zählerüberlauf angezeigt wird.
  • Das Kontrollsignal wird vorzugsweise mit einem FlipFlop erzeugt, dessen Set-Eingang mit dem Zählerüberlaufausgang mit dem Zählerüberlaufausgang der Kontroll-Zähleinrichtung verbunden ist. Das FlipFlop übt dabei eine Art "Speicherfunktion" aus, mit der das Kontrollsignal quasi gespeichert wird.
  • Das Verfahren zum Erzeugen des Kontrollsignals kann bevorzugt für die Ansteuerung einer Datenregenerierungsschaltung eingesetzt werden. Hierzu wird ein Steuereingang eines steuerbaren Oszillators der Datenregenerierungsschaltung mit einer mit dem Referenzsignal und dem Ausgangssignal des steuerbaren Oszillators unmittelbar oder mittelbar gebildeten Referenzspannung beaufschlagt, wenn das Kontrollsignal gebildet wurde bzw. vorliegt; anderenfalls wird der Steuereingang des steuerbaren Oszillators mit einem Phasenregelkreis verbunden, der eingangsseitig mit dem steuerbaren Oszillator in Verbindung steht und mit einem an der Datenregenerierungsschaltung anliegenden Datensignal beaufschlagt wird.
  • Der Erfindung liegt darüber hinaus die Aufgabe zugrunde, eine besonders einfache Frequenzvergleichseinrichtung zum Erzeugen eines Kontrollsignals anzugeben, das anzeigt, dass die Frequenzabweichung zwischen den Frequenzen eines Nutzsignals und eines Referenzsignals einen vorgegebenen Abweichungsgrenzwert überschreiten.
  • Diese Aufgabe wird erfindungsgemäß mit einer Frequenzvergleichseinrichtung mit den Merkmalen gemäß Patentanspruch 12 gelöst. Vorteilhafte Ausgestaltungen der erfindungsgemäßen Frequenzvergleichseinrichtung sind in Unteransprüchen angegeben.
  • Danach ist erfindungsgemäß eine Frequenzvergleichseinrichtung mit einer Pulserzeugungseinrichtung vorgesehen, die aus einem Nutzsignal und einem Referenzsignal ein Pulssignal erzeugt, dessen Pulslänge proportional zur Frequenzdifferenz zwischen dem Nutzsignal und dem Referenzsignal ist. Mit einer Pulslängenvergleichseinrichtung wird die Pulslänge des erzeugten Pulssignals mit einer vorgegebenen Maximalpulslänge verglichen und es wird das Kontrollsignal mit der Pulslängenvergleichseinrichtung erzeugt, wenn die Pulslänge eine vorgegebene Maximalpulslänge überschreitet.
  • Zur Erläuterung der Erfindung zeigen:
  • 1 ein Ausführungsbeispiel für eine Datenregenerierungsschaltung, in der eine erfindungsgemäße Frequenzvergleichseinrichtung eingesetzt ist,
  • 2 die Frequenzvergleichseinrichtung gemäß der 1 im Detail und die
  • 3a und 3b die zeitlichen Verläufe von Signalen, die in der Datenregenerierungsschaltung gemäß der 1 und der Frequenzvergleichseinrichtung gemäß der 2 auftreten.
  • In der 1 ist eine Datenregenerierungsschaltung 10 dargestellt. Diese Datenregenerierungsschaltung 10 weist eingangsseitig einen Phasendetektor 20 auf, an dessen Eingang E20a ein Datensignal Data(IN) anliegt. An einem Ausgang A20 ist dem Phasendetektor 20 ein Loopfilter 30 nachgeschaltet, dessen Ausgang A30 an einen Schalteranschluss S40a eines Schalters 40 angeschlossen ist. Ein weiterer Schalteranschluss S40b des Schalters 40 ist an einen Steuereingang S50 eines steuerbaren Oszillators 50 angeschlossen, an dessen Ausgang A50 ein Taktsignal F(OUT) erzeugt wird. Das Taktsignal F(OUT) weist dabei eine Taktfrequenz auf, die einem Vielfachen "n" der Taktfrequenz des Datensignals Data(IN) entspricht bzw. entsprechen soll.
  • Der Ausgang A50 des steuerbaren Oszillators 50 ist mit einem weiteren Eingang E20b des Phasendetektors 20 und mit einem Zähler 60 verbunden, der die Taktfrequenz des Taktsignals F(OUT) um den Faktor „n" heruntersetzt. Der Ausgang A60 des Zählers 60 ist mit einem Eingang E70a eines Phasenfrequenzdetektors 70 und mit einem Eingang E80a einer Frequenzvergleichseinrichtung bzw. einer „Lockdetect-Schaltung" 80 verbunden.
  • Ein weiterer Anschluss E70b des Phasenfrequenzdetektors 70 ist mit einem Referenzsignal F(REF) beaufschlagt, das eine vorgegebene Referenzfrequenz fref aufweist. Das Referenzsignal F(REF) liegt zusätzlich auch an einem weiteren Eingang E80b der Frequenzvergleichseinrichtung 80 an.
  • Ausgangsseitig ist der Phasenfrequenzdetektor 70 mit seinem Ausgang A70 an ein Loopfilter 90 angeschlossen, das mit seinem Ausgang A90 mit einem zusätzlichen Schalteranschluss S40c des Schalters 40 verbunden ist.
  • Die Funktion der beiden Loopfilter 30 und 90 besteht darin, die Pulse aus dem Phasendetektor 20 bzw. aus dem Phasenfrequenzdetektor 70 zu filtern und ausgangsseitig eine Bemittelte Gleichspannung zur Ansteuerung des steuerbaren Oszillators 50 zu erzeugen.
  • Die Datenregenerierungsschaltung 10 gemäß der 1 wird wie folgt betrieben:
    Zunächst wird der Schalter 40 von der Frequenzvergleichseinrichtung 80 derart angesteuert, dass der Schalter 40 den zusätzlichen Schalteranschluss S40c und den weiteren Schalteranschluss S40b des Schalters 40 miteinander verbindet. In dieser Schalterstellung des Schalters 40 ist das Loopfilter 90 mit dem steuerbaren Oszillator 50 verbunden, so dass der steuerbare Oszillator 50 mittelbar mit dem Referenzsignal F(REF) gesteuert wird.
  • An dem Phasenfrequenzdetektor 70 liegen das Referenzsignal F(REF) sowie das Ausgangssignal F(OUT) des Oszillators 50 – heruntergeteilt um den Faktor „n" (F'(OUT)) – an. Der Phasenfrequenzdetektor 70 erzeugt somit an seinem Ausgang A70 eine Referenzspannung U(REF), die den Loopfilter 90 passiert und zu dem Steuereingang S50 des Oszillators 50 gelangt. Mit dieser Referenzspannung U(REF) wird der steuerbare Oszillator 50 derart angesteuert, dass er an seinem Ausgang A50 ein Taktsignal F(OUT) abgibt, dessen Taktfrequenz einem n-fachen der Frequenz des Referenzsignals F(REF) entspricht.
  • Das von dem Oszillator 50 am Ausgang A50 erzeugte Taktsignal F(OUT) gelangt darüber hinaus zur Frequenzvergleichseinrichtung 80, die das – wiederum um den Faktor „n" heruntergeteilte – Taktsignal F'(OUT) mit dem Referenzsignal F(REF) vergleicht. Die Frequenzvergleichseinrichtung überprüft, ob die Frequenzabweichung zwischen der Frequenz des Taktsignals F(OUT) und der Frequenz des Referenzsignals F(REF) einen vorgegebenen Abweichungsgrenzwert überschreitet. Falls dies der Fall ist, erzeugt die Frequenzvergleichseinrichtung 80 an ihrem Ausgang A80 ein Unlock-Signal mit einer logischen „1". Liegt an dem Steueranschluss S40 des Schalters 40 eine logische „1" an, so verbleibt der Schalter 40 in der beschriebenen Schaltposition; dies bedeutet, dass der weitere Schalteranschluss S40b und der zusätzliche Schalteranschluss S40c des Schalters 40 miteinander verbunden bleiben bzw. verbunden werden.
  • Wird in der Frequenzvergleichseinrichtung 80 hingegen festgestellt, dass die Frequenzabweichung zwischen dem heruntergeteilten Taktsignal F'(OUT) und dem Referenzsignal F(REF) einen vorgegebenen Abweichungsgrenzwert nicht überschreitet bzw. unterschreitet, so erzeugt die Frequenzvergleichseinrichtung 80 an ihrem Ausgang A80 ein Unlock-Signal mit einer logischen „0". Liegt eine logische „0" an dem Steueranschluss S40 des Schalters 40 an, so wird dieser derart umgeschaltet, dass nunmehr der eine Schalteranschluss S40a mit dem weiteren Schalteranschluss S40b des Schalters 40 verbunden werden. Dadurch wird der steuerbare Oszillator 50 von dem Phasenfrequenzdetektor 70 und dem Loopfilter 90 getrennt und stattdessen mit dem Phasendetektor 20 und dem Loopfilter 30 verbunden.
  • Steht der steuerbare Oszillator 50 mit dem Phasendetektor 20 in Verbindung, so wird er von dem Phasendetektor 20 derart angesteuert, dass er an seinem Ausgang A50 ein Taktsignal F(OUT) erzeugt, dessen Frequenz der Taktfrequenz des Datensignals Data(IN) entspricht. Somit wird also der Oszillator 50 auf die Datenfrequenz des Datensignals Data(IN) einschwingen.
  • Zusammengefasst funktioniert die Datenregenerierungsschaltung 10 gemäß der 1 also zweistufig. In einer ersten Stufe wird der Oszillator 50 mit dem Referenzsignal F(REF) synchronisiert. Sobald die Synchronisation abgeschlossen ist und dies mit der Frequenzvergleichseinrichtung 80 festgestellt wird, wird der Schalter 40 mit der Frequenzvergleichseinrichtung 80 umgeschaltet, woraufhin der Oszillator 50 dann anschließend auf die Frequenz des Datensignals Data(IN) synchronisiert wird.
  • Die Funktion der Frequenzvergleichseinrichtung 80 und des Phasenfrequenzdetektors 70 besteht also darin, eine Art „Fanghilfe" zu bilden, die den durch die Datenregenerierungsschaltung 10 gebildeten Phasenregelkreis zunächst in den Bereich der „richtigen" Frequenz zieht. Sobald dieser "Fangvorgang" abgeschlossen ist, kann dann der steuerbare Oszillator 50 mit dem eigentlichen Datensignal Data(IN) beaufschlagt werden, damit er sich auf die Frequenz des Datensignals Data(IN) einschwingen kann.
  • Die Funktionsweise der Frequenzvergleichseinrichtung 80 gemäß der 1 ist in der 2 im Detail dargestellt. Man erkennt, dass die Frequenzvergleichseinrichtung 80 eine Pulserzeugungseinrichtung 200, eine Kontroll-Zähleinrichtung 400 und ein RS-FlipFlop 600 aufweist.
  • An einem Eingang E200a der Pulserzeugungseinrichtung 200 wird das Referenzsignal F(REF) in die Frequenzvergleichseinrichtung 80 bzw. in die Pulserzeugungseinrichtung 200 eingespeist. Der Eingang E200a der Pulserzeugungseinrichtung 200 entspricht somit dem weiteren Eingang E80b der Frequenzvergleichseinrichtung 80 (vgl. 1).
  • An einem weiteren Eingang E200b der Pulserzeugungseinrichtung 200 liegt das um den Faktor „n" heruntergeteilte Taktsignal F'(OUT) des Oszillators 50 an. Der weitere Eingang E200b der Pulserzeugungseinrichtung 200 entspricht damit dem einen Eingang E80a der Frequenzvergleichseinrichtung 80 (vgl. 1).
  • Die Pulserzeugungseinrichtung 200 weist eine erste Zähleinrichtung 210 auf, deren Eingang E210 an den weiteren Eingang E200b der Pulserzeugungseinrichtung 200 angeschlossen ist. Ein Zählerüberlaufausgang A210 der ersten Zähleinrichtung 210 ist mit einer als Oder(OR)-Glied ausgeführten Zählerüberlaufüberwachungseinrichtung 220 verbunden, und zwar konkret mit einem Eingang E220a dieser Einrichtung 220. Darüber hinaus ist der Zählerüberlaufausgang A210 der ersten Zähleinrichtung 210 mit einem Eingang E230a eines UND-Glieds 230 verbunden.
  • An dem einen Eingang E200a der Pulserzeugungseinrichtung 200 ist eine zweite Zähleinrichtung 240 angeschlossen, deren Zählerüberlaufausgang A240 mit einem weiteren Eingang E220b der Zählerüberlaufüberwachungseinrichtung 220 und mit einem weiteren Eingang E230b des UND-Gliedes 230 verbunden ist.
  • Der Ausgang A230 des UND-Gliedes 230 ist an einen Reset-Eingang R240 der zweiten Zähleinrichtung 240 und an einen Reset-Eingang R210 der ersten Zähleinrichtung 210 angeschlossen.
  • Ein Ausgang A200 der Pulserzeugungseinrichtung 200 wird durch einen Ausgang A220 der Zählerüberlaufsüberwachungseinrichtung 220 gebildet.
  • Der Ausgang A220 der Zählerüberlaufüberwachungseinrichtung 220 ist mit einem Eingang E400 der Kontroll-Zähleinrichtung 400 verbunden. An diesen Eingang E400 der Kontroll-Zähleinrichtung 400 ist ein Eingang E410 eines UND-Gliedes 410, die beiden Eingänge E420 eines als Inverter arbeitenden NAND-Gliedes 420 sowie die beiden Eingänge E430 eines Verzögerungsgliedes 430 angeschlossen.
  • Der Ausgang A420 des Inverters 420 sowie der Ausgang A430 des Verzögerungsgliedes 430 sind an Eingänge eines UND-Gliedes 440 angeschlossen, deren Ausgang A440 mit einem Reset-Eingang R450 eines Zählers 450 verbunden ist. Der Ausgang A440 des UND-Gliedes 440 ist darüber hinaus mit einem Eingang E460a eines UND-Gliedes 460 verbunden; ein weiterer Eingang E460b dieses UND-Gliedes 460 ist an einen Ausgang A470 eines als Inverter arbeitenden NAND-Gliedes 470 angeschlossen. Eingangsseitig ist dem Inverter 470 ein Ausgang A450 des Zählers 450 vorgeschaltet.
  • Der Zähler 450 ist mit seinem Eingang E450 an einen Ausgang A410 des UND-Gliedes 410 und mit seinem Ausgang A450 an einen Set-Eingang 5600 des RS-FlipFlops 600 angeschlossen. An einem FlipFlop-Ausgang A600 des FlipFlops 600 wird das Unlock-Signal der Frequenzvergleichseinrichtung 80 erzeugt. Einem Reset-Eingang R600 des RS-FlipFlops 600 ist ein Ausgang A460 des UND-Gliedes 460 vorgeordnet.
  • Die Frequenzvergleichseinrichtung 80 gemäß der 2 wird wie folgt betrieben:
    In die Pulserzeugungseinrichtung 200 werden das heruntergeteilte Taktsignal F'(OUT) des Oszillators 50 sowie das Referenzsignal F(REF) eingespeist. Dabei gelangt das Referenzsignal F(REF) zu der zweiten Zähleinrichtung 240, die zu zählen beginnt. Das heruntergeteilte Taktsignal F(OUT) des Oszillators 50 gelangt in die erste Zähleinrichtung 210, woraufhin die erste Zähleinrichtung 210 zu zählen beginnt.
  • Die beiden Zähleinrichtungen 210 und 240 sind identisch und weisen dieselbe „Zählerlänge" n1 auf. Somit können die beiden Zähleinrichtungen 210 und 240 jeweils bis zu einem Maximalzählerstand von 2n1 zählen. Würden das heruntergeteilte Taktsignal F'(OUT) und das Referenzsignal F(REF) identisch dieselbe Frequenz aufweisen, so würde sich an den beiden Fehlerüberlaufausgängen A210 und A240 der beiden Zähleinrichtungen 210 und 240 jeweils das gleiche Signalbild ergeben; damit würde dann an der durch das Oder(OR)-Glied 220 gebildeten Zählerüberlaufüberwachungseinrichtung stets ein Signal mit einer logischen „0" gebildet werden; denn die beiden Signale auf den Leitungen „A" und „B" an den beiden Zählerüberlaufausgängen A210 und A230 wären stets identisch.
  • Unterscheiden sich nun die Taktfrequenzen des heruntergeteilten Taktsignals F'(OUT) und des Referenzsignals F(REF), so wird eine der beiden Zähleinrichtungen 210 bzw. 240 an ihrem Zählerüberlaufausgang zuerst eine logische „1" aufweisen; die jeweils andere Zähleinrichtung würde kurz danach nachfolgen. Aufgrund dieser Verschiebung zwischen den beiden Signalen auf den Leitungen „A" und „B" würde das Oder(OR)-Glied 220 an seinem Ausgang A220 ein Pulssignal auf der Leitung D erzeugen, dessen Pulslänge dt davon abhängt, wie groß die Abweichung zwischen den Frequenzen des heruntergeteilten Taktsignals F'(OUT) und dem Referenzsignal F(REF) ist.
  • Das am Ausgang A220 des Oder(OR)-Gliedes 220 erzeugte Pulssignal auf der Leitung D wird in die Kontrollzähleinrichtung 400 eingespeist. Weist das Pulssignal auf der Leitung D eine logische „1" auf, so wird das UND-Glied 410 „durchgeschaltet", so dass das Referenzsignal F(REF) über die Leitung E zu dem Zähler 450 gelangen kann. Der Zähler 450 beginnt daraufhin mit dem Zählen.
  • Das Hochzählen des Zählers 450 wird über den Reset-Eingang R450 des Zählers 450 gesteuert, und zwar über den Inverter 420, das Verzögerungsglied 430 und das UND-Glied 440. Sobald nämlich das Pulssignal auf der Leitung D von einer logischen „1" auf eine logische „0" springt, wechselt am Ausgang A420 des Inverters 420 der Signalpegel von einer logischen „0" auf eine logische „1". Aufgrund der Verzögerungszeit des Verzögerungsgliedes 430 wird der Flankenwechsel des Pulssignals auf der Leitung D nicht unmittelbar an das UND-Glied 440 weitergegeben, so dass für eine gewisse Zeit lang an den beiden Eingängen des UND-Gliedes 440 eine logische „1" anliegen wird. Sobald dies der Fall ist, schaltet das UND-Glied 440 über die Leitung F und über den Reset-Eingang R450 des Zählers 450 den Zählerstand des Zählers 450 zurück, so dass der Zähler 450 wieder seinen Anfangszählerstand von "0" erreicht. Zu einem weiteren Hochzählen des Zählers 450 wird es nun nicht mehr kommen, da – wie erläutert – das Pulssignal auf der Leitung D von einer logischen „1" auf eine logische „0" umgestellt wurde, woraufhin das UND-Glied 410 das Referenzsignal F(REF) abschaltet und dieses nicht mehr zum Zähler 450 gelangen kann.
  • Der Inverter 420, das Verzögerungsglied 430 sowie das UND-Glied 440 bilden somit eine Art Flankendetektor, der eine abfallende Flanke des Pulssignals auf der Leitung D detektiert und im Falle eines Abfallens der Flanke des Pulssignals D den Zähler 450 zurückstellt ("reset"). Der von dem Zähler 450 erreichbare Zählerstand hängt also davon ab, wie lang das Pulssignal auf der Leitung D eine logische „1" aufweist bzw. wie lang die Pulslänge dt des Pulssignals auf der Leitung D ist. Je länger das Pulssignal auf der Leitung D eine logische „1" aufweist, je größer kann der Zählerstand am Zähler 450 werden.
  • Unterscheidet sich nun die Frequenz des heruntergeteilten Taktsignals F'(OUT) sehr deutlich von der Taktfrequenz des Referenzsignals F(REF), so wird die Pulslänge des Pulssignals auf der Leitung D sehr groß werden, so dass der Zähler 450 seinen Maximalzählerstand erreichen kann. Falls dies geschieht, wird an dem Zählerüberlaufausgang A450 des Zählers 450 eine logische „1" erzeugt, die über die Leitung G zum FlipFlop 600 gelangt und dieses „einschaltet". Nach einem solchen „Einschalten" liegt an dem Ausgang A600 des FlipFlops 600 eine logische „1" an, die als Kontrollsignal angibt, dass die Frequenzabweichung zwischen der Frequenz des heruntergeteilten Taktsignals F'(OUT) des Oszillators 50 und der Frequenz des Referenzsignals F(REF) einen vorgegebenen Abweichungsgrenzwert überschreitet.
  • Ein Zurücksetzen des FlipFlops 600 erfolgt durch den Reset-Eingang R600 des FlipFlops 600, an den der Inverter 470 und das UND-Glied 460 über die Leitung H angeschlossen sind.
  • Sobald die Frequenz des heruntergeteilten Taktsignals F'(OUT) und die Frequenz des Referenzsignals F(REF) identisch sind oder sich nur geringfügig unterscheiden, wird die Pulslänge dT des Pulssignals D so kurz sein, dass der Zähler 450 seinen Maximalzählerstand nicht mehr erreichen wird und am Zählerüberlaufausgang A450 des Zählers 450 (Leitung G) lediglich eine logische „0" auftreten kann. Sobald am Zählerüberlaufausgang A450 eine logische „0" anliegt, wird bei einem Flankenwechsel des Pulssignals auf der Leitung D von einer logischen „1" auf eine logische „0" an den beiden Eingängen E460a und E460b des UND-Gliedes 460 eine Logische „1" auftreten, woraufhin am Ausgang A460 des UND-Gliedes 460 und damit auf der Leitung H eine logische „1" erzeugt wird, die das FlipFlop 600 zurücksetzt.
  • In der 3a sind die Signalverläufe auf den Leitungen A bis H sowie des Unlock-Signals für den Fall dargestellt, dass die Differenz Δf zwischen der Frequenz des heruntergeteilten Taktsignals F'(OUT) und der Frequenz des Referenzsignals F(REF) einen vorgegebenen Abweichungsgrenzwert Δf(soll) unterschreitet. In der 3b sind die Signalverläufe auf den Leitungen C bis H sowie des Unlock-Signals für den Fall dargestellt, dass die Differenz Δf zwischen der Frequenz des heruntergeteilten Taktsignals F'(OUT) und der Frequenz des Referenzsignals F(REF) einen vorgegebenen Abweichungsgrenzwert Δf(soll) überschreitet.
  • Man erkennt in der 3a, dass die beiden Signale auf den Leitungen A und B an den Ausgängen der beiden Zähleinrichtungen 210 und 220 einen geringfügig zeitlich versetzten Flankenwechsel von einer logischen „0" auf eine logische „1" aufweisen.
  • Aufgrund dieses zeitlichen Versatzes entsteht ein Pulssignal auf der Leitung D, dessen Pulslänge dt dem zeitlichen Abstand zwischen dem Flankenwechsel des Signals auf der Leitung A und dem Flankenwechsel des Signals auf der Leitung B entspricht bzw. proportional zu diesem ist: dt = |1/fref – 1/fvco|·2n1 wobei fvco die Frequenz des heruntergeteilten Taktsignals F'(OUT) angibt.
  • Während der Pulslänge dt wird der Zähler 450 mit dem Signal F(REF) hochgezählt. Die Zeit Δtg, die der Zähler 450 zum Erreichen seines Maximalzählerstandes benötigt, ergibt sich gemäß: Δtg = 1/fref·2n2 wobei n2 die Zählerlänge des Zählers 450 angibt, der somit bis 2n2 zählen kann. Mit anderen Worten benötigt der Zähler 450 2n2 Takte, bis er das RS-Flipflop 600 über die Leitung G triggern und den Zustand "UNLOCK" am Ausgang A600 erzeugen kann.
  • Erreicht der Zähler 450 während des Hochzählens – also während der Pulslänge dt des Pulssignals auf der Leitung D – seinen Maximalzählerstand (dt > Δtg), so wird an dem Zählerüberlaufausgang A450 des Zählers 450 eine logische "1" erzeugt, mit der das RS-Flipflop 600 "eingeschaltet" wird (3b).
  • Erreicht der Zähler 450 während des Hochzählens – also während der Pulslänge dt des Pulssignals auf der Leitung D – seinen Maximalzählerstand hingegen nicht ((dt < Δtg), weil er zuvor zurückgesetzt wird (3a), so wird das Flipflop 600 nicht "eingeschaltet".
  • Sobald die beiden Signale auf den Leitungen A und B eine logische „1" aufweisen, wird das UND-Glied 230 ein Signal auf der Leitung C mit einer logischen „1" erzeugen, mit dem die beiden Zähleinrichtungen 210 und 240 zurückgesetzt werden.
  • Sobald das Pulssignal auf der Leitung D eine abfallende Flanke aufweist, was stets nach dem Ablauf der Pulslänge dt der Fall ist, erzeugt das UND-Glied 440 ein Reset-Signal auf der Leitung F, mit dem der Zähler 450 zurückgestellt wird.
  • Das Signal auf der Leitung F am Ausgang des UND-Gliedes 440 hat darüber hinaus Einfluss darauf, ob das FlipFlop 600 zurückgestellt wird oder nicht. Hat der Zählerstand des Zählers 450 während des Hochzählens – also während der Pulslänge dt des Pulssignals auf der Leitung D – seinen Maximalzählerstand erreicht (3b), so wird an dem Zählerüberlaufausgang A450 des Zählers 450 eine logische „1" erzeugt. In einem solchen Fall blockiert der Inverter 470 zusammen mit dem UND-Glied 460 ein Zurückstellen des FlipFlops 600, so dass ein auf eine logische „1" gesetztes Unlock-Signal weiterhin eine logische „1" aufweisen wird.
  • Erreicht der Zähler 450 während der Zeit dt hingegen seinen Maximalzählerstand nicht, so wird an seinem Zählerüberlaufausgang A450 eine logische „0" vorliegen, woraufhin der Inverter 470 zusammen mit dem UND-Glied 460 das Signal auf der Leitung F zum Reset-Eingang R600 des FlipFlops 600 durchschaltet. Dies führt dazu, dass das Unlock-Signal auf eine logische „0" gesetzt wird. Den zeitlichen Verlauf der Signale C bis H sowie des Unlock-Signales zeigt für diesen Fall die 3a.
  • Durch die Dimensionierung der Zähler (Zähleinrichtungen) 210 und 240 sowie des Zählers 450 kann die Differenzfrequenz definiert werden, bei der das UNLOCK eine logische "1" aufweisen soll. Die Zählerlänge n1 der beiden Zähler 210 und 240 bestimmt dabei die Länge des Pulssignals auf der Leitung D; je größer n1 ist, desto größer wird die Länge des Pulssignals auf der Leitung D bei einer Frequenzabweichung sein. Durch das Verhältnis der Zählerlängen n1 zu n2 wird bestimmt, ab welcher Differenzfrequenz das "UNLOCK"-Signal erzeugt werden soll.
  • Die nachfolgende Tabelle verdeutlicht beispielhaft diesen Sachverhalt:
    Figure 00160001
  • Δf (MHz)|fref-fvco| bezeichnet dabei die Frequenzabweichung zwischen dem heruntergeteilten Taktsignal F'(OUT) des Oszillators 50 und dem Referenzsignal F(REF). Je nach der Frequenzabweichung ergeben sich die jeweilige Länge des Pulssignals auf der Leitung D und die Länge des Zeitintervalls, in dem die Pulse des Referenzsignals F(REF) von dem Zähler 450 gezählt werden. Die Anzahl der gezählten Pulse ist in der Tabelle in der Zeile "N (pulses) auf Leitung E" angegeben. In der Zeile "n2 (Z2)" ist dann die Zählerlänge n2 des Zählers 450 angegeben, die nötig ist, um bei der jeweiligen Frequenzdifferenz das UNLOCK-Signal zu erzeugen.
  • Die Zähler 210, 240 und/oder 450 können programmierbare Zähler sein, um eine variable Einstellung der Frequenzdifferenz zu ermöglichen.
  • Bei dem oben beschriebenen Ausführungsbeispiel ist dem Zähler 450 der Kontroll-Zähleinrichtung 400 das Flip-Flop 600 nachgeschaltet, das das UNLOCK-Signal erzeugt, wenn an seinem SET-Eingang S600 auf der Leitung G eine logische "1" anliegt. Da das Signal auf der Leitung G bereits anzeigt, dass die Frequenzabweichung Δf zwischen der Frequenz fvco des Nutzsignals F'(OUT) und der Frequenz fref des Referenzsignals F(REF) den vorgegebenen Abweichungsgrenzwert überschreitet, kann auch bereits das Ausgangsignal der Kontroll- Zähleinrichtung 400 auf der Leitung G als Kontrollsignalalso als UNLOCK-Signal – aufgefasst und als solches weiterverwendet werden. Das Flip-Flop 600, das bei dem obigen Ausführungsbeispiel eine "Speicherfunktion" innehat, kann dann wegfallen.
  • 10
    Datenregenerierungsschaltung
    20
    Phasendetektor
    30
    Loopfilter
    40
    Schalter
    50
    Oszillator
    60
    Zähler
    70
    Phasenfrequenzdetektor
    80
    Frequenzvergleichseinrichtung
    90
    Loopfilter
    200
    Pulserzeugungseinrichtung
    210
    Erste Zähleinrichtung
    220
    Oder(OR)-Glied
    230
    UND-Glied
    240
    Zweite Zähleinrichtung
    400
    Kontroll-Zähleinrichtung
    410
    UND-Glied
    420
    Inverter
    430
    Verzögerungsglied
    440
    UND-Glied
    450
    Zähler
    460
    UND-Glied
    470
    Inverter
    600
    FlipFlop
    U(ref)
    Referenzspannung
    A,B,C,D,E,F,G,H
    Leitungen

Claims (21)

  1. Verfahren zum Erzeugen eines Kontrollsignals(UNLOCK), das angibt, dass die Frequenzabweichung (Δf) zwischen der Frequenz (fvco) eines Nutzsignals (F'(OUT)) und der Frequenz (fref) eines Referenzsignals (F(REF)) einen vorgegebenen Abweichungsgrenzwert überschreitet, wobei – aus dem Nutzsignal (F'(OUT)) und dem Referenzsignal (F(REF)) ein Pulssignal (D) erzeugt wird, dessen Pulslänge (dt) proportional zur Frequenzdifferenz (Δf) zwischen dem Nutzsignal (F'(OUT)) und dem Referenzsignal (F(REF)) ist, – die Pulslänge (dt) mit einer vorgegebenen Maximalpulslänge verglichen wird und – das Kontrollsignal (UNLOCK) erzeugt wird, wenn die Pulslänge (dt) eine vorgegebene Maximalpulslänge überschreitet.
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, das als das Nutzsignal (F'(OUT)) das Ausgangssignal (F(OUT)) eines steuerbaren Oszillators (50) oder ein mit dem Ausgangssignal des steuerbaren Oszillators (50) gebildetes Hilfssignal (F'(OUT)) herangezogen wird.
  3. Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass das Pulssignal (D) mit zumindest zwei Zähleinrichtungen (210, 240) erzeugt wird.
  4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, dass in eine erste Zähleinrichtung (210) mit einem vorgegebenen ersten Maximalzählerstand (2n1) das Nutzsignal (F'(OUT)) eingespeist wird, in eine zweite Zähleinrichtung (240) mit einem mit dem ersten Maximalzählerstand (2n 1) übereinstimmenden zweiten Maximalzählerstand (2n1) das Referenzsignal (F(REF)) eingespeist wird, Zählerüberlaufausgänge (A210, A240) der beiden Zähleinrichtungen (210, 240) jeweils auf einen Zählerüberlauf hin überwacht werden und das Pulssignal (D) in dem Zeitraum (dt) erzeugt wird, in dem ausschließlich ein einziger der beiden Zähleinrichtungen (210, 240) einen Zählerüberlauf anzeigt.
  5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, dass der Überwachungsvorgang wiederholt wird, nachdem die Zählerstände der beiden Zähleinrichtungen (210, 240) zurückgesetzt worden sind.
  6. Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass während des Vorliegens des Pulssignals (D) das Nutzsignal (F'(OUT)) oder das Referenzsignal (F(REF) in eine Kontroll-Zähleinrichtung (400) eingespeist werden, der Zählerstand der Kontroll-Zähleinrichtung (400) überwacht wird und das Kontrollsignal (UNLOCK) erzeugt wird, wenn der Zählerstand der Kontroll-Zähleinrichtung (400) einen vorgegebenen Grenzzählerstand erreicht.
  7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, dass unmittelbar oder zeitlich versetzt nach dem Wegfall des Pulssignals (D) der Zählerstand der Kontroll-Zähleinrichtung (400) zurückgesetzt wird.
  8. Verfahren nach Anspruch 7, dadurch gekennzeichnet, dass der vorgegebene Grenzzählerstand dem Maximalzählerstand der Kontroll-Zähleinrichtung (400) entspricht und ein Zählerüberlaufausgang (A450) der Kontroll-Zähleinrichtung (400) überwacht wird und das Kontrollsignal (UNLOCK) erzeugt wird, wenn am Zählerüberlaufausgang (A450) der Kontroll-Zähleinrichtung (400) ein Zählerüberlauf angezeigt wird.
  9. Verfahren nach Anspruch 8, dadurch gekennzeichnet, dass das Kontrollsignal (UNLOCK) mit einem FlipFlop (600) erzeugt wird, dessen Set-Eingang (S600) mit dem Zählerüberlaufausgang (A450) der Kontroll-Zähleinrichtung (400) verbunden ist.
  10. Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass das Kontrollsignal (UNLOCK) zur Ansteuerung einer Datenregenerierungsschaltung (10) eingesetzt wird.
  11. Verfahren nach Anspruch 10, dadurch gekennzeichnet, dass ein Steuereingang (S50) eines steuerbaren Oszillators (50) der Datenregenerierungsschaltung (10) mit einer mit dem Referenzsignal (F(REF)) und mit dem Ausgangssignal (F(OUT)) des steuerbaren Oszillators gebildeten Referenzspannung (U(ref)) beaufschlagt wird, wenn das Kontrollsignal (UNLOCK) vorliegt, und anderenfalls mit einem Phasenregelkreis (20) verbunden wird, der eingangsseitig mit dem steuerbaren Oszillator (50) unmittelbar oder mittelbar in Verbindung steht und mit einem an der Datenregenerierungsschaltung (10) anliegenden Datensignal (Data(IN)) beaufschlagt wird.
  12. Frequenzvergleichseinrichtung (80) zum Erzeugen eines Kontrollsignals (UNLOCK), das angibt, dass die Frequenzabweichung zwischen der Frequenz (fvco) eines Nutzsignals (F'(OUT)) und der Frequenz (fref) eines Referenzsignals (F(REF)) einen vorgegebenen Abweichungsgrenzwert überschreitet, mit – einer Pulssignalerzeugungseinrichtung (200), die aus dem Nutzsignal (F'(OUT)) und dem Referenzsignal (F(REF)) ein Pulssignal (D) erzeugt, dessen Pulslänge (dt) proportional zur Frequenzdifferenz zwischen dem Nutzsignal (F'(OUT)) und dem Referenzsignal (F(REF)) ist, und mit – einer Pulslängenvergleichseinrichtung (400), die die Pulslänge (dt) mit einer vorgesehenen Maximalpulslänge vergleicht und das Kontrollsignal (UNLOCK) selbst erzeugt oder das Erzeugen des Kontrollsignals (UNLOCK) auslöst, wenn die Pulslänge (dt) eine vorgegebene Maximalpulslänge überschreitet.
  13. Frequenzvergleichseinrichtung nach Anspruch 12, dadurch gekennzeichnet, dass das Nutzsignal (F'(OUT)) das Ausgangssignal eines steuerbaren Oszillators, insbesondere eines steuerbaren Oszillators (50) einer Datenregenerierungsschaltung (10), oder ein mit dem Ausgangssignal des steuerbaren Oszillators (50) gebildetes Hilfssignal (F'(OUT)) ist.
  14. Frequenzvergleichseinrichtung nach einem der vorangehenden Ansprüche 12 oder 13, dadurch gekennzeichnet, dass die Pulssignalerzeugungseinrichtung (200) zumindest zwei Zähleinrichtungen (210, 240) aufweist, mit denen sie das Pulssignal (D) erzeugt.
  15. Frequenzvergleichseinrichtung nach Anspruch 14, dadurch gekennzeichnet, dass an einer ersten Zähleinrichtung (210) mit einem vorgegebenen ersten Maximalzählerstand (2n1) das Nutzsignal (F'(OUT)) anliegt, an einer zweiten Zähleinrichtung (240) mit einem mit dem ersten Maximalzählerstand (2n1) übereinstimmenden zweiten Maximalzählerstand (2n1) das Referenzsignal (F(REF)) anliegt, die Zählerüberlaufausgänge (A210, A240) der beiden Zähleinrichtungen (210, 240) an eine Zählerüberlaufüberwachungseinrichtung (220) angeschlossen sind, die die beiden Zähleinrichtungen (210, 220) auf einen Zählerüberlauf hin überwacht und das Pulssignal (D) erzeugt, wenn ausschließlich ein einziger der beiden Zähleinrichtungen (210, 220) einen Zählerüberlauf anzeigt.
  16. Frequenzvergleichseinrichtung nach Anspruch 15, dadurch gekennzeichnet, dass die Zählerüberlaufüberwachungseinrichtung (220) den Überwachungsvorgang wiederholt, nachdem die Zählerstände der beiden Zähleinrichtungen (210, 220) zurückgesetzt worden sind.
  17. Frequenzvergleichseinrichtung nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass die Zählerüberlaufüberwachungseinrichtung (220) an eine Kontroll-Zähleinrichtung (400) angeschlossen ist, die während des Vorliegens des Pulssignals (D) die Pulse des Nutzsignals (F'(OUT)) oder die des Referenzsignals (F(REF)) zählt.
  18. Frequenzvergleichseinrichtung nach Anspruch 17, dadurch gekennzeichnet, dass unmittelbar oder zeitlich versetzt nach dem Wegfall des Pulssignals (D) die Kontroll-Zähleinrichtung (400) ihren Zählerstand zurücksetzt.
  19. Frequenzvergleichseinrichtung nach Anspruch 18, dadurch gekennzeichnet, dass ein Zählerüberlaufausgang (A450) der Kontroll-Zähleinrichtung (400) an einen Set-Eingang (S600) eines FlipFlops (600) angeschlossen ist.
  20. Frequenzvergleichseinrichtung nach einem der vorangehenden Ansprüche 12 bis 19, dadurch gekennzeichnet, dass die Frequenzvergleichseinrichtung (80) Teil einer Datenregenerierungsschaltung (10) ist.
  21. Frequenzvergleichseinrichtung nach Anspruch 20. dadurch gekennzeichnet, dass ein Steuereingang (S50) eines steuerbaren Oszillators (50) der Datenregenerierungsschaltung (10) mit einem Schalter (40) verbunden ist, der diesen mit einer mit dem Referenzsignal (F(REF)) und dem Ausgangssignal (F(OUT)) des steuerbaren Oszillators (50) gebildeten Referenzspannung (U(ref)) beaufschlagt, wenn das Kontrollsignal (UNLOCK) vorliegt, und anderenfalls mit einem Phasenregelkreis (20) verbindet, der eingangsseitig mit dem steuerbaren Oszillator (50) in Verbindung steht und mit einem an der Datenregenerierungsschaltung (10) anliegenden Datensignal (Data(IN)) beaufschlagt ist.
DE10319899A 2003-04-29 2003-04-29 Verfahren und Frequenzvergleichseinrichtung zum Erzeugen eines Kontrollsignals, das eine Frequenzabweichung anzeigt Expired - Fee Related DE10319899B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE10319899A DE10319899B4 (de) 2003-04-29 2003-04-29 Verfahren und Frequenzvergleichseinrichtung zum Erzeugen eines Kontrollsignals, das eine Frequenzabweichung anzeigt
US10/836,633 US7095254B2 (en) 2003-04-29 2004-04-29 Method for producing a control signal which indicates a frequency error

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10319899A DE10319899B4 (de) 2003-04-29 2003-04-29 Verfahren und Frequenzvergleichseinrichtung zum Erzeugen eines Kontrollsignals, das eine Frequenzabweichung anzeigt

Publications (2)

Publication Number Publication Date
DE10319899A1 true DE10319899A1 (de) 2004-11-25
DE10319899B4 DE10319899B4 (de) 2006-07-06

Family

ID=33394102

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10319899A Expired - Fee Related DE10319899B4 (de) 2003-04-29 2003-04-29 Verfahren und Frequenzvergleichseinrichtung zum Erzeugen eines Kontrollsignals, das eine Frequenzabweichung anzeigt

Country Status (2)

Country Link
US (1) US7095254B2 (de)
DE (1) DE10319899B4 (de)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006109244A1 (en) * 2005-04-13 2006-10-19 Nxp B.V. Lock detector circuit and lock detection method
US7423492B2 (en) * 2005-10-20 2008-09-09 Honeywell International Inc. Circuit to reset a phase locked loop after a loss of lock
JP2007189404A (ja) * 2006-01-12 2007-07-26 Toshiba Corp 半導体装置
DE102006024210A1 (de) * 2006-05-23 2007-11-29 Deutsches Elektronen-Synchrotron Desy Selbstabgleichende driftfreie Hochfrequenz-Phasendetektor-Schaltung
US7642822B2 (en) * 2008-04-03 2010-01-05 Tektronix, Inc. Analog phase-locked loop
CN105306094B (zh) * 2015-09-25 2016-09-28 中国人民解放军国防科学技术大学 一种扩频数字接收机信号闪断快速捕获方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3713802C2 (de) * 1986-04-25 1991-03-07 Mitsubishi Denki K.K., Tokio/Tokyo, Jp
EP1006662A2 (de) * 1998-12-04 2000-06-07 Fujitsu Limited Integrierte Halbleiterschaltung

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3723889A (en) * 1971-12-22 1973-03-27 Bell Telephone Labor Inc Phase and frequency comparator
US3924183A (en) * 1974-09-13 1975-12-02 Nasa Frequency measurement by coincidence detection with standard frequency
US4360782A (en) * 1980-09-26 1982-11-23 Honeywell Information Systems Inc. Maximum frequency detector
US5180935A (en) * 1990-11-09 1993-01-19 Motorola, Inc. Digital timing discriminator
JPH06197014A (ja) * 1992-12-25 1994-07-15 Mitsubishi Electric Corp 位相同期回路
EP0665650A1 (de) * 1994-01-31 1995-08-02 STMicroelectronics S.A. Hochgeschwindigkeitsniederspannungsphasendetektor
US6560305B1 (en) * 1997-10-15 2003-05-06 Analog Devices, Inc. Frequency detector
JPH11127076A (ja) * 1997-10-21 1999-05-11 Matsushita Electric Ind Co Ltd フェイズロックループ回路
US6229864B1 (en) * 1997-12-18 2001-05-08 Philips Electronics North America Corporation Phase locked loop lock condition detector
JP3375584B2 (ja) * 2000-01-07 2003-02-10 松下電器産業株式会社 周波数比較器とそれを備えた位相同期回路
US6356158B1 (en) * 2000-05-02 2002-03-12 Xilinx, Inc. Phase-locked loop employing programmable tapped-delay-line oscillator
US6807225B1 (en) * 2000-05-31 2004-10-19 Conexant Systems, Inc. Circuit and method for self trimming frequency acquisition
US6392495B1 (en) * 2000-06-15 2002-05-21 Agere Systems Guardian Corp. Frequency detector circuits and systems
US6563346B2 (en) * 2000-12-13 2003-05-13 International Business Machines Corporation Phase independent frequency comparator
US6590427B2 (en) * 2001-01-03 2003-07-08 Seagate Technology Llc Phase frequency detector circuit having reduced dead band
US6621354B1 (en) * 2001-07-16 2003-09-16 Analog Devices, Inc. Feedback methods and systems for rapid switching of oscillator frequencies
US6642747B1 (en) * 2002-03-15 2003-11-04 National Semiconductor Corporation Frequency detector for a phase locked loop system
US6834093B1 (en) * 2004-03-19 2004-12-21 National Semiconductor Corporation Frequency comparator circuit

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3713802C2 (de) * 1986-04-25 1991-03-07 Mitsubishi Denki K.K., Tokio/Tokyo, Jp
EP1006662A2 (de) * 1998-12-04 2000-06-07 Fujitsu Limited Integrierte Halbleiterschaltung

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Frequenz-Comparator mit zwei Schwellen. In: radio mentor elektronik, 1980, Jg. 46, Nr. 4, S.094-095 *
SCHRÜFER,Elmar: Elektrische Meßtechnik. 1. Aufl., München (u.a.): Hanser-Verlag, 1983, S. 318-321 *

Also Published As

Publication number Publication date
US20040263224A1 (en) 2004-12-30
US7095254B2 (en) 2006-08-22
DE10319899B4 (de) 2006-07-06

Similar Documents

Publication Publication Date Title
DE60008688T2 (de) Frequenzdetektor und Phasenregelkreisschaltung mit einem solchen Detektor
DE3690492C2 (de) Phasenkomparator-Einrasterfassungsschaltung und unter Verwendung einer solchen Schaltung aufgebauter Frequenzsynthesegenerator
DE2542954C2 (de) Frequenzgenerator mit einem Phasenregelkreis
DE102014104758B4 (de) Phasenregelkreis und Verfahren zum Betreiben eines Phasenregelkreises
DE2744432A1 (de) Phasen- oder frequenzsteuerkreis im rueckkopplungskreis des oszillators eines fernseh-kanalwaehlers o.dgl.
DE102006050881B3 (de) Phasen-/Frequenzvergleicher, Phasenregelkreis, Verfahren zur Phasen-/Frequenzdetektion und Verfahren zum Erzeugen eines Oszillatorsignals
DE112009000482T5 (de) Phasenregelkreis mit Zweifachphasendetektor
DE3022746A1 (de) Digitale phasenkomparatorschaltung
DE60302440T2 (de) Schwingungsarme phasenregelschleife
DE19910885C2 (de) Schaltungsanordnung zum störungsfreien Initialisieren von Delay-Locked-Loop-Schaltungen mit Fast-Lock
DE3240731A1 (de) Phasenregelkreis und diesen verwendender miller-decodierer
DE2751021B2 (de) Synchronisierschaltung für eine Oszillatorschaltung
EP1067693B1 (de) PLL-Synthesizer
DE2646147C3 (de) Digitale Phasenvergleichsanordnung
DE1959162B2 (de) Stufenweise nach einem Frequenzraster einstellbarer Frequenzgenerator
DE10319899A1 (de) Verfahren zum Erzeugen eines Kontrollsignals, das eine Frequenzabweichung anzeigt
WO2004004125A1 (de) Digital gesteuerter oszillator
EP1791263B1 (de) Phasenregelkreis mit Reduzierter Einschwingzeit
DE2448533A1 (de) Schaltungsanordnung fuer einen phasendiskriminator mit unbegrenztem fangbereich
WO2005078935A1 (de) Digitaler phasenregelkreis mit schnellem einschwingverhalten
EP0460274A1 (de) Verfahren und Schaltungsanordnung für einen Phasenkomparator
DE102004031913A1 (de) Ladungspumpe einer Phasenregelschleife mit umschaltbarer Systembandbreite und Verfahren zur Steuerung einer solchen Ladungspumpe
EP0588050B1 (de) Anordnung zur Erzeugung eines Taktsignals mit bitgenauen Lücken
DE19961453B4 (de) Sperrzustand-Bestimmungsschaltkreis eines Phasenregelkreises für das Erhöhen der elektrischen Zwischenspannung des Sperrzustand-Bestimmungsgatters
DE60212215T2 (de) Vorrichtung mit einer Phasenregelschleife

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee