DE19637277A1 - Widerstand für eine integrierte Schaltung - Google Patents

Widerstand für eine integrierte Schaltung

Info

Publication number
DE19637277A1
DE19637277A1 DE19637277A DE19637277A DE19637277A1 DE 19637277 A1 DE19637277 A1 DE 19637277A1 DE 19637277 A DE19637277 A DE 19637277A DE 19637277 A DE19637277 A DE 19637277A DE 19637277 A1 DE19637277 A1 DE 19637277A1
Authority
DE
Germany
Prior art keywords
gate
resistor according
resistor
resistance
diffused
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19637277A
Other languages
English (en)
Inventor
Kris Iniewski
Brian D Gerson
Colin Harris
David Leblanc
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Microsemi Storage Solutions Ltd
Original Assignee
PMC Sierra Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by PMC Sierra Ltd filed Critical PMC Sierra Ltd
Publication of DE19637277A1 publication Critical patent/DE19637277A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/0802—Resistors only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/8605—Resistors with PN junctions

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

Die Erfindung betrifft einen Widerstand für eine integrierte Schaltung nach dem Oberbegriff des Anspruchs 1.
Integrierte Widerstände in integrierten Schaltungen, wie beispielsweise integrierten Siliciumschaltungen sind weit verbreitet. Das Anwendungsgebiet betrifft sowohl analoge als auch gemischte analog-digitale Schaltungen, wobei die Anpassungsei­ genschaften der Widerstände von großer Bedeutung sind.
Es gibt zwei Arten von Widerständen bei integrierten Schaltungen (IC), nämlich Po­ lysiliciumwiderstände und diffundierte Widerstände. Bei einem konventionellen ein­ schichtigen Polysilicium-CMOS-Verfahren werden zum Erhalt guter Anpassungsei­ genschaften bei beiden Widerstandsarten große Siliciumflächen benötigt und zwar aus folgenden Gründen.
Der Polysiliciumwiderstand weist gute Anpassungseigenschaften auf, da seine Breite bestimmt wird durch die Breite des Siliciumgatters, die beim Halbleiterherstellver­ fahren mit sehr engen Toleranzen dimensionierbar ist. Bei einem einschichtigen Polysilicium-CMOS-Verfahren weist jedoch das Polysilicium einen sehr geringen Schichtwiderstand auf. Dies bedingt wiederum relativ große Siliciumflächen für den Widerstand. Zusätzlich ist eine große parasitäre Kapazität (des Gatteroxids) zum Siliciumsubstrat vorhanden, wo durch der Gebrauch bei Hochgeschwindigkeitsan­ wendungen begrenzt ist.
Ein diffundierter Widerstand weist höhere Schichtwiderstandswerte als Polysilicium auf. Als Ergebnis ist das Verhältnis von Länge zu Breite für einen gegebenen Wi­ derstandswert geringer als bei einem Polysiliciumwiderstand. Nachteilig ist jedoch, daß die Anpassungseigenschaften des diffundierten Widerstands nicht gut sind. Dies hat seinen Grund darin, daß die Widerstandsbreite beeinflußt wird durch den Über­ gang vom aktiven Bereich zu dem umgebenden Isolationsbereich (in Fachkreisen als LOCOS-Vogelhintern bezeichnet). Für eine gute Anpassung des Widerstands ist es erforderlich, die Widerstandsbreite beträchtlich größer zu machen als die minimal mögliche Diffusionsbreite. Der Bereich, der vom Widerstand eingenommen wird, ist daher groß. Der große Bereich verursacht eine relativ große parasitäre Sperrschicht­ kapazität und begrenzt daher die Verwendung des Widerstands bei Hochgeschwin­ digkeitsanwendungen.
Um die vorgenannten Probleme zu vermeiden, ist es zur Erreichung guter Wi­ derstandsanpassungseigenschaften bekannt, einen doppelten Polysilicium-CMOS-Prozeß anzuwenden. Bei diesem Verfahren kann eine zweite Polysiliciumschicht einen größeren Schichtwiderstand aufweisen als Polysilicium in einem einzigen Po­ lysiliciumverfahren. Nachteilig ist jedoch hierbei, daß bei einem doppelten Poly­ siliciumverfahren das Herstellverfahren komplizierter und teuerer ist als bei einem einzigen Polysiliciumverfahren.
Es besteht die Aufgabe, den Widerstand so auszubilden, daß er gute Anpassungs­ eigenschaften aufweist, relativ wenig Fläche benötigt und in einem standardisierten einschichtigen Polysiliciumverfahren herstellbar ist.
Gelöst wird diese Aufgabe mit den Merkmalen des Anspruches 1. Vorteilhafte Aus­ gestaltungen sind den Unteransprüchen entnehmbar.
Der Widerstand ist verwendbar bei analogen als auch bei gemischten analogen­ digitalen integrierten Schaltungen. Er weist geringe Leckströme zu einem benach­ barten Siliciumsubstrat auf, nimmt eine relativ kleine Fläche ein und weist eine sehr kleine parasitäre Kapazität auf.
Ausführungsbeispiele der Erfindung werden nachfolgend an Hand der Zeichnungen näher erläutert. Es zeigen:
Fig. 1 einen Querschnitt durch einen Widerstand;
Fig. 2 eine Draufsicht auf den Widerstand nach Fig. 1;
Fig. 3 eine Draufsicht auf eine weitere Ausführungsform eines Widerstands und
Fig. 4 eine Draufsicht auf eine dritte Ausführungsform eines Widerstands.
Die Fig. 1 und 2 zeigen einen zentralen diffundierten Bereich 1, welcher in be­ kannter Weise durch Diffusion von Störstellen eines ersten Leitfähigkeitstyps in eine Wanne oder Substrat 3 eines entgegengesetzten Leitfähigkeitstyps erzeugt wurde. Die Störstellen können entweder n-Störstellen oder p-Störstellen sein. Bevorzugt wird eine p-Diffusion in einer n-Wanne durchgeführt, da hierdurch der Widerstand vom übrigen Teil der integrierten Schaltung wirksam isoliert ist.
Der diffundierte Bereich wird beidseits begrenzt durch eine leitende Schicht 5, die auf einer Isolierschicht 7 angeordnet ist. Die leitende Schicht erstreckt sich über die obere Oberflächengrenze zwischen dem diffundierten Bereich und der Wanne.
Falls die integrierte Schaltung aus Silicium besteht, besteht die Leitschicht 5 bevor­ zugt aus Polysilicium und die darunter angeordnete Isolierschicht wird bevorzugt aus Siliciumdioxid gebildet. Die Leitschicht 5 bildet ein Gatter.
Die beiden Teile der Leitschicht definieren durch ihren Abstand den Widerstand, wobei dieser Abstand bei einem typischen MOS-Herstellverfahren sehr genau di­ mensioniert werden kann. Demzufolge sind die Anpaßeigenschaften des Widerstands zu dem übrigen Teil der integrierten Schaltung sehr gut.
Die Breite des Widerstands kann der kleinste mögliche Abstand zwischen zwei Po­ lysiliciumlinien sein, der bei einem bestimmten Herstellprozeß möglich ist. Dem­ gemäß nimmt der diffundierte Widerstand weniger Raum ein als ein konventionell diffundierter Widerstand. Somit ist auch die parasitäre Sperrschichtkapazität klei­ ner und ermöglicht die Verwendung des Widerstands bei höheren Frequenzen.
Wie der Querschnitt in Fig. 1 zeigt, wird der diffundierte Bereich, der den aktiven Teil des Widerstands bildet, begrenzt durch das Polysiliciumgatter und berührt nicht einen Isolierbereich, der die Wanne umgibt, wie beispielsweise LOCOS-Isolierstrukturen.
Der Leckstrom vom Widerstand zu umgebenden IC-Strukturen ist daher geringer als bei einem konventionellen diffundierten Widerstand.
Strom kann durch den Widerstand über Leitkontakte 9 geleitet werden, welche in Kontakt stehen mit dem diffundierten Bereich an der oberen Oberfläche. Eine defi­ nierte Metallschicht der integrierten Schaltung kann die Kontakte 9 bilden.
Der Widerstand kann Serpentinenform aufweisen, wie dies die Fig. 3 zeigt. Die Leitschicht 5 definiert die Grenzen des Widerstands in der Serpentinenform. Diese Begrenzung findet statt nach der Diffusion der Störstellen in der Wanne über einen breiten Bereich mit den Rändern 11 zur Bildung eines großen Bereichs erhöhten Widerstands. Der leitende Bereich, der ein Gatter bildet, begrenzt und definiert den Bereich, welcher als Widerstand wirkt. Wie die Fig. 3 zeigt, ist dies ein langer sinusförmig verlaufender Streifen von Widerstandsmaterial. Die Fig. 2 verdeutlicht durch das Element 1A den gleichen diffundierten Bereich wie der Bereich 1 neben der leitenden Schicht 5, jedoch durch die leitende Schicht 5 vom Bereich 1 isoliert.
Dies vergrößert den Gesamtwiderstand zwischen den Kontakten 9 im Vergleich zu demjenigen Widerstand, der vom Leitfähigkeitsbereich ohne die leitende Begrenzung vorhanden sein würde. Dies definiert auch einen langen sinusförmigen Streifen von geringer Breite, um den Widerstandswert zu erhöhen. Durch die Verwendung einer leitenden Schicht kann somit der Wert des Widerstands definiert werden.
Durch die leitende Gatterschicht wird verhindert, daß darunter Ladungsträger (Strom) von einem Finger zum anderen Finger der Serpentine wandern. Die Ladungsträger, die zwischen dem Gatterbereich gefangengehalten werden, müssen somit die lange Widerstandsstrecke von einem Kontakt 9 zum anderen Kontakt durchwandern.
Die Fig. 4 zeigt eine weitere Form eines Widerstands. In diesem Fall umgibt die leitende Schicht zur Gänze balkenförmige Segmente 13 des diffundierten Bereichs, wobei die Segmente 13 eine Vielzahl von kurzen Widerständen bilden. Irgendeine Anzahl von balkenförmigen Segmenten können in Serie geschaltet werden, beispiels­ weise durch Kontaktbahnen 15, um einen Widerstand mit einem vorgegebenen Wi­ derstandswert zu bilden.
Die an die leitende Polysiliciumschicht 5 (Gatter) angelegte Spannung sollte so gewählt werden, daß parasitäre MOSFET-Transistoren, welche sich zwischen den Widerstandsfingern bilden können, abgeschaltet werden. Beispielsweise sollte das Gatter beim üblichen CMOS-Verfahren mit Massepotential verbunden werden. Kleine Leckströme zwischen den Widerstandsfingern beeinflussen die Arbeitsweise und den Widerstandswert des Widerstands nicht.
Wie schon zuvor erwähnt, kann der diffundierte Bereich, der den diffundierten Wi­ derstand definiert durch n- oder p-Störstellen gebildet werden. Bei einer typi­ schen n-Wanne erfolgt eine p-Diffusion, da damit der Widerstand in einem n-Wannenbereich angeordnet und somit von dem Rest der integrierten Schaltung wirksam isoliert ist. Der durch das Polysilicium definierte diffundierte Widerstand kann unter Verwendung einer CMOS-Technologie in einem Siliciumgatter gebildet werden. Der Widerstand kann auch in der Verwendung einer Halbleiterfeldeffekt­ transistortechnologie außer Silicium hergestellt werden.

Claims (12)

1. Widerstand, der in einer integrierten Schaltung integrierbar ist und der ei­ nen Bereich diffundierter Störstellen in einem Halbleitersubstrat aufweist, da­ durch gekennzeichnet, daß der Bereich (1) von einem isolierten Gatter (5) umgeben ist und innerhalb der Grenzen des Gatters (5) auf dem Bereich (1) im Abstand zueinander zwei Stromleitkontakte (9) angeordnet sind.
2. Widerstand nach Anspruch 1, dadurch gekennzeichnet, daß das Substrat (3) den Bereich (1) diffundierter Störstellen wannenförmig umfaßt und das isolierende Gatter (5) auf dem Substrat (3) angeordnet ist.
3. Widerstand nach Anspruch 1, dadurch gekennzeichnet, daß das isolierte Gatter (5) auf der Oberfläche des diffundierten Bereichs (1) angeordnet ist und den diffundierten Bereich (1) begrenzt und der begrenzte Bereich die Grenzen des Widerstands definiert.
4. Widerstand nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß das Gatter (5) aus einer leitenden Schicht besteht.
5. Widerstand nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß der diffundierte Bereich (1) und das Substrat (3) aus Silicium bestehen und das Gatter (5) aus Polysilicium gebildet wird.
6. Widerstand nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß das Gatter gabelförmig ineinandergreifende Finger aufweist, die über dem diffundierten Bereich (1) angeordnet sind und zwischen den Fingern ein ser­ pentinenförmig verlaufender Widerstand gebildet wird, der durch die Ränder des Gatters (5) begrenzt ist.
7. Widerstand nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß das auf dem diffundierten Bereich angeordnete Gatter eine Reihe von Aus­ sparungen aufweist, welche mehrere voneinander getrennte Widerstandsseg­ mente (13) bilden und die Widerstandssegmente (13) durch Stromleitbahnen (15) miteinander verbunden sind.
8. Widerstand nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß das Substrat (3) eine n-Leitfähigkeit und der diffundierte Bereich (1) eine p-Leitfähigkeit aufweisen.
9. Widerstand nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, daß das Gatter (5) mit Massepotential verbunden ist.
10. Widerstand nach Anspruch 7, dadurch gekennzeichnet, daß die Segmente (13) allseitig durch das Gatter (5) umfaßt sind.
11. Widerstand nach Anspruch 10, dadurch gekennzeichnet, daß die Segmente (13) von dem gleichen diffundierten Bereich (1) gebildet werden.
12. Widerstand nach Anspruch 6 oder 7, dadurch gekennzeichnet, daß das Gat­ ter mit einer Spannung verbunden ist, welche die parasitären MOS-Feldeffekttransistoren abschaltet, welche zwischen den Fingern des serpentinenförmigen Widerstands auftreten.
DE19637277A 1995-09-20 1996-09-13 Widerstand für eine integrierte Schaltung Withdrawn DE19637277A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US53106095A 1995-09-20 1995-09-20

Publications (1)

Publication Number Publication Date
DE19637277A1 true DE19637277A1 (de) 1997-03-27

Family

ID=24116080

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19637277A Withdrawn DE19637277A1 (de) 1995-09-20 1996-09-13 Widerstand für eine integrierte Schaltung

Country Status (6)

Country Link
US (1) US6104277A (de)
JP (1) JPH09116094A (de)
CA (1) CA2179246C (de)
DE (1) DE19637277A1 (de)
FR (1) FR2738953B1 (de)
GB (1) GB2305541B (de)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6348832B1 (en) * 2000-04-17 2002-02-19 Taiwan Semiconductor Manufacturing Co., Inc. Reference current generator with small temperature dependence
JP4982921B2 (ja) * 2001-03-05 2012-07-25 ルネサスエレクトロニクス株式会社 半導体装置及びその製造方法
US6690082B2 (en) * 2001-09-28 2004-02-10 Agere Systems Inc. High dopant concentration diffused resistor and method of manufacture therefor
DE10243604B4 (de) * 2002-09-19 2006-07-27 Infineon Technologies Ag Anordnung von mehreren Widerständen eines Halbleiter-Bauelements
US7087978B1 (en) * 2003-08-01 2006-08-08 National Semiconductor Corporation Semiconductor resistor with improved width accuracy
DE102004019345B4 (de) * 2004-04-21 2007-02-08 Austriamicrosystems Ag Ausgangsstufenanordnung
US20070176260A1 (en) * 2006-01-31 2007-08-02 Parekh Kunal R Active area resistors and methods for making the same
GB0607628D0 (en) * 2006-04-18 2006-05-31 Filtronic Compound Semiconduct An electrically conducting track and method of manufacture thereof
US7723200B2 (en) * 2007-03-27 2010-05-25 International Business Machines Corporation Electrically tunable resistor and related methods
US8555216B2 (en) * 2007-03-27 2013-10-08 International Business Machines Corporation Structure for electrically tunable resistor
KR100887884B1 (ko) * 2007-10-01 2009-03-06 주식회사 동부하이텍 반도체 소자
US7902907B2 (en) * 2007-12-12 2011-03-08 Micron Technology, Inc. Compensation capacitor network for divided diffused resistors for a voltage divider
US8183107B2 (en) * 2009-05-27 2012-05-22 Globalfoundries Inc. Semiconductor devices with improved local matching and end resistance of RX based resistors
JP6343052B2 (ja) * 2017-03-09 2018-06-13 ラピスセミコンダクタ株式会社 半導体装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2430092A1 (fr) * 1978-06-29 1980-01-25 Ibm France Procede de correction du coefficient en tension de resistances semi-conductrices, diffusees ou implantees et resistances ainsi obtenues
JPS5864059A (ja) * 1981-10-14 1983-04-16 Hitachi Ltd 高耐圧抵抗素子
JPS63244765A (ja) * 1987-03-31 1988-10-12 Toshiba Corp 拡散抵抗を有する集積回路
JPH0424959A (ja) * 1990-05-15 1992-01-28 Matsushita Electric Works Ltd 定電圧制限抵抗器
FR2681978B1 (fr) * 1991-09-26 1993-12-24 Sgs Thomson Microelectronics Sa Resistance de precision et procede de fabrication.
US5200733A (en) * 1991-10-01 1993-04-06 Harris Semiconductor Corporation Resistor structure and method of fabrication
EP0571695A1 (de) * 1992-05-28 1993-12-01 Consorzio per la Ricerca sulla Microelettronica nel Mezzogiorno - CoRiMMe Auf einem Halbleitersubstrat integrierter Hochsspannungswiderstand
DE69224827T2 (de) * 1992-05-28 1998-09-10 Cons Ric Microelettronica Auf einem Halbleitersubstrat integrierter Spiralwiderstand
JP2750992B2 (ja) * 1992-08-12 1998-05-18 三菱電機株式会社 半導体装置およびその製造方法
JPH06224374A (ja) * 1993-01-21 1994-08-12 Yokogawa Electric Corp 半導体拡散抵抗
JPH06260596A (ja) * 1993-03-04 1994-09-16 Nippon Precision Circuits Kk 集積回路装置
CA2093111C (en) * 1993-03-31 1997-03-18 Thomas W. Macelwee High value resistive load for an integrated circuit

Also Published As

Publication number Publication date
GB9615085D0 (en) 1996-09-04
GB2305541A (en) 1997-04-09
FR2738953B1 (fr) 1998-04-30
CA2179246C (en) 2000-10-24
JPH09116094A (ja) 1997-05-02
GB2305541B (en) 2000-09-13
US6104277A (en) 2000-08-15
CA2179246A1 (en) 1997-03-21
FR2738953A1 (fr) 1997-03-21

Similar Documents

Publication Publication Date Title
DE19704995B4 (de) Integrierte Hochspannungs-Leistungsschaltung
DE3816002C2 (de)
DE1614373C2 (de)
DE68920491T2 (de) Integrierte Halbleiterschaltung, bestehend aus einer Differenztransistorschaltung mit einem Paar von FETs.
DE3423211C2 (de) Halbleiterbauteil
DE2242026A1 (de) Mis-feldeffekttransistor
DE69527146T2 (de) Integriertes MOS-Bauelement mit einer Gateschutzdiode
DE19637277A1 (de) Widerstand für eine integrierte Schaltung
DE19623846A1 (de) Halbleitereinrichtung
DE4139039C2 (de) MOS-Halbleitervorrichtung
WO1983002528A1 (en) Darlington transistor circuit
DE2503864B2 (de) Halbleiterbauelement
DE69021915T2 (de) MOS-Pilotstruktur für einen Transistor mit isolierter Steuerelektrode und Verfahren zur Versorgung eines solchen Transistors mit Pilotstrom.
DE19917370C1 (de) In einer integrierten halbleiterschaltung gebildeter weitgehend spannungsunabhängiger elektrischer Widerstand
DE69026675T2 (de) MIS-Kapazitätselement
DE3119288A1 (de) Halbleiteranordnung
DE69034088T2 (de) Halbleiteranordnung
DE2353770B2 (de) Halbleiteranordnung
DE2953394T1 (de) Dielectrically-isolated integrated circuit complementary transistors for high voltage use
DE69518047T2 (de) Programmierbares Element in Anordnungen mit metallischen Barriere-Schichten und Verfahren
DE4127795A1 (de) Herstellungsverfahren und aufbau eines mos-transistors
DE68925150T2 (de) Bipolartransistor und Verfahren zu dessen Herstellung
DE2823629C2 (de) Planar-Halbleitervorrichtung
DE3024296A1 (de) Doppelgatter-metalloxid-feldeffekt- halbleiterelement
DE3239204C2 (de)

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8127 New person/name/address of the applicant

Owner name: PMC-SIERRA LTD., BURNABY, CA

8130 Withdrawal