DE1962697A1 - Verfahren zur nichtlinearen Analog-Digital-Umsetzung - Google Patents
Verfahren zur nichtlinearen Analog-Digital-UmsetzungInfo
- Publication number
- DE1962697A1 DE1962697A1 DE19691962697 DE1962697A DE1962697A1 DE 1962697 A1 DE1962697 A1 DE 1962697A1 DE 19691962697 DE19691962697 DE 19691962697 DE 1962697 A DE1962697 A DE 1962697A DE 1962697 A1 DE1962697 A1 DE 1962697A1
- Authority
- DE
- Germany
- Prior art keywords
- integrator
- time
- analog
- digital conversion
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/50—Analogue/digital converters with intermediate conversion to time interval
Description
SIEMENS AKTIENGESELLSCHAPT Erlangen,
Berlin und München Werner-von-Siemens-Str.
unser Zeichen:
m 6 9 /' O 8 1 6
Verfahren zur nichtlinearen Analog-Digital-Umsetzung
Die Erfindung betrifft ein Verfahren zur Analog-Digital-Umsetzung,
bei dem während einer vorgegebenen Zeit ein Integrierglied durch Anlegen der Meßspannung aufgeladen
und anschließend durch Anlegen einer Referenzspannung entladen wird und bei der die Entladezeit gemessen wird.
Derartige Analog-Digital-Umsetzverfahren sind z.B. aus den BBC-Nachrichten, Mai 1967» bekannt. Die bekannten
Verfahren gestatten, die analoge Eingangsgröße linear in einen Digitalwert umzuwandeln. Häufig tritt jedoch das
Problem auf, einen nichtlinearen Zusammenhang zwischen den Analogwerten und den Digitalwerten zu schaffen, damit
die Nichtlinearitäten von Meßwertgebern, z.B. Durchflußgebern, Thermoelementen oder Widerstandsthermometern
ausgeglichen werden können, und somit ein linearer Zusammenhang zwischen der der zu messenden Größe (Durchfluß)
und dem digitalen Meßergebnis hergestellt wird. Ein ähnliches Problem tritt bei der Effektivwertmessung
auf, bei der die Meßgröße nach vorangegangener Quadrierung und Siebung radiziert und mit einem Digitalmeßgerät
angezeigt wird. Bisher war es üblich, die Nichtlinearität
vor der Analog-Digital-Umsetzung durchzuführen. Beispielsweise wurde zur Radizierung ein Quadrierglied in den Gegenkopplungszweig
eines Verstärkers gescheitet. Derartige Schaltungen sind aber, wenn mit ihnen ein geringer
Meßfehler von z.B. weniger als 1$ erreicht werden soll,
aufwendig.
Der Erfindung liegt der Gedanke zugrunde, die Nichtlinearität
der analogen Größe nicht vor der Analog-Digital-
VPA 9/361/0505, Zin/Scl
109826/1378
1962637
- 2 - VPA 9/361/0505
Umsetzung durchzuführen, sondern die Char icteristik der
Analog-Digital-Umsetzung so zu wählen, daJ ein linearer
Zusammenhang zwischen der analogen Meßgröße und dem digitalen Meßergebnis hergestellt wird. Bemnac.h soll mit der
Erfindung ein Verfahren zur Analog-Digital-Umsetzung der eingangs erwähnten Art mit einer bestimmten, dem jeweiligen
Anwendungsfall angepaßten nichtline£v.ren Umsetzcharakteristik
geschaffen werden. Erfindungßgeraäß wird diese
Aufgabe dadurch gelöst, daß die Referenzspannung während der Entladezeit des Integriergliedes entsprechend
"der gewünschten nichtlinearen Charakteristik der Analog-Digital-Umsetzung
verändert wird. Ein solches Verfahren erfordert nur einen geringen Aufwand und erniedrigt die
Umsetzungsgeschwindigkeit nicht. Auch können in bekannter Weise Störwechselspannungen unterdrückt werden, da
dies während des ersten Verfahrensschritt ds geschieht.
Besonders einfach gestaltet sich das neue Verfahren, wenn der analoge Meßwert radiziert werden soll. In diesem Falle
wird dem Integrierglied eine zeitlich linear ansteigende Referenzspannung zugeführt.
Anhand der Zeichnung werden im folgenden die Erfindung sowie weitere Vorteile und Ergänzungen näher beschrieben
und erläutert.
Figur 1 zeigt das Prinzipschaltbild einer Schaltung zur Durchführung des neuen Verfahrens.
In Figur 2 ist die Punktion der Schaltung; nach Figur 1 veranschaulicht.
Dem Analog-Digital-Umsetzer nach Figur 1 wird die Meßspannung Ux über einen Schalter S 1 einem Integrierglied zugeführt,
das im Ausführungsbeispiel als sogenannter Miller-Integrator mit einem Integrationswiderstamd R 1, einem
Verstärker V 1 und einem Integrationskondensator C 1 ausgebildet ist. Es können aber auch andersartige Integra- #
_ 3 _ 109826/1378
- 3 - VPA 9/361/0505
tionsglieder verwendet werden, so sind z.B. auch Induktivitäten gebräuchlich. Ist die Meßspannung TJx konstant
und wird der Schalter S 1 zu einem Zeitpunkt tQ (Pigur 2a)
geschlossen, dann steigt die Ausgangsspannung des Integriergliedes
von diesem Zeitpunkt an linear an, bis zu einem Zeitpunkt t1, in welchem der Schalteer S 1, der z.B.
ein Feldeffekttransistor sein kann, geöffnet wird. Bei Spannungs-Zeit-Umformern nach dem Zweiscfcirittverfahren
ist die Aufladezeit t., des Integriergliedes konstant, so
daß die erreichte Spannung bzw. Magnetisierung ein Maß . für die Größe der Spannung ist. Bei dem gewählten Ausführungsbeispiel
wird die Ladezeit dadurch bestimmt, daß einem Zähler Z die Taktimpulse aus einem Taktgenerator T
zugeführt werden und der Zähler bei Erreichen eines bestimmten Zählwertes eine Umschalteinrichfcung US veranlaßt,
den Schalter S 1 zu öffnen und den Zähler auf Null zurückzusetzen. Auf das Nullsetzen des Zählers kann verzichtet
werden, wenn im Zeitpunkt tQ ein solcher Zählwert eingestellt
wird, däß der Zähler zur Zeit t.. ©ein Zählvolumen
erreicht hat und dabei die Umschaltvorrichtung US ansteuert. Anstelle des Zählers kann zur Erzeugung der Ladezeit
auch ein gesonderter Prequenzuntersetzer vorgesehen sein.
Bei den bekannten Inalog-Digital-Umsetzer^i, die nach einem
derartigen Spannungs-Zeit-Umsetzverfaihren arbeiten, wird nach einer gewissen Totzeit zum Zeitpunkt t2 eine
konstante Referenzspannungsquelle über einen Integrationswiderstand
an den Verstärker V 1 gelegt, ,so daß der Kondensator
G 1 linear entladen wird. Im Zeitpunkt des Nulldurchganges gibt ein an den Verstärker V 1 angeschlossener
Nullverstärker NV ein Sperrsignal an den Zähler Z ab,
no daft dieser die während der Entladezeiir von dem Taktgenerator
T abgegebenen Impulse aufsummiert hat und die während des Entladevorganges des Kondensators C 1 verstrichene
Zeit als Digitaiwert in dem Zähler steht. Dieser Di-
109826/1 37S
BAD ORIGINAL
: - 4 - VPA 9/361/0505
gitalwert ist "bei konstanter Referenzspannung proportional
zur anliegenden Meßspannung Ux. Hack der vorliegenden Erfindung
soll die dein Verstärker V 1 zugeführt« Referenzspannung
nicht konstant, sondern zeitlich, veränderlich
sein. Soll wie im Ausführungsbeispiel der Meßwert radiziert
werden, d.h. der Digitalwert und damit die Entladezeit des Kondensators G 1 sollen proportional zur t/urzel aus der
MeSspannung TJx sein, so wird die Referenzspannung aus einer
konstanten Spannung Uc mittels eines Integriergliedes gewonnen- Dieses Integrierglied ist wieder-ein·" IBLlIeSr-"
Integrator mit einem Verstärker V 2, eineia G-egenkoppltmgskondensator
C 2 und einem Integrationswid-srstand H 3· 3$ei
konstanter Eingangsspannung Uc gibt dieses Integrierglied
eine linear ansteigende Ausgangsspannung ab, deren Polarität wegen der Phasendrehung des Verstärl-rers V 2 der
Polarität der Meßspannung Ux entgegengesetzt ist. Die Ausgangsspannung des Verstärkers V 2 bzw. die Laäespan—
nung des Kondensators C 2 ist in Figur 2 b da rge stelle,,
deren Zeitachse mit derjenigen der Figur 2 a übereiustiiHBt.
Während der Aufladezeit des Kondensators ΰ 1 ist der £011-densator
C 2 über einen Schalter S 2 kurzgeschlossen waM
die konstante Spannung Uc ist durch einen Schalter S 3 von dem Eingang des Verstärkers V 2 getrennt. Die Schalter
S 2 und S 3 sind zweckmäßig elektronische Schalter, z.B. Feldeffekttransistoren. Uach Ablauf der Aufladezeit
des Kondensators C 1 und nach einer gewissen Totzeit, die
zum Öffnen des Schalters S 1 und zürn Rücksetzen des Zählers
Z notwendig ist, wird zum Zeitpunkt Xn der Schalter
Ll 2 geöffnet und der Schalter S 3 geschlossen. Die
dadurch entstehoude zeάtiinear axinteigende Spannung-wird
über einen Integi i.crwidn. stand R 2 dem Verstärker V 1 sugeiührt,
desf'pn Ge^rmkoppluu^komleiinnieu' C 1 um so sctoncller
ent .laden wild, tie höher die Außgangnaj'aimung den ¥<?¥-
f;tf.alu-rfj Y ? jf;l, wie in Figur 2 a ve ram·";-·hau] iebt ist.
Zu eint in Zi i t juiijI; t 1 .. int die Aur.eiviiaf.ny-nrzimntt, den Verrlärl'eji
V 1 Iii.il und del Ku I 1\( :Γ·-·Λ y-rlu τ UV f,]>crrt den
1 Π9ί· Uji 137 0
BAD ORIGINAl.
- 5 - VPA 9/361/0505
Zähler Z. In diesem steht ein der Quadratwurzel aus der
MeSspannung Ux proportionaler Digitalwert. Nach der Entladung
des Kondensators C 1 wird die Umsciaalteinrichtung
US von dem Nullverstärker IiV veranlaßt, den Schalter S 2
zn schließen und den Schalter S 3 wieder au öffnen. Der
Schalter S 1 wird bei Beginn der nächsten Messung geschlossen. ·
5 Patentansprüche
2 Piguren
2 Piguren
109826/1 378 BAD ORIGfNAt
Claims (5)
- - 6 -, VPA 9/361/Ο5Ρ5·Patentans prüeheVerfahren zur Analog-Digital-Umsetzung, bei dem während einer vorgegebenen Zeit ein Integrierglied durch Anlegen einer Meßspannung aufgeladen und anschließend durch Anlegen einer Referenzspannung eitladen wird und bei dem die Entladezeit gemessen wird, dadurch gekennzeichnet, daß die Referenzspannung während der Entladezeit des Integriergliedes (V 1, C 1f R 2) entsprechend der gewünschten nichtlinearen Charakteristik der Analog-Digital-Umsetzung verändert wir;!.
- 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß dem Integrierglied (V 1, C 1, R 2) eire zeitlich linear ansteigende Referenzspannung zugeführt wird.
- 3. Anordnung zur Durchführung des Verfahrens nach Anspruch 2, dadurch gekennzeichnet, daß ein zweites Integrierglied (V 2, C 2, R 3) vorgesehen ist, dessen Eingang an eine Konstantspannungsquelle (Uc) angeschlossen ist und das während der Entladezeit des ersten Integriergliedes (V 1, C 1, R 2) die zeitlinear veränderliche Spannung an dieses abgilt.
- 4. Anordnung nach Anspruch 3, dadurch gekennzeichnet, daß das zweite Integrierglied (V 2, G 2, R 3) ein kapazitiv gegengekoppelter Verstärker ist, dessen Gegenkopplungskondensator (C 2) bis zu Beginn das Entladevorganges des Integriergliedes (V 1, C 1, R2) durch einen Schalter (S 2) kurzgeschlossen ist.
- 5. Anordnung nach Anspruch 3 oder 4, dadurch gekennzeichnet, daß die Konstantspannungsquelle (Uc) bis zu Beginn des Entladevorganges des ersten Integriergliedes (V 1, C 1, R 2) von dem Eingang des zweiten Integriergliedes (V 2, C 2, R 3) getrennt ißt.109826/1378 • BAD
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19691962697 DE1962697A1 (de) | 1969-12-13 | 1969-12-13 | Verfahren zur nichtlinearen Analog-Digital-Umsetzung |
NL7015415A NL7015415A (de) | 1969-12-13 | 1970-10-21 | |
FR707044294A FR2070843B3 (de) | 1969-12-13 | 1970-12-09 | |
GB591670*[A GB1311010A (en) | 1969-12-13 | 1970-12-11 | Analogue-digital conversion |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19691962697 DE1962697A1 (de) | 1969-12-13 | 1969-12-13 | Verfahren zur nichtlinearen Analog-Digital-Umsetzung |
Publications (1)
Publication Number | Publication Date |
---|---|
DE1962697A1 true DE1962697A1 (de) | 1971-06-24 |
Family
ID=5753850
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19691962697 Pending DE1962697A1 (de) | 1969-12-13 | 1969-12-13 | Verfahren zur nichtlinearen Analog-Digital-Umsetzung |
Country Status (4)
Country | Link |
---|---|
DE (1) | DE1962697A1 (de) |
FR (1) | FR2070843B3 (de) |
GB (1) | GB1311010A (de) |
NL (1) | NL7015415A (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3414098A1 (de) * | 1983-04-15 | 1984-11-22 | Canon K.K., Tokio/Tokyo | Komprimierungs-analog/digital-wandler |
-
1969
- 1969-12-13 DE DE19691962697 patent/DE1962697A1/de active Pending
-
1970
- 1970-10-21 NL NL7015415A patent/NL7015415A/xx unknown
- 1970-12-09 FR FR707044294A patent/FR2070843B3/fr not_active Expired
- 1970-12-11 GB GB591670*[A patent/GB1311010A/en not_active Expired
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3414098A1 (de) * | 1983-04-15 | 1984-11-22 | Canon K.K., Tokio/Tokyo | Komprimierungs-analog/digital-wandler |
Also Published As
Publication number | Publication date |
---|---|
GB1311010A (en) | 1973-03-21 |
NL7015415A (de) | 1971-06-15 |
FR2070843B3 (de) | 1973-08-10 |
FR2070843A7 (de) | 1971-09-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE1920727C3 (de) | Digitales Frequenzmeßgerät mit selbsttätiger Meßdauerbestimmung | |
DE2421843A1 (de) | Geraet zum messen der aenderung veraenderlicher groessen | |
DE1903759A1 (de) | Digitalkorrelator | |
DE2923026C2 (de) | Verfahren zur Analog/Digital-Umsetzung und Anordnung zur Durchführung des Verfahrens | |
DE3149494C2 (de) | ||
DE2449016A1 (de) | Schaltung zum messen des innenwiderstandes eines wechselstromnetzes | |
EP0541878A1 (de) | Delta-Sigma-Analog/Digital-Wandler | |
DE1962697A1 (de) | Verfahren zur nichtlinearen Analog-Digital-Umsetzung | |
DE2027040A1 (de) | ||
DE2637657B2 (de) | Dividierender Spannungsfrequenzumsetzer | |
DE2057903A1 (de) | Impulsfrequenzteiler | |
DE4101193C1 (de) | ||
AT393742B (de) | Digitaler wechselspannungs-effektivwertmesser | |
DE2520931C2 (de) | Abtast-Halteschaltungsanordnung | |
DE1803338A1 (de) | Verfahren zum Multiplizieren analoger elektrischer Groessen | |
DE2363522A1 (de) | Korrekturschaltung fuer eine schaltungsanordnung zum bearbeiten von analogsignalen | |
DE1228300B (de) | Schaltung zur Umformung von Impulsreihen | |
Lewin et al. | Equipment for the measurement of non-electrical parameters | |
DE2755492C2 (de) | ||
DE3710410A1 (de) | Verfahren und schaltungsanordnung zum betrieb eines analog-digital-umsetzers | |
DE1940885A1 (de) | Verfahren und Anordnung zur Analog-Digital-Umsetzung nach einem Spannungs-Zeitumsetzverfahren | |
DE4037268A1 (de) | Verfahren zur analog-digital-umsetzung von stroemen (spannungen) nach dem mehrfach-integrationsprinzip | |
DE1516325A1 (de) | Digital-Messvorrichtung zur genauen Bestimmung von Messgroessen | |
DE2214602A1 (de) | Verfahren und Vorrichtung zum Messen eines schwachen elektrischen Gleichsignals | |
DE2247688A1 (de) | Analog-digital-wandler vom integrationstyp mit automatischer messbereicheinstellung |