DE1803338A1 - Verfahren zum Multiplizieren analoger elektrischer Groessen - Google Patents

Verfahren zum Multiplizieren analoger elektrischer Groessen

Info

Publication number
DE1803338A1
DE1803338A1 DE19681803338 DE1803338A DE1803338A1 DE 1803338 A1 DE1803338 A1 DE 1803338A1 DE 19681803338 DE19681803338 DE 19681803338 DE 1803338 A DE1803338 A DE 1803338A DE 1803338 A1 DE1803338 A1 DE 1803338A1
Authority
DE
Germany
Prior art keywords
voltage
integrator
switched
input
zero
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE19681803338
Other languages
English (en)
Inventor
Volker Zimmermann
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BBC Brown Boveri France SA
Original Assignee
BBC Brown Boveri France SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BBC Brown Boveri France SA filed Critical BBC Brown Boveri France SA
Priority to DE19681803338 priority Critical patent/DE1803338A1/de
Publication of DE1803338A1 publication Critical patent/DE1803338A1/de
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06JHYBRID COMPUTING ARRANGEMENTS
    • G06J1/00Hybrid computing arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Automation & Control Theory (AREA)
  • Evolutionary Computation (AREA)
  • Fuzzy Systems (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Measurement Of Current Or Voltage (AREA)

Description

  • Verfahren zum Multiplizieren analoger elektrischer Größen Die erfindung betrifft ein Verfahren zum Multiplizieren analoger elektrischer Größen und zur numerischen Anzeige des Produktes dieser Größen, bei dem zunächst eine erste, als positive Spannung gegebene elektrische Größe an den Eingang eines Integrators gelegt wird und über ein von einer Steuerungslogik geöffnetes UD-Glieri von einem Impulsgenerator eine fest vorgegebene Anzahl No Impulse auf einen in Vorwärtsrichtung geschalteten Zähler gegeben werden, daß sodann nach diesen No Impulsen zu einem bestirrimten Zeitpunkt die elektrische Größe von dem Integrator abgeschaltet und dafür unter Nullsetzung des Zählers eine als negative Spannung gegebene Referenzgröße zugeschaltet wird, bis am Ausgang des Integrators die Spannung Null ist.
  • Bei Analog- und Digitalrechnern ist man bestrebt, mit möglichst gerintjem Aufwand die Grundrechenoperation des Nultiplizierens zu realisieren. Dies geschieht am zweckmäßigsten in der Weise, daß für Analogrechner analoge und für Digitalrechner digitale ;!Iultiplizierverfahren verwendet werden. Für bestimmte Zwecke, beispielsweise der ziffernmäßigen Anzeige von Produkten analoger Größen, kann es jedoch zweckmäßig sein, weder rein analoge noch rein digitale Multipliziereinrichtung vorzusehen.
  • s sinci bereits seit langem Verfahren zur Multiplikation elektrier Größen, vorzugsweise von Spannungen, bekannt. So kennt man das Zwei-lJarabel-Verfahren, bei dem man sich die Tatsache zunutze nacht, daß das Produkt zweier Größen auch durch die Differenz zweier quadratischer Ausdrücke darstellbar ist, in denen nur Summen bzw. Differenzen auftreten (K. Steinbuch: "Taschenbuch der Nachrichtenverarbeitung, 2.Aufl., Berlin/ i-Ieidelberg/New York 1967, S. 1136). Ein Nachteil dieses Verfanrens liegt darin, daß nur mit relativ großem Aufwand Parabelfunktionen elektrisch darstellbar sind.
  • Weiterhin ist es bekannt, für die Multiplikation elektrischer Größen Hall-Generatoren zu verwenden (DAS 1 161 442). Für viele Anwendungszwecke ist jedoch die'Hallspannung zu klein und der Steuerstrom zu hoch, so daß aufwendige Verstärkerstufen usw. verwendet werden müssen.
  • Eine weitere Möglichkeit zum analogen Multiplizieren elektrischer Größen besteht darin, daß zwei im Ubersteuerungsbereich betriebene symmetrische Transistoren mit über Widerstände zusaininengeschalteten Basen und über Widerstände zusammengeschalteten Kollektoren vorgesehen sind und dem jeweils gemeinsamen Punkt der Widerstände die Faktoren zuführbar sind, während unmittelbar zwischen den Kollektoren das Produkt abnehmbar is-..
  • (DAS 1 172 Q64). Bei dieser Schaltungsanordnung ist erforderlich, daß der Widerstand der Transistoren stets einer elektriw schen Steuergröße proportional ist. Dies trifft aber nur in einem relativ begrenzten Bereich der Ic U UcE-Eennlinie von Transistren zu, so daß diese Methode nur beschränkt anwendbar ist.
  • Der Erfindung liegt die Aufgabe zugrunde, zwei oder mehrere analoge elektrische Größen unter Verwendung eines an sich bekannten Analog-Digital-Umsetzers zu multiplizieren und das Ergebnis ziffernmäßig anzuzeigen.
  • Diese Aufgabe wird erfindungsgemäß dadurch gelöst, daß dann, wenn am Ausgang des Integrators die Spannung Null ist, die Referenzgröße vom Integrator abgeschaltet und dafür die-zweite .
  • als positive Spannung gegebene elektrische Größe zugeschaltet wird und die Impulse des Impulsgenerators auf den nunmehr auf Rückwärtszählung geschalteten Impulsgeber gegeben werden, bis der Zahlerstana Null ist, worauf in einem bestimmten Zeitpunkt die zweite elektrische Größe wieder abgeschaltet und die Referenzspannung zugeschaltet wird und der Zähler von dem bestimmten Zeitpunkt an solange die anfallenden Impulse zählt, bis die Ausgangsspannung des Integrators Null ist.
  • Ein Ausführungsbeispiel der Erfindung ist in der Zeichnung dargestellt und wird im folgenden näher beschrieben. Es zeigen Fig. 1 das Blockschaltbild der erfindungsgemäßen Schaltungsanordnung, Fig. 2 die Spannung am Ausgang des Miller-Integrators der erfindungsgemäßen Schaltungsanordnung.
  • In Fig. 1 sind mit Ux und Uy die beiden elektrischen Spannungen bezeichnet, die miteinander multipliziert werden sollen, -während Uref eine Referenzspannung ist. Die Spannung Ux liegt über einem Schalter 1 an de Widerstand 2, die Spannung Uy über einem Schalter 3 an dem Widerstand 4 und die Referenzspannung Uref über einem Schalter 5 an dem Widerstand 6. Die Widerstände 2,4,6 sind auf der den Schaltern 1,3,5 abgewandten zweite miteinander verbunden und an den Eingang eines Verstärker 7 r ngeschlossen. Von den Widerständen 2,4,6 führt noch ein Rückkopplungszweig über den Verstärker 7, in dem ein Kondensator 8 liegt, dem ein Schalter 9 parallel geschaltet ist.
  • Zusammen mit dem Kondensator 8 bildet der Verstärker 7 einen sogenannten Ililler-Integrator. Der Ausgang des Miller-Integrators ist mit den Eingang eines Signalbereichsmelders 10 verbunein, der seinerseits an den invertierten Eingang eines ODER-Gliedes 11 angeschlossen ist. Der zweite nicht-invertierte Eingang des ODER-Gliedes 11 liegt an einer Steuerungslogik 12, die mit den Schaltern 1,3,5, einem Startgenerator 13 und den Eingängen für die Vor- und Rückwärtszählung eines Zählers 14 verbunden iet. Dae ODER-Glied 11 führt auf den einen Eingang eines UND-Gliedes 15, dessen zweiter Eingang an einem Impulsgenerator 16 liegt. Der Ausgang des UND-Gliedes 15 ist an den Zähler 14 angeschlossen. Von dem Zähler 14 gehen mehrere Verbidungsleitungen zu der digitalen Anzeigevorrichtung 17.
  • Der Beginn der Multiplikation wird bei geöffnetem Schalter-9 dadurch eingeleitet, daß der Startgenerator 13 im Zeitpunkt to (Fig. 2) einen Impuls auf die Steuerungslogik 12 gibt. Die Steuerungslogik 12 bewirkt hierauf, daß der Schalter 1 geschlossen und der Zähler 14 auf Null gesetzt wird. Die positive Spannung Ux erscheint also am Eingang des Miller-Integrators. Gleichzeitig wird der nicht-invertierte Eingang des ODER-Gliedes 11 von der Steuerungslogik 12 angesteuert. Damit steht am Ausgang des ODER-Gliedes 11 ein Signal an, das auf den Eingang des UND-Gliedes 15 gegeben wird und dadurch bewirkt, daß die Impulse des Impulsgenerators 16 zu dem Zähler 14 gelangen. Nach einer durch die Steuerungslogik 12 fest vorgegebenen Anzahl N von Impulsen, die innerhalb der Zeit t1 0 (Fig. 2) im Zähler 14 gezählt wurden, wird nun der Schalter 1 wieder geöffnet. Am Ausgang des Miller-Integrators steht zu dem Zeitpunkt t1 folglich die Spannung an, wobei T die Zeitkonstante des Miller-Integrators ist. Der arithmetrische Mittelwert der Spannung Ux innerhalb der Zeit t, - tn ist
    1t1
    (b) Ux = t1-to tX0 Ux dt
    t1
    Setzt man für | Ux dt in die Gleichung (b) ffx . (t1 ~ to)
    ein, so folgt db9 ie daraus
    (c) Ut1 = 1 . U . (t1 - To) T In der Zeit t1 t to erzeugt der Impulsgenerator 16 genau No Impulse. Impulsdauer und Impulspause legen die Periode der Impulse fest, so daß man sich die Zeit to - t1 in No Perioden der Dauer T0 unterteilt vorstellen kann. Damit ist (d) t1 - to = No . T0 und eingesetzt in Gleichung (c) ergibt sich hiermit für die Spannung am Ausgang des Miller-Integrators zum Zeitpunkt t (e) Ut1 = T u . No . T0 T 0 I'; Zeitpunkt t1 wird nicht nur der Schalter 1 geöffnet, sondern auch der Schalter 5 geschlossen, so daß die negative Referenzspannung Uref auf den Eingang des Miller-Integrators gelangt.
  • Außerdern wird der nicht-negierte Eingang des ODER-Gliedes 11 rtjit einen O-Signal beaufschlagt. Jetzt kann über das ODER-Glied 11 nur dann ein Signal zu dem UND-Glied 15 gelangen, wenn am Ausgang des Signalbereichsmelders 10 ein O-Signal ansteht.
  • Da der Signalbereichsinelder 10 erst bei einer Eingangsspannung von 0 Volt ein O-Signal liefert, gibt des ODER-Glied 11 auch erst zum Zeitpunkt t2 ein L-Signal ab. Der Zeitpunkt t2, zu de die Eingangsspannung auf 0 V gesunken ist, wird durch die Summe aus der Aufintegrationszeit und der durch die negative Referenzspannung Uref in Gang gesetzte Abintegrationezeit bestimmt. Während der Zeit t1 wurden im Zähler, wie bereits erwähnt, No Impulse gezählt. Nach diesen No Impulsen beginnt der Zähler 14 wieder von Null an zu zähletn, d.h., er zählt nun die in Zeitraum t2 - tl anfallenden N1 Impulse. Da die Spannung am Ausgang des Integrators vom Zeitpunkt t1 an nach der Gleichung verläuft, d.h.
  • ist, gilt für den Zeitpunkt t2 Hieraus folgt für Uref = const.
  • (i) No . To . Ux = 1 Uref (t2 - t1) = 1 . Uref N1 . To T T T und damit ergibt sich für die Anzahl der in der Zeit (t2 - t1) vom Impulsgenerator 16 abgegebenen Impulse tr (ä) N1 = wo ref Spricht der Signalbereichsmelder 10 im Zeitpunkt t2 an, so -gibt er ein Signal an die Steuerungslogik 12, die ihrerseits den Schalter 5 öffnet und den Schalter 3 schließt. Hierdurch wird der zweite Faktor der Multiplikation in Porm der Spannung Uy auf den Eingang des Miller-Integrators gegeben. Zugleich legt die Steuerungslogik 12 an den die Rückwärtszählric -tung bestimmenden Eingang des Zählers 14 ein L-Signal. Nun wird die Spannung U aufintegriert, bis die im Zähler 14 y anstehende Zahl N1 auf Null heruntergesählt ist. Bei dem Zählerstand Null im Zeitpunkt t3 hat die Spannung am Ausgang de s Integrators den Wert Die Steuerungslogik 12 öffnet im Zeitpunkt t3 den Schalter 3 und schließt den Schalter 5. Gleichzeitig erhält der die Vcrwärtszählrichtung bestimmende Eingang des Zählers 14 ein L - Signal.
  • Die auf den Miller-Integrator gegebene negative Referenzspannung baut nun die Spannung Ut wieder ab. Dies ist nach der Zeit t4 - t3 geschehen, während der der Zähler N2 Impulse zählt. Für die Spannung am Ausgang des Integrators gilt im Zeitpunkt tA und hieraus folgt N1 1 U (m) N1 To Uy = 1 Uref N2 To bzw. N2 = N1 ref Wird in diese Gleichung der Wert aus Gleichung (j) für N1 eingesetzt, so ergibt sich für die Anzahl der im Zähler 14 gezählten Impulse U (h) N2 = No UX ref ref oder (o) N2 = const . Ux . Uy d.h also, die zuletzt angezeigte Zahl der Impulse ist dem Prcdukt der beiaen elektrischen Eingangsgrößen proportional.
  • Im Zeitpunkt t4 spricht der Signalbereichsmelder 10 an und veranlaßt die Steuerungslogik 12, daß sie den Schalter 9 schließt und damit eine Umkehr der Polarität der Ausgangsspannung des Integrators verhindert. Da jetzt beide Eingänge des ODER-Gliedes 11 ein O-Signal haben, können keine weiteren Impulse mehr in den Zähler 14 gelangen. Die im Zähler 14 anstehende Impulszahl wird mit Hilfe der Anzeigevorrichtung 17 angezeigt.
  • Die beschriebene Anordnung ist auch für die Messung von Schein.
  • und Wirkleistungen von Wechselgrößen geeignet. Bei der Messung der Scheinleistung müssen aus der zu messenden Spannung und dem zu messenden Strom in bekannter Weise Gleichspannungen abgeleitet werden, die dem Effektivwert von Spannung und Strom proportional sind.
  • Bei der Messung der Wirkleistung müssen aus der zu messenden Spannung und dem zu messenden Strom in bekannter Weise Gleichspannungen abgeleitet werden, die dem Effektivwert der Spannung und dem Produkt von Effektivwert des Stromes und dem Cosinus des Phasenwinkels proportional ist. Die so gewonnenen Gleichspannungen werden dann als Eingangsspannungen Ux bzw. U y auf die Schaltungsanordnung zum Multiplizieren elektrischer Größen gegeben*.
  • Selbstverständlich ist es mit dem beschriebenen Verfahren auch möglich, r,ehr als zwei Faktoren miteinander zu multiplizieren.
  • Hierfür muXißte im Zeitpunkt t an den Eingang des Integrators 4 die dem dritten Faktor proportionale Spannung für die Zeitdauer von N2 Impulsen gelegt werden. Danach wird wieder die Referenzspannung an den Eingang des Integrators gelegt usw.
  • Die mit der Erfindung erzielten Vorteile bestehen insbesondere darin, daß das Produkt zweier analoger Größen unter Verwendung eines an sich bekannten Analog-Digital-Umsetzers direkt digita: angezeigt werden kann.

Claims (2)

Patentansprüche:
1. Verfahren zum Multiplizieren analoger elektrischer Größen und zur numerischen Anzeige des Produktes dieser Größen, bei dem zunächst eine erste, als positive Spannung gegebene elektrische Größe an den Eingang eines Integrators gelegt wird ua über ein von einer Steuerungslogik geöffnetes UND-Glied von einem Impulsgenerator eine fest vorgegebene Anzahl N0 Impulse auf einen in Vorwärtsrichtung geschalteten Zähler gegeben werden, daß sodann nach diesen No Impulsen zu einem bestir:'ten Zeitpunkt die elektrische Größe von dem Integrator abgeschaltet und dafür unter Nullsetzung des Zählers eine als negative Spannung gegebene Referenzgröße zugeschaltet wird, bis am Ausgang des Integrators die Spannung Null ist, dadurch gekennzeichnet, daß dann, wenn am Ausgang des Integrators die Spannung Null ist, die Referenzgröße vom Integrator geschaltet und dafür die zweite als positive Spannung (Uy) gegebene elektrische Größe zugeschaltet wird und die Impulse des Impulsgenerators (16) auf den nunmehr auf Rückwärtszählung geschalteten Impulsgeber (14) gegeben werden, bis der Zählerstand Null ist, worauf in einem bestimm ten Zeitpunkt t die zweite elektrische Größe wieder abgeschaltet und die Referenzspannung (Uref) zugeschaltet wird en der Zähler (14) von dem bestimmten Zeitpunkt t an so-3 lange die anfallenden Impulse zählt, bis die Ausgangsspannung des Tntegrators Null ist.
2. :.noranung zu de Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß dem mit den elektrischen Größen (Ux, U ) und y der Referenzgröße (Uref) beaufschlagbaren Integrator der Signalbereichsmelder (10) nachgeschaltet ist, der an dem deglerten eingang des ODER-Gliedes (11) liegt, dessen nichtnegierter Eingang an die Steuerungslogik (12) angeschlossen ist.
). Anordnung zu dem Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der Impulsgenerator über einen Eingang des URD-Gliedes (15), dessen zweiter Eingang mit dem Ausgang des ODER-Gliedes verbunden ist, an dem von der Steuerungslogik (12) gesteuerten Zähler (14) liegt.
DE19681803338 1968-10-16 1968-10-16 Verfahren zum Multiplizieren analoger elektrischer Groessen Pending DE1803338A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19681803338 DE1803338A1 (de) 1968-10-16 1968-10-16 Verfahren zum Multiplizieren analoger elektrischer Groessen

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19681803338 DE1803338A1 (de) 1968-10-16 1968-10-16 Verfahren zum Multiplizieren analoger elektrischer Groessen

Publications (1)

Publication Number Publication Date
DE1803338A1 true DE1803338A1 (de) 1970-05-14

Family

ID=5710641

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19681803338 Pending DE1803338A1 (de) 1968-10-16 1968-10-16 Verfahren zum Multiplizieren analoger elektrischer Groessen

Country Status (1)

Country Link
DE (1) DE1803338A1 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3239478A1 (de) * 1982-10-25 1984-04-26 Siemens AG, 1000 Berlin und 8000 München Verfahren zur bildung eines dem produkt zweier elektrischer signale proportionalen digitalwertes und anwendung des verfahrens bei einem waermeleistungsmessgeraet
DE10254674A1 (de) * 2002-09-27 2004-04-15 Delta Electronics, Inc. Konstruktion zum Reflektieren von Licht

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3239478A1 (de) * 1982-10-25 1984-04-26 Siemens AG, 1000 Berlin und 8000 München Verfahren zur bildung eines dem produkt zweier elektrischer signale proportionalen digitalwertes und anwendung des verfahrens bei einem waermeleistungsmessgeraet
DE10254674A1 (de) * 2002-09-27 2004-04-15 Delta Electronics, Inc. Konstruktion zum Reflektieren von Licht

Similar Documents

Publication Publication Date Title
DE1276695B (de) Analog-Digital-Umsetzer mit einem Spannungs-Frequenz-Wandler
DE3633791A1 (de) Verfahren und anordnung zur messung des widerstandsverhaeltnisses an einer widerstands-halbbruecke
DE2062073A1 (de) Integrationsgenerator zur Angabe des Numerus einer loganthmischen Funktion
DE2614697A1 (de) Verfahren und vorrichtung zur digitalen messung elektrischer spannungen sowie sehr geringer elektrischer widerstaende
DE2626899B2 (de) Verfahren und Vorrichtung zur Genauigkeitsüberprüfung eines Analog-Digitalwandlers
DE2539628A1 (de) Schaltungsanordnung
DE2449016A1 (de) Schaltung zum messen des innenwiderstandes eines wechselstromnetzes
DE1803338A1 (de) Verfahren zum Multiplizieren analoger elektrischer Groessen
DE2336982A1 (de) Effektivwertmesseinrichtung
DE1548794A1 (de) Verfahren und Schaltungsanordnung zum Ausloesen eines Integrators
DE4104172A1 (de) Verfahren zur digitalen messung eines widerstandswerts eines sensorwiderstands
DE1498151A1 (de) Schaltungsanordnung zur Integration einmaliger,schnellverlaufender Vorgaenge
DE2203963B2 (de) Schaltungsanordnung zur Verarbeitung von elektrischen Signalen
DE3240528C2 (de)
DE2750651C2 (de) Schaltungsanordnung zur Ermittlung der Größe analoger Eingangssignale
DE1541794A1 (de) Verfahren zur Bestimmung des Phasenwinkels zwischen den Impulsen zweier periodischer Impulsfolgen gleicher,beliebiger Frequenz
DE1766079A1 (de) Verfahren zur Bestimmung der Phasendifferenz zwischen zwei gleichfrequenten Spannungen beliebiger Frequenz
DE1591848C3 (de) Analog-Digital-Umsetzer
DE1591869C (de) Anordnung zum gleichzeitigen Messen von Gleichströmen in linearem und loga nthmischem Maßstab
DE2743815A1 (de) Anordnung zum messen des ohmschen widerstands eines einseitig geerdeten, mit induktivitaeten oder kapazitaeten behafteten prueflings
DE2234923A1 (de) Geraet zur messung einer mit stoerwechselspannungen ueberlagerten veraenderlichen gleichspannung
DE1166906B (de) Verfahren zum Bestimmen und Konstanthalten des Drehzahlverhaeltnisses zweier elektrischer Antriebe
DE1923470A1 (de) Analog-Digital-Wandler
DE2263672A1 (de) Frequenzwandler
DE2940158A1 (de) Verfahren und anordnung zur korrelation von zwei signalen