DE2247688A1 - Analog-digital-wandler vom integrationstyp mit automatischer messbereicheinstellung - Google Patents

Description

der Firma The Solartron Electronic Group Limited, Victoria Road, Farnborough, Hampshire / England

betreffend:

"Analog-Digital-Wandler vom Integrationstyp mit automatischer Meßbereicheinstellung"

Die Erfindung bezieht sich auf einen Analog-Digital-Wandler vom Integrationstyp mit automatischer Meßbereicheinstellung. Der Analog-Digital-Wandler gemäß der Erfindung ist insbesondere, jedoch, nicht ausschließlich, für die Verwendung in Digital-Voltmetern bestimmt.

Analog-Digital-Wandler vom Integrationstyp mit automatischer Meßbereicheinstellung werden häufig benötigt, um Eingangssignale umzuwandeln, die einen weiten Bereich möglicher Größen aufweisen, typischerweise eine Mehrzahl von Größenordnungen. In bekannten Wandlern dieses Typs ist es bisher üblich gewesen, ein Eingangsdämpfungsglied vorzusehen mit einer Mehrzahl von Dämpfungsbereichen, welche jeweils einem der Dekadenbereiche entsprechen, so daß für Eingangssignale, deren Größenordnung über der niedrigsten Größenordnung liegt, die Integrationsanordnung des Wandlers eine geschwächte Version des Eingangssignals empfängt und integriert. Die Gesämtgenauigkeit der Wandlung für alle Größenordnungen, mit Ausnahme der

309814/1115

niedrigsten Größenordnung, hängt demzufolge unmittelbar ab von der Genauigkeit der Werte der Komponenten in dem Eingangsdämpfungsglied. Die Komponenten des Dämpfungsgliedes müssen demgemäß sehr teuer sein, und es ist erforderlich, Relais' zu verwenden, welche zwischen den verschiedenen Bereichen des Dämpfungsgliedes umschalten, um so Streuresistenzen minimal zu halten, welche die Werte der Komponenten beeinflussen könnten. Wenn bekannte Wandler dieses Typs sich beispielsweise im höchsten Betriebsbereich befinden, d.h., wenn das Eingangsdämpfungsglied auf die höchste Größenordnung eingestellt ist und die Größe des Eingangssignals abfällt bis zur niedrigsten Größenordnung (oder ein neues Eingangssignal angelegt vird, dessen Größenordnung sich in der niedrigsten, Größenordnung befindet) schaltet der Wandler darüber hinaus automatisch jeweils um eine Größenordnung nach unten und führt eine Messung in jeder Größenordnung durch, bis die richtige Größenordnung erreicht ist "und schließlich die korrekte Messung erfolgt. Ein Fünf-Dekaden-Wandler benötigt demgemäß fünf Meßzyklen, um die korrekte Größenordnung zu erreichen. Damit wird die Wandlungsgeschwindigkeit reduziert, was sehr nachteilig sein kann in Datenloganwendungen, und den Benutzer im Labor oder in anderen Anwendungsfällen irritiert.

Aufgabe der Erfindung ist es, einen Analog-Digital-Wandler vom Integrationstyp mit automatischer Meßbereicheinstellung zur Wandlung eines Analog-Signals in ein für dessen Größe repräsentatives Digital-Signal zu schaffen, bei dem die analogen Eingangssignale,deren Größe in einer gegebenen Anzahl von Größenordnungen liegen, entweder kein Eingangsdämpfungsglied erfordert oder nur ein solches mit einer verringerten Anzahl von Bereichen, wobei andererseits die Meßbereichumschaltung schneller erfolgt als in den oben erwähnten bekannten Wandlern.

3.098 U/1 1 16 ~³~

Diese Aufgabe wird bei einem Wandler des genannten Typs, bei dem das Digitalsignal N-Stellenwert-Ziffern aufweist in jeweils einem von R aufeinanderfolgenden Meßbereichen des Analogsignals, mit einer auf das Analogsignal ansprechenden Integrationsanordnung zur Erzeugung' eines Ausgangssignals, dessen Größe von der.des Analogsignals abhängt, und mit einem Konverter für die Umformung des Ausgangssignals in ein Zwischen-Digital-Signal, das repräsentativ für die Größe des Analog-Signals ist, dadurch gelöst, daß das Zwischen-Digital-Signal für Analog-Signalgrößen in der höchsten Größenordnung mindestens (N+R-l) Stellenwert-Ziffern aufweist, daß eine Selektor-Anordnung vorgesehen ist für das Aussondern eines Ausgangs-Digital-Signals aus den N höchststelligen Ziffern des Zwischen-Digital-Signals, daß eine Hilfs-Anordnung vorgesehen ist für die Erzeugung eines Hilfs-Signals, das die tatsächliche Anzahl von Stellenwert-Ziffern im Zwischen-Digital-Signal angibt sowie die Größenordnung, in der die Größe des Analog-Signals liegt, und daß eine Einstell-Anordnung vorgesehen ist, die ansprechend auf das Hilfs-Signal ausgebildet ist zur Einstellung des Betriebs der Integrationsanordnung derart, daß die Höhe des erzeugten Ausgangssignals in eine einzige vorgegebene Größenordnung gebracht wird/unabhängig von der Größenordnung, in der das Analog-Signal liegt.

Vorzugsweise ist eine Anordnung vorgesehen, um das Analog-Signal an die Integrationsanordnung anzulegen während eines PrüfintervalIs vorgegebener Dauer, um so das Ausgangssignal der Integrationsanordnung von einem Ausgangspegel auf einen Pegel ansteigen zu lassen, welcher das genannte Ausgangssignal repräsentiert, wobei ferner eine Anordnung vorge-

0 98 14/1115

sehen ist für das Anlegen eines Referenzsignals an die Integrationsanordnung während eines Digitalisierungsintervalls, damit der Ausgang der Integrationsanordnung auf einen zweiten Bezugspegel gelangt, wobei der Konverter für die umformung des Ausgangssignals der Integrationsanordnung einen elektrischen Pulszähler umfaßt und ein Taktgenerator vorgesehen ist für das Anlegen von Taktimpulsen an den Zähler während des Digitalisierungsintervalls .

Der erste und zweite Bezugspegel sind vorzugsweise gleich. Zweckmäßigerweise umfaßt die Integrationsanordnung einen Eingangswiderstand und einen Kondensator, derart angeordnet, daß er durch den Eingangswiderstand aufgeladen wird, wobei mindestens eine dieser Komponenten hinsichtlich ihres Wertes einstellbar ist, und wobei die Einstellanordnung so ausgebildet ist, daß der Wert einer dieser Komponeneten eingestellt wird derart, daß die Höhe des Ausgangssignals auf einen Wert innerhalb der einzigen vorgegebenen Größenordnung gebracht wird, und wobei der Wert der betreffenden Komponente unverändert bleibt zwischen jeweils einem Prüfintervall und dem zugeordneten Digitalisierungsintervall.

Demgemäß werden während jeweils einem gegebenen Konversionszyklus, bestehend aus Prüfintervall und Digitalisierungsintervall, das Eingangssignal und das Referenzsignal beide den gleichen ausgewählten Werten von Kapazität und Eingangswiderstand der Integrationsanordnung zugeführt, und die ausgewählten Werte werden, falls erforderlich, zwischen aufeinanderfolgenden Zyklen von Prüfintervall und Digitalisierungsintervall eingestellt, so daß während des nächsten Wandlungszyklus die Größenordnung des Ausgangsssignals von der Integrationsanordnung

3098U/1 115 - ⁵ -

in die gegebene einzige Größenordnung fällt. Es ist jedoch nur erforderlich, daß die Werte von Widerstand und Kapazität während eines Zyklus konstant bleiben, was leicht erfüllbar ist mit relativ wenig kostspieligen konventionellön Komponenten .

Bei einer bevorzugten Ausführungsform der Erfindung ist der Wert des Kondensators fest und der Wert des Widerstandes einstellbar. Demgemäß kann der Widerstand eine Mehrzahl von Widerstandsbauelementen umfassen, und die Einstelleinrichtung kann eine Schalteranordnung umfassen, die so ausgebildet und angeordnet ist, daß an den Eingang der Integrationsanordnung eine entsprechende Kombination der Widerstandsbauelemente angeschaltet wird. In der vorliegenden Beschreibung wird der Ausdruck "Kombination von Widerstandsbauelementen" so gebraucht, daß ein einziges Widerstandselement gemeint ist.

Die Eingangswiderstände der Integrationsanordnung sind vorzugsweise zueinander parallel geschaltet, in welchem Falle die Schalteranordnung vorzugsweise mindestens einen Schalter umfaßt, beispielsweise einen Halbleiterschalter, wie einen Feldeffekttransistor, der in Serie geschaltet ist mit einem der Widerstände.

, Vorteilhafterweise kann der Konverter ferner eine Wichtungsanordung umfassen, um das Referenzsignal abzuwichten, und die numerische Wichtung,mit der die Taktimpulse gezählt werden, durch einen gemeinsamen Faktor, wenn der Ausgang der Integrationsanordnung einen Wert erreicht, der nahe dem zweiten Bezugspgel liegt.

309814/1116

Demgemäß kann der Ausgang der Integrationsanordnung so ausgelegt sein, daß er von diesem Pegel, welcher das Ausgangssignal bildet, durch den zweiten Bezugspegel jenem Wert nahe dem zweiten Bezugspegel zustrebt, und die Wichtungsanordnung kann eine Anordnung für die Umkehr der Polarität des Bezugssignals umfassen, um so dafür zu sorgen, daß der Ausgang der Integrationsanordnung von diesem Wert auf den zweiten Bezugspegel zurückgeführt wird, sowie eine Anordnung zum Subtrahieren der Taktimpulse von der Zählung im Zähler, während der Ausgang der Integrationsanordnung von jenem Wert zum zweiten Bezugspegel zurückkehrt.

Die Einstellanordnung kann ferner einen einstellbaren Dämpfer umfassen, der an den Eingang der Integrationsanordnung angekoppelt ist und betätigbar ist zum Dämpfen des Analog-Signals, bevor es an die Integrationsanordnung angelegt wird.

Der Zhähler hat vorzugsweise mindestens (N+R-l) kaskadegeschaltete Stufen, von denen jede eine der Stellenwert-Ziffern des Zwischen-Digital-Signals zugeordnet ist.

Jede Stufe des Zählers umfaßt vorzugsweise eine Mehrzahl von m bistabilen Schaltkreisen, und der Zähler kann eine Schalteranordnung umfassen, die dazu dient, die Konfiguration der bistabilen Schaltkreise,in der sie den Zähler bilden, in eine umzuschalten, in der sie ein Schieberegister bilden. Demgemäß kann jede Stufe des Zählers eine Dekadenstufe sein, bestehend aus einem Fünf-Bit-Schieberegister, welche in der Johnson Ringkonfiguration zusammengeschaltet sind.

In einer bevorzugten Ausfuhrungsform der Erfindung umfaßt die Selektoranordnung ein weiteres Schieberegister mit N Stufen, deren jede einer zugeordneten Stellenwert-Ziffer des Ausgangs-

3098U/1 115

Digital-Signals entspricht, sowie einer Einrichtung zum übertragen der Ziffern des Zwischen-Digital-Signals in absteigender Ordnung des Stellenwertes vom Zähler in das weitere Schieberegister, bis die N höchststelligen Ziffern des Zwischen-Digital-Signals sich im weiteren Schieberegister befinden.

Das weitere Schieberegister kann eine Schalteranordnung umfassen, die betätigbar ist, um das Schieberegister in ein Rezirkulierschieberegister zu transformieren, sobald es das genannte Ausgangsdigitalsignal enthält, weichet Schalteranordnung vorzugsweise anspricht entweder auf das Vorhandensein eines Digital-Signals, das repräsentativ ist für eine Ziffer des Ausgangs-Digital-Signals abweichend von Null in der Nten Stufe des weiteren Schieberegisters, wenn die Ziffern des Ausgangs-Digital-Signals verschoben worden sind über weniger als eine vorgegebene Anzahl von Stufen des weiteren Schieberegisters,oder auf das Verschieben der Ziffern des Ausgangs-Digital-Signals über diese vorgegebene Anzahl von Stufen.

Es kann eine Einrichtung vorgesehen sein für das Bewirken einer dynamischen Auslesung der Ziffern des Ausgangs-Digital-Signals in das weitere Schieberegister, welche Einrichtung verbunden ist mit einer der Stufen des weiteren Schieberegisters derart, um die Ziffern auszulesen, wenn sie eine nach der anderen in diese eine Stufe zirkuliert werden.

Gemäß einem weiteren Aspekt der vorliegenden Erfindung ist ein elektrischer Pulszähler vorgesehen für die Verwendung in einem Analog-Digital-Wandler des genannten Typs, welcher Zähler eine Mehrzahl P von kaskadegeschalteten Stufen umfaßt,

— Q —

3 0 9 8 U / H 1 5

deren jede eine Zahl oder ein Digit in einem Zahlensystem der Wurzel η zählt, und deren jede eine Mehrzahl von Μ bistabilen Schaltkreisen umfaßt, sowie eine Schalteranordnung betätigbar zum Umschalten der Konfiguration der bistabilen Schaltkreise von jener, in der sie den Zähler bilden, in eine Konfiguration, in der sie ein Schieberegister bilden, und wobei Mittel vorgesehen sind für das Anlegen von Schiebeimpulsen an das Schieberegister, und Mittel betätigbar zwischen jeweils aufeinanderfolgenden Gruppen von m Schiebepulsen für den Transfer des Komplements der Zahl in der Pten Stufe in die erste Stufe, um so die Zahl in der zweiten bis Pten Stufe des Schieberegisters bei Beginn der Gruppe von m Impulsen in das Komplement dieser Zahl nach P Gruppen von Impulsen zu transformieren.

Der Zähler ist somit effektiv reversibel, da es möglich ist, eine erste Zahl von Pulsen in die zweiten bis Pten Stufen zu zählen, diese Zahl in das betreffende Komplement umzuformen, und dann eine zweite Zahl von Pulsen zu zählen, an welchem Punkt die Gesamtzählung im Zähler gleich ist dem Komplement der Zahl, die man erhält durch Subtraktion der zweiten Zahl von der ersten Zahl.

Die Stufen des Zählers sind vorzugsweise so angeordnet, daß die Pte Stufe sich unmittelbar neben der ersten Stufe befindet.

Dieser Zähler kann mit Vorteil Verwendung finden als Zähler in dem Analog-Digital-Wandler gemäß der Erfindung, in welchem Falle P mindestens gleich (N+R-l) ist.

3098U/1 1 15

Die Erfindung soll nachstehend unter Bezugnahme auf eine nur als Beispiel zu betrachtende Ausführungsform näher erläutert werden, wobei auf die beigefügten Zeichnungen Bezug genommen wird.

Fig. la zeigt ein vereinfachtes schematisches ^un Schaltungsdiagramm eines Digital-Voltmeters mit automatischer Meßbereicheinstellung vom Integrationstyp, aufgebaut gemäß vorliegender Erfindung, und

Fig. 2a ist ein mehr in die Einzelheiten gehendes

schematisches Schaltungsdiagramm eines Teils des Voltmeters nach Fig. 1.

Der Digital-Voltmeter nach Fig. 1 weist einen Eingang 10 auf, der angeschlossen werden kann an eine Eingangsgleichspannung, welche zu messen ist: Typischerweise liegt die Eingangsspannung in dem Bereich zwischen 0 und 1000 V und soll in fünf Meßbereichen gemessen werden, nämlich 1000 V Vollausschlag, 100 V Vollausschlag, 10 V Vollausschlag, IV Vollausschlag und 100 mV Vollausschlag. Der Eingang 10 ist verbunden über einen automatisch wählbaren Teilung-durch-hundert-Dämpfer 11 und einen Verstärkungsfaktor-eins-Puffer-Verstärker 12 mit einem Schalter Sl, der im dargestellten Beispiel einen Feldeffekttransistor umfaßt. Der Schalter Sl ist seinerseits verbunden mit dem- Eingang 14 eines Integrationsverstärkers 16. Ferner ist mit dem Eingang 14 über entsprechende Schalter S2, S3, S4 und S5 ähnlich dem Schalter Sl positive und negative HauptreferenzspannungsqueLlen 18, 20 bzw. positive und negative unterteilte Referenzspannungsquellen 22 bzw. 24. Typischerweise betragen die Ausgangsspannungen den. Quellen 18, 20 plus bzw, minus 10 V, während die Ausgangsspannungen der Quellen 22, 24 genau ein Hundertstel der entsprechenden Ausgangsspannungen der Quellen < 18 bzw. 20 umfassen; nie werden gewonnen von jenen durch Po _tC„_tLaLteUu,u,. 3 „ g „ _u , ,., , g

- LO BAD ORIGINAL

2747688

Der Integrationsverstärker 16 umfaßt drei Eingangswiderstände Rl, R2, R3, die parallelgeschaltet sind zwischen den Eingang 14 und den Eingang 26 eines hochverstärkenden Verstärkers 27. Die Widerstände Rl, R2 und R3 können typischerweise Werte haben, wie Rl = 10 (Rl, R2 paralIeI} * 100 (Rl_r R2, R3 parallel), und es kann sich um konventionelle Dünnschichtwiderstände handeln; ihre Toleranzen sind nicht kritisch und können z.B. - 2 % betragen. Di< sind in Serie geschaltet mit R2 bzw. R3.

tisch und können z.B. - 2 % betragen. Die Schalter S6 und S7

Der Verstärker 27 weist einen Ausgang 28 auf, der verbunden ist über einen Rückkopplungskondensator Cl mit seinem Eingang 26, und der ferner verbunden ist mit einem Eingang eine» Komparators 30. Der Komparator 30, der typischerweise ein Paar von Transistoren (nicht dargestellt) in Verbundpaarschaltung umfaßt, weist einen zweiten Eingang 32 auf, an den ein Bezugspegel von 0 V angelegt ist und einen ersten Ausgang 34, an dem ein Ausgangssignal vorgegebener Dauer mit dem Logikpegel "L" erscheint, wenn die Spannung am Ausgang 29 Null erreicht. Der Komparator 30 weist ferner einen Ausgang 36 auf, an dem ein Ausgangssignal mit dem Logikpegel "1" erscheint, wenn die Spannung am Eingang 29 positiv ist und ein Ausgangssignal mit dem Lugikpegel "0", wenn die Spannung am Eingang 29 negativ ist. Der Ausgang 36 ist verbunden mit einem Eingang eines Zwei-Einijamj-UND-Gattars ^J8.

Uau Digital-Voltmeter weist ferner einen Eingang 40 auf zum Anlegen eines Wechselspannungssignals, das von einer ortlichen Netzspannung herstammt, mit typischerweise 50 Hz: Dieses Signal kann beispielsweise einer Niederspannungsanzapfung eines Transformators (nicht dargestellt) entnommen werden, der einen

BAD ORIGINAL " ^U

3 ü 3 α ! A / M 1 5

Teil des Stromversorgungssystems (nicht dargestellt) des Voltmeters bildet. Der Eingang 40 ist verbunden über einen Schmitt-Trigger 42 und einen Division-durch-zwei-Kippkreis 44 mit einem Eingang eines Zwei-Eingang-UND-Gatters 46, dessen anderer Eingang verbunden ist mit dem Ausgang 48 eines 1 MHz Taktimpulsgenerators 50. Der Ausgang des UND-Gatters 46 ist verbunden mit dem Setz-Eingang eines bistabilen Schaltkreises 52, dessen Setz-Ausgang eine Start-Kommando-Leitung 54 bildet, und ist verbunden mit dem Gatt des Schalters Sl (d.h. der Steuerelektrode des Feldeffekttransistors) . Die Leitung 54 ist ferner verbunden mit einem Eingang eines Zwei-Eingangs-ODER-Gatters 62 und dem Rücksetz-Eingang eines bistabilen Schaltkreises 64, dessen Setz-Eingang verbunden ist mit dem Ausgang des UND-Gatters 38.

Der Setz-Ausgang des bistabilen Schaltkreises 64 ist verbunden mit jeweils einem Eingang von zwei Zwei-Eingangs-UND-Gattern 70, 72, deren Ausgänge jeweils verbunden sind mit den Gatts der Schalter S3 und S4: In ähnlicher Weise ist der Rücksetz-Ausgang des bistabilen Schaltkreises 64 verbunden mit einem Eingang jeweils von zwei Zwei-Eingangs-UND-Gattern 74, 76, deren Ausgänge verbunden sindfoiit den Gatts der Schalter S2 bzw. S5. Der andere Eingang von jedem der UND-Gatter 70, 74 ist verbunden mit dem Setz-Ausgang eines bistabilen Schaltkreises 78, wie auch mit dem anderen Eingang des ODER-Gatters 62, während der andere Eingang jedes der UND-Gatter 72, 76 verbunden ist mit dem Setz-Ausgang eines bistabilen Schaltkreises 80. Der Setz-Ausgang des bistabilen Schaltkreises ist ferner verbunden mit einem Eingang eines Zwei-Eingangs-UND-Gatters 82, dessen anderer Eingang verbunden ist mit dem Ausgang 48 des Taktimpulsgenerators 50. -

12

BAD ORIGINAL

Der Rücksetz-Eingang des bistabilen Schaltkreises 78 ist verbunden mit dem Ausgang eines Zwei-Eingangs-UND-Gatters 84, von dessen zwei Eingängen einer verbunden ist mit dem Ausgang 34 des !Comparators 30 und dem Rückset z-E ingang des bistabilen Schaltkreises 80. Der andere Eingang des UND-Gatters 84 ist verbunden mit dem Ausgang 48 des Taktimpulsgenerators 50. Der Ausgang des ODER-Gatters 62 1st verbunden mit einem Eingang eines Zwei-Eingangs-UND-Gatters 86, dessen anderer Eingang ebenfalls verbunden ist mit dem Ausgang 48 des Taktimpuls generators 50. Der Ausgang des UND-Gatters 86 ist verbunden mit einem ersten Zähleingang 88 eines Zähl- und Anzeigeschaltkreises 90, während der Ausgang des UND-Gatters 82 verbunden ist mit einem zweiten Zähleingang 92 des Schaltkreises 90.

Der Zähl- und Anzeigeschaltkreis 90 weist zwei weitere Eingänge 94, 96 auf, die verbunden sind bei A bzw. B Alt den Rücksetz-Ausgängen der bistabilen Schaltkreise 78, 80, ferner einen Polaritätsanzeigeeingang 98, der verbunden ist mit Setz-Ausgang des bistabilen Schaltkreises 64, ferner einen Starteingang 1Oo, verbunden mit der Leitung 54, und einen Taktimpulseingang 102, verbunden mit dem Ausgang 48 des Taktimpulsgenerators 50. Der Schaltkreis 90 weist ferner einen Vollkapazitätsausgang 104 auf, der verbunden ist mit dem anderen Eingang des UND-Gatters 38 mit dem Rücksetz-Eingang des bistabilen Schaltkreises 52 und mit dem Setz-Eingang des bistabilen Schaltkreises 78, ferner einen weiteren Αμεgang 106, verbunden bei C mit dem Setz-Eingang des bistabilen Schaltkreises 80, zwei Meßbereichswechselausgänge 108, 110, die jeweils verbunden sind mit den Gatts der Schalter S6 bzw. S7 und einen weiteren Heßbereichwechselausgang 111, der so angeschlossen 1st, daß der Dämpfungsfaktor des Dämpfers 11 von eins auf hundert geschaltet wird, wenn dieser Ausgang erregt wird.

- 13 3 0 9 8 U / 111 5

Der Zähl- und Anzeigeschaltkreis 90 1st In Einzelheiten In Flg. 2 dargestellt und umfaßt einen Zähler 112 mit sechs Dekadenstufen U4₀, 114_χ, 114_2# 114₃, H4₄, H4₅: Die Indexziffern zeigen jeweils den Faktor zehn an, repräsentiert durch jede DekacSistufe, und werden nur verwendet, wenn es erforderlich ist, zwischen den einzelnen Stufen zu unterscheiden« Jede der Stufen 114 ist ähnlich den Stufen 114_Q und 114g, die im einzelnen dargestellt sind, und umfaßt fünf bistabile Schaltkreise (mit 1 bis 5 bezeichnet), welche als Fünf-Bit-Schieberegister angeordnet sind, dessen Ausgang 116 rückverbunden ist mit seinem Eingang 118 über einen Inverter 120 und einen Umschalter S8. Jede Stufe 114 weist ferner einen Takteingang 122 auf. Mit den Schaltern S8 in der dargestellten Stellung bildet demgemäß jdede Stufe 114 einen Johnson-Ring, so daß bei Anlegen von Impulsen an den Eingang 122 an der Stufe 114 diese die Schaltzustände gemäß Tabelle 1 durchläuft:

TABELLE 1 ^V

Pulszählung

0 1 2 3

4 5 6 7 ö 9

Schaltzustand der Stufe	Neuner-Komplement- Schaltzustand
00000	00001
10000	00011
11000	00111
moo	01111
lino	Hill
Hill	11110
01111	11100
OOILI	11000
000IL	10000
0000 L	OC)OOC)

J IJ Ü 8 1 4 / 1 M 5

π -

Jede Stufe 114 weist einen 9"Erkennungsausgang 123 auf, an dem ein Ausgangs-Signal immer dann erscheint, wenn die Stufe von der Pulszählung 9 zur Pulszählung O umschaltet. Der Ausgang 123 der Stufe 114. ist verbunden mit einem weiteren bistabilen Schaltkreis 121, der so angeschaltet ist, daß er ein Ausgangssignal für jedes zweite Signal an seinem Eingang abgibt: Der Ausgang dieses bistabilen Schaltkreises bildet den Vollkapazitätsausgang 104 des Schaltkreises 90.

Der betreffende Takteingang 122 jeder Stufe 114 ist verbunden mit dem Ausgang jeweils eines von sechs ODER-Gattern 124_Q bis 124₅. Das ODER-Gatter 124₂ weist drei Eingänge auf, von denen einer den Eingang 88 des Schaltkreises 9o bildet und von denen ein anderer mit einer gemeinsamen Schiebeimpulsschiene 126 verbunden ist, während die verbleibenden ODER-Gatter 124 jeweils zwei Eingänge besitzen, von denen einer verbunden ist mit der Schiene 126. Der andere Eingang des ODER-Gatters 124- bildet den Eingang 92 des Schaltkreises 90, während der 9-Erkennungsausgang 123 jeder Stufe 114 verbunden ist mit dem anderen Eingang des ODER-Gatters der nächstfolgenden Stufe 114 (d.h. der Ausgang 123 der Stufe 114_Q ist verbunden mit dem anderen Eingang des ODER-Gatters 124.).

Wenn demgemäß sich die Schalter S8 in der dargestellten Stellung befinden, dient der Zähler 112 als Sechs-üekaden-Zähler zum Zählen von Impulsen, die an den Eimjancj 92 angelegt sind: Jeder an den Eingang 68 angelegte Impuls erhöht demgemäß die Gesamtzählung des Zählers 112 um einhundert» Wenn jedoch die Schalter Sß in die andere Stellung umgelegt werden und PuLr,ο an die Schiene 126 angelegt wurden, Wird der Zähler ili in ein Dreiaig-Dit-SchleberegLr.ter transformiert. Ein

- I

3 ü 9 8 U / 1 M ¹J

Zähler ähnlich dem Zähler 112, wie er bisher· beschrieben worden ist, ist"'größerer Einzelheit erläutert in der britischen Patentanmeldung 58624/69 (Serial Nr. 1 272 860).

Man erkennt, daß der Zähler 112 "auf sich selbst zurückgefaltet" ist, so daß die erste und die letzte Stufe 114_ und 114c beieinander liegen mit der Ordnung ihrer bistabilen Schaltkreise reversiert. Die Ausgänge der bistabilen Schaltkreise 1 bis 4 der Stufe 114₅ sind über entsprechende Schalter S9 mit den Eingängen der bistabilen Schaltkid.se 4 bis 1 der Stufe 114_Q entsprechend verbunden, während der Ausgang des bistabilen Schaltkreises 5 der Stufe 114,- verbunden ist über einen weiteren Schalter S9 und einen Inverter 128 mit dem Eingang des bistabilen Schaltkreises der Stufe 114_Q. Die Schalter S9 sind gemeinsam betätigbar. Die "Rückfalt"-Anordnung ist deshalb ein bequemer Weg, um den Zähler 112 physisch anzuordnen, da die physikalische Anordnung der Verbindungen zwischen den Stufen 114_Q und 114r vereinfacht wird.

Man erkennt, daß, wenn die Schalter S9 gleichzeitig geschlossen werden, während die Stufe 114_ς irgendeinen der Johnson-Ringcode in der ersten Code-Column in der Tabelle enthält, die Neuner-Komplemente dieses Codes übertragen werden in die Stufe 114₀, da die Ordnung der ersten vier Bits des Codes reversiert wird, während das fünfte Bit invertiert wird.

Der Ausgang 116 der Stufe 114- ist verbunden über einen Umschalter SlO mit dem Einang 129 eines Zwanzig-Bit-Schieberegisters 130, welches vier Fünf-Bit-Schieberegisterstufen 131», 13I₁, 131«, 131, in Kaskadeschaltung umfaßt. Jede Stufe 131 weist einen Takteingang 132 auf, verbunden mit einer ge-

3 0 9 8 U / 1 1 1 5

meinsamen Schiebeimpulsschiene 126a, und der Ausgang der Stufe 13I₃ ist rückverbunden mit dem Eingang 129: Mit dem Schalter SlO in der dargestellten Stellung ist demgemäß das Schieberegister 130 ein Rezirkulationsschieberegister. Die Schiene 126a ist über einen Umschalter SlI, der synchron mit dem Schalter SlO betätigbar ist, entweder mit der Schiene 126 oder - wie dargestellt - mit dem Ausgang eines Zwei-Eingangs-UND-Gatters 133 verbunden.

Jede Stufe 131 ist ähnlich der Stufe 13I₃, die im einzelnen dargestellt ist und fünf bistabile Schaltkreise 1 bis 5 umfaßt. Der Ausgang jedes bistabilen Schaltkreises der Stufe 131- ist verbunden mit einem Eins-Aus-Zehn-Dekoder 134, der ein Zehn-Leitungs-Ausgangskabel 136 aufweist. Das Kabel 136, ist verbunden mit zugeordneten Eingängen einer Vier-Dekaden-Anzeigeeinheit 138, welche vier Neonanzeigeröhren 14Q_, 140,, 140-. 140- umfaßt: Jede Leitung des Kabels 136 ist verbunden mit jeweils einer der Zehn-Zahlen-Kathoden jeder Röhre 140.

Der Eingang 94 des Schaltkreises 90 ist verbunden mit dem Eingang eines Schieberegisters 142, umfassend zwei bistabile Schaltkreise 142a, 142b, die in Kaskade geschaltet sind und entsprechende Takteingänge 143 aufweisen. Jeder der bistabilen Schaltkreise weist einen "Wahr"-Ausgang 144 auf, der den Logikpegel des Eingangs annimmt, wenn ein Taktimpuls an den Takteingang 143 angelegt wird, und einen "Falsch"-Ausgang 145 auf, der invertiert ist bezüglich des Ausgangs 144. Der Wahr-Ausgang 144 des bistabilen Schaltkreises 142b bildet den Ausgang 106 des Schaltkreises 90. Der Wahr-Ausgang 144 des bistabilen Scha]tkreisesl42a und der Falsch-Ausgang 145 des bistabilen Schaltkreises 142b sind verbunden mit zugeoidneten

- 17 3

■3U98U/1115

BAD ORIGINAL

Eingängen eirfe Zwei-Eingangs-UND-Gatters 146, dessen Ausgang verbunden ist mit einem Eingang eines Zwei-Eingangs-ODER-Gatters 147, und mit einem Eingang eines Zwei-Eingangs-UND-Gatters 148. Der andere Eingang des ODER-Gatters 147- ist verbunden mit dem Setz-Ausgang eines bistabilen Schaltkreises 149, dessen Rücksetz-Eingang den Eingang 100 des Schaltkreis 90 bildet. Der Eingang 96 des Schaltkreises 90 ist verbunden mit dem Eingang eines weiteren Schieberegisters 150, ähnlich dem Schieberegister 142, und umfaßt zwei bistabile Schaltkreise 15Oa und 15Ob, die in Kaskade angeordnet sind und jeweils Takteingänge 151 aufweisen. Der Wahr-Ausgang 152 des bistabilen Schaltkreis 15Oa ist verbunden mit dem Setz-Eingang des bistabilen Schaltkreises 14^ⁿmit einem Eingang eines Drei-Eingangs-UND-Gatters 153, während der Falsch-Ausgang 154 des bistabilen Schaltkreises 15Ob verbunden ist mit dem anderen Eingang des UND-Gatters 15.3.

Der Ausgang des ODER-Gatters 147 ist. verbunden zur Betätigung der Schalter S8, d.h. um diese aus der dargestellten Stellung in die andere Stellung umzulegen, und mit einem Eingang eines Zwei-Eingangs-UND-Gatters 155, dessen Ausgang verbunden ist mit der Schiene 126.

Der Taktimpulseingang 102 des Schaltkreises 90 ist verbunden mit einem Eingang des UND-Gatters 133, dem anderen Eingang des UND-Gatters 155, und - über einen Teilung-durch-Fünf-Schaltkreis 160 - mit dem Eingang eines Sechs-Stufen-Ring-Zählers 162. Der Ausgang des Schaltkreises 160 ist fernrer verbunden mit dem anderen Eingang eines UND-Gatters L48, dessen Ausgang so angeschlossen ist, daß die Schalter S9 für eine vorgegebene kurze Zeitperiode geschlossen werden. Der Zähler

- 18 -

3 U 9 8 U /. 1 1 1 S"

weist sechs Ausgänge 164. bis 164₆ auf, die sequentiell erregt we^en. Der Ausgang 164, ist verbunden mit den Takteingängen 143,151 der Schieberegister 142 buw. 150. Die Ausgänge 164c und 164g sind ferner verbunden mit den Eingängen eines Zwei-Eingangs-ODER-Gatters 166, dessen Ausgang verbunden ist über einen Inverter 167 mit dem anderen Eingang des UND-Gatters 133. Zusätzlich sind die Ausgänge 164. und 164^ verbunden mit den Eingängen eines Zwei-Eingangs-ODER-Gatters 168, dessen Ausgang verbunden ist mit einem Eingang eines Zwei-Eingangs-UND-Gatters 170.

Der andere Eingang des UND-Gatters 170 ist verbunden mit dem Ausgang eines Zwei-Eingangs-ODER-Gatters 171, von dessen zwei Eingängen einer verbunden ist mit dem Ausgang des vierten bistabilen Schaltkreises der Stufe 131, und der andere dieser Eingänge verbunden ist über einen Inverter 172 mit dem Ausgang des fünften bistabilen Schaltkreises der Stufe 131,. Der Ausgang des UND-Gatters 170 ist verbunden über einen weiteren Inverter 17 3 mit dem anderen Eingang des UND-Gatters 153.

Der Ausgang des UND-Gatters 153 ist so angeschlossen, daß die Schalter SlO, SIl aus der dargestellten Stellung in ihre andere Schaltstellung umgelegt werden, und ist ferner verbunden, über einen Inverter 174 mit dem Setz-Eingang eines bistabilen Schaltkreises .176. Der Ausgang des Inverters 174 ist ferner verbunden mit einem Eingang eines Zwei-Eingangs-UND-Gatters 177, dessen anderer Eingang den Pola'itätsanzeigeeinganq 98 des Schaltkreises 9o bildet» und dessen Ausgang verbunden ist mit dem Setz-Eingang eines bistabilen Schaltkreises 178. Der Rücksetz-Eingang des bistabilen Schaltkreises 178 int verbunden mit dem Wahr-Ausgang 152 des bistabilen Schaltkreise» 15Oa.

- 19 3U98U/1115

Der Setz-Ausgang des bistabilen Schaltkreises 176 ist verbunden mit einem Eingang eines Drei-Eingangs-UND-Gatters 180 und mit einem Eingang von jedem von drei Zwei-Eingangs-UND-Gattern 181, 182, 183, deren andere Eingänge jeweils verbunden sind mit den Ausgängen 164^, 164~ und 164, des Zählers 162. Die Ausgänge der UND-Gatter 180-183 sind über ein Vier-Eingangs -ODE R-Gatter 184 zurückverbunden mit dem Rücksetz-Eingang des bistabilen Schaltkreises 176, während der Ausgang des UND-Gatters 181 ebenfalls verbunden ist mit einem Eingang eines Zwei-Eingangs-UND-Gatters 181a. Die betreffenden Ausgänge der UND-Gatter 180 und 181a sind verbunden über zwei Eingänge eines Drei-Eingangs-ODER-Gatters 186 mit den jeweiligen Rücksetz-Eingängen von drei bistabilen Schaltkreisen 187, 188, 188a, während der Ausgang des UND-Gatters 182 ferner verbunden ist mit einem Eingang jeweils von zwei Zwei-Eingangs-UND-Gattern 189, 190,. Der Ausgang des UND-Gatters 189 ist verbunden mit dem anderen Eingang des ODER-Gatters 186, während der Ausgang des UND-Gatters 190 verbunden ist über einen Eingang eines Drei-Eingangs-ODER-Gatters 192 zum Setz-Eingang des bistabilen Schaltkreises 187. Zusätzlich ist der Ausgang des UND-Gatters 183 verbunden mit einem Eingang von jedem von drei Zwei-Eingangs-UND-Gattern 193, 194, 195 und dem Setz-Eingang ₍ des bistabilen Schaltkreises 188a. Die anderen Eingänge der UND-Gatter 189, 190 sind jeweils verbunden mit dem Setz- bzw. Rücksetζ-Ausgang des bistabilen Schaltkreises 188. Der andere Eingang des UND-Gatters 193 ist verbunden mit. dem Setz-Ausgang des bistabilen Schaltkreises 188jä, während die jeweils anderen Eingänge 196, 197 der UND-Gatter 194, 195 verbunden'sind zum Anlegen jeweils der Signale, die noch im einzelnen zu beschieiben sind. Die Ausgänge der UHD-Gatter 193, 194 sind jeweils verbunden mit dean anderen beiden Eingängen des ODIJR-Gnt.ters 192,

BAD ORIGINAL

während der Ausgang des UND-Gatters 195 verbunden ist über einen Eingang eines Zwei-Eingangs-ODER-Gatters 196 mit dem Setz-Eingang des bistabilen Schaltkreises 188. Der andere Eingang des ODER-Gatters 198 ist verbunden mit dem Auegang des UND-Gatters 193. Der Rücksetz-Ausgang des bistabilen Schaltkreises 187 ist verbunden mit einem anderen Eingang des UND-Gatters 180, dessen dritter Eingang verbunden ist bei F zur Aufnahme eines Übertrag-Signals vom bistabilen Schaltkreis 121, wie noch zu erläutern ist.

Die Setz-Aüsgänge der bistabilen Schaltkreise 187, 188 und der Rücksetz-Ausgang des bistabilen Schaltkreises 188a bilden jeweils die "Meßbereichswechsel"-Ausgänge 108, 110 bzw. 111 des Schaltkreises 90.

Schließlich sind die Ausgänge 164. bis 164. des Zählers 162 jeweils verbunden über entsprechende - normalerweise geschlossene - Schalter S12 mit den Röhren 140_Q bis 140, (mit den gemeinsamen Anoden in diesen). Ferner sind die Setz-Ausgänge der bistabilen Schaltkreise 187, 188 verbunden mit der Anzeigeeinheit 138 (mit den jeweiligen Kathoden der Dezimal-

punkt- und/oder "mV" oder "V"-Symbol-Anzeigeröhren - nicht dargestellt) - in jender), während der Ausgang 164₅ verbunden ist über einen anderen normalerweise geschlossenen Schalter S12 mit den gemeinsam geschalteten Anoden dieser Röhren. Ferner sind die Setz- und Rücksetz-Ausgänge der bistabilen Schaltung 178 verbunden bei D und E mit der Anzeigeeinheit (mit den jeweiligen Kathoden einer Plus- und Minus-Symbol-Anzeigeröhre -. nicht dargestellt - in jener), während der Ausgang 164g verbunden ist über einen weiteren normalerweise geschlossenen Schalter S12 mit der gemeinsamen Anode dieser Röhre. Die normalerweise geschlossenen Schalter S12 sind so angeordnet, daß sie gemeinsam geöffnert werden durch den Ausgang des UND-Gatters 153.

309814/1 1 15

- 21 -

—· OI mm

Es sei für den Betrieb angenommen, daß eine positive Gleichspannung von gerade etwas unter 10 V, z.B. 9,98723 V, an den Eingang 10 des Voltmeters angelegt ist, daß der Dämpfer 11 auf den Dämpfungsfaktor eins gesetzt ist, und daß die Schalter Sl bis S7 alle zunächst offen sind,während die Schalter S8 bis S12 sich in den in ' Fig. 2 dargestellten Schaltstellungen befinden.

Das Signal am Ausgang des bistabilen Schaltkreises 44 ist ein 25 Hz Rechteckwellensignal mit einem 1:1 Pulsdauer/Pulspause-Verhältnis und die erste ins Positive gehende Flanke desselben öffnet das UND-Gatter 46, so daß der nächstfolgende Taktimpuls vom Taktpulsgenerator 50 den bistabilen Schaltkreis 52 setzt und damit ein positives Start-Kommando-Signal auf Leitung 54 beginnen läßt.

Das Start-Kommando-Signal schließt den Schalter Sl, setzt den bistabilen Schaltkreis 64 zurück, wenn angemessen, öffnet das UND-Gatter 86 über das ODER-Gatter 62 und setzt den bistabilen Schaltkreis 149 in den Zähl- und Anzeigeschaltkreis 90 zurück. Wenn der Schalter Sl schließt, wird die Eingangsspannung über den Pufferverstärker 12 an den Eingang 14 des Integrierverstärkers 16 angelegt und beginnt, den Kondensator Cl linear über die Widerstände Rl, R2 und R3 in Serie zu laden. Gleichzeitig laufen die Taktimpulse, welche dem öffnen des UND-Gatters 86 unmittelbar folgen, durch diese zum Eingang 88 des Zähl- und Anzeigeschaltkreises 90 und der Zähler 112 in diesem · beginnt aufwärts zu zählen, wobei jeder Taktimpuls die Zählung um einhundert erhöht, wie bereits beschrieben wurde.

Wenn die Spannung am Ausgang 28 des Verstärkers 27 anzusteigen beginnt in positiver Richtung, erzeugt der Komparator 30 an seinem Ausgang 36 ein Ausgangs-Signal, welches das UND-Gatter 38 öffnet. Wenn der Zähler 112 zwei vollständige Zählungen

3098U/1115

- 22 -

von 1.000.000 (d.h. 20 Millisekunden nach Beginn des Start-Kommando-Signals) vollendet, erzeugt der bistabile Schaltkreis 121 am Ausgang 104 ein Ausgangssignal, welches den bistabilen Schaltkreis 64 setzt und damit die UND-Gatter 70, 72 öffnet und die Polaritätsanzeigeeinheit 98 des Schaltkreises 90 erregt, womit der bistabile Schaltkreis 52 rückgestellt wird. Dies beendet das Start-Kommando-Signal und öffnet damit den Schalter Sl.

Die Periode, während der der Schalter Sl geschlossen ist, ist das PrüfIntervall, und man erkennt, daß es im wesentlichen gleich einer Periode der 50 Hz Netzspannung ist. Dies stellt eine ziemlich gute Unterdrückung durch den Integrierverstärker 16 sicher, von typischerweise 6OdB, von jeglicher Serieninterferenz mit 50 Hz, die in der Eingangsspannung enthalten sein könnte. Wenn jedoch eine größere Unterdrückung erforderlich ist, kann der Integrierverstärker 16 modifiziert werden, um die Merkmale der Integriereinrichtung zu enthalten, entsprechend der britischen Patentanmeldung 55817/70.

Das Signal am Ausgang 104 des Schaltkreises 90 setzt auch den bistabilen Schaltkreis 78, der seinerseits den Schalter S3 über das bereits offene UND-Gatter 70 schließt, um so den Ausgang der negativen Referenzspannungsquelle 20 an den Eingang 14 des Integrierverstärkers 16 anzulegen. Man erkennt, daß, wenn die Eingangsspannung negativ gewesen wäre, die UND-Gatter 74 und 76 durch den Rücksetzausgang des Schaltkreises 64 geöffnet worden wären: In diesem Falle würde der bistabile Schaltkreis 78 den Schalter S2 geöffnet haben, um den Ausgang der positiven Referenzspannungsquelle 18 an den Eingang 14 des Integrierverstärkers 16 anzulegen.

- 23 -

3098U/1 115

Das Signal am Sestz-Ausgang des bistabilen Schaltkreises 78 dient auch dazu, das UND-Gatter 86 über das ODER-Gatter 62 offen zu halten. Der Kondensator Cl beginnt nun, sich linear über die Widerstände Rl, R2 und R3 zu entladen zur negativen RerferenzSpannungsquelle 20,und gleichzeitig beginnt der Zähler 112 wieder aufwärts zu zählen im Ansprehen auf Taktimpulse, wobei die Zählung immer noch um jeweils einhundert für jeden Taktimpuls erhöht wird. Wenn die Spannung am Ausgang 28 des Verstärkers 27 Null erreicht, typischerweise in gerade etwas weniger als 10 Millisekunden, öffnet das Signal am Ausgang 34 des !Comparators 30 das UND-Gatter 84 und gestattet damit dem nächstfolgenden Taktimpuls vom Taktimpulsgenerator 50 den bistabilen Schaltkreis 78 rückzusetzen. Dies wiederum veranlaßt das Schließen des UND-Gatters 70 (und damit das öffnen des Schalters S3) , stoppt den Zähler 112 durch Schließen des UND-Gatters 86 und legt ein Signal vom Logikpegel "L" an den Eingang des Schieberegisters 142 im Schaltkreis 90 „ Die Zählung des Wählers 112 an diesem Punkt soll als erste Zählung foes<aiehnefc werden,,

Die Spannung am Ausgang 28 des Verstärkers 27 geht ins Negative um einen kleinen Wert in der kurzen Zeit zwischen dem öffnen des. UND-Gatters 84 durch den Komparator 30 und dem nächstfolgenden Taktimpuls.

Das Signal am Eingang des Schieberegisters 142 itfird getaktet an den Wahr-Ausgang 144 des bistabilen Schaltkreises 142a, wenn die Zählung des Zählers 162 das nächste Mal von fünf auf sechs geht (der Zähler 162 läuft natürlich die ganze Zeit). Dies öffnet das UND-Gatter 146, das seinerseits das

- 24 -

3 0 9 8 U / 1 1 1 S

UND-Gatter 148 öffnet und gleichzeitig dazu benutzt wird, Über das ODER-Gatter 147 das UND-Gatter 155 zu öffnen und die Schalter S8 von der dargestellten in die andere Stellung umzuschalten. Der Zähler 112 wird damit in ein Schieberegister transformiert, wie oben erläutert. Das öffnen und des UND-Gatters 148 ist wirksam, um kurzzeitig die Schalter S9 zu betätigen, so daß die Neuner-Komplemente des Digits in die Stufe 114₅ des Zählers/Registers 112 in die Stufe 114₀ transferiert wird, die in diesem Zeitpunkt leer ist. _t

Taktimpulse werden nun der Schiene 126 über das UND-Gatter 155 zugeführt, und verschieben das transferierte und komplementäre Digit in der Stufe 114. in die Stufe 114.: Die Digits in den Stufen 114_χ bis 114₄ werden sämtlich gleichzeitig in die nächsthöhere Stufe verschoben. Nach fünf Taktimpulsen sind alle Digits eine Stufe nach oben verschoben, und der Schaltkreis 160 betätigt wiederum kurzzeitig die Schalter S9 für den Transfer des Neuner-Komplements des in Stufe 114₅ befindlichen Digits in die Stufe il4_Q. Dieser Prozess des Verschiebens um eine gesamte Stufe und Komplementierung wird wiederholt, bis der Zähler 162, verbunden mit dem Ausgang des Schaltkreises 160, wiederum eine Zählung von sechs erreicht und das Signal am Eingang des bistabilen Schaltkreises 142b zum Wahr-Ausgang 144 desselben taktet. Das UND-Gatter 146 wird geschlossen durch das Signal am Falsch-Ausgang 145 des bistabilen Schaltkreises 142b, und schließt seinerseits die UND-Gatter 148 und 155. An diesem Punkt kehrt der Zähler/Register 112 zu seinem Zählerstatus zurück, und die Gesamtzählung darin sind die Neuner-Komplemente der ersten Zählung.

3 O 9 8 U /. 1 1 1 5

- 25 -

Das Signal am Wahr-Ausgang 144 des bistabilen Schaltkreises 142b setzt den bistabilen Schaltkreis 80, und das Signal am Setz-Ausgang des bistabilen Schaltkreises 80 seinerseits schließt den Schalter S4 über das bereits offeie UND-Gatter 72. Dies legt den Ausgang der positiven Referenzspannungsquelle 22 an den Eingang 14 des Integrierverstärkers 16, so daß der Kondensator Cl wieder beginnt sich aufzuladen, und die kleine negative Spannung am Ausgang 28 von unten sich Null nähert. Man erkennt, daß wiederum, wenn der ursprüngliche Eingang eine negative Spannung war, der bistabile Schaltkreis 80 den Schalter S5 über das UND-Gatter 76 geöffnet hätte, um so den Ausgang der negativen Bezugs- · Spannungsquelle 24 an den Eingang 14 des Integrierverstärkers 16 anzulegen.

Das Signal am Setz-Ausgang des bistabilen Schaltkreises 80 öffnet auch das UND-Gatter 82 und liefert damit Taktimpulse an den Eingang 92 des Zählers 112, während sich der Kondensator Cl wieder auflädt. Der Zähler 112 zählt wiederum aufwärts im Ansprechen auf die Taktimpulse, wobei jeder Impuls eins zur Zählung hinzufügt: Die Gesamtzahl dieser Impulse soll als zweite Zählung bezeichnet werden.

Wenn die Spannung am Ausgang 28 des Verstärkers 27 wiederum null erreicht, setzt das Signal am Ausgang 34 des Komparators 30 den bistabilen Schaltkreis 80 zurück. Dies wiederum schließt das UND-Gatter 72, öffnet damit den Schalter S4 und stoppt den Zähler 112 über das UND-Gatter 82. Die Zählung im Zähler 112 zu diesem Zeitpunkt, welche nachfolgend als Endzählung bezeichnet wird, ist das Neuner-Komplement der

- 26

309 8U7 1115

Zählung, welche man erhält durch Subtraktion der zweiten Zählung von der ersten Zählung, da, falls die erste Zählung Cl ist, die zweite Zählung C2 ist, und C2<C1<B ist, worin B eine ganze Zahl ist, z.B. 999999, so daß B-C1+C2 * B-(C1-C2).

Die Periode, während der die Schalter S3 und S4 (oder die Schalter S2 und S5) im Digitalisierungsintervall geschlossen sind, und die Endzählung im Zähler 112 am Ende dieser feriode, sind ein Maß für die Dauer dieses Intervalls. Es läßt sich erkennen, daß die Änderungsrate der Spannung am Ausgang 28 des Verstärkers 27 hundert Mal schneller ist, wenn einer der Schalter S2, S3 geschlossen ist, als wenn einer der Schalter S4, SS geschlossen ist: Diese Änderungen werden deshalb als schneller (oder grober) Anstieg bzw. langsamer (oder feiner) Anstieg bezeichnet. Die Dauer des feinen Anstiegs,gemessen in Einheiten eines einzigen Taktimpulses,wird subtrahiert im Zähler 112 von der Dauer des groben Anstiegs, gemessen in Einheiten von einhundert Taktimpulsen, und interpoliert demgemäß das Zeitintervall zwischen dem vorletzten und letzten Taktimpuls des groben Anstiegs, um mit größerer Auflösung die Zeit zu bestimmen, bei der der Grobanstieg durch den Null-Volt-Pegel läuft. Diese besondere Anordnung des Digitalisierungsintervalls und die Schaltung,'um es zu verwirklichen, sind beschrieben in der britischen Patentschrift 1 220 991.

Der Integrierverstärker 16 ist so ausgelegt, daß er eine Ausgangsspannung von 10 V am Ausgang 28 abgibt, wenn eine Eingangsspannung von 10 V an den Widerstand Rl angelegt wird, und er ist, wie bereits erwähnt, so angeordnet, daß er im wesentlichen linear auf- und entlädt': der linearste Abschnitt seiner Ausgangscharakteristik ist normalerweise der obere Abschnitt, d.h. zwischen etwa 10 V und 1 V. Darüber hinaus sind

301814/1111

- 27 -

die Frequenz des Taktimpulsgenerators 50 und die Referenzspannungen der verschiedenen Quellen 18, 20, 22, 24 so ausgewählt, daß sich im Zähler 112 eine Änderung der Zählung von 100.000 für jedes Volt Eingangsspannung ergibt und damit eine Endzählung gleich dem Neuner-Komplement von 998723 für die angenommene Eingangsspannung.

Wenn der bistabile Schaltkreis 80 rückgesetzt wird, wird das Signal an seinem Rücksetz-Ausgang angelegt an den Eingang des Schieberegisters 150 in der Zähl- und Anzeigeschaltung 90 und wird zum Wahr-Ausgang 152 des bistabilen Schaltkreises 150a getaktet, wenn die Zählung des Zählers 162 das nächste Mal von fünf nach sechs geht. Dies setzt den bistabilen Schaltkreis 149 und, falls erforderlich, setzt den bistabilen Schaltkreis 178 zurück. Das Signal am Setz-Ausgang des bistabilen Schaltkreises 149 öffnet das UND-Gatter 153 und betätigt auch die Schalter S8 und öffnet das UND-Gatter 155, wie bereits beschrieben, über das ODER-Gatter 147. Das Signal am Ausgang des UND-Gatters 153 betätigt die Schalter SlO, SIl und S12 aus ihrer darge- ' stellten Darstellung in die jeweils andere Stellung. Der Zähler 112 wird demgemäß wiederum in ein Schieberegister transformiert, diesmal in Kaskade mit dem Schieberegister 130 und die Taktimpulse werden e wiederum an die Schiene 126 gelegt, die nun verbunden ist mit der Schiene 126a über den Schalter SIl. Die Endzählung im Zähler/Register 112 wird demgemäß in das Register 130 verschoben. Die Ausgangsimpulse vom Schaltkreis 160 werden mittels des Zählers 152 gezählt, betätigen jedoch nicht die Schalter S9, da das UND-Gatter nun geschlossen ist.

3098 H/1 1 16 -28-

Nach zwanzig Taktimpulsen sind alle Digits Im Zähler/ Regs^-ter 112 und Register 130 vier Stufen aufwärts verschoben, so daß das Digit, das sich in der Stufe 114" befand, sich nun in der Stufe 13I₃ befindet. Wenn dieses Digit nicht eine neun ist (d.h. das Neuner-Komplement Von null), wird einer der beiden Eingänge des ODER-Gatters 171,mit der Stufe 131- verbunden, erregt: Dies ergibt sich aus der Spalte des zweiten Kodes in der Tabelle. Für die angenommene Endzählung von 001276 (999999 - 998723) erzeugt deshalb äftfi ÖDER-Gatter 171 ein Ausgangssignal, welches einen Eingang des UND-Gatters 170 erregt. Dies gestattet dem unmittelbar folgenden Signal vom Zähler 152, also dem Signal am Ausgang 164. desslieben , das UND-Gatter 153 über das ODER-Gatter 168, das UND-Gatter 170 und den Inverter 174 zu schließen.

Das Signal am Ausgang des UND-Gatters 153 bringt die Schalter SlO, SIl, S12 wieder in ihre dargestellte Schaltstellung und transformiert demgemäß das Schieberegister 130 wieder in ein Rezirkulationsregister, welches die Digits von den vier höchststelligen Stufen 1142, 114^* 114^

5 des Zählers 112 enthält, also 0012. Die Schalter S8 verbleiben jedoch in der anderen (nicht dargestellten) Schaltstellung, und das UND-Gatter 155 bleibt offen, womit sichergestellt wird, daß der Zähler 112 durch die Taktimpulse auf der Schiene 126 geleert wird.

Mit dem Schließen des UND-Gatters 15 3 gelangt das Signal an seinem Ausgang über den Inverter 174 und setzt den bistabilen Schaltkreis 176 und steuert das UND-Gatter 177 an. Da der andere Eingang des UND-Gatters 177 über den Polaritätsanzeigeeingang 98 des Schaltkreises 90 erregt ist, wird der bistabile Schaltkreis 178 gesetzt. Das Signal am Setz-Ausgang

3098U/1115

- 29 -

des bistabilen Schaltkreises 176 öffnet die UND-Gatter 181, 182, 183 und das "Zätien-Vier"-Signal am anderen Eingang des UND-Gatters 181 setzt den bistabilen Schaltkreis 176 über das ODER-Gatter 184 zurück.

Die vier Digits im Schieberegister 130 werden dann kontinuierlich durch die Taktimpulse auf der Schiene 126a zirkuliert, jedesmal dann, wenn der Zähler Ϊ62 von eins bis vier zählt: Die Ausgänge 16^ bis 164^ des Zähfers 162 dienen deshalb dazu, die Position jedes Digits im Schieberegister 130 zu markieren. Wenn jedoch die Zählung des Zählers 162 fünf oder sechs ist, wird die Zufuhr von Taktimpulsen zur Schiene 126^aüber das ODER-Gatter 166 und den Inverter 167 vom UND-Gatter 133 gesperrt. Da jedes Digit seinerseits positioniert ist in der Stufe 13I₃ des Schieberegisters 130, wird es dekodiert in Übereinstimmung mit der zweiten Spalte der Tabelle 1 durch den Dekoder 134, welcher die entsprechende Leistung des Kabels 136 erregt: Der Dekoder 134 dekomplementiert demgemäß wirksam jedes der vier Digits im Schieberegister 130. Dfe entsprechende Zahlkathode jeder Röhre 140 in der Anzeigeeinheit 138 wird demgemäß erregt. Gleichzeitig erregt der Zähler 162 die gemeinsame Anode der Röhre 140 entsprechend der Dekade des Digits, das dekodiert wird über den zugeordneten Schalter S12: Das höchststellige Digit des Zählers 162 wird markiert durch eine Zählung von vier, das nächste durch eine Zählung von eins, das nächste durch eine Zählung von zwei und das niedrigststellige durch eine Zählung von drei. Immer dann, wenn.die Zählung des Zählers 162 fünf beträgt, wird die richtige Kombination von Dezimalpunkt und V-bzw. mV-Röhren, festgelegt durch die Ausgänge der bistabilen Schaltkreise 18 7, 188, 188a, erregt, während immer dann, wenn die Zählunj des iihl^rs

3098U/ 1115

BAD OBlGiNAi.

sechs beträgt, die "Plus"-Röhre erregt wird. Die Anzeigeeinheit 138 zeigt demgemäß + 9.987 V an. Diese Form des dynamischen Auslesens ist ähnlich der, wie sie in der oben erwähnten britischen Patentanmeldung Nr. 58624/69 beschrieben ist.

Der nächste postivgehende Anstieg am Ausgang des bistabilen Schaltkreises 44 veranlaßt, daß die gesamte Abfolge, wie oben erläutert, wiederholt wird: Man erkennt, daß die dynamische Auslesung fortgesetzt wird, bis zum öffnen des UND-Gatters 153 am Ende des Feinanstiegs im nächsten Meßzyklus.

Es sei nun jedoch angenommen, daß die Eingangsanalogspannung 0.99872 V beträgt, während sich der Dämpfer 11 in seiner xl-Stellung befindet und alle Schalter Sl bis S7 einschließlich ursprünglich offen sind. Die oben beschriebene Abfolge tritt ein, doch steigt die Spannung am Ausgang 28 nur bis gerade etwas unter 1 V während des PrüfIntervalls. Der Kondensator Cl entlädt sich deshalb viel schneller während seiner Grobanstiegperiode, typischerweise in etwas weniger als 1 Millisekunde, und die Endzählung im Zähler am Ende des Digitalisierungsintervalls ist das Neuner-Komplement von 099872.

Diese Zählung wird, wenn sie in das Schieberegister transferiert wird, keinen Ausgang vom ODER-Gatter 172 erzeugen, bis der Zähler 162 eine Fünf-Zählung erreicht, da das erste Digit der Endzählung eine neun ist. Dieses erste Digit wird deshalb vom Schieberegister 130 verworfen, welches die nächsten vier Digits behält, d.h. 0012, um sie zu rezirkulieren. Der Ausgang vom ODER-Gatter 171 setzt demgemäß den bistabilen

3 0 9 8 14/1115 - 31 -

Schaltkreis 176 über das UND-Gatter 170, Inverter 173, UND-Gatter 153 und inverter 174 zum StartZeitpunkt des Pünfer-Zähl-Status des Zählers 162, was dazu führt, daß das UND-Gatter 182 den bistabilen Schaltkreis 187 über das UND-Gatter 190 und das ODER-Gatter 192 setzt, und dann den bistabilen Schaltkreis 176 zurücksetzt. Die Anzeigeeinheit 138 zeigt demgemäß dieselben vier Digits an, welche im vorigen Beispiel an-' gezeigt wurden, doch ändert sich das Signal am Setz-Ausgang des bistabilen Schaltkreises 176 und ändert damit die Dezimalpunk t/V/mV- An ze ige zum Erzielen einer dynamischen Aüslesung von + 998.7 mV.

Das Signal am Setzausgang des bistabilen Schaltkreises 187 schließt auch den Schalter S6, womit R2 zu Rl parallelgeschaltet wird und der Wert des Eingangswiderstandes für den Integrierverstärker 16 um den Faktor zehn reduziert wird. Beim nächsten Meßzyklus und mit derselben Eingangsspannung von gerade etwas unter 1 V steigt die Spannung am Ausgang 28 auf gerade etwas unter 10 V. Der Integrierverstärker 16 arbeitet damit wiederum im linearsten leil seiner Charakteristik. Der Kondensator Cl jedoch en-tlädt sich immer noch in derselben Zeit von gerade etwas unter 1 Millisekunde, da zwar die Spannung am Ausgang 28 um den Faktor 10 vergrößert worden ist, der Eingangswiderstand des Integrierverstaikers 16 jedoch entsprechend um einen Faktor zehn reduziert wurde. Die Zählung im Zähler 112 am Ende des Digitalisierungsintervalls ist demgemäß das Neuner-Komplement von O99872, und diese Zählung wird transferiert in das Schieberegister 13O und dynamisch angezeigt durch die Anzeigeeinheit 138, wie bereits beschrieben, als + 998.7 mV.

Wenn in ähnlicher Weise die Eingangsspannung 0.09987 V beträgt, wiederum mit dem Dämpfer 11 in seiner Xl-Stellung und allen Schaltern Sl bis S7 einschließlich ursprünglich offen,

3098U/1 115

- 32 BAD ORIGINAL

steigt die Spannung am Ausgang 28 nur bis etwas unter 0,1 V und die Endzählung im Zähler am Ende des ersten Digitalisierungsinter-valls ist das Neuner-Komplement von 009987. Wenn diese Zählung ins Schieberegister 130 transferiert wird, sind die ersten beiden Digits neunen und werden demgemäß beide verworfen. Das UND-Gatter 153 wird unter diesen Umständen durch den Falsch-Ausgang 154 des bistabilen Schaltkreises 15Ob geschlossen, d.h. wenn der Zähler 162 eine Zählung von sechs für die zweite Zeit nach dem Ende des Feinanstiegs erreicht und die nächsten vier Digits der Zählung, dh. 0012, werden für die Zirkulation festgehalten. Der Ausgang vom Inverter 174 setzt demgemäß den bistabilen Schaltkreis 176 zum Beginn dieser zweiten Sechser-Zählung des Zählers 162, was veranlaßt, daß das UND-Gatter 183 die beiden bistabilen Schaltkreise 187, 188 setzt (den ersteren über das UND-Gatter 193 und ODER-Gatter 192, den letzteren über UND-Gatter 193 und OjDER-Gatter 198), bevor der bistabile Schaltkreis 176 zurückgesetzt wird. Die bistabilen Schaltkreise 187, 188 ändern die Dezimalρunkt/ V/mV-Anzeige so, daß die Anzeigeeinheit 138 diesesmal eine dynamische Ablesung von + 99.87 mV liefert.

Die bistabilen Schaltkreise 187, 188 schließen auch beide Schalter S6, S7. Demgemäß steigt beim nächsten Meßzyklus dieser Eingangsspannung die Spannung am Ausgang 28 wieder auf etwas unter 10 V, da nun beide Widerstände R2 und R3 parallel zu Rl geschaltet sind, und der Eingangswiderstand des Integrierverstärkers 16 demgemäß um einen Faktor einhundert herabgesetzt wurde, Man erkennt, daß bei Herabsetzung der Eingangsspannung um einhundert, d.h. um zwei Größenordnungen, der Wandler zum korrekten Betriebsbereich des Integrierverstärkers 16 in einem einzigen Schritt umgeschaltet wird, wobei der Betriebszyklus weggelassen wird, indem nur der Schalter S6 geschlossen ist.

309814/1115

Wenn bei geschlossenen Schaltern S6 und S7, wie oben erläutert, die Eingangsspannung·auf einen Wert über 0,1 V ansteigt, erscheint ein Signal am Ausgang des UND-Gatters 182 (das anzeigt, daß ein von 9 abweichendes Digit in Stufe 131- des Registers 130 bei der Fünfer-Zählung im Zähler 162 erschien). Dieses Signal stellt alle drei bistabilen Schaltkreise 187, 188, 188a über UND-Gatter 189 und ODER-Gatter 186 zurück, womit beide Schalter S6, S7 geöffnet werden und der Dämpfer 11 auf den Dämpfungsfaktor einhundert gesetzt wird. Das Voltmeter wird demgemäß sofort zurückgestellt auf seinen 1000 V Meßbereich oder den maximalen Meßbereich.

Wenn in ähnlicher Weise die Eingangsspannung auf einen Wert über 1 V ansteigt bei geschlossenem Schalter S6 (oder auf einen Wert über lOO V bei Schaltstellung des Dämpfers 11 in die Dämpfstellung einhundert), wird ein Signal a^m Ausgang des UND-Gatters 181 erscheinen und damit anzeigen, daß ein von 9 abweichendes Digit in Stufe.13I₃ des Registers 130 bei einer Vierer-Zählung im Zähler Iß2 erschien. Dieses Signal stellt auch alle drei bistabilen Schaltkreise 187, 188, 188a über das UND-Gatter 181a und das ODER-Gatter 186 zurück. Wenn ferner am Ende des Transfers des Inhalts des Zählers 112 zum Register 130, wenn also der bistabile SchaltkEds 176 gesetzt ist, sich bei F ein Signal vom bistabilen Schaltkreis 121 befindet, das anzeigt, daß der Zähler 112 einen übertrag während des Digitalisierungsintervalls aufweist, so erscheint ein Signal am Ausgang des UND-Gatters 180. Dieses Signal stellt alle drei bistabilen Schaltkreise 187, 188, 188a über das ODER-Gatter 186 zurück.

Die folgende Tabelle faßt die Verhältnisse für den Dämpfer 11 und die Schalter S6, S7 für verschiedene Eingangsspannungen zusammen (die Xl-Bedingung für den Dämpfer 11 entspricht dem Setz-Status des bistabilen Schaltkreises 188a):

3 0 9 814/1118

- 34 -

Eingangsspannung (Volt)	S6	S7	Dämpfer 11
1000 100 10 1 ' 0.1	offen geschlossen offen geschlossen offen	offen offen offen offen geschlossen	χ 1/100 χ 1/100 χ 1 χ 1 xl

Man erkennt aus dieser Tabelle und den beiden vorangehenden Absätzen, daß, wenn die Eingangsspannung des Volt* meters diejenige übersteigt, für die das Voltmeter durch den Dämpfer 11 und die Schalter S6 und S7 vorbereitet ist, das Voltmeter automatisch auf seinen 1000 V Meßbereich geschaltet wird. Das Voltmeter wird dann automatisch zu» korrekten Meßbereich heruntergeschaltet. Das Herunterschalten von 10 V wurde bereits beschrieben; es sei nun jedoch angenommen, daß das Volti&er ursprünglich auf seinen 1000 V Meßbereich gesetzt worden 1st, und daß die Eingangsspannung absinkt. Wenn die Eingangsspannung auf zwischen 10 und 100 V absinkt, erscheint ein Signal am Ausgang des UND-Gatters 182 und zeigt an, daß ein von 9 abweichendes Digit in der Stufe 131- des Registers 130 bei einer Fünfer-Zählung im Zähler 162: Dieses Signal schließt den Schalter S6, wie bereits beschrieben. Wenn die Eingangsspannung auf zwischen 1 und 10 V absinkt, erzeugt das UND-Gatter 183 ein Signal, welches den Dämpfer auf seinen xl Bereich setzt über den bistabilen Schaltkreis 188a. Wenn die Eingangsspannung auf zwischen 100 mV und 1 V absinkt, wird in dem Augenblick, in dem der bistabile Schaltkreis 188a vom UND-Gatter 183 gesetzt wird, das Digit in Stufe 131. des Zählers neun sein: Ein Signal,

- 35 -

3 0 9 8 U / 1 1 1 5

das dies anzeigt, wird abgeleitet vom ODER-Gatter 171 und angelegt an den Eingang 196 des UND-Gatters 194 über Mittel (nicht dargestellt), wie einen Inverter, womit der bistabile Schaltkreis 187 gesetzt wird und den Schalter S6 über das ODER-Gatter 192 schließt. Wenn die Eingangsspannung abfällt unter 100 mV, ist im gleichen Augenblick des Rückstellens des bistabilen Schaltkreises 188ai - wie erwähnt - das Digit in Stufe I3I2 des Zählers nun auch 9: Ein Signal, das hierfür kennzeichnend ist wird abgeleitet von Dekodiermitteln (nicht dargestellt) , ähnlich dem ODER-Gatter 171 und dem Invertier 172 und angelegt an einen Eingang eines Zwei-Eingangs-UND-Gatters (nicht dargestellt). Der andere Eingang dieses UND-Gatters wird gleichgeschaltet mit dem Eingang 196 des UND-Gatters 194, und sein Ausgang wird an den Eingang 197 des UND-Gatters 195 geschaltet. Demgemäß werden beide Schalter S6 und S7 in dem erwähnten Augenblick geschlossen. Wenn schließlich das Voltmeter ursprüngliich auf seinen 100 V Meßbereich gesetzt war, ist die einzige zusätzliche Maßnahme, welcher erforderlich ist, di-e, daß der Schalter S6 geöffnet wird, wenn das Digit in Stufe 13I₃ des Registers 130 nicht 9 ist bei einer Zählung von sechs im Zähler 162. Dies kann erreicht werden mittels eines (nicht dargestellten) UND-Gatters mit drei Eingängen, verbunden jeweils mit dem Ausgang des UND-Gatters 182, dem Ausgang des ODER-Gatters 171 bzw. dem Rücksetz-Ausgang des bistabilen Schaltkreises 188jä; ier Ausgang dieses UND-Gatters ist verbunden mit einem Eingang eines (nicht dargestellten) ODER-Gatters, das seinerseits verbunden ist mit dem Ausgang des ODER-Gatters 186 und äsm Rücksetz-Eingang des bistabilen Schaltkreises 187.

Es versteht sich, daß der Zähler 112 im wesentlichen die gleiche Endzählung erzeugt für eine gegebene Spannung am Ausgang des Dämpfers 11, unabhängig vom jeweiligen Zustand der Schalter S6, S7. Demgemäß wird für den 10 V MBbereich

3098U/1.115 -36-

und die automatische Meßbereichsumschaltung tatsächlich bewirkt, dadurch, daß das Voltmeter vom IO V Meßbereich an mit zwei Auflösungsdekaden mehr versehen ist, als eigentlich erforderlich sind, so daß eine Dekade mehr vorhanden ist, als für den 1 V Meßbereich erforderlich und die erforderliche Anzahl von Dekaden für die richtige Auflösung im ICX) mV Bereich. Das Schieberegister 130 wird dann verwendet, um aus der Zählung im Zähler 112 die vier höchststelligen Digits richtig für jeden Bereich auszuwählen. Allgemein gesagt, wenn es gewünscht wird, eine Eingangsspannung von N Ziffern-Stellen in jedem von R Meßbereichen der Eingangssignalgröße zu messen« so muß der Zähler 112 mindestens (N+R-l) Stufen haben, und das Schieberegister 130 muß N Stufen haben, die so angeordnet sind, daß sie die N höchststelligen Ziffern der Zählung im Zähler 112 aufnehmen. Der Dämpfer 11 erweitert die Meßbereiche der Eingangsspannungen um zwei Dekaden nach oben, die dann noch von dem Voltmeter gemessen werden können.

Der größte Teil der Steuerlogik-Schaltkreise und der Zähl- und Anzeigelogik-Schaltkreise sind besonders geeignet für die Produktion als ein einziger integrierter Schaltkreis.

Die Schalter S6 und S7 sind dafür vorgesehen, den Eingangswiderstand zu verändern (und damit die Zeitkonstante) des Integrierverstärkers 16 derart, daß er im linearsten Teil seiner Charakteristik in jedem Meßbereich arbeitet. Man erkennt, daß dies auch auf andere Weise ermöglicht werden könnte, als hier im einzelnen erläutert, beispielsweise dadurch, daß der Wert des Eingangswiderstandes des Integrierverstärkers 16 konstant gehalten wird, und der Wert des Kondensators Cl verändert wird.

- 37 -

3098U/1115

Falls erwünscht, kann der Eingang 14 des Integrierverstärkers 16 mittels einer entsprechenden Schaltungsanordnung auf den Null-Volt-Bezugspegel am Eingang 32 des Komparators 30 geklemmt werden, welcher Bezugspegel auch als Bezugspegel dient für den Verstärker 27, während der kurzen Pause zwischen dem Ende des Grobanstiegs und dem Beginn des Feinanstiegs: Dies dient dazu, den Ausgang des Integrierverstärkers 16 gegen Drift zu stabiliseren. Eine ähnliche Klemmung kann bewirkt werden zwischen dem Ende des Feinanstiegs und dem Beginn des nächsten Meßzyklus, und eine ähnliche Pausenklemmung kann bewirkt werden zwischen dem Ende des Prüfintervalls und dem Beginn des Grobanstiegs.

Viele weitere Modifikationen können bei dem beschriebenen Ausführungsbeispiel der Erfindung vorgesehen werden. Beispielsweise könnte das Schieberegister 130 ersetzt werden durch N R-Weg-Festkörper-Schalter, die wirksam miteinander gekuppelt sind, um so selektiv die Endstufen einer endstufigen Anzeigeeinheit mit R unterschiedlichen Gruppen von N aufeinanderfolgenden Stufen des zhählers 12 zu verbinden: Alternativ könnte eine Anordnung aus UND-Gattern verwendet werden, um den gleichen Effekt zu erzielen. Ferner sind zwar die Schalter S8 bis S12 als elektromechanische Schalter beschrieben worden, doch können sie offensichtlich auch ersetzt v/erden durch geeignete Festkörperschalter. Schließlich ist zwar die Erfindung beschrieben worden unter Bezugnahme auf positive Logik, doch erkennt man, daß andere Logikformen, wie negative Logik oder eine Kombination von positiver und negativer Logik, falls erwünscht, verwendet werden könnten. Schließlich könnte auch bei Voltmetern, die mit Eingangsdärapfern, wie dem Dämpfer 11, versehen sind, welche ein elektromechanisches Relais für die Auswahl des Dämpfungsbereiches umfassen, die Meßbereichsum-

- 38 3098U/1 116

schaltung, falls erwünscht, bewirkt werden in zwei Stufen unter gewissen Umständen. Wenn demgemäß eine Meßbereichsüberschreitung erfaßt wird, wenn der Dämpfer nicht ausgewählt ist (d.h. wenn entweder die Schalter S6 oder £6 und S7 geschlossen sind), so kann das Voltmeter so ausgebildet werden, daß zuerst die beiden Schalter S6 und S7 geöffnet werden, und dann der Dämpfer 11 gewählt wird, fall!» erfordere lieh. In ähnlicher Weise kann, falls der Dämpfer 11 gewählt ist und eine Meßbereichsunterschreitung erfaßt wird, das Voltmeter so ausgebildet sein, daß zunächst die Dämpferauswahl gelöscht wird und dann weiter heruntergeschaltet wird, mittels der Schalter S6 und S7, falls erforderlich. Die» ergibt immer noch eine erheblich schnellere Meßbereichsumschaltung als bei den bekannten Voltmetern mit automatischer Meßbereichsumschaltung.

(Patentansprüche)

- 39 -

3 0 3 R U / 1 1! 5

Claims (20)

1. Patentansprüche

   I)J Analog-Digital-Wandler vom Integrationstyp mit automatischer Meßbereichseinstellung zur Wandlung eines Analog-Signals in ein für dessen Größe repräsentatives Digital-Signal mit N Stellenwert-Ziffern in jeweils einer von R aufeinanderfolgenden Größenordnungen des Analog-Signals, mit einer auf das Analog-Signal ansprechenden Integrationsanordnung zur Erzeugung eines Ausgangssignals, dessen Größe von der des Analog-Signals abhängt, und mit einem Konverter für die Umformung des Ausgangssignals in ein Zwischen-Digitalsignal, das repräsentativ für die Größe des Analogsignals ist, dadurch gekennzeichnet, daß das Zwischen-Digitalsignal für Analogsignalgrößen in der höchsten Größenordnung mindestens (N+R-l) Stellenwert-Ziffern aufweist, daß eine Selektor-Anordnung (130) vorgesehen ist für das Aussondern eines Ausgangs-Digitalsignals aus den N höchststelligen Ziffern des Zwischen-Digitalsignals, daß eine Hilfs-Anordnung (.162, 171, 172) vorgesehen ist für die Erzeugung eines Hilfssignals, das die tatsächliche Anzahl von Stellenwert-Ziffern im Zwischen-Digitalsignal angibt sowie die Größenordnung, in der die Größe des Analogsignals liegt, und daß eine Einstell-Anordnung (S6, S7, Rl, R3, 11) vorgesehen ist, die ansprechend auf das Hilfssignal ausgebildet ist zur Einstellung des Betriebs der Integrations anordung (16) derart, daß die Höhe des erzeugten Ausgangssignals in eine einzige vorgegebene Größenordnung gebrafat wird unabhängig von der Größenordnung, in der das Analogsignal liegt.
2. 2) Analog-Digital-Wandler nach Anspruch I₇ dadurch gekennzeichnet, daß eine Anlegeanordnung (Sl, S2, 112, 50) für das Anlegen des Analogsignals an die Integrationsanordnung (16)

   yorgesehen ist während eines Prüfintervalls vorbestimmter DauerTfum so den Ausgang der Integrationsanordnung (16) von einem Bezugspegel

   309814/1115 > .,·>■; Γ " ⁴⁰ "

   bis zu einem Pegel ansteigen zu lassen, welcher das Ausgangssignal bildet, und daß eine Anlegeanordnung (18, S2 oder 20, S3) vorgesehen ist für das Anlegen eines Referenzsignals an die Integrationsanordnung (16) während eines Digitalisierungsintervalls, um so den Ausgang der Integrationsanordnung (16) zu einem zweiten Bezugspegel zu führen, wobei der Konverter (50, 112) für die Umformung des Ausgangssignals der Integrationsanordnung einen elektrischen Pulszähler (112) umfaßt und einen Taktimpulsgenerator (50) für das Liefern von Taktimpulsen an den Zähler (112) während des Digitalisierungsintervalls.
3. 3) Analog-Digital-Wandler nach Anspruch 2, dadurch gekennzeichnet, daß die ersten und zweiten Bezugspegel übereinstimmen.
4. 4) Analog-Digital-Wandler nach Anspruch 2 oder 3, dadurch gekennzeichnet, daß die Integrationsanordnung (16) eine Eingangswiderstandsanordnung (Rl, R2, R3) und einen Kondensator (Cl) aufweist, der über die Eingangswiderstandsanordnung aufgeladen wird, daß mindestens ein Widerstand der Widerstandsanordnung (Rl, R2, R3) oder der Kondensator (Cl) hinsichtlich des Wertes einstellbar ist, und daß die Einstellanordnung (S6, S7) betätigbar ist zum Einstellen des Wertes dieser Komponente derart, um die Größe des Ausgangssignals in die vorgegebene einzige Größenordnung zu bringen, wobei der Wert des betreffenden Widerstandes und der Kapazität unverändert bleibt zwischen irgendeinem gegebenen Prüfintervall und dem zugeordneten Digitalislerungsintervall.
5. 5) Analog-Digital-Wandler nach Anspruch 4, dadurch gekennzeichnet, daß der Wert des Kondensators (Cl) fest ist und der Wert der Widerstandsanordnung (Rl, R2, R3) einstellbar ist.

   3098 U/ 1 1 15 -.«- -
6. 6) Analog-Digital-Wandler nach Anspruch 5, dadurch ge- kennzeichnet, daß die Widerstandsanordnung (Rl, R2, R3) eine Mehrzahl von Widerstandselementen (Rl, R2, R3) umfaßt, und daß die E ins.tel !anordnung eine Schalteranordnung (S6, S7) umfaßt, betätigbar zum Anschließen einer entsprechenden Korabination der Widerstandselemente (Rl> R2, R3) an den Eingang der Integrationsanordnung (16).
7. 7) Analog-Digital-Wandler nach Anspruch 6, dadurch gekennezichnet, daß die Widerstandselemente der Eingangswiderstandsanordnung (Rl, R2, R3) der Integrationsanordnung (16) zueinander parallel geschaltet sind.
8. 8) Analog-Digital-Wandler nach Anspruch 7, dadurch gekennzeichnet, daß die Schalteranordnung (S6, S7) mindestens einen Schalter umfaßt, vorzugsweise einen Halbleiterschalter, wie einen Feldeffekttransistor (S6 oder S7)_#in Serie geschaltet mit einem der Widerstandselemente (R2 oder R3) » .
9. 9) Analog-Digital-Wandler nach einem der Ansprüche 2 bis 8, dadurch gekennzeichnet, daß der Konverter (50, 112) für die Umformung des Ausgangssignals der Integrationsanordnung (16) ferner eine Wichtungsanordnung (114 „ 114·,, 22 oder 24, S4 oder S5) umfaßt für das Herunterwichten des Referenzsignals und der numerischen Wichtung,mit der die Taktpulse gezählt werden, um einen gemeinsamen Faktor, wenn der Ausgang der Integrationsanordnung (16) einen Wert nahe dem zweiten Bezugspegel erreicht*
10. 10) Analog-Digital-Wandler nach Anspruch 9, dadurch gekennzeichnet, daß der Ausgang der Integrationsanordnung (16) ausgebildet ist für den Anstieg von dem das Ausgangssignal bildenden Pegel über den zweiten Bezugspegel auf den Wert nahe dem zweiten Datumgspegel und daß die Wichtungs-

    309814/1115

    - 42 -

    22A7688

    anordnung (114_Q, 114,, 22 oder 24, S4 oder S5) eine Reversieranordnung (38, 64, 22 oder 24, S4 oder S5) mnfaßt für das Reversieren der Polarität des. Referenzsignals,; um so zu veranlassen, daß der Ausgang der Integrationsanordnung (16) zurückläuft von dem genannten Wert zum zweiten Bezugspegel, und daß eine Sübtraktionsanordnung (S9) vorgesehen 1st für die Subtraktion von Taktimpulsen von der Zählung im Zähler (112),während der Ausgang der Integrationsanordnung (16). von dem genannten Wert zum zweiten Bezugspegel zurückläuft.
11. 11) Analog-Digital-Wandler nach einem der Ansprüche 2 bis

    10, dadurch gekennzeichnet,'daß die Einstellanordnung (S6, S7, Rl, R2, R3, 11) einen einstellbaren Dämpfer {11) umfaßt, der an den Eingang der Integrationsanordnung (16) angekoppelt 'ist und betätigbar ist zur Dämpfung des Analogsignale vor dessen Anlegen an die Integrationsanordnung.
12. 12) Analog-Digital-Wandler nach einem der Ansprüche 2 bis

    11, dadurch gekennzeichnet, daß der Zähler (112) mindestens (N4-R-1) kaskadegeschaltete Stufen (114) aufweist, deren jede einer der' Stellenwert-Ziffern des Zwischen-Digitalsignals entspricht.
13. 13) Analog-Digital-Wandler nach Anspruch 12, dadurch gekennzeichnet, daß jede Stufe (114) des Zählers (112) eine Mehrzahl m von bistabilen Schaltkreisen (1 bis 5) umfaßt, und daß der Zähler Schaltereinrichtungen (S8) aufweist, die betltigbar sind zum Umschalten der Konfiguration der bistabilen Schaltkreise, in der sie den Zähler bilden in eine, in der sie ein Schieberegister bilden.

    - 43 -

    3098 U/ 1115
14. 14) Analog-Digital-Wandler nach Anspruch 13, dadurch gekennzeichnet, daß jede Stufe (114) des Zählers (112) eine Dekadenstufe ist, bestehend aus einem-Fünf-Bit-Schieberegister, die in Johnson-Ring-Konfiguration geschaltet sind.
15. 15) Analog-Digital-Wandler nach Anspruch 13 oder 14, dadurch gekennzeichnet, daß die Selektoranordnung (130) ein weiteres Schieberegister (130) mit N Stufen (131) umfaßt, daß jede Stufe einer entsprechenden Stufe der Stellenwert-Ziffern des Ausgangs-Digitalsignals entspricht, und daß eine Einrichtung (50) für das Verschieben der Ziffern des Zwischen-Digitalsignals in absteigender Ordnung ihres Stellenwerts vom Zähler (112) in das weitere Schieberegister (130) vorgesehen ist, bis die N höchststelligen Ziffern des Zwischen-Digitalsignals in dem weiteren Schieberegister untergebracht sind.
16. 16) Analog-Digital-Wandler nach Anspruch 15, dadurch gekennzeichnet, daß das weitere Schieberegister (130) Schalteranordnungen (SlO) umfaßt, die betätigbar sind für die Transformation des Registers in ein rezirkulierendes Schieberegister, sobald es das Ausgangs-Digitalsignal enthält, welche Schaltereinrichtung im Ansprechen entweder auf das Vorhandensein eines Digitalsignals betätigt wird, das repräsentativ ist für eine Ziffer des Ausgangs-Digitalsignals abweichend von Null in der Nten Stufe des weiteren Schieberegisters, wenn die Ziffern des Ausgangs-Digitalsignals über weniger als eine vorgegebene Anzahl von Stufen des weiteren Schieberegisters verschoben worden sind, oder im Ansprechen auf das Verschieben der Ziffern des Ausgangs-Digitalsignals über diese vorgegebene Anzahl von Stufen.

    ■i I i V ■ -. ■; ;■■ · · - 44 -

    3098U/.11iV
17. 17) Analog-Digital-Wandler nach Anspruch 15 oder 16, dadurdh gekennzeichnet, daß eine dynamische Ausleseanordnung (134, 138) der Ziffern des Ausgangsdigitalsignals in das weitere Schieberegister (130) vorgesehen ist, welche Einrichtung angeschlossen ist an eine Stufe (131,) des weiteren Schieberegisters derart, um diese Ziffern auszulesen, wenn sie eine nach der anderen in diese eine Stufe zirkuliert werden.
18. 18) Elektrischer Pulszähler für die Verwendung in einem Analog-Digital-Wandler mit einer Mehrzahl P von kaskadegeschalteten Stufen, deren jede eine Zahl oder ein Digit in einem Zahlensystem der Wurzel η zählt und deren jede eine Mehrzahl von m bistabilen Schaltkreisen und Schaltereinrichtungen umfaßt, die betätigbar sind zum Umschalten der Konfiguration der bistabilen Schaltkreise aus der den Zähler bildenden Konfiguration in eine ein Schieberegister bildende Konfiguration, und mit einer Einrichtung für die Zufuhr von Verschiebepulsen zu dem Schieberegister, dadurch gekennzeichnet, daß eine Einrichtung (S9, 128) vorgesehen ist, die betätigbar ist zwischen jeweils aufeinander folgenden Gruppen von m Schiebeimpulsen für den Transfer des Komplements der Zahl in der Pten Stufe (H4J in die erste Stufe (114), wobei die Zahl in der zweiten bis Pten Stufe des Schieberegisters (112) beim Start der Gruppe von m Impulsen in das Komplement dieser Zahl nach P Gruppen von Pulsen transformiert wird.
19. 19) Zähler nach Anspruch 18, dadurch gekennzeichnet, daß die Stufen (114) des Zählers (112) so angeordnet sind, daß die Pte Stufe sich bei der ersten Stufe befindet.
20. 20) Analog-Digital-Wandler nach einem der Ansprüche 2 bis 17, dadurch gekennzeichnet, daß der Zähler (112) einen Zähler gemäß Anspruch 18 oder 19 umfaßt.

    309814/1115

    Le e r s e i t-e