DE1954771A1 - Integrierte Halbleiterschaltung und Verfahren zu ihrer Herstellung - Google Patents

Integrierte Halbleiterschaltung und Verfahren zu ihrer Herstellung

Info

Publication number
DE1954771A1
DE1954771A1 DE19691954771 DE1954771A DE1954771A1 DE 1954771 A1 DE1954771 A1 DE 1954771A1 DE 19691954771 DE19691954771 DE 19691954771 DE 1954771 A DE1954771 A DE 1954771A DE 1954771 A1 DE1954771 A1 DE 1954771A1
Authority
DE
Germany
Prior art keywords
single crystal
substrate
polycrystalline
semiconductor
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19691954771
Other languages
English (en)
Other versions
DE1954771B2 (de
Inventor
Isamu Kobayashi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP7913068A external-priority patent/JPS4826180B1/ja
Priority claimed from JP7912968A external-priority patent/JPS4914111B1/ja
Application filed by Sony Corp filed Critical Sony Corp
Publication of DE1954771A1 publication Critical patent/DE1954771A1/de
Publication of DE1954771B2 publication Critical patent/DE1954771B2/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/082—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only
    • H01L27/0823—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only including vertical bipolar transistors only
    • H01L27/0826—Combination of vertical complementary transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/2205—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities from the substrate during epitaxy, e.g. autodoping; Preventing or using autodoping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/761—PN junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/763—Polycrystalline semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
    • H01L27/0647—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. vertical bipolar transistor and bipolar lateral transistor and resistor
    • H01L27/0652—Vertical bipolar transistor in combination with diodes, or capacitors, or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
    • H01L27/0647—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. vertical bipolar transistor and bipolar lateral transistor and resistor
    • H01L27/0652—Vertical bipolar transistor in combination with diodes, or capacitors, or resistors
    • H01L27/0658—Vertical bipolar transistor in combination with resistors or capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

PATENTANWÄLTE | 9 5 A 7 7 1
. H. LEINWEBER dipl-ing. H. ZIMMERMANN
8 München 2, Rosental 7, 2.Auig. T.i.-Adr. Ulnpat MOndien
Telefon (0111)2(1··»
den 30. Oktober 1969
Unter Zeichen
Z/Va/ho/Lo 69-GifrO
SONY CORPORATION (SONY KABUSHIKIKAISHA), Tokyo, Japan
Integrierte Halbleiterschaltung und Verfahren zu ihrer Herstellung Zusatz zu Patent (Patentanmeldung P 18 12 17&.3)
Die Erfindung betrifft eine integrierte Halbleiterschaltung, bei der sowohl polykristalline Bereiche hohen Widerstands als auch p-n-Grenz schicht en zum Isolieren der einzelnen Bestandteile der integrierten Schaltung voneinander verwendet werden.
Bei integrierten Halbleiterschaltungen müssen die einzelnen Bestandteile, wie bekannt, von den ihnen benachbarten isoliert sein. Diese Isolierung erfolgte bisher durch p-n-Grenzschicht- . Isolierung, dielektrische Isolierung, Luftisolierung, Strahlenleitung od. dgl. Bei der p-n-Grenzschicht-Isolierung werden durch Diffundieren Isolationsbereiche ausgebildet. Dies erfordert jedoch einen beträchtlichen Zeitaufwand für das Diffundieren, und ferner bringen die diffundierten Isolationsbereiche zwischen benachbarten Bestandteilen eine Begrenzung der Dichte der Bestandteile mit sich. Dies erschwert die schnelle Ansprechbarkeit aufgrund parasitärer Kapazität, die durch Zwischenverbindungen von Elektroden und Isolationsgrenzschichten verursacht wird.
-2-009819/HfS
Durch die Erfindung soll eine integriere Halbleiterschaltung geschaffen werden, bei der polykristalline Bereiche für die
bestand
Isolierung der Schaltungsaeile verwendet werden, und zwar werden auf einem Einkristallsubstrat durch iAufdampfwuchstechnik Einkristall- und polykristalline Bereiche ausgebildet, wobei die Störstoffkonzentration so gewählt wird, daß sie unter einem bestimmten Wert liegt, um den spezifischen Widerstand der polykristallinen Bereiche beträchtlich mehr zu erhöhen als den der Einkristallhereiche. Die Schaltungsteile werden dabei durch solche polykristalline Bereiche hohen Widerstandes von den benachbarten Teilen isoliert.
Weitere Einzelheiten, Vorteile und Merkmale der Erfindung ergeben sich aus der folgenden Beschreibung. Auf der Zeichnung ist die Erfindung beispielsweise veranschaulicht, und zwar zeigen
Fig. 1 eine graphische Darstellung des Verhältnisses zwischen spezifischem Widerstand der polykristallinen und Einkristall-Halbleiter und der Störstoffkonzentrationen,
Fig. 2A bis 2E in stark vergrößertem Maßstab in Seitenansichten die Darstellung einer üeihe von Verfahrensschritten bei der Herstellung einer erfindungsgemäßen integrierten Halbleiterschaltung,
Fig. 2F eine Ersatzschaltung der in den Fig. 2A bis 2E dargestellten integrierten Schaltung,
Fig. 3A bis 3F eine abgewandelte Form der Verfahrenssehritte, Fig. 4 ein Schaltschema der in Fig. 3 dargestellten integrier ten Halbleiterschaltung,
Fig. 5 eine sich auf die Isolierung beziehende Ersatzschaltung,
_5_
0098 19/147 I
Fig. 6A bis 6F und 7A bis 71 Verfahr.ensschritte anderer , Ausführungsformen der Erfindung.
Fig. b ein Schaltschema der in Fig. 7 dargestellten integrierten Halbleiterschaltung, und
Fig. 9A bis 9F Verfahrensschritte noch einer weiteren Ausführungsform der Erfindung.
Die Erfindung beruht auf der Entdeckung einer neuen Eigenschaft von Einkristall- und polykristallinen Halbleitern, die im folgenden näher beschrieben wird.
Es sind bereits verschiedene Charakteristiken von Einkristall- und polykristallinen Halbleitern bekanntgeworden. Es wurde nun festgestellt, daß, wenn Einkristall- oder polykristalline Halbleiter mit einem Störstoff dotiert werden, ihre das Verhältnis zwischen Störstoffkonzentration und spezifischem Widerstand bezeichnenden Kennlinien stark voneinander abweichen, wie Fig. 1 zeigt.
In dieser Figur bezeichnet die Abszisse die Dotierungs-Störstoffkonzentrationen in Atomen pro cm und die Ordinate den spezifischen Widerstand in Ohm cm. Die Kurven A bzw. B zeigen die Störstoffkonzentration-Widerstands-Kennlinien von mit Arsen dotierten polykristallinen bzw. Einkristall-Halbleitern. Die die Kurve A kreuzenden Vertikallinien zeigen einen Dispersionsbereich mit experimentellen Werten, und die Kurve A1 zeigt die untere Dispersionsgrenze. Die Störstoffkonzentration, bei der der spezifische Widerstand des polykristallinen und der des Einkristall-Halbleiters gleich sind, ist als kritische Konzentration Cc bezeichnet. Im Hinblick auf die Dispersion des spezifischen Widerstandes des polykristallinen Halbleiters ist in diesem Fall die Störstoffkonzentration am Schnittpunkt der ' Kurven A1 und B als kritische Konzentration bezeichnet. Die
-4-009819/1478
dargestellten Kennlinien wurden auf folgende Weise erzielt. Arsen verschiedener Konzentration als Störstoff enthaltende Silizium-Einkristallhalbleitersubstrate wurden hergestellt und einem bekannten Spiegel-Läpp-Verfahren unterworfen und dann gespült. Daraufhin wurde eine eine amorphe Schicht enthaltene polykristalline Siliziumschicht in einer Dicke von etwa 1 Mikron auf einer Seite jedes Substrates bei einer Temperatur von 550 C im Aufdampfwuchsverfahren ausgebildet. Die polykristalline Schicht diente als Impfstelle für die Entwicklung von Polykristallen bei der folgenden Ausbildung von Einkristall- und polykristallinen Bereichen im Aufdampfwuchsverfahren. Zur Her- ; stellung der polykristallinen Schicht wurde Siliziumtetrachlo- ι rid in eine Aufdampfwuchsvoirichtung eingebracht, zusammen mit < Arsentrichlorid in einer Menge, die erforderlich ist, damit die Störstoffkonzentration der polykristallinen Schicht gleich der im Einkristall* Halbleitersubstrat ist. Dann wurde -die auf einer Seite des Halbleitersubstrats ausgebildete polykristallin^ Schicht in einem bestimmten Bereich entfernt, um änen Teil der : Oberfläche des Einkristall-Halbleitersubstrats freizulegen. Da- ; raufhin wurde Arsenchlorid in der genannten erforderlichen Men- ! ge enthaltendes Siliziumtetrachlorid mit einem Trägergas, beispielsweise einem Wasserstoffgas, bei einer Temperatur von 115O0C auf das Halbleitersubstrat aufgebracht, um eine Siliziumdampfwuchsschicht von etwa 20 Mikron auf dem freiliegenden ; Substrat und der als Impfstelle dienenden polykristallinen Schicht herzustellen. In diesem Fall bestand die Siliziumaufdampfwuchsschicht aus einem Silizium-Einkristall-Halbleiterbereich, d.h. einer auf dem freigelegten Einkristall-Halbleitersubstrat ausgebildeten Einkristallschicht, und einem polykristallinen Bereich, d.h. einer auf der polykristallinen Impf-
-5-0098 19/ U78
stelle ausgebildeten polykristallinen Schicht. Die das Verhält- , nis von Störstoffkonzentration zu spezifischem Widerstand darstellenden Kennlinien des so ausgebildeten Einkristall- und polykristallinen Aufdampfwuchs-Bereichs sind in Fig. 1 dargestellt. Die Impfstelle für die Entwicklung von Polykristallen istnicht auf die bezeichnete Stelle begrenzt, sondern sie kann auch durch Aufdampfen von im wesentlichen keinen Störstoff enthaltendem Silizium oder einer Siliziumoxidschicht einer Dicke von etwa 500 A hergestellt werden. In diesem Fall weist die , Oxidschicht einer Dicke von etwa 500 A nadelstichartige Risse auf, so daß durch das Aufdampfwuchsverfahren das Silizium als polykristalliner Bereich auf der Oxidschicht erscheint. Mit dem ! Aufdampfwüchsverfahren werden gleiche Ergebnisse erzielt, auch j wenn man Monosilan, Phosphoroxychlorid oder Phosphorpentachlo- , rid als Störstoff verwendet oder auch mit einer Temperatur für ' den Aufdampfwuchs, die in einem Temperaturbereich von 1050 bis 125O0C für den üblichen Aufdampfwuchs liegt.
Selbst wenn die Störstoffkonzentration des polykristallinen Halbleiterbereichs gleich der des Einkristall-Halbleiterbereichs ist, d.h. wenn die Störstoffkonzentration des polykristallinen Bereichs niedriger ist als die in Fig. 1 bezeichnete kritische Konzentration Cc, nimmt man an, daß der spezifische Widerstand des polykristallinen Bereichs aus folgenden Gründen, die jedoch noch nicht bewiesen sind, den des Einkristallbereichs übersteigt.
1.) Der Störstoff wird auf den Oberflächen der feinen Einkristalle (aufgrund ihrer Korngrenzen) entwickelt, wodurch die Polykristalle gebildet werden;
2.) Die Träger werden an den Korngrenzen festgehalten, wo-
-6-91Ϊ 9/147 8 "
durch die Trägerkonzentration, die zur Leitfähigkeit beiträgt, verringert wird}
3.) In den Polykristallen ist der mittlere freie Weg der Träger kurz und seine Beweglichkeit gering.
Unter Berücksichtigung der oben beschriebenen Kennlinien wird durch die Erfindung eine integrierte Halbleiterschaltung geschaffen, bei der Einkristall-Halbleiterbereiche durch polykristalline Halbleiterbereiche einer Konzentration voneinander isoliert sind, die geringer ist als die kritische Konzentration Cc, und infolgedessen einen hohen Widerstand aufweisen. Ferner betrifft die Erfindung ein Verfahren zur Herstellung einer solchen integrierten Halbleiterschaltung.
Die Fig. 2A bis 2E zeigen eine Ausführungsform der Erfindung, und Fig. 2F zeigt das Schaltschema eines durch das in den Fig. 2A bis 2E erläuterte Verfahren hergestellten Halbleiterbauelements, das Dioden D^ und D2 aufweist.
Die Herstellung eines eichen Halbleiterbauelements beginnt mit der Herstellung eines Silizium-Einkristall-Halbleitersubstrats (eines Einkristall-Halbleiterplättchens) 51, wie in Fig. 2A dargestellt, das mit einem η-leitenden Störstoff, beispielsweise Phosphor, stark dotiert ist. Dann wird eine Seite des Halbleitersubstrats 51 in einem bestimmten Bereich mit Impfstellen 52 für die Entwicklung von Polykristallen, beispielsweise aus Siliziumdioxid oder Trisiliziumtetranitrid, beschichtet, die eine maskierende Wirkung gegen die darauffolgende Störstoff diffusion haben. Vorzugsweise wird in diesem Fall, wenn notwendig, eine Siliziumschicht auf der Siliziumdioxid- bzw. Trisiliziumtetrachlorid-Schicht, durch Aufdampfen od. dgl. ausgebildet. Die Impfstellen 52 sind in Form eines ausgeschnitte- j
009819/1478
nen Motivs oder Musters nach Art yon Laubsägearbeiten angeordnet, bei dem jeweils ein Einkristall-Halbleiterbereich, der später ausgebildet werden soll, eingerahmt ist, wie in Fig. 2B dargestellt. Daraufhin wird Silizium, das mit einem Störstoff in einer Konzentration dotiert ist, die geringer ist als die kritische Konzentration Cc, bis zu einer Dicke von etwa 8 Mi- , krön auf dem Einkristall-Halbleitersubstrat 51 einschließlich der Impfstellen 52 durch Aufdampfwuchsverfahren in gleicher Weise wie im Zusammenhang mit Fig. 1 beschrieben ausgebildet, Dies führt zur Herstellung von polykristallinen Halbleiterbereichen (polykristallinen Schichten) 53 an den Impfstellen 52 und einer Schicht 54, die aus Einkristall-Halbleiterschichten 54' und 54" besteht, auf dem Einkristall-Halbleitersubstrat 51, wie in Fig. 2C dargestellt. Dann wird eine Siliziumoxid- oder -dioxid-Schicht 55 durch thermische Oxidation auf der aus der polykristallinen Schicht 53 und der Einkristallschicht 54 bestehenden Aufdampfwuchsschicht hergestellt. Diese Schicht 55 wird an bestimmten Stellen zur Ausbildung von Fenstern entfernt, durch die Bor, ein p-leitender Störstoff, in die Aufdampfwuchsschicht bis zu einer Tiefe von 3 bis 5 Mikron diffundiert wird, wodurch Anodenbereiche 56 mit Diodengrenzschichten Jj.., und J^ der Dioden D-j und'Dp gebildet werden, wie Fig. 2D zeigt. Daraufhin wird Aluminium oder ein ähnliches Metall auf die Anodenbereiche 56 der Dioden derart aufgebracht, daß mit diesen ein Ohm*scher Kontakt hergestellt wird, wodurch Elektroden 57 ausgebildet werden, während die Unterseite des Einkristall-Halbleitersubstrats 51 mit Gold beschichtet wird, um eine Kathodenelektrode 5Ö herzustellen, wodurch ein fertiges Halbleiterbauelement entsteht, wie in Fig. 2E dargestellt.
Bei dem obigen Verfahren ist der spezifische Widerstand
-ö-009819/1478
der polykristallinen Schichten 53 größer als der der Einkristallschicht 54, da die Störstoffkonzentration der ersteren geringer ist als die kritische Konzentration Cc, so daß zwischen den durch die Einkristallschichten 54* und 54" gebildeten Inselbereichen ein hoher Widerstand vorhanden ist, der die Bildung eines parasitären Elements verhindert. In dem obigen Beispiel ist die Störs«toffkonzentration der Aufdampfwuchsschicht geringer als die kritische Konzentration Cc, jedoch wird vorzugsweise der untere Grenzwert der Störstoffkonzentration in der Aufdampfwuchsschicht festgelegt.
Die Störstoffkonzentration der Aufdampfwuchsschicht im obigen Beispiel, d.h. der polykristallinen Schicht 53 und der Einkristallschicht 54, wird so gewählt, daß sie bei dem Verfahren nach Fig. 2C höher als 10 Atome pro cm ist. Bei einer !
12 3 Konzentration, die geringer ist als 10 Atome pro cm , bleibt der spezifische Widerstand der Aufdampfwuchsschicht, besonders der Einkristallschicht 54, nicht konstant, auch wenn Siliziumtetrachlorid, Monosilan oder ein anderes Silan verwendet wird oder selbst wenn ein Störstoff wie beispielsweise Phosphoroxychlorid zum Dotieren von Phosphor oder Arsentrichlorid zum Dotieren von Arsen oder Antimon als Störstoff verwendet wird. Die Gründe für diese Instabilität des spezifischen Widerstands sind noch nicht klargestellt worden, sie werden jedoch folgendermaßen angenommen:
(I) Geringe Veränderungen der Ofentemperatur während des Aufdampfwuchsverfahrens;
(II) Ausdiffundieren des Störstoffs aus dem Einkristall-Halbleitersubstrat;
(III) Selbstdotierung des Störstoffs vom Einkristall-Halb-
-9-0098 19/1478
leitersubstrat in die Aufdampfwuchsschicht;
(IV) Veränderungen in den Kennlinien der Kristalle aufgrund eines im Trägergas vorhandenen geringen Sauerstoffgehalts (obwohl theoretisch gleich Null).
Es wurde festgestellt, daß bei einer Störstoffkonzen-
12 3
tration von weniger als 10 Atome pro cm die Regulierung des spezifischen Widerstands schnell groß wird.
Die Verwendung einer Einkristallschicht mit großer Regulierung des spezifischen Widerstands verursacht Veränderungen in den Grenzschichten, Durchbruchsspannungen und eine Tiefe der Grenzschichten der Anodenbereiche 56 der Dioden, die durch Diffundieren eines Störstoffs, wie beispielsweise im Verfahren nach Fig. 2D ausgebildet sind, wodurch eine Ungleichmäßigkeit der Kennlinien der fertigen Halbleiterbauelemente bewirkt wird\ Wenn die Störstoffkonzentration der Einkristallschicht 54 gerinf
12 3
ger ist als 10 Atome pro cm , verändert sich die Tiefe der Grenzschichten, weil im Aufdampfwuchsverfahren der im Siliziumeinkristall-Halbleitersubstrat 51 vorhandene Störstoff bis an die obere Fläche der Einkristallschicht 54 nach oben diffundiert (wo die Grenzschichten J^ und J^p ausgebildet werden), wodurch die Störstoffkonzentration in diesen Teilen verändert wird. Wenn die Dicke der Aufdampfwuchsschicht 54 größer wird, wird auch die Zeit für den Aufdampfwuchs immer länger,, so daß der Störstoff des Einkristall-Halbleitersubstrats 51 weiter diffundiert wird und deshalb die genannten Nachteile nicht vermieden werden können.
, Fig. 3 zeigt eine andere Ausführungsform der Erfindung, die im folgenden näher beschrieben wird.
Die Herstellung beginnt mit der Anfertigung eines beispielsweise p-1eitenden Einkristall-Halbleitersubstrats 11, wie
-10- i
00Ö813/U73
in Fig. 3A dargestellt. Eine Oxidschicht 12, beispielaeise aus Siliziumdioxid, die als Diffusionsmaske und als Impfstelle für die Entwicklung von Polykristallen dient, wird auf die gesamte obere Fläche des Einkristall-HalbleiterSubstrats 11 aufgebracht.· Die Oxidschicht 12 wird mittels Photoätzen od. dgl. wahlweise so entfernt, daß sie in Form änes Musters zurückbleibt. Dann wird ein η-leitender Störstoff in das Einkristall-Halbleitersubstrat
! 11 diffunidert, wobei die Oxidschicht 12 als Maske verwendet wird, wodurch eine Vielzahl von eingelagerten, stark störstoffhaltigen, d.h. von n+-leitenden Schichten 13 und 13* ausgebildet wird, wie in Fig. 3B dargestellt. Dann wird eine Oxidschicht, die sich auf den n+-leitenden Halbleiterbereichen 13 und 13' bei der Diffusion des η-leitenden Störstoffs gebildet hat, an
; ■ - j
bestimmten Stellen entfernt, woraufhin im Aufdampfwuchsverfahreni auf dem Substrat 11 Halbleiterbereiche 15 und 15* hergestellt werden, die eine StörStoffkonzentration aufweisen, die geringer ist als die kritische Konzentration, beispielsweise weniger :
17 3 12
als 10 χ 10 Atome pro cm und vorzugsweise größer als 1 χ 10
Atome pro cm und die den dem Substrat 11 entgegengesetzten ; Leitungstyp aufweist, also beispielsweise η-leitend ist, wie oben im Zusammenhang mit Fig. 1 beschrieben. :
Die sich ergebende Aufdampfwuchsschicht besteht aus auf j den Impfstellen 12 gewachsenen polykristallinen Schichten 14 , und auf den n+-leitenden Halbleiterbereichen 13 und 13* ge- : wachsenen Einkristallschichten 15 und 15'· Wie sich aus der fol-y: genden Beschreibung ergibt, werden aus den Einkristallschichten 15 und 15* isolierte Inselbereiche und dienen als Kollektorbereiche von Transistoren, die beispielsweise in diesen Inselbereichen ausgebildet werden. Vorzugsweise beträgt in diesem Fall die Dicke der Oxidschicht 12 etwa 2000 A, die Temperatur
-11-
009819/U78
für das Aufdampfwachsturn 1050 bis 125O0C und die Dicke der Einkristallschichten etwa 5 Mikron. Obwohl der η-leitende Störstoff von den n+-leitenden Halbleiterbereichen 13 und 131, wie durch ' Pfeile in Fig. 3C angedeutet, in die polykristalline Schicht ■diffundiert, kann der Widerstand der polykristallinen Schicht durch weitestntögliches Vergrößern der Breite dieser Schicht (des Abstandes zwischen den beiden Einkristall-Halbleiterbereichen Ϊ5 und 15*) stark erhöht werden.
Daraufhin werden in den η-leitenden Einkristallschichten 15 und 15* Halbleiterbauelemente ausgebildet. Wie Fig. 3D zeigt, wird ein p-leitender Störstoff, beispielsweise Bor, in die Einkristallschichten 15 und 151 durch eine Diffusionsmaske hindurch diffundiert, die durch eine Oxidschicht 16 gebildet wird, wodurch p-leitende Halbleiterbereiche 17 und 17f entstehen!, die später als Basisbereiche der Transistoren dienen. Daraufhin wird ein n-leitender Störstoff durch die als Maske dienende Oxidschicht 16 hindurch in die p-leitencten Halbleiterbereiche 17 ' und 17* diffunidert, wodurch n+-leitende Halbleiterbereiche 18 und 18' mit hoher Störstoffkonzentration gebildet werden, die später 4ie Emitterbereiche des Transistors bilden, wie in Fig. 3E veranschaulicht. Auf diese Weise werden in den Einkristallschichten 15 und 15* die Halbleiterbauelemente (Transistoren) hergestellt. Ferner wird ein Dünnschichtelement, beispielsweise ein Dünnschichtwiderstand 19, auf der polykristallinen Schicht 14 an einer Stelle durch die Oxidschicht 16 hindurch mittels Metallaufdampfen od. dgl. ausgebildet, wie in Fig. 3F dargestellt. Dann wird beispielsweise Aluminium durch eine vorbestimmte Maske aufgedampft, um Elektroden 20 für die in den Einkristallschichten 15 und 151 ausgebildeten Halbleiterbauelemente und die Elektroden untereinander und dine bestimmte Elektrode "
-12-
009819/U78
mit dem Dünnschichtelement 19 verbindende Leitungen 21 herzustellen. Fig. 4 zeigt die elektrischen Verbindungen der so angefertigten integrierten Halbleiterschaltung; Durch die oben beschriebene Konstruktion wird eine bessere Isolierung zwischen den in den Einkristallschichten 15 und 15' ausgebildeten Halbleiterbauelementen und dem Dünnschichtelement 19 geschaffen, wodurch eine vollständige Isolierung der auf dem gleichen Substrat ausgebildeten Halbleiterbauelemente hergestellt wird. Dadurch wird sichergestellt, daß eine gegenseitige Beeinflussung der einzelnen Elemente verhindert wird, so daß sie als auf getrennten Substraten ausgebildet angesehen werfen können, wodurch verbesserte Kennlinien der integrierten Schaltung erzielt werden.
Fig. 5 zeigt eine Ersatzschaltung der so aufgebauten integrierten Halbleiterschaltung im Hinblick auf die Isolierung. In dieser Figur entsprechen die Bezugszeichen 15 bzw. 15' den η-leitenden Einkristallschichten 15 bzw. 15f, die Bezugszeichen 11 und 19 dem p-leitenden Einkristall-Halbleitersubstrat bzw. dem Dünnschichtelement in Fig. 3.
Die Figur zeigt eine Diode D-i, die eine zwischen dem p-leitenden Halbleitersubstrat 11 und dem unter der n-leitenden Einkristallschicht 15 liegenden n+-leitenden Halbleiterbereich 13 ausgebildete p-n-Grenzschicht aufweist, und eine Diode D?, die eine p-n-Grenzschicht hat, die zwischen dem p-leitenden Halbleitersubstrat 11 und dem unter der η-leitenden Einkristallschicht 15* liegenden η -leitenden Halbleiterbereich 13* ausgebildet ist. Ferner ist ein seitlicher Widerstand IL der polykristallinen Schicht 14 vorgesehen, der zwischen den beiden Einkristallschichten 15 und 15' liegt, und ein seitlicher Widerstand Hp der polykristallinen Schicht 14, der unter dem Dünn-
-13-
009819/U78.. .
BAD
Schichtelement 19 liegt. Ein Kondensator C^ wird durch die Oxidschicht 16 gebildet, die zwischen der polykristallinen Schicht 14 und dem Dünnschichtelement 19 liegt, und ein Kondensator Ü£ wird durch die polykristalline Schicht 14 gebildet. In diesem Fall hat die polykristalline Schicht 14 einen hohen Widerstand und kann, wie später beschrieben, als Dielektrikum angesehen werden, so daß ihr Widerstand in Längsrichtung wegfällt und nur ihre Kapazität dargestellt ist. Ein Kondensator G, wird durch die zwischen der polykristallinen Schicht 14 und dem Halbleitersubstrat 11 liegenfe Oxidschicht 12 gebildet.
Wie Fig. 5 zeigt, ist die Einkristallschicht 15 durch die p-n-Grenzschicht-Diode D-, vom Substrat 11 und gleichzeitig durch die polykristalline Schicht 14 von der Einkristallschicht 15' vollständig isoliert. Gemäß der Erfindung wird nämlich die Störstoff konzentration des Halbleitermaterials für das Aufdampfwachstum der Einkristallschichten 15 und 151 und der polykristallinen
17 Schicht 14 so gewählt, daß sie geringer ist als etwa 1 χ 10 Atome pro cm , wie oben beschrieben. Es wurde festgestellt, daß die polykristalline Schicht 14 einen spezifischen Widerstand, zeigt, der groß .genug ist, um die Schaltungsbestandteile üblicher integrierter Halbleiterschaltungen im wesentlichen zu isolieren.
, Wie aus· der Kurve in Fig. 1 ersichtlich, die das Verhält-; ! nis zwischen der Störstoffkonzentration und dem spezifischen Widerstand der polykristallinen Schicht zeigt, ist der spezifische Widerstand des polykristallinen Halbleiters, wenn die
ι 1Ύ ^t
j StörStoffkonzentration etwa 1 χ 10 ' Atome pro cm beträgt, et-• wa 100 mal so hoch wie der des Einkristallhalbleiters. Übrigens weist ein Einkristallhalbleiter mit einer Störstoffkonzentration
17 3
von etwa 1 χ 10 Atomen pro cm den Leitungstyp des Störstoffs
-1.4-009819/1478
BAD ORIGfNAL
auf und sein spezifischer Widerstand beträgt etwa 0,1 Ohm cm, während der spezifische Widerstand eines polykristallinen Halbleiters einer solchen Störstoffkonzentration mehr als 10 Ohm cm beträgt. Besonders bei einer Störstoffkonzentration von weniger als 10 Atomen pro cm war die Isolierung der polykristallinen Schicht so hoch, daß ihr spezifischer Widerstand in den vier Prüfungsverfahren nicht gemessen werden konnte.
Ferner besteht der Grund, warum die Störstoffkonzentration des Halbleitermaterials für das Aufdampfwachstum der Einkristallschichten 15 und 15f und der polykristallinen Schicht 14 höher
12 3
als 1 χ 10 Atome pro cm gewählt wird, darin, daß bei einer geringeren Störstoffkonzentration die Halbleiterbauelemente, d.h. die die Grenzschichten bildenden polykristallinen Bereiche, nicht immer den gewünschten Leitungstyp aufweisen und daher instabil sind und daß die Gleichrichtkennlinien der Grenzschichten zu einer Verschlechterung neigen. Wenn beispielsweise, wie im Zusammenhang mit Fig. 3 beschrieben, die Störstoffkonzentrationen in den Oberflächenabschnitten der n+-»leitenden Halbleiterbereiche 13 und 13* nicht stabil sind und die Störstoffkonzentrationen im oberen Abschnitt der Einkristallschichten 15 und 15f ebenfalls nicht stabil sind, kann ihr spezifischer Widerstand unter dem Einfluß der folgenden Wärmebehandlung für die Diffusion usw. nur schwer auf einem vorbestimmten Wert gehalten werden. Wenn ein p-leitender Störstoff in solche Inselbereiche 15 bzw. 15* zur Schaffung von Basisbereichen diffundiert wird, kann die Tiefe der Diffusion nicht auf einem vorbestimmten Wert gehalten werden, und infolgedessen sind die Kennlinien der fertigen Transistoren nicht stabil. :
Bei der erfindungsgemäß hergestellten integrierten Halb- j leiterschaltung ist die Einkristallschicht 15, wie oben be-
-15-009819/1478
BAD ORfGINAl
schrieben, durch die polykristalline Schicht 14 und den Kondensator C1 vollständig von dem Dünnschichtelement 19 isoliert. Demnach sind die in den Einkristallschichten Vj und 15' ausgebildeten Halbleiterbauelemente so vollständig voneinander iso-• liert, als ob sie auf getrennten Substraten ausgebildet wären, so daß eine Interferenz zwischen den Halbleiterelementen vermieden werden kann.
Ferner ist das Dünnschichtelement 19 durch die Kondensatoren C1, Cp und C, und den Widerstand lip vollständig vom Substrat 11 und der Einkiistallschicht 1bf isoliert. Infolgedessen sind die in den Einkristallschichten 15 und 15* ausgebildeten Halbleiterelemente und das auf der Oxidschicht 16 ausgebildete Dünnschichtelement 19 unter ausgezeichneten Isolationsbedingungen untereinander isoliert, wodurch gegenseitige Störungen vermieden werden. Demnach werden durch die Erfindung keinerlei Verschlechterungen der Kennlinien der Bauelemente verursacht, und daher ist die Erfindung besonders dort von Nutzen, wo sie für integrierte Schaltungen od. dgl. verwendet wird, bei denen eine Vielzahl von Bauelementen auf dem gleichen Substrat ausgebildet sind.
Da außerdem die Kondensatoren C.,-Cp und C, zwischen dem Dünnschichtelement 19 und dem Substrat 11 miteinander in Reihe geschaltet sind, sind ihre Kapazitäten klein, und demnach wird die Wirkung einer parasitären Kapazität auf ein Mindestmaß reduziert. Ferner ist die Oberfläche der polykristallinen Schicht 14 uneben mit Höhendifferenzen von etwa 0,5 bis 2 Mikron, so daß die auf der Schicht 14 liegende Oxidschicht 16 auch uneben wird. Dadurch wird der Oberflächenbereich der Oxidschicht 1b vergrößert, wodurch die Wirksamkeit des Dünnschichtelements, beispielsweise eines Dünnschichtwiderstands oder -kondensator s pro
-16-009-819/tA7 ff
BAD ORIGINAL
Bereichseinheit erhöht wird. Die Unebenheit erleichtert ferner die Haftung des Dünnschichtelements auf der Oxidschicht 16. Wenn das passive Element aus einer Dünnschicht getildet ist, ist es möglich, das passive Element, das im Vergleich zu einem durch Diffusion gebildeten Dünnschichtelement einen sich über einen weiten Bereich erstreckenden Wert, einen kleinen Temperaturkoeffizienten und hohe Präzision aufweist, auf dem Halbleitersubstrat auszubilden.
Fig. 6 zeigt eine Reihe stark vergrößerter Schnittansichten, die die aufeinanderfolgenden Verfahrensschritte zum Herstellen einer integrierten Halbleiterschaltung nach einem anderen Ausführungsbeispiel der Erfindung erläutern. Die Herstellung beginnt mit der Anfertigung eines Einkristall-Halbleitersubstra.ts 31 eines vorbestimmten Leitungstyps, beispielsweise des p+-Typs, wie in Fig. 6A dargestellt. Die obere Fläche des Einkristall-Halbleitersubstrats 31 wird mit einer Oxidschicht 32, beispielsweise aus Siliziumdioxid, beschichtet. Diese Schicht wird an bestimmten Stellen mittels Ätzen od. dgl. zur Ausbildung eines Fensters entfernt. Dann wird ein n-leitender Störstoff durch das Fenster in das Halbleitersubstrat 31 diffundiert, wodurch ein n+-leitender Halbleiterbereich 33 hergestellt wird, wie Fig. 6B zeigt. Daraufhin wird die über dem η -leitenden Halbleiterbereich 33 und dem Substrat 31 liegende > Oxidschicht wahlweise weggeätzt, wodurch Impfstellen 32* für die Entwicklung von Polykristallen ausgebildet werden, wie in j Fig. 6C dargestellt. Vorzugsweise werden die Impfstellen durch Aufdampfen von Silizium auf der verbleibenden Oxidschicht 32 , bei einer Temperatur von etwa 55O0C hergestellt, um die BiI- i
0 0 9 8 1 9 / U 7 8 BAD ORIGINAL
dung von polykristallinen Schichten zu erleichtern. Dies ist der gleiche Vorgang wie bei dem Beispiel nach Fig. 3. Der nächste Verfahrensschritt besteht im Aufdampfen eines Halbleitermaterials mit einer Störstoffkonzentration, die höher ist als
12 3
der vorgenannte niedere Grenzwert von 10 Atomen pro cm , jedoch niedriger als die kritische Konzentration Cc, d.h. 10 Atome pro cm. Die sich ergebende Aufdampfwuchsschicht besteht aus polykristallinen Schichten 34, die auf der Oxidschicht 32 gewachsen sind, und Einkristallschichten 35 und 36 auf dem η -leitenden Halbleiterbereich 33 und dem Substrat 31, wie in : Fig. 6C veranschaulicht. Während des Aufdampfwuchsverfabens* diffundiert der im n+-leitenden Halbleiterbereich 33 vorhan- j dene η-leitende Störstoff in die darüberliegende Einkristall- : schicht 35. Es würde jedoch festgestellt, daß sich die Störstoffkonzentration des Oberflächenabschnitts bei der folgenden Ausbildung von beispielsweise eines Basisbereichs nicht sehr verändert, wenn die Storstoffkonzentration des Halbleitermaterials so gewählt wird, daß sie den genannten unteren Grenzwert überschreitet. Ferner diffundiert während des Aufdampf- · wuchsverfahrens der p-leitende Störstoff des p+-leitenden Substrats 31 in die darüberliegende Einkristallschicht 36 und macht sie p-leitend. Die Störstoffkonzentration des Substrats 31 kann jedoch mit großer Genauigkeit gesteuert weifen, sq daß keine besonderen Probleme auftreten. Der Ausbildung der Aufdampfwuchsschicht folgt die Herstellung eines Halbleiterbauelements in der η-leitenden Einkristallschicht 35, und zwar wird ein p-leitender Störstoff durch ein in einer Oxid-
-18-
0 0 9 8 1 3 / U 7 8
- -18 -
schicht 37 ausgebildetes Fenster in die Einkristallschicht diffundiert, wodurch ein p-leitender Halbleiterbereich 38 in der Schicht 36 ausgebildet wird, wie in Fig. 6E dargestellt. Dann wird ein η-leitender Störstoff durch die als Diffusionsmaske dienende Oxidschicht 37 in den p-leitenden Halbleiterbereich 38 diffundiert und dadurch ein η-leitender Halbleiterbereich 39 im Bereich 38 hergestellt, wie Fig. 6F zeigt. Dabei wird der η-leitende Störstoff gleichzeitig in die p-leitende Einkristallschicht 36 diffundiert, wodurch ein n-leitender Halbleiterbereich 40 gebildet wird, so daß in der p-leitenden Einkristallschicht 36 ein diffundierter Widerstand geschaffen wird. Auf diese Weise werden das Halbleiterbauelement und der diffundierte Widerstand in den Einkristallschichten 35 bzw. 36 hergestellt. Dann werden, wie bei der integrierten Halbleiterschaltung nach Fig. 3, ein Dünnschichtelement, Verbindungsanschlüsse, Elektroden usw. hergestellt.
-19-
009819/1473
Bei der so konstruierten integrierten Halbleiterschal- : tung sind die in den Einkristallschichten 35 und 36 ausgebildeten Halbleiterbauelemente gut voneinander isoliert. Demnach können auf dem gleichen Substrat hergestellte Elemente, wie oben beschrieben, voneinander isoliert werden. Es ergeben sich bei diesem Beispiel die gleichen Resultate wie bei den vorher beschriebenen Beispielen.
Fig. 7 zeigt die Verfahrensschritte zur Herstellung einer weiteren Ausführungsform der Erfindung. Der erste Schritt besteht in der Herstellung eines Einkristall-Halbleitersubstrats 41 eines bestimmten Leitungstyps, beispielsweise eines p-leitenden Substrats, wie in Fig. 7A dargestellt. Das Einkristall-Halbleitersubstrat 41 wird auf seiner oberen Fläche mit einer Oxidschicht 42, beispielsweise aus Siliziumdioxid, beschichtet. Diese Schicht wird dann an bestimmten Stellen durch Ätzen od.dgl. entfernt, um Fenster in ihr auszubilden. Dann wird ein beispielsweise η-leitender Störstoff durch die Fenster der Oxidschicht 42 in das Substrat 41 diffundiert, wodurch n+-leitende Halbleiterbereiche 43A und 43B ausgebildet werden, wie Fig. 7B zeigt. Der n+-leitende Halbleiterbereich 43A dient später als isolierter Bereich eines p-n-p-Transistors, wie sich aus der folgenden Beschreibung ergibt. Daraufhin wird p-leitender Störstoff durch die als Maske dienende Oxidschicht 42 in den n+-leitenden Bereich 43A diffundiert, so daß ein p+-leitender Halbleiterbereich 44 ausgebildet wird. Im Anschluß daran wird die über den p+-leitenden Halbleiterbereich 44 und dem n+-leitenden Halbleiterbereich 43B liegende Oxidschicht an bestimmten Stellen entfernt, woraufhin wie in den vorhergehenden Beispielen eine Aufdampfwuchsschicht aus einem beispiels-
009819/U73
BAD ORlGINAI.
weise η-leitenden Halbleitermaterial mit einer Störstoffkon-
1? 17 "5
zentration von 1 χ 10 bis 1 χ 10 Atomen pro cm hergestellt wird, wie in Fig. 7D dargestellt. Die sich ergebende Aufdampfwuchsschicht besteht aus polykristallinen Schichten 45, die auf der Oxidschicht 42 gewachsen sind, und Einkristallschichten und 47 auf dem p+-leitenden Halbleiterbereich 44 und dem n+- leitenden Halbleiterbereich 43B. Während des Aufdampfwuchsverfahrens diffundiert#der p-leitende Störstoff im p+-leitenden Halbleiterbereich 44 in die darüberliegende Einkristallschicht 46, wodurch diese p-leitend wird. In diesem Fall ist es auch möglich, die Oxidschicht 42 derart zu entfernen, daß die Randkante des Fensters der Oxidschicht 42 auf dem η -leitenden Halbleiterbereich 43A liegt, wie in Fig. 7D1 veranschaulicht. Der Ausbildung der Aufdampfwuchsschicht folgt die Herstellung von Halbleiterbauelementen in den p- bzw. η-leitenden Einkristallschichten 46 bzw. 47. Zu diesem Zweck wird ein n-leitender Störstoff durch eine als Maske dienende Oxidschicht 48 in die p-leitende Einkristallschicht 46 diffundiert, wodurch \ ein η-leitender Halbleiterbereich 49 entsteht, wie Fig. 7E zeigt. Außerdem wird ein p-leitender Störstoff durch die Oxidschicht 48 hindurch in die η-leitende Einkristallschicht 47 diffundiert, wodurch ein p-leitender Halbleiterbereich 150 gebildet wird, wie in Fig. 7F dargestellt. Dann wird ein p-leitender Störstoff durch die Oxidschicht 48 in die p-leitende Einkristallschicht 46 und den η-leitenden Halbleiterbereich 49 diffundiert, wodurch p+-leitende Halbleiterbereiche 151 und 152 ausgebildet werden, wie Fig. 7G zeigt. In diesem Fall können der p-leitende Halbleiterbereich 150 und die p+-leitenden Halbleiterbereiche 151 und 152 gleichzeitig durch Diffundieren hergestellt
-21-009819/U78
ÖAD ORIGINAL
werden. Ferner wird ein η-leitender Störstoff in die n-leitende Einkristallschicht 47 und den p-leitenden Halbleiterbereich 150 diffundiert, wodurch n+-leitende Halbleiterbereiche 153 und 154 entstehen, wie Fig. 7H zeigt. Auf diese Weise werden p-n-p- bzw. n-p-n-Transistoren in den Einkristallschichten 46 und 47 hergestellt. Daraufhin wird mittels Metallaufdampfen od.dgl. auf der polykristallinen Schicht 45 an einer Stelle durch die Oxidschicht 48 hindurch ein Dünnschichtelement, beispielsweise ein Dünnschichtwiderstand 155 hergestellt, wie in Fig. 71 dargestellt. Als nächster Verfahrensschritt wird beispielsweise Aluminium durch eine vorbestimmte Maske aufgedampft, um auf den in den Einkristallschichten 46 und 47 auögebildeten Halbleiterbauelementen Elektroden 156, ferner die Elektroden miteinander verbindende Leitungen und Leitungen 157 herzustellen, die eine bestimmte Elektrode und das Dünnschichtelement 155 miteinander verbinden. Fig. 8 zeigt ein Schalt- J schema einer so hergestellten integrierten Halbleiterschaltung. Dieses Schaltschema weist einen Widerstand Rp auf, der dem Dünnschichtwiderstand 155 entspricht, und ferner einen Wider- ' stand R1, der in Fig. ?I nicht dargestellt ist.
Fig. 9 zeigt die Herstellung noch einer anderen Ausführungsforro der Erfindung. Die Herstellung beginnt mit der Anfertigung eines Siliziumeinkristall-Halbleitersubstrats.61, wie Fig. 9A zeigt, das einen p-leitenden Störstoff, beispielsweise Bor, enthält. Das Substrat 61 wird auf seiner einen Fläche mit einer Störstoffdiffusions-Maske 62, beispielsweise einer Siliziumoxidschicht od.dgl. beschichtet, in der an bestimmten Stellen Fenster ausgebildet sind, durch die hindurch Phosphor als η-leitender Störstoff in das Substrat 61 diffundiert wird, wo-
-22-
0Q9819/U78
BAD ORtGiNAt.
1354771
durch in diesen Schichten Bu eingebettet werden, wie in Fig. 9B veranschaulicht. Die Störstoffkonzentrationen in den Oberflächenabschnitten der eingebetteten Schichten Bu sind so gewählt,
19 5
daß sie etwa 10 Atome pro cm betragen. Die Schichten bilden jeweils einen Teil von Kollektorbereichen, beispielsweise für einen in der Folge herzustellenden Transistor, wodurch reduzierte Sättigungswiderstände der Kollektoren (reduced collector saturated resistances) geschaffen werden.
Nach Herstellung der eingebetteten Schichten Bu wird beispielsweise Silizium etwa 1 Mikron dick aufgedampft, wodurch eine Impfstelle S für die Entwicklung von Polykristallen in Form eines die eingebetteten Schichten Bu umgebenden Musters auf gleiche Weise, wie im Zusammenhang mit Fig. 1 beschrieben, ausgebildet wird, wie in Fig. 90 dargestellt.
Daraufhin wird ein Gasgemisch, das Siliziumtetrachlorid und Arsentrichlorid enthält, zusammen mit Wasserstoff als Trägergas bei einer Temperatur von 11500C über das Halbleitersubstrat 61 geleitet, wodurch eine Aufdampfwuchs-Siliziumschicht
17 3
mit einer Störstoffkonzentration von etwa 10 Atomen pro cm in einer Dicke von etwa 10 Mikron auf dem Halbleitersubstrat 61 ausgebildet wird, wie Fig. 9D zeigt. Die Aufdampfwuchsschicht besteht aus einem polykristallinen Halbleiterberach 63, der auf der Impfstelle S gewachsen ist, und Einkristall-Halbleiterbereichen 64 auf den eingebetteten Schichten Bu und den freiliegenden Einkristallbereichen des Halbleitersubstrats 61. Der polykristalline Halbleiterbereich 63 und die Einkriställ-Halbleiterbereiche 64 werden gleichzeitig im Aufdampfwuchsverfahren wie im Fall nach Fig. 1 hergestellt, so daß die Störstoff-
-23-
009819/U78
BAD ORIGINAL
konzentration in ihren Oberflächenabschnitten gleich ist. Es
wurde jedoch festgestellt, daß der spezi'fische Widerstand des polykristallinen Halbleiterbereichs 63 wenigstens dreißigmal so hoch ist wie der des Einkristall-Halbleiterbereichs 64. Auf .diese Weise sind jeweils aus einer eingebetteten Schicht Bu und einem Einkristall-Halbleiterbereich 64 bestehende Inselbereiche I durch Grenzschichten J, die zwischen den eingebet- * teten Schichten Bu und dem Einkristall-Halbleitersubstrat 61 ausgebildet sind, und durch den polykristallinen Halbleiterbereich 63 mit höherem spezifischen Widerstand als der der Einkristall-Halbleiterbereiche 64, voneinander isoliert. Die Störstoffkonzentration des durch Aufdampfwuchsverfahren ausgebildeten polykristallinen Halbleiterbereichs 63 ist nicht
17 3
auf den oben genannten Wert von 10 Atomen pro cm begrenzt. Wenn die Störstoffkonzentration unter der kritischen Konzentration Cc liegt, kann der spezifische Widerstand des polykristallinen Halbleiterbereichs jedenfalls stark erhöht und können dadurch die Inselbereiche gut voneinander isoliert werden.
Das Einkristall-Halbleitersubstrat 61 und der polykristalline Halbleiterbereich 63 weisen unterschiedliche Leitungstypen auf, so daß dort, wo die Störstoffkonzentration des ersteren die des letzteren übersteigt, eine Grenzschicht J-. zwischen dem Bereich 63 und dem Substrat 61 ausgebildet wird, wird durch die gestrichelte Linie in Fig. 9D bezeichnet, und daß dort, wo die Störstoffkonzentration des Einkristall-Halbleitersubstrats 61 gleich der des polykristallinen Halbleiterbereichs 63 ist, eine Grenzschicht Jp gebildet wird, die gleichfalls durch eine gestrichelte Linie in Fig. 9D bezeichnet wird.
-24-009819/U78
Wenn die Störstoffkonzentration des Substrats 61 geringer ist als die des Bereichs 63, entsteht eine Grenzschicht J, im Substrat 61. In letzterem Fall wird in jedem Inselbereich I ein η-leitender Bereich in der Oberfläche des Einkristall-Halbleitersubstrats (bzw. im unteren Teil des polykristallinen Halbleiterbereichs 63) ausgebildet und die Inselbereiche I grenzen über den η-leitenden Bereich aneinander. Da jedoch dieser η-leitende Bereich durch Diffundieren von Störstoff in den polykristallinen Bereich hohen Widerstands ausgebildet worden ist, ist die Störstoffkonzentration im diffundierten n-leitenden Bereich ziemlich gering und der Widerstandswert zwischen den beiden Inselbereichen I wird nicht verringert.
Falls die Störstoffkonzentration des Einkristall-Halbleitersubstrats 61 geringer ist als die des polykristallinen Halbleiterbereichs 63, wenn die Impfstelle S durch Aufdampfen beispielsweise yon Silizium auf einer SiIiziumoxid-TriSilizium-' tetrachlorid- oder einer ähnlichen Schicht, ausgebildet worden ist, die vorzugsweise in einer Dicke von mehr als 1000 A beispielsweise mittels thermischerOxidation hergestellt und als Störstoffdiffusionsmaske im Verfahrensschritt nach Fig. 9C verwendet worden ist, entsteht keine Grenzschicht J,. Eine Siliziumoxidschicht 65 wird durch thermische Oxidation auf den
dan
mif Inselbereichen I versehenen Einkristall-Halbleiterbereichen 64 und dem polykristallinen Halbleiterbereich 63 ausgebildet. Diese Siliziumoxidschicht 65 wird wahlweise entfernt, wodurch Fenster gebildet werden, durch die ein p-leitender Störstoff, beispielsweise Bor, in die Einkristall-Halbleiterbereiche 64 diffundiert wird, wodurch Basisbereiche b entstehen, wie Fig.9E
009819/1Λ78
BAD ORIGINAL
- 25 -
zeigt. In diesem Fall kann die Oxidschicht 65 zur Herstellung eines Fensters auf dem. polykristallinen Halbleiterbereich 63 entfernt werden, durch das gleichzeitig Bor in den polykristallinen Bereich diffundiert wird. Das Fenster für das Eindiffundieren in den polykristallinen Bereich liegt in Form eines Musters in dessen Mitte. Wenn Bor durch das Fenster in den polykristallinen Bereich diffundiert, ist die Diffusionsgeschwin*- digkeit ziemlich hoch und es erreicht das Einkristall-Halbleitersubstrat 61 in kurzer Zeit. In diesem Fall wird die Breite L des polykristallinen HaIbUterbereichs 63 so gewählt, daß er viel größer ist als die Breite *# der Bordiffusion, wodurch die Inselbereiche durch die Grenzschicht J und die im polykristallinen Halbleiterbereich 63 ausgebildete Grenzschicht Jp voneinander isoliert werden. Die im polykristallinen Halbleiterbereich ausgebildete Grenzschicht Jp grenzt an einen polykristallinen Halbleiterbereich 631 mit geringerer Störstoffkonzentration als die kritische Konzentration auf der Seite der Inselbereiche I, so daß die Durchbruchsspannung der Grenzschicht Jp ziemlich hoch ist. Selbst wenn die Grenzschicht Jp durchbrochen ist, wird ein Leckstrom durch den polykristallinen Halbleiterbereich 631 mit hohem Widerstand begrenzt, durch den der Leckstrom im wesentlichen gleich oder niedriger gehalten werden kann als mit einer üblichen durch eine Grenzschicht bewirkten Isolierung.
Die Oxidschicht 65 wird dann an bestimmten Stellen entfernt, so daß Fenster entstehen, durch die ein Störstoff in die Einkristallbereiche 64 diffundiert wird, wodurch in diesen ; Bereichen Elektrodenteile Ce ausgebildet werden, die an Emitter-j und Kollektorbereiche e und c grenzen. Daraufhin werden durch '< die Fenster der Oxidschicht 65 hindurch zur Herstellung von
-26-009819/U78
Leitungen Elektroden ausgebildet, wodurch integrierte Halbleiterschaltungen geschaffen werden. Dieses Verfahren hängt jedoch nicht direkt mit der Erfindung zusammen und wird deshalb nicht , näher beschrieben.
Bei dem obigen Ausführungsbej^iel sind/aal den Einkristall-Halbleiterbereichen 64 bestehenden Inselbereiche I von den polykristallinen Halbleiterbereichen 63 mit hohem Widerstand umgeben. Bei dem herkömmlichen p-n-Grenzschicht-Isolierungsverfahren sind die Einkristall-Halbleiterbereiche 64 von einem Isolationsbereich umgeben, der durch die Diffusion eines Störstoffs gebildet wird. Jedoch diffundiert der Störstoff nicht nur in Richtung der Dicke des Halbleitersubstrats, sondern auch in Richtung der Breite, so daß ein ausgedehnter Bereich von 10 bis 15 Mikron um die Einkristallbereiche 64 herum entsteht. Gemäß der Erfindung wird jedoch der polykristalline Bereich 63 mit hohem Widerstand, der wahlweise im Aufdampfwuchsverfahren hergestellt worden ist, zum Isolieren der Inselbereiche I verwendet und infolgedessen kann die Breite L des Bereichs 63 auf weniger als 5 Mikron gehalten werden. Dementsprechend wird der für jedes Element benötigte Flächenbereich bis zu etwa 70# verringert, wodurch eine größere Dichte der Elemente bewirkt wird. Da ferner bei der Erfindung kein diffundierter Isolationsbereich erforderlich ist, verringert sich die parasitäre Kapazität, wodurch die Hochfrequenzansprechkennlinie der integrierten Halbleiterschaltung verbessert wird.
-27-
009819/U78

Claims (13)

  1. P a t e η t a ns ρ r* ü c h e : ·
    1J Integrierte Schaltung mit einem Einkristall-Halblei-.tersubstrat und einer an das Substrat grenzenden aufgedampften Schicht, die aus einer Vielzahl polykristalliner Bereiche und einer Vielzahl von Einkristallbereichen besteht, nach Patent (Patentanmeldung P 18 12 178.3), dadurch gekenn-
    . zeichnet, daß die aufgedampfte Schicht (52; ...) eine geringere j Störstoffkonzentration als die kritische Störstoffkonzentration
    aufweist, wobei der spezifische Widerstand der polykristalli-' nen Bereiche (53; ...) größer ist als der der Einkristallbe-, reiche (54; ...).
  2. 2. Integrierte Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß die Einkristallbereiche (54;...) untereinan-
    • der elektrisch isoliert sind.
  3. 3. Integrierte Schaltung nach Anspruch 2, dadurch ge-
    j kennzeichnet, daß das Einkristall-Halbleitersubstrat (51; ...) und die aufgedampfte Schicht (52; ...) den gleichen Leitungstyp aufweisen und daß die Einkristallbereiche (54; ...) durch die polykristallinen Bereiche (53; ...) voneinander isoliert
    ι sind.
    :
  4. 4. Integrierte Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß p-n-Grenzschichten zwischen den Einkristallbereichen und dem Substrat (51;...) ausgebildet sind.
  5. 5. Integrierte Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß auf dem Substrat (51; ...) eine Vielzahl von Bereichen mit hoher Störstoffkonzentration ausgebildet ist,
    -28-00981 9/ U78
    die an die Einkristallbereiche grenzen und einen dem Leitungstyp des Substrats entgegengesetzten Leitungstyp aufweisen. !
  6. 6. Integrierte Schaltung nach Anspruch 1, dadurch ge- ! kennzeichnet, daß auf dem Substrat (51; ...) eine Vielzahl von [ Bereichen mit hoher Störstoffkonzentration ausgebildet ist, die an die Einkristallbereiche grenzen und den gleichen Leitungs- j typ aufweisen wie das Substrat. !
  7. 7. Integrierte Schaltung nach Anspruch 1, dadurch ge- j kennzeichnet, daß wenigstens einer der Einkristallbereiche einefl abgesonderten Bereich enthält, der einen Leitungstyp aufweist, der dem der Einkristallbereiche entgegengesetzt ist.
  8. 8. Integrierte Schaltung nach Anspruch 7» dadurch gekenn4 zeichnet, daß der abgesonderte Bereich selbst einen abgesonder-' ten Bereich enthält, der den entgegengesetzten Leitungstyp auf-j weist. ι
  9. 9. Verfahren zum Herstellen einer integrierten Schaltung nach einem der vorhergehenden Ansprüche, das die folgenden Ver- ι fahrensschritte aufweist: a) Herstellen eines Einkristall- j Halbleitersubstrats eines bestimmten Leitungstyps und b) Aus- ι bilden von Impfstellen in ausgewählten Bereichen des Substrats, ; dadurch gekennzeichnet, daß eine Halbleiterschicht auf das ι Substrat aufgedampft wird, wodurch gleichzeitig eine Vielzahl j polykristalliner Bereiche hohen Widerstands auf den Impfstellen und von' Einkristallbereichen auf dem übrigen Teil des Substrats ausgebildet werden, wobei die Halbleiterschicht eine Störstoffkonzentration aufweist, die geringer ist als die kritische Störstoffkonzentration.
    -29-0098 1 9/ 1478
  10. 10. Verfahren nach Anspruch 9, dadurch gekennzeichnet, daß zum Herstellen eines abgesonderten Bereichs in wenigstens einen der Einkristallbereiche ein Störstoff diffundiert wird, der/fern Leitungstyp des Einkristallbereichs entgegengesetzten Leitungstyp aufweist.
  11. 11. Verfahren nach Anspruch 10, dadurch gekennzeichnet, daß in den diffundierten Bereich zur Herstellung eines Schaltungselements ein Störstoff diffundiert wird.
  12. 12. Verfahren nach Anspruch 11, dadurch gekennzeichnet, daß zur Herstellung von Verbindungen zwischen den einzelnen
    Schaltungselementen leitende Schichten ausgebildet werden.
  13. 13. Verfahren nach Anspruch 9, dadurch gekennzeichnet, ; daß vor dem Aufdampfen eine Vielzahl von Diffusionsbereichen im1 Substrat ausgebildet werden, die einen anderen Leitungstyp als ι das Substrat aufweisen.
    009819/U78
DE19691954771 1967-12-05 1969-10-30 Verfahren zur Herstellung einer integrierten Halbleiterschaltung Withdrawn DE1954771B2 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP7803267 1967-12-05
JP7913068A JPS4826180B1 (de) 1968-10-30 1968-10-30
JP7912968A JPS4914111B1 (de) 1968-10-30 1968-10-30

Publications (2)

Publication Number Publication Date
DE1954771A1 true DE1954771A1 (de) 1970-05-06
DE1954771B2 DE1954771B2 (de) 1979-03-08

Family

ID=27302593

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19691954771 Withdrawn DE1954771B2 (de) 1967-12-05 1969-10-30 Verfahren zur Herstellung einer integrierten Halbleiterschaltung

Country Status (4)

Country Link
BE (1) BE740938A (de)
CH (1) CH496323A (de)
DE (1) DE1954771B2 (de)
FR (1) FR2030578A6 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL7105000A (de) * 1971-04-14 1972-10-17

Also Published As

Publication number Publication date
FR2030578A6 (fr) 1970-11-13
BE740938A (de) 1970-04-01
DE1954771B2 (de) 1979-03-08
CH496323A (de) 1970-09-15

Similar Documents

Publication Publication Date Title
DE2224634C2 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE2745857C2 (de)
EP0001550B1 (de) Integrierte Halbleiteranordnung für eine Bauelementstruktur mit kleinen Abmessungen und zugehöriges Herstellungsvefahren
DE2655341C2 (de) Halbleiteranordnung mit einer Passivierungsschicht aus Halbleitermaterial und Verfahren zu ihrer Herstellung
DE1764464C3 (de) Verfahren zur Herstellung eines lateralen Transistors
DE3727019A1 (de) Halbleiterbauelement
EP0001574B1 (de) Halbleiteranordnung für Widerstandsstrukturen in hochintegrierten Schaltkreisen und Verfahren zur Herstellung dieser Halbleiteranordnung
DE2841230C2 (de) Programmierbare Speicherzelle mit Halbleiterdioden
DE1903961A1 (de) Integrierte Halbleiteranordnung
DE2749607C3 (de) Halbleiteranordnung und Verfahren zu deren Herstellung
DE1926884A1 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE3116268C2 (de) Verfahren zur Herstellung einer Halbleiteranordnung
EP0001586A1 (de) Integrierte Halbleiteranordnung mit vertikalen NPN- und PNP-Strukturen und Verfahren zur Herstellung
DE2133184A1 (de) Verfahren zum Herstellen von Halbleiterbauteilen
DE1961225A1 (de) Integrierte Halbleiterschaltung und Verfahren zu ihrer Herstellung
DE1808928A1 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
DE2133976B2 (de) Monolithisch integrierte Halbleiteranordnung
DE1764570B2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit zueinander komplementären NPN- und PNP-Transistoren
DE1489250A1 (de) Halbleitereinrichtung und Verfahren zu ihrer Herstellung
DE2953394C2 (de)
DE2155816A1 (de) Verfahren zur Herstellung einer Halbleiteranordnung mit mindestens einem Feldeffekttransistor mit isolierter Torelektrode, und durch dieses Verfahren hergestellte Halbleiteranordnung
DE2525529B2 (de) Halbleiteranordnung mit komplementaeren transistorstrukturen und verfahren zu ihrer herstellung
DE1802849B2 (de) Verfahren zum herstellen einer monolithischen schaltung
DE2064084C2 (de) Planartransistor mit einer Schottky-Sperrschicht-Kontakt bildenden Metallkollektorschicht
DE1954771A1 (de) Integrierte Halbleiterschaltung und Verfahren zu ihrer Herstellung

Legal Events

Date Code Title Description
8278 Suspension cancelled
8230 Patent withdrawn