DE1954249A1

DE1954249A1 - Transistor-Matrix

Info

Publication number: DE1954249A1
Application number: DE19691954249
Authority: DE
Inventors: Metcalf Michael Howard
Original assignee: Tektronix Inc
Current assignee: Tektronix Inc
Priority date: 1968-10-28
Filing date: 1969-10-28
Publication date: 1970-12-23
Also published as: GB1284433A; NL6916227A; JPS5222503B1; FR2021726A1; US3587052A

Description

Patentanvälte Dipl.-Ing. F. Weickmann,

Dipl.-Ing. H. Weickmann, Dipl.-Phys. Dr. K. Fincke Dipl.-Ing. F. A.Weickmann, Dipl.-Chem. B. Huber

8 MÜNCHEN 86, DEN 28. Okt. 1969

POSTFACH 860 820

MDHLSTRASSE 22, RUFNUMMER 48 3921/22

TEKTRONIX INC.

14150 Southwest Karl Braun Drive,

Beaverton, Oregon, V. St. v. A.

Transistor-Matrix

Die Erfindung bezieht sich auf eine Transistor-Matrix.

Verknüpfungsschaltungen kleinen Ausmaßes werden verschiedentlich zur Abgabe digitaler Ausgangssignale benutzt, wie z.B. bei der Identifizierung von Anzeigeinformationen in einem Prüfgerät. In einem bestimmten lall ist eine Anzeige des Beta-Faktors pro Teilung in einer Transistor-Kurven-Nachlaufvorrichtung erforderlich, in der der Beta-Faktor des Transistors von anderen Instrumenteneinstellungen abhängt. Der digitale Wert hängt von verschiedenen Exponenten ab, die hinzuaddiert werden müssen. Herkömmliche Verknüfpungaschaltungen zur Durchführung dieser Verknüpfungsfunktion können ziemlich kompliziert sein, eine große Anzahl von Elementen umfassen sowie einen nennenswerten Platzbedarf haben, und zwar auch dann, wenn integrierte Schaltungen verwendet werden.

009852/1873

Der Erfindung liegt daher die Aufgäbe zu Grunde, eine verbesserte Transistor-Matrix zu schaffen, die die Summe von zwei Zahlen mit einem Minimum an Transistorschaltungen und Leitungen zu bilden gestattet. Die neu zu schaffende Transistor-Matrix soll sich durch einen minimalen Platzbedarf in integrierter Schaltungsausführung auszeichnen sowie nahezu vollständig Transistorelemente verwenden.

Gelöst wird die vorstehend aufgezeigte Aufgabe mit Hilfe einer Transistor-Matrix, enthaltend eine Vielzahl von jeweils einen Basisbereich, einen Emitterbereich und einen Kollektorbereich aufweisenden Transistoren erfindungsgemäß dadurch, daß voneinander getrennte Eingangsklemmen an die Emitterbereiche und an die Basisbereiche der Transistoren angeschlossen sind, daß Jeder Transistor ein Kollektor-Ausgangssignal abgibt, wenn seinem Basisbereich und seinem Emitterbereich be-stimmte Eingangssignale zugeführt werden, daß die Emitterbereiche der Transistoren zur Aufnahme von ersten Eingangssignalen zu ersten Gruppen und die Basisbereiche zur Aufnahme von zweiten Eingangssignalen zu zweiten Gruppen zusammengefaßt sind, derart, daß Jeder Transistor durch eine eindeutige Kombination von Eingangs -Verbindungseinrichtungen in den ersten und zweiten Gruppen bezeichnet ist, daß jeweils eine entsprechende Kodierungsinformation abgebende Transistoren eine gemeinsame Kollektor-Ausgangseinrichtung aufweisen und daß jeweils ein Eingangssignal an nur eine Gruppe von Verbindungseinrichtungen der ersten Gruppe von Verbindungseinrichtungen und an nur eine Gruppe von Verbindungseinrichtungen der zweiten Gruppe von Verbindungseinrichtungen abgegeben wird

Gemäß der Erfindung ist also eine Transistor-Addiermatrix geschaffen, die eine Vielzahl von Transistoren enthält. Diese Transistoren sind mit ihren Emitteranschlüssen zu ersten Gruppen und mit ihren Basisanschlüssen zu zweiten Gruppen zusammengefaßt.

009852/1873

Jeder Transistor weist eine eindeutige Emitter- und Basis-EingangsansehluE-Kombination auf. Die Transistoren, deren zusammengefaßte Eingänge die gleiche Summe addieren, weisen eine gemeinsame Kollektorausgangseinrichtung auf. Bei einer integrierten Schaltungsausführung ist die gemeinsame Ausgangseinrichtun^ durch gemeinsame Isolierbereiche für Transistoren gebildet, durch die jeweils die gleiche Additionsoumme geliefert wird. Die Emitteranschlüsse sind durch erste Leiter zusammengefaßt, welche die Emitter von nicht mehr als einem Transistor in jedem Bereich verbinden. Die Transistoren sind mit doppelten Basisanschlüssen versehen, und die Einrichtungen, die die Transistorbasisanschlüsse verbinden, umfassen zweite Leiter, welche sich zwischen den ersten Leitern und von der Basis eines Transistors eines Isolierbereiches erstrecken. Die Schaltung ist unter minimalem Platzbedarf und mit minimaler Verbindungsverdrahtung ausgeführt. Obwohl die erfindunGSgemü£e Anordnung insbesondere als digitaler Addierer von Vorteil ist, können auch andere kodierte Ausgangssignale durch andere Verbindungen von Transistoren verschiedener Isolierbereiche abgegeben werden.

An Hand von Zeichnungen wird die Erfindung nachstehend näher erläutert.

Fi₁-. Ί sei_crt einen Schalt plan einer erfindungsgemäßen Transisto r-Addi ermatrix·

Fi₁:. 2 zei.:t die Matrix gemä£ Fig. Λ in Blockform. Fig. ? seij"c eine allgemeine Form einer integrierten Schaltungsausführung der Erfindung.

Fig. ^ zeigt eine Draufsicht einer integrierten Schaltungsausführung £emäß der Erfindung.

Fig. 5 zeijt eine Schnitt ansicht entlang der in Fig. 4- eingetragenen Schnittlinie 5-5·

Fig. 6 sei_L;t eine Schnitt ansicht entlang der in Fig. 4- eingetragenen Schnittlinie 6-6.

Fig. 7 zeljt einen Schaltplan einer erfindun-sgemäEen Dezimalcddiereinrichtung.

009852/1873

OBlGINAi-

Die in Fig. 1 dargestellte erfindungsgemäße Matrix enthält eine Yielzahl von npn-Transistoren 1 bis 16. Jeder dieser Transistoren weist einen Kollektor 18, einen Emitter 20 und eine Basis 22 auf. Diese Transistoren sind zu ersten und zweiten Gruppen zusammengeschaltet, und zwar derart, daß die Emitteranschlüsse zu ersten Gruppen zusammengefaßt sind und daß die Basisanschlüsse zu zweiten Gruppen zusammengefaßt sind. Dabei verbindet ein Leiter 24- die Emitter der Transistoren 7» 11, 14 und 16. Ein Leiter 26 verbindet die Emitter der Transistoren 4, 8, 12 und 15· In entsprechender Weise verbindet ein Leiter 28 die Emitter der Transistoren 2, 5₅ 9 und 13, und ein Leiter 30 verbindet die Emitter der Transistoren 1, 3» 6 und 10.

Die zu der zweiten Gruppe von Leitern gehörenden Leiter sind mit 32, 34, 36 und 38 bezeichnet. Der Leiter 32 verbindet die Basen der Transistoren 10, 13, 15 und 16. In entsprechender Weise verbindet der Leiter 34 die Basen der Transistoren 6, 9 j 12 und 14, und der Leiter 36 verbindet die Basen der Transistoren 3j 5» 8 und 11. Der letzte Leiter 38 verbindet schließlich die Basen der Transistoren 1, 2, 4 und 7· Damit dürfte ersichtlich sein, daß jeder Transistor durch eine eindeutige Kombination von Eingangsverbindungen festgelegt ist, die an seine Basis und an seinen Emitter herangeführt sind und die zu der ersten und zweiten Gruppe von Leitern gehören.

Die Leiter 24, 26, 28 und 30 der ersten Gruppe sind selektiv über Schalter 40, 42, 44 und 46 an das eine Ende einer Stromquelle angeschlossen. Das andere Ende der Stromquelle ist geerdet . Von diesen Schaltern v/ird jeweils nur einer geschlossen, um Strom zu einem der Leiter der ersten Gruppe von Leitern hinzuführen und damit zu den miteinander verbundenen Emittern der betreffenden Gruppe. Das durch Schließen eines der Schalter charakterisierte Auftreten eines Eingangs sign als ist aur^li die Ausdrücke 3~, £,, Ep oder B-, bezeichnet, und zwar iij entsprechender Zugehörigkeit zu den Schaltern 40,42,44 bzw. 46.

009852/1873

BAD

Die zu der zweiten Gruppe von Leitern gehörenden Leiter 32, 34, 36 und 38 sind über Schalter 50, 52, 54 und 56 an den positiven Pol einer Batterie 58 angeschlossen, deTL-sn negativer Pol geerdet ist. Von diesen Schaltern wird jeweils nur einer geschlossen, wodurch ein Basis-Eingangssignal einer entsprechenden Gruppe von Transistoren in diesem Fall zugeführt wird. Das Schließen der Schalter 50, 52, 54 bzw. 56 bewirkt jeweils das Auftreten eines Eingangssignals. Entsprechend der gerade erwähnten Reihenfolge der Schalter treten mit dernn Schließen Eingangssignale auf, die mit A_Q, A,., A₀ bzw. Α-, bezeichnet werden.

Die Kollektoren der Transistoren sind ebenfalls miteinander verbunden, und zwar bei der dargestellten Ausführungsform in horizontalen Transistor-Reihen. Der Kollektor 18 des Transistors 1 ist über einen Widerstand 60 an den positiven Pol einer Batterie 62 angeschlossen, deren negativer Pol geerdet ist. Die Kollektoren der Transistoren 2 und 3 sind über einen Widerstand 64 an den positiven Pol der Batterie 62 angeschlossen, und die Kollektoren der Transistoren 4, 5 und 6 sind in entsprechender Weise über einen Widerstand 66 an diesen positiven Pol angeschlossen. Wie ferner aus Fig. 1 hervorgeht, sind die Kollektoren der Transistoren 7» 8, 9 und 10 über einen Widerstand 68 an den genannten positiven Pol angeschlossen. Ferner sind die Kollektoren der Transistoren 11, 12 und 13 über einen Widerstand 70, die Kollektoren der Transistoren 14 und 15 über einen Widerstand 72 und der Kollektor des Transistors 16 über einen Widerstand 74 an diesen positiven Batteriepol angeschlossen.

Die Kollektoren der Transistoren sind somit zur Ausführung einer Kodierfunktion zu Gruppen zusammengeschaltet· Diese Kodierfunktion liefert insbesondere die Summe der an den ersten und zweiten Gruppen von Leitern jeweils auftretenden Informationen. Damit verbindet ein gemeinsamer Kollektoranschluß Transistoren, bei denen die Addition von Eingangssignalen

009852/1873

jeweils zu der gleichen Bezimalzahl führt.

Die kollektorsextigen Enden der Widerstände 60, 64, 66, 68, 70, 72 und 74 sind mit G^ bis C₀ bezeichnet. Sind nun zufolge geschlossener Schalter 40 und 50 die beiden Eingangssignale und B₀ vorhanden, so sinkt die Spannung am kollektorsextigen Ende des Widerstands 74 auf Grund des Fließens des Stromes I durch diesen Widerstand 74 und den Transistor 16. Dieser Strom fließt durch keinen weiteren Transistor, da nur ein Schalter in jeder Gruppe von Schaltern geschlossen ist. Die durch die betreffende in Fig. 2 in Blockform dargestellte Schaltung realisierte Verknüpfung läßt sich durch folgende Verknüpfungsgleichungen darstellen:

⁰O	= (A₀	'V	+	(A₀
^G1	- (A₁	• B₀)	+	(A₁
^C2	- (A₂	• v	+	(A₂
C₃	^s (A?	• V	+	(A₂
°4	= <^A5	. B₁)	+	(A₂
°5		' B₂)
^C6	= (A^	- B,)

+ (A₁ · B₂) + (A₀ + (A₁ · B)

Im Zusammenhang mit der Dezimal-Addition sei ferner betrachtet, daß z.B. das Eingangssignal A₁ vorhanden ist und daß ferner das Eingangssignal B₂ vorhanden ist. Obwohl die Basis des Transistors 14 in der Schaltung gemäß J?ig. 1 positiv ist, gibt der Emitter dieses Transistors keinen Strom ab. Das gleiche gilt für den Transistor 12. An der Basis des Transistors 9 liegt jedoch nunmehr eine positive Spannung, und ferner führt der Emitter des Transistors 9 Strom. Damit tritt am Ausgang CU ein Ausgangssignal auf, das ein richtiges Ergebnis anzeigt, nämlich 3· Es sei bemerkt, daß das am Ausgang G-, auftretende Signal durch den Spannungsabfall am kollektorsextigen Ende des Widerstands 68 charakterisiert ist, wenn irgendeiner der Transistoren 7, 8, 9 oder 10 Strom führt. Auf diese Weise wird

009852/1873

Ausgangssignal "3" bei Auftreten der Kombination k-, und B_Q oder der Kombination Ap und B^ oder der Kombination A- und Bp oder der Kombination A_Q und B, abgegeben. Dies entspricht der vierten, oben angegebenen Verknüpfungsgleichung für C^.

Die durchgeführte Verknüpfung umfaßt in diesem Fall eine dezimale Addition. Obwohl lediglich vier Ziffern entsprechend den Eingangssignalen A_Q bis A, und B_Q bis B, addiert werden, dürfte einzusehen sein, daß die Schaltung ohne weiteres auf irgendeine gewünschte Anzahl von Ziffern erweitert werden kann, wie z.B. im Falle eines Dezimal-Addierers auf zehn Eingangssignale A und auf zehn Eingangssignale B. Hierauf wird weiter unten noch näher eingegangen werden. Hit Hilfe solcher Eingangs· signale erhält man neunzehn Ausgangssignale C, nämlich an null bis neun Ausgängen und null bis acht Ausgängen mit übertragen .. In dem in Fig. 1 bis 3 dargestellten Fall wurde die Schaltung insbesondere dazu benutzt, die Exponenten bei der Multiplikation von Zahlen zu addieren. Jede Zahl besaß

einen Großenmultiplikator mit lediglich drei möglichen Exponenten, nämlich 10 , IQ""**, 10 oder 10 . Für diesen Zweck genügt die Gröi:e der in Fig. 1 dargestellten Matrix.

üine zweckmäßige integrierte Schaltungsausführung für die in Fig. 1 dargestellte Schaltung zeigt Fig. J. Diese Schaltung veranschaulicht scheiaatisch die Lage von Elementen auf einem monolithischen integrierten Schaltungsplättchen. Es sei bemerkt, daß innerhalb des Plättchens nur Transistoren verwendet v/erden, wodurch auf einfache Weise ein kompakter Aufbau erzielt wird. Die Kollektoren sind in horizontalen Reihen in der gleichen Weise miteinander verbunden, wie in Fig. 1 gezeigt. Die Kollektoren sind dabei einer Anzahl von (Transistoren gemeinsam. So teilen sich z.B. die Transistoren 7j S₅ 9 und 10 einen geaeinsamen Kollektor c. Jeder Transistor-Emitter ist mit dem Buchstäben e bezeichnet. Mit einem b auf jeder Seite des e sind gleiche Basisanschlüsse bezeichnet. Diese Anordnung realisiert

009852/1873

in vorteilhafter Weise die Schaltung gemäß Fig. 1, und zwar insofern, als Zwischenbasisverbindungen 38* , 36' , 34-' und 32* z.B. nicht andere Leiter zu kreuzen brauchen. Dieses Merkmal sowie ,die erwähnte Verwendung gemeinsamer Kollektorbereiche für eine Vielzahl von Transistoren vereinfacht die Realisierung der Schaltung in Form einer sehr kompakten integrierten Schaltung. Die gleiche durch normale Verknüpfungsschaltungen realisierte Verknüpfung würde ein Vielfaches der hier benutzten Schaltungselemente benutzen und eine große Anzahl komplizierter Zwischenverbindungen.

In J?ig. 4· ist eine Draufsicht auf eine Ausführungsform einer integrierten Schaltung gemäß der Erfindung gezeigt, und in Fig. 5 und 6 sind Schnitt ansieht en von Fig. -4 gezeigt. Es dürfte ersichtlich sein, daß die Anordnung gemäß Fig. 4- nicht sechszehn, sondern nur neun Transistoren enthält sowie drei Eingänge "A", drei Eingänge "B" und fünf Ausgänge"C" aufweist. Das Ausführungsmuster ist jedoch das gleiche; es v/erden lediglich Transistoren innerhalb der integrierten Schaltung verwendet.

Die in Fig. 4- dargestellte integrierte Schaltungsausführung weist ein Trägerteil 76 aus einem Halbleitermaterial auf. Das Trägerteil 76 ist vorzugsweise Silizium vom p-Leitfähigkeitstyp mit einem spezifischen Widerstand von 10 Ohm «cm. Auf der Oberseite des Trägerteils ist eine Schicht 72 mit weitgehend gleichförmigem spezifischen Widerstand gebildet. Diese Schicht besteht aus einem p-Typ-Halbleitermaterial mit einem spezifischen Widerstand von 1 Ohm · cm. Diese Schicht 78 wird auf das Trägerteil in geeigneter Weise aufgebracht, wie durch Epitaxialwuchs, und unter Verwendung einer 1-hosphor-Dotierungsverunreinigung oder einer anderen n-Typ-Dotierung. Unterhalb der Epitaxialschicht ^E befindet sich eine Schicht 80, die aus n-Typ-Halbleitermaterial besteht, welches einen niedrigeren spezifischen Widerstand besitzt als die Epitaxialschicht. Die Schicht SO ist in Streifen aufgeteilt. Der durch die Schicht

009852/ 1 873

gebildete Bereich ist als vergrabener Bereich bzw. als vergrabene Schicht bekannt.

Die Epitaxialschicht 78 schafft mehrere Kollektorbereicb$ wie z.B. die Bereiche 82 und 84 gemäß Pig. 5· Diese Kdllektorbereiche sind durch einen Isoliersteg 86 aus einem p-Typ-Ealbleitermaterial voneinander getrennt. Diese Isolierstege 86 sind dadurch gebildet, daß Bor oder ein entsprechendes Material vollständig durch die epitaxiale Schicht 78 hindurch und in das Trägerteil 76 hineindiffundiert ist. Der jeweilige Isoliersteg isoliert die Kollektorbereiche elektrisch voneinander.

Durch Hineindiffundieren eines geeigneten Dotierungsmaterials in die epitaxiale Schicht hinein werden in üblicher Weise zur Bildung von p-Typ- und n-Typ-Bereichen Basis- und Emitterschichten oder -bereiche 88 und 90 gebildet. Die Basisbereiche sind längs eines Kollektorbereiches voneinander beabstandet. Auf diese V/eise wird längs eines bestimmten Kollektorbereiches eine Vielzahl von Transistoren gebildet, wie die Transistoren 7» 8 und 9- Ein Basisbereich trennt natürlich in jedem Fall den Jeweiligen Emitterbereich von dem darunter liegenden Kollektorbereich. Die Basisbereiche liegen ferner oberhalb und längs der Schicht 80 weitgehend nebeneinander. Die Schicht 80 verläuft dabei zentrisch zu dem jeweiligen Kollektorbereich.

Die in der beschriebenen Weise gebildete Anordnung ist von einer Schicht aus einem Isoliermaterial 92 überzogen, wozu zweckmäßigerweise Siliziumdioxyd verwendet wird. Diese Schicht ist so geätzt, daß öffnungen gebildet werden, wie an den Stellen 94- und 96. Diese öffnungen legen ein gewünschtes Halbleiterelement unter der Isoliermaterialschicht 92 frei. Mit diesem Halbleiterelement können Verbindungen hergestellt werden, wie dies in Fig. 3 schematisch angedeutet ist. Dabei ist an der Stelle jedes Emitterbereichs eine öffnung vorgesehen,

009852/1873

und ferner ist an jeder Seite eines Emitterbereichs eine weitere öffnung vorgesehen, die zum Anschluß des Basisbereichs dient. Die zu beiden Seiteneines Emitters vorgesehenen Basisanschlüsse vermeiden, v/ie oben erwähnt, üb er kreuzungen oder Unterkreuzungen von Schaltungsleitern.

Neben den betrachteten Schichten sind noch Bereiche 98 aus n-Typ-Material vorgesehen. Diese Bereiche 98 sind durch Diffundieren eines geeigneten Dotierungsmaterials in die epitaxiale Schicht an den Enden der Kollektorbereiche gebildet. Ferner sind Öffnungen in den Schichten 92 gebildet, die neben diesen vorgesehen sind. Sodann werden Leiter 32', 34-'j 36', 24', 26·, 28' und Leiter 100 (für die Kollektorbereiche) vorgesehen, um Verbindungen mit den verschiedenen Elementen durch die in der Schicht 92 befindlichen, zuvor erwähnten öffnungen herzustellen. Im Zusammenhang mit der in den Zeichnungen dargestellten und aus einer einzelnen Halbleiterträgerschicht hergestellten Anordnung sei bemerkt, daß die durch diese Anordnung gebildete Schaltung verschiedentlich auf einer größeren Trägerschicht oder einem größeren Trägerplättchen zusammen mit anderen Verbindungsschaltungen vorgesehen sein wird.

Es sei ferner bemerkt, daß die Leiter der zweiten Gruppe von Leitern, z.B. die Leiter 32', 34-' und 36', in einem Sinne unterbrochen sind, da nämlich diese Leiter Verbindungen mit den entsprechenden Transistor-Basisbereichen auf jeder Seite jedes TransistorT-Emitters herstellen. Der Basiswiderstand ist dabei nicht von solcher Größe, daß er den Betrieb der Schaltung stören würde, wenn ein derartiger Widerstand mit in Rechnung gestellt würde. Deshalb sind keine unterkreuzungen erforderlich. Ein Teil eines zur zweiten Gruppe von Leitern gehörenden Leiters, wie z.B. der Leiter 34··, zwischen einem Paar von zur ersten Gruppe von Leitern gehörenden Leitern, wie den Leitern 24· und 26', verbindet die Basis eines in einem Isolierbereich befindlichen Transistors 14- mit der Basis eines dem benachbarten

009852/1873

Isolierbereich zugehörigen !Transistors 8, wobei der letzte Transistor ferner in eine andere erste Gruppe eingeschaltet ist.

Fig. 7 zeigt einen Dezimal-Addierer gemäß der Erfindung. Diese Schaltung verdeutlicht die Addition zweier Dezimalziffern. Es dürfte ohne weiteres einzusehen sein, daß die Schaltung auf eine große Ziffernanzahl in wünschenswerter Weise ausdehnbar ist.

Die in Fig. 7 dargestellte Schaltung v/eist eine Matrix 102 und eine weitere Matrix 104 auf. Beide Matrizen besitzen das in Fig. 1 bis 6 veranschaulichte Aufbaumuster· Eine Ausnahme bildet hier jedoch, daß die Matrizen 102 und 104 jeweils zehn A-Eingänge, nämlich Aq bis Aq, und zehn B-Eingänge B_Q bis Bq aufweisen. Ferner weist jede Matrix 102, 104 neunzehn Ausgänge C₀ bis Cj₈ auf. Die ersten zehn Ausgänge C_Q bis Cg der Matrix 102 sind mit entsprechenden Schaltungsausgangsklemmen 105 verbunden, die ebenfalls mit C_Q bis Cq bezeichnet sind. Die weiteren neun Ausgänge C₁₀ bis C^₈ sind über Dioden 106 an die zuvor erwähnten Schaltunjsausgangsklenmen angeschlossen. So ist z.B. der Ausgang Oy.Q an die Ausgangsklerame C«, der Ausgang C.n an die Ausgangsklemae Cr₇, etc. angeschlossen. Ferner sind die Ausgänge C^₀ bis C-g Über Dioden 108 an eine Leitung 110 angeschlossen, welche über einen Widerstand 112 an den positiven Pol einer Batterie 114 angeschlossen ist, deren anderer Pol geerdet ist. Die Anoden dear Dioden 106 sind mit den Schaltungsausgangsklemmen C_Q bis Cg verbunden, und die Kathoden der Dioden 108 sind mit den Kathoden der Dioden 106 verbunden.

Die Leitung 110 ist an das Basiselement jedes zweiten Transistors in einer Reihe von Transistoren 116 angeschlossen. Eine Leitung 127, die mit dem positiven Pol einer Batterie 122 verbunden ist, ist an die Basisanschlüsse der jeweils dazwischenliegenden Transistoren angeschlossen. Der andere Pol der Batterie 122 ist geerdet.

009852/1873

Die zu addierenden Eingangssignale an den die geringste Wertigkeit besitzenden Dezimal-Eingängen A und B werden unmittelbar an die Anschlußklemmen A und B der Matrix 102 angelegt. In entsprechender Weise werden die nächst höher wertigen Eingangssignale B über die B-Anschlußklemmen der Matrix 104 zugeführt, während das A-Eingangssignal nächst höherer Wertigkeit über die Transistor-Reihe 116 zugeführt wird. Dieses A-Eingangssignal wird an. die mit A'_o bis A¹Q bezeichneten Anschlußklemmen angelegt, welche mit den Emittern benachbarter !Transistoren verbunden sind, wie dies dargestellt ist. So ist z.B. der Eingang A¹Q mit den Emittern der ersten Transistoren 118 und 120 verbunden. Dabei ist der Kollektor des Transistors 118 an den Ajj-Eingang der Matrix 104 angeschlossen, und der Kollektor des Transistors 120 ist an den A^«Eingang der Matrix 104 angeschlossen. Die Basis des Transistors 118 ist mit der Leitung 110 verbunden, während die Basis des Transistors 120 mit der Leitung 127 verbunden ist. Das an der Eingangsklemme A¹^ auftretende Eingangssignal wird den Emittern zweier Transistoren 124 und 126 zugeführt, dem nächsten Paar von Transistoren in der Transistoren-Reihe 116. Der Kollektor des Transistors 124 ist mit dem A,.-Eingang der Matrix 104 verbunden, und der Kollektor des Transistors 126 ist mit dem A^-Eingang der Matrix 104 verbunden. Die Basis des Transistors 124 ist mit der Leitung 110 verbunden, und die Basis des Transistors 126 ist mit der Leitung 127 verbunden, usw.. Der letzte Transistor in der Transistor-Reihe 116, nämlich der Transistor 128, ist init seinem Emitter an den Eingang A'q angeschlossen. Der Kollektor dieses Transistors ist an eine Leitung 130 angeschlossen, die ein zusätzliches Übertrag-Anzeigesignal zu einer Stufe nächst höherer Wertigkeit hinführt.

Im folgenden sei die Betriebsweise der Schaltung gemäß Fig. für den Pail betrachtet, daß eine Ziffer A und eine Ziffer B

009852/1873

über entsprechende Eingänge der Matrix 102 zugeführt werden. Dabei sei angenommen, daß das erzielte Additionsergebnis nicht über neun hinausgehen soll. Bei diesem AdditionsVorgang ist dann eine der Ausgangsklemmen 105 negativer als die übrigen Ausgangsklemmen, womit ein Ausgangssignal des richtigen Summenwertes angezeigt ist. Liegt der richtige Ausgangswert zwischen zehn und achtzehn, so wird eine der Ausgangsklemmen C₀ bis Cq über eine der Dioden 106 angesteuert. Beträgt der Ausgangswert z.B. elf, so wird die Ausgangsklemme G_x. über eine Diode angesteuert. Ferner werden die Basen der Transistoren der Transistoren-Reihe 116, z.B. die Transistoren 118, 124, etc., in den nichtleitenden Zustand übergeführt, da eine Diode 108 von der Batterie 114 über den Widerstand 112 Strom zieht und damit an dem Widerstand 112 eine Spannung abfällt, welche die Basisspannung aii den betreffenden Transistoren absenkt. Der Transistor 120 ist normalerweise so vorgespannt, daß er nicht leitet, während, der Transistor 118 so vorgespannt ist, daß er normalerweiseä leitet, wenn ein Emitterstrom zur Verfügung steht. Wenn das Basispotential des Transistors 118 abgesenkt wird, vermag der Transistor 120 zu leiten, und der Transistor 118 führt zufolge der gemeinsamen Emitterverbindung keinen Strom. Nimmt man an, daß ein Eingangssignal am ^ingang A*_o auftritt,, so wird der A^-Anschlußklemme der Matrix 103 Strom zugeführt anstatt der A₀-AnSchiußklemme, da nämlich das entsprechende Ergebnis des Übertrags auf die Matrix 104 zur Wirkung gelangt. Besitzt das der zweiten Matrix zugeführte Eingangssignal A, wie es an den Klemmen A'_Q bis A-'q auftritt, irgendeinen anderen Wert, so wird dieser zufolge des Übertrags um eins erhöht. Dadurch wird das an zweiter Stelle stehende richtige Ziffern-Ausgangssignal an den Leitungen G_Q bis C^₈ der Matrix 104 abgegeben.

Die Transistoren der Transistoren-Reihe 116 sowie oene Transistoren, die in den Matrizen 102 und 104 vorgesehen sind, sind, sofern erwünscht, in vorteilhafter Weise auf ein und

009852/1873

derselben integrierten Schaltungsanordnung untergebracht. Die gesamte Schaltung enthält damit nahezu gänzlich Halbleiterelement e. Die Dioden 106 und 108, die als Dioden geschaltete Transistoren enthalten können, können ebenfalls auf derselben Anordnung untergebracht sein.

Die erfindungsgemäße Matrix ist vorstehend insbesondere als Addierer beschrieben worden. Es dürfte jedoch einzusehen sein, daß sie auch für andere erwünschte, entsprechende Ausgabe-Kodierungen verwendet werden kann. In jedem Falle werden Kombinationen von Eingangs Signalen, auf die hin ein gewünschtes Ausgangssignal zu erzeugen ist, Transistoren in der Matrix zugeführt, welche sich einen gemeinsamen Kollektor in demselben Isolierbereich teilen. Auf diese Weise ergibt sich eine starke Vereinfachung in der integrierten Schaltungsausführung.

009852/1873

Claims

Patentansprüche

Transistor-Matrix, enthaltend eine Vielzahl von jeweils einen Basisbereich, einen Emitterbereich und einen Kollektorbereich aufweisenden Transistoren, dadurch gekennzeichnet, daß voneinander getrennte Eingangsklemmen (Bq bis B,; Aq bis A,) an die Emitterbereiche und an die Basisbereiche der Transistoren (1 bis 16) angeschlossen sind, daß jeder Transistor ein Kollektor-Ausgangssignal abgibt, wenn seinem Basisbereich und seinem Emitterbereich bestimmte Eingangssignale zugeführt werden, daß die Emitterbereiche der · Transistoren (1 bis 16) zur Aufnahme von ersten Eingangssignalen zu ersten Gruppen und die Basisbereiche zur Aufnahme von zweiten Eingangssignalen zu zweiten Gruppen zusammengefaßt sind, derart, daß jeder Transistor (1 bis 16) durch eine eindeutige Kombination von Eingangs-Verbindungseinrichtungen (32,34,36}40,42,44,46)/uen ersten und zweiten Gruppen bezeichnet ist, daß jeweils eine entsprechende Kodierungsinformation abgebende Transistoren eine gemeinsame Kollektor-Ausgangseinrichtung (C_Q bis Cg) aufweisen und daß jeweils ein Eingangssignal an nur eine Gruppe von Verbindungseinrichtungen der ersten Gruppen von Verbindungseinrichtungen (40,42,44,46) und an nur eine Gruppe von Verbindungseinrichtungen der zweiten Gruppen von Verbindungseinrichtungen (32,34,36,38) abgegeben wire. (Fig. 1)

Transistor-Matrix nach Anspruch 1, dadurch gekennzeichnet, daß die gemeinsame Kollektor-Ausgangseinrichtung (C_Q bis C*) benachbarte Transistor-Kollektorbereiche in einer Halbleiterschicht (76) einer monolithischen integrierten Schaltungsanordnung umfaßt;, daß die Kollektorbereiche (82,84) durch benachbarte Isolierbereiche (86) in der Halbleiterschicht 0?6) gebildet sind, und daß einer der Basisbereiche (88) län^s der Isolierbereiche (86) angeordnet ist und einen

009852/1873

oder mehrere Transistoren längs eines solchen Isolierbereiches bildet, wobei jeder Basisbereich (88) einen Emitterbereich (90) von dem entsprechenden Kollektorbereich (82,84) trennt. (Fig. 4-)

3. Transistor-Matrix nach Anspruch 2, dadurch gekennzeichnet, daß die ersten Gruppen von Verbindungseinrichtungen über erste Leiter (24¹,26',28') an Eingangsklemmen (B_Q bis B₂) angeschlossen sind, daß diese Leiter von den Isolierbereichen (92) getrennt diese kreuzen und lediglich mit den Emitterbereichen (90) der Transistoren in den entsprechenden Gruppen verbunden sind und daß jeder erste Leiter (24-¹,26' ,28') mit dem Emitterbereich (90) von nicht mehr als einem Transistor pro Isolierbereich (92) verbunden ist.

4-. Transistor-Matrix nach Anspruch 1, dadurch gekennzeichnet, daß die jeweils eine gemeinsame Kollektor-Ausgangseinrichtung (100) aufweisenden Transistoren auf entsprechende Eingangswerte hin die gleiche Additionssumme liefern.

5· Transistor-Matrix nach Anspruch 4-, dadurch gekennzeichnet, daß die gemeinsame Kollektorausgangseinrichtung (100) gemeinsame Kollektorausgangsverbindungen (76) aufweist, die ausgewählte Kollektorbereiche (82) verbinden.

6. Transistor-Matrix nach Anspruch 4-, dadurch gekennzeichnet, daß die gemeinsame KollektorauBgangseinrichtung benachbarte Kollektorbereiche (82) in einer Halbleiterschicht (76) einer monolithischen integrierten Schaltungsanordnung umfaßt, daß die Kollektorbereiche (82) durch benachbarte Isolierbereiche (86) in der Halbleiterschicht (76) gebildet sind, daß einer der Basisbereiche (88) längs der Isolierbereiche (86) einen oder mehrere Transistoren bildet, und zwar entsprechend der Anzahl von Einganussignalkoinbinationen, die

009852/1873

jeweils zu der gleichen Summe führen, und daß jeder Basisbereich (88) einen Emitterbereich (90) von dem entsprechenden Kollektorbereich (82) trennt.

7. Transistor-Matrix nach.Anspruch 6, dadurch gekennzeichnet, daß die ersten Gruppen von Verbindungseinrichtungen an Eingangsklemmen (B_Q bis Bp) angeschlossene erste Leiter (24',26',28') enthalten, die isoliert die Isolierbereiche (92) kreuzen und die lediglich mit den Emitterbereichen (90) von Transistoren in den entsprechenden Gruppen verbunden sind, wobei jeder erste Leiter (24¹, 26',28') mit dem Emitterbereich (90) von nicht mehr als einem Transistor pro Isolierbereich (92) verbunden ist.

8. Transistor-Mattix nach Anspruch 7, dadurch gekennzeichnet, daß die mit den Basisbereichen (88) der Transistoren verbundenen zweiten Gruppen von Verbindungseinrichtungen zweiteLaLter (32',34-· ,36') enthalten, die zwischen den ersten Leitern (24·¹, 26",28¹) im wesentlichen in der gleichen Ebene mit diesen angeordnet sind und jeweils einen Basisbereich (88) in einem Isolierbereich (92) mit dem Basisbereich (88) des benachbarten Isolierbereiches (92) eines Transistors verbinden, dessen Basis in eine andere erste Gruppe durch einen anderen ersten Leiter eingeschaltet ist, daß zumindest einige der Basisbereiche (88) zwei BasisanSchlüsse zu beiden Seiten eines Emitterbereiches (90) aufweisen und daß an die Basisanschlüsse die 'zweiten Leiter (32¹ ,34-',36') angeschlossen sind, und zwar derart, daß sie zwischen ersten Leitern (24*,26*,28') aufnehmbar sind, ohne diese zu kreuzen.

9. Transistor-Matrix nach Anspruch 8, dadurch gekennzeichnet, daß die ersten und zweiten Leiter (24· ,26' ,28· ,32· ,34-' ,36' ) von der Halbleiterschicht (76) durch eine Oxydisolierschicht (92) mit darin befindlichen Öffnungen getrennt sind,

009852/1873

— 1Ö —

durch die die Leiter mit den Emitterbereichen (90) und Basisbereichen (88) der Transistoren zur ^ildung von Eingangsanschlüssen verbunden sind.

10. Transistor-Matrix nach Anspruch 4, dadurch gekennzeichnet, daß sie durch eine weitere weitgehend entsprechende Matrix (104) ergänzt ist, die einer zweiten Ziffernstelle entsprechende Ausgangssignale liefert, und daß einer Gruppe der Gruppen von Ver bindungs einrichtungen der v/eiteren Matrix (104) Ausgangssignale von der genannten gemeinsamen Kollektorausgangseinriehtung (C-iq bis C.„) zur Anzeige einer Übertrags-Zifferneingabe zugeführt werden.

11. Transistor-Matrix nach Anspruch 10, dadurch gekennzeichnet, daß Einrichtungen (116) zur Aufnahme eines Übertragszeichens vorgesehen sind, mit dessen Hilfe die Eingangssignale der weiteren Matrix (104) um eine Ziffernstelle verschiebbar sind.

009852/1873