DE19535274A1

DE19535274A1 - CCD-Ausleseregister mit mehreren Ausgängen

Info

Publication number: DE19535274A1
Application number: DE19535274A
Authority: DE
Inventors: Stacy Royce Kamasz; Michael George Farrier
Original assignee: Dalsa Inc
Current assignee: Dalsa Inc
Priority date: 1994-10-11
Filing date: 1995-09-22
Publication date: 1996-04-18
Also published as: US5608242A; US5650352A

Description

Diese Erfindung bezieht sich aufladungsgekoppelte Schaltungen (charge coupled devices; CCD) und insbesondere auf CCD-Auslese register mit mehreren Ausgangsstrukturen für Brennebenenanwendungen mit hoher Datenübertragungsgeschwindigkeit.

Zweidimensionale Bildgebungsfelder machen im allgemeinen eine Momentaufnahme eines Bildes, wobei das gesamte photoaktive Bild punktmuster eine Zeit lang durch Licht erzeugte Ladung ansammelt (integriert). Am Ende der Integrationszeit wird die Information von dem Sensor auf ein externes Schaltungselement übertragen, wobei 012eine Parallel-Seriell-Übertragung verwendet wird. Jede Zeile von Bildpunktdaten wird in ein horizontales CCD-Schieberegister über tragen. Die Datenzeile wird dann seriell auf ein Ausgangselement am Ende des Registers übertragen.

Im allgemeinen ist die Datenübertragungsgeschwindigkeit, mit der Signalladung übertragen werden kann, durch die Bandbreite des Ausgangselements beschränkt.

Bei Anwendungen, bei denen die Datenübertragungsgeschwindigkeit größer als die Verstärkerbandbreite sein muß, muß das horizontale CCD-Schieberegister in Unterregister unterteilt werden. Jedes Unterregister oder Registersegment überträgt dann Signalladung auf sein eigenes getrenntes Ausgangselement, das mit der Bandbreiten grenze des Ausgangselements arbeitet. Die Daten werden dann chipextern multiplexiert, um das Bild mit der höheren Datenüber tragungsgeschwindigkeit zu rekonstruieren, die gleich der Ver stärkerbandbreite multipliziert mit der Zahl der Ausgangselemente oder Abgriffspunkte ist. Diese Registerarchitektur ist als horizontales Ausleseregister mit mehreren Abgriffspunkten bekannt (multi-tapped horizontal readout register).

Der Entwurf eines Registers mit Signalabgriff erfordert die Plazie rung eines Ausgangselements innerhalb der horizontalen Teilung des Registers. Für Entwürfe von CCD-Sensoren mit hoher Dichte, bei denen die Teilung klein ist in Anbetracht der kleinsten Abmessun gen, die die Entwurfsregeln für den Stand der zur Herstellung des CCD verwendeten Verarbeitungstechnik zulassen, ist es schwierig, ein Ausgangselement innerhalb der Registerteilung zu plazieren, wobei das Ausgangselement eine hohe Leistung zeigt (hohe Konver sionseffizienz und geringes Rauschen), während die Leistung des horizontalen Registers nicht geopfert wird.

Diese Erfindung löst das Problem der Plazierung eines hochlei stungsfähigen Ausgangselements innerhalb eines Elements eines horizontalen CCD-Schieberegisters mit hoher Dichte, so daß die Leistungsfähigkeit der benachbarten Schieberegisterelemente nicht verändert wird. Diese Erfindung ermöglicht eine partielle Reduktion der Fläche des ersten Elements eines Registersegments neben einem Ausgangssignalabgriffspunkt, ohne die Ladungsverarbeitungskapazität dieses Elements zu reduzieren.

Die Erfindung kann allgemein auf jede CCD-Bauart angewendet werden, die erfordert, daß CCD-Registerelemente ungleiche physikalische Ab messungen haben, die jedoch dieselbe Ladungsverarbeitungskapazität erfordert. Diese Erfindung ermöglicht also, kurz gesagt, die Abgleichung der maximalen Ladungsverarbeitungskapazität für CCD- Vertiefungsflächen unterschiedlicher Größe. Zum Beispiel kann erreicht werden, daß ein Registerelement von 10 µm × 10 µm dieselbe Ladungsverarbeitungskapazität hat wie ein Registerelement von 10 µm × 15 µm.

In früheren Arbeiten wäre diese Ladungsverarbeitungsabgleichung erreicht worden, indem man sich gestuften Oxiden unter den Poly silicium-CCD-Gateelektroden bedient hätte, um dadurch die Kapazität des Registerelements zu erhöhen oder zu erniedrigen. Die Technik der gestuften Oxide ist nicht sehr befriedigend, da es schwierig ist, das Verfahren und die elektrischen Parameter des Register elements zu steuern. Die Technik der gestuften Oxide ist nicht kosteneffektiv. Diese Erfindung verbessert den Stand der Technik dadurch, daß sie die Abgleichung der Ladungsverarbeitungskapazität mit einem einfachen Implantierungsschritt ermöglicht. Diese Erfin dung verwendet das Konzept eines speziellen Implantats, um eine CCD-Kerbe bzw. einen Graben in Form eines verdeckten Kanals in einem Registerelement zu erzeugen (siehe US-Patent Nr. 4,667,213). Der Graben wird verwendet, um die Ladungsspeicherung pro Flächen einheit eines CCD-Schieberegisters mit kleiner Teilung zu erhöhen und um die Ladungsübertragungseffizienz des Registers für kleine Signale in gekühlten Vorrichtungen zu verbessern.

Diese Erfindung wendet das Prinzip der Grabentechnik auf die Abgleichung der Ladungsverarbeitungskapazität von CCD-Register elementen unterschiedlicher Größe an.

Im Prinzip und in der Praxis verwendet diese Erfindung das Konzept der Erzeugung eines Bereichs mit erhöhter Ladungsspeicherdichte (gewöhnlich in der Einheit Elektronenzahl pro Flächeneinheit angegeben) innerhalb eines CCD-Registerelements unter Verwendung eines zusätzlichen Implantats einer Kanaldotierungsspezies (d. h. eines Kanalgrabenimplantats). Die Abmessung des Kanalgrabenbereichs wird so gewählt, daß sie den Verlust der Ladungsspeicherkapazität (gewöhnlich in der Einheit Gesamtzahl der Elektronen gemessen) eines Registerelements, dessen Größe durch seinen Nachbarn redu ziert wurde, kompensiert. Die Kombination der Bereiche unterschied licher Ladungsspeicherdichten soll die Gesamtladungsspeicherkapa zitäten von zwei CCD-Registerspeicherelementen mit unterschiedli cher Fläche abgleichen.

Die Ladungsspeicherkapazität kann alternativ auch abgeglichen werden, indem man eine der anderen unabhängigen Abmessungen des Registerspeicherelements ändert, wie die Gatelänge (wenn die Kanalbreite vermindert ist) oder die Kanalbreite, wenn die Gate länge vermindert ist. In einigen Fällen sind die anderen Abmes sungen fest und können nicht verändert werden, um die Ladungs speicherkapazität abzugleichen. Dieser Fall tritt auf, wenn man eine Ausgangssignalabgriffsstruktur in ein horizontales Schiebe register mit fester Teilung einsetzt. Die Gatelänge kann wegen der festen Teilung des Sensors nicht erhöht oder erniedrigt werden, aber das Einsetzen der Signalabgriffsstruktur erfordert eine Reduktion der Kanalbreite. Die Kanalbreite muß reduziert werden, um die Plazierung von Metall-, Kontakt- und Diffusionsstrukturen, deren Fläche für eine minimale parasitäre Kapazität minimiert wurde, am Ausgangsknotenpunkt oder am Ende des Schieberegisters zu ermöglichen.

Ein Grabenimplantat wird verwendet, um die Ladungsspeicherdichte eines CCD-Kanals zu erhöhen, indem ein Bereich innerhalb des CCD- Kanals erzeugt wird, der eine stärkere Dotierung mit Spezies des N-Typs aufweist als die Dotierung des umgebenden Kanals. Dadurch wird die Ladungsverarbeitungskapazität des stärker dotierten Be reichs erhöht, und die kombinierten Ladungsverarbeitungskapazitäten des normal dotierten Kanals plus der des zusätzlich dotierten Kanals ergeben eine Erhöhung der mittleren Ladungsverarbeitungs kapazität, die proportional zu dem Verhältnis der Flächen des normalen Kanals und des grabenimplantierten Kanals ist.

Um eine Signalabgriffsstruktur in das CCD-Register einzusetzen, muß die Fläche des ersten CCD-Registerelements eines benachbarten Registers reduziert werden, was normalerweise die Ladungsverarbei tungskapazität dieses Registerelements im Vergleich zu der des benachbarten Registerelements mit der vollen Fläche reduzieren würde. Das Grabenimplantat wird dann verwendet, um die Fläche des Grabenspeicherbereichs innerhalb des eingeengten Registerelements zu erhöhen, so daß seine mittlere Ladungsspeicherkapazität gleich der des Registerelements mit der vollen Größe ist.

Gemäß dieser Erfindung kann die Ladungsverarbeitungskapazität aller CCD-Registerelemente im wesentlichen gleich gehalten werden, wo durch die Leistungsfähigkeit des Sensors beibehalten wird, während man eine Ausgangssignalabgriffsstruktur mit geringer Kapazität in einer CCD-Registerstruktur mit hoher Dichte erreicht.

Es ist ein Problem der vorliegenden Erfindung, ein Flächenbildge bungsfeld mit hoher Dichte, gemessen anhand des Abstandes zwischen den Photoelementen, zu erleichtern. Es ist ein weiteres Problem der vorliegenden Erfindung, die Verkettung (d. h. Verknüpfung in einer Reihe) mehrerer Unterfelder von Photoelementen zu einem Feld mit großer Fläche zu erleichtern. Es ist ein weiteres Problem der vorliegenden Erfindung, Schieberegister bereit zustellen, die in der Lage sind, Bildsignale mit großem Dynamikbereich durchzuleiten. Es ist ein weiteres Problem der vorliegenden Erfindung, Überstrah lungseffekte (Blooming) in Photoelementfeldern zu minimieren. Es ist ein weiteres Problem der vorliegenden Erfindung, die Ladungs speicherkapazität von Ladungsspeicherelementen eines CCD-Schiebere gisters abzugleichen, wenn wenigstens ein Ladungsspeicherelement eine Fläche hat, die von den Flächen der anderen Ladungsspeicher elemente verschieden ist. Es ist ein weiteres Problem der Erfin dung, eine Ausgangsstruktur mit reduzierter parasitärer Kapazität und entsprechender Hochgeschwindigkeitsarbeitsleistung bereit zu stellen.

Diese und weitere Probleme werden mit einem CCD-Schieberegister gelöst, das Längs- und Querrichtungen definiert und eine erste Gateelektrode, eine zweite Gateelektrode, die in Längsrichtung neben der ersten Gateelektrode angebracht ist, und eine verdeckte Schicht, die eine erste Dotierungsverunreinigungskonzentration auf weist, umfaßt. Die erste Gateelektrode ist so über der verdeckten Schicht angebracht, daß sie eine erste Fläche der verdeckten Schicht definiert. Die zweite Gateelektrode ist so über der ver deckten Schicht angebracht, daß sie eine zweite Fläche der ver deckten Schicht definiert, die größer ist als die erste Fläche der verdeckten Schicht. In der verdeckten Schicht wird ein Grabenbe reich so gebildet, daß er eine zweite Dotierungsverunreinigungskon zentration aufweist, die größer ist als die erste Dotierungsver unreinigungskonzentration. Die erste Gateelektrode ist so über dem Grabenbereich angebracht, daß sie eine erste Grabenfläche defi niert. Die zweite Gateelektrode ist so über dem Grabenbereich angebracht, daß sie eine zweite Grabenfläche definiert, die kleiner ist als die erste Grabenfläche.

In dem CCD-Schieberegister definiert die erste Fläche der ver deckten Schicht eine Fläche für ein erstes Ladungsspeicherelement, das durch eine erste Ladungsspeicherkapazität gekennzeichnet ist, wobei die erste Ladungsspeicherkapazität eine Funktion der ersten Grabenfläche ist. Die zweite Fläche der verdeckten Schicht definiert eine Fläche für ein zweites Ladungsspeicherelement, das durch eine zweite Ladungsspeicherkapazität gekennzeichnet ist, wobei die zweite Ladungsspeicherkapazität eine Funktion der zweiten Grabenfläche ist. Die erste und die zweite Grabenfläche sind so bemessen, daß die erste Ladungsspeicherkapazität gleich oder größer als die zweite Ladungsspeicherkapazität ist.

Diese und weitere Probleme werden mit einem CCD-Schieberegister mit Signalabgriff gelöst, das Längs- und Querrichtungen definiert und ein erstes CCD-Schieberegistersegment und ein zweites CCD-Schiebe registersegment umfaßt, wobei sowohl das erste als auch das zweite CCD-Schieberegistersegment durch eine Teilungslänge in der Längs richtung gekennzeichnet sind. Das erste CCD-Schieberegistersegment umfaßt einen Leseknotenpunkt, und das zweite CCD-Schieberegister segment umfaßt ein Anfangs-Schieberegisterladungsspeicherelement, wobei sowohl der Leseknotenpunkt als auch das Anfangs-Schiebe registerladungsspeicherelement innerhalb einer Teilungslänge in der Längsrichtung angeordnet sind.

Fig. 1 ist eine topographische Ansicht einer Bauart eines herkömm lichen CCD-Schieberegisters.

Fig. 2 ist eine topographische Ansicht einer Bauart eines herkömm lichen CCD-Schieberegisters mit Signalabgriff.

Fig. 3A ist ein Querschnitt eines CCD-Schieberegisters gemäß der vorliegenden Erfindung.

Fig. 3B ist ein Potentialtopfdiagramm des Querschnitts von Fig. 3A.

Fig. 4 ist eine topographische Ansicht einer Bauart eines Endab schnitts eines herkömmlichen CCD-Schieberegisters mit Signalabgriff mit einem Ausgangsknotenpunkt am Ende des aktiven Schieberegister bereichs.

Fig. 5 ist eine topographische Ansicht einer Bauart von zwei miteinander verketteten CCD-Schieberegistersegmenten gemäß der vorliegenden Erfindung.

Fig. 6 ist eine vergrößerte topographische Ansicht einer Bauart von zwei benachbarten CCD-Registerelementen, eine mit einer reduzierten Fläche, beide mit einem Grabenimplantat, wobei die Fläche des Grabenimplantats in dem Registerelement mit der reduzierten Fläche gemäß der vorliegenden Erfindung erhöht ist.

Fig. 7 ist ein Blockdiagramm einer beispielhaften Ausführungsform der Erfindung.

Das Verfahren und die Vorrichtung der Erfindung werden anhand einer spezifischen beispielhaften Ausführungsform beschrieben, wobei eine Signalabgriffsstruktur mit Float-Diffusion für ein CCD-Schiebe register als Signalausgangsmechanismus für einen Vollbild-CCD-Bild sensor mit 5040 × 5040 Elementen dient. Es sei jedoch vorausge schickt, daß die Erfindung in jeder CCD-Registerstruktur mit Vorteil verwendet werden kann, die ein Grabenimplantat verwendet, wobei bauartbedingte Beschränkungen erfordern, daß sowohl (1) die physikalische Abmessung wenigstens eines Registerelements von der physikalischen Abmessung der anderen Registerelemente abweicht als auch (2) die Leistungsfähigkeit der Registerelemente in bezug auf die Ladungsverarbeitungskapazität gleichmäßig beibehalten wird. Zum Beispiel würde ein CCD-Registerentwurf von der Verwendung dieser Erfindung profitieren, bei dem es zum Zwecke der Kapazitätsminimie rung erforderlich ist, daß er sich von einer großen Kanalbreite zu einer kleinen Kanalbreite verjüngt, ohne die Ladungsverarbeitungs kapazität der Registerelemente zu reduzieren.

Fig. 1 zeigt ein Blockdiagramm eines herkömmlichen CCD-Bildsensors mit der Bildgebungsfläche 1, der seriellen oder horizontalen Registerfläche 2, einem durch N⁺-Diffusion definierten Ausgangs knotenpunkt 3 und einem analogen Ausgangssignalverstärker 4, der durch Licht erzeugte Ladung in ein Spannungssignal verwandelt. Das Bildgebungsfeld 1 kann jeder von mehreren Konstruktionen entspre chen, die in der Industrie im allgemeinen eingesetzt werden, zum Beispiel einer Vollbild-, Bildübertragungs-, Zwischenzeilen übertragungs-, Zeitverzögerungs- und Integrations- sowie Vollbild zwischenzeilenübertragungsarchitektur. Das gezeigte serielle Ausleseregister 2 ist als Standard-Einzelausgangs-CCD-Ausleseregi ster mit geringer Geschwindigkeit bekannt, das in der Industrie häufig eingesetzt wird. Der Abschluß des seriellen Ausleseregisters ist als N⁺-Float-Diffusion 3 gezeigt und wird in der CCD-Bildsen sorindustrie gewöhnlich als Ladungsleseknotenpunkt eingesetzt. Die Float-Diffusion 3 wird als Eingangsknotenpunkt für einen Verstärker des Typs gategesteuerter Ladungsintegrator verwendet. Der Ausgangs verstärker 4 hat zahlreiche Konfigurationen, wird jedoch gewöhnlich als ein- oder zweistufiger Quellenfolgerverstärker entworfen.

Fig. 2 zeigt ein Bildgebungsfeld 5 (wie in Fig. 1), ein serielles CCD-Schieberegister 6 mit Signalabgriff, mehrfache N⁺-Float- Diffusionsausgangsknotenpunkte oder Signalabgriffspunkte 7 und mehrfache Verstärkerschaltungen 8.

In dieser beispielhaften Ausführungsform ist das Bildgebungsfeld als Vollbildübertragungs-CCD-Feld mit verdeckten Kanälen mit einem Abstand zwischen den Photoelementen von 12 µm konstruiert. Metall busstrukturen für Signalleitungen verlaufen zwischen den Photoele menten an Kanalstoppergrenzen entlang. In den Photoelementen erzeugte Ladungen werden über andere CCD-Schieberegister auf das serielle CCD-Schieberegister 6 übertragen. Das serielle CCD- Schieberegister 6 wird mit einem Dreiphasentaktgeber getaktet, so daß drei Polysilicium-Gate-Schichten angetrieben werden. Diese Ausführungsform beinhaltet die Unterteilung des Bildgebungsfeldes in 16 getrennte und getrennt zugängliche Abschnitte in horizontaler Richtung, um jeden Abschnitt des Feldes mit unterschiedlichen Taktgeschwindigkeiten zu betreiben und so die Kompensierung eines Bildbewegungsgradienten innerhalb einer Szene zu erleichtern. Das US-Patent Nr. 5,155,597 beschreibt ein Bildpunktmuster, das in Reihen und Spalten unterteilt ist, wobei die Spalten zu einer Mehrzahl von Spaltengruppen organisiert sind, wobei jede Spalten gruppe ihre eigene Ladungsübertragungsgeschwindigkeit hat, die der Bildbewegungsgeschwindigkeit in dieser Spaltengruppe entspricht.

Fig. 3A und 3B zeigen eine verkürzte Schnittansicht und ein ent sprechendes Potentialtopfdiagramm quer zu der Längs- oder Haupt achse des seriellen CCD-Schieberegisters 6. Mehrere strukturelle Schichten sind der Einfachheit halber nicht gezeigt. In Fig. 3A ist das P-Typ-Halbleitersubstrat 10 mit N-Typ-Dotierungsverunreinigun gen unter Bildung einer verdeckten Schicht 12 des N⁻-Typs in einen Kanalbereich des Schieberegisters 6 implantiert, der durch die Breite W gekennzeichnet ist. Ein Teil der verdeckten Schicht 12 wird weiterhin oder ist ursprünglich mit N-Typ-Dotierungsverunrei nigungen unter Bildung des N-Typ-Grabenbereichs 14 mit stärkeren Verunreinigungskonzentrationen implantiert. Die Bezeichnung N⁻- und N-Typ-Dotierungsverunreinigung gibt bekannte relative Verunreini gungskonzentrationen an, die für CCD-Strukturen geeignet sind, und keine absoluten Konzentrationen. Der Grabenbereich 14 befindet sich nicht notwendigerweise physisch in einer anderen Tiefe als die verdeckte Schicht 12; im Zusammenhang mit CCD-Operationen ist der Grabenbereich 14 jedoch durch einen Potentialtopf 24 (siehe Fig. 3B) gekennzeichnet, der "tiefer" ist als der Potentialtopf, der die verdeckte Schicht 12 kennzeichnet, da die Konzentration der im Gra benbereich 14 implantierten Dotierungsverunreinigungen größer ist als die Konzentration der in der verdeckten Schicht 12 implantier ten Dotierungsverunreinigungen. Ein Bereich mit einem tieferen Potentialtopf kann mehr Signalladungen 26 pro Flächeneinheit speichern als ein Bereich mit einem weniger tiefen Potentialtopf. Die Kanalstopperbereiche 16 werden vorzugsweise mit P-Typ-Dotie rungsverunreinigungen auf den lateralen Seiten des Kanals gebildet. Das Feldoxid 18 und das relativ dünne Gateoxid 20 werden über den Kanal- und den Kanalstopperbereich gebildet. Diese Oxidbereiche können aus Kombinationen von Siliciumdioxid und Siliciumnitrid gebildet werden. Das CCD-Gate 22, das vorzugsweise aus dotiertem Polysilicium gebildet wird, wird über einem Gateoxid 20 mit einer solchen Ausrichtung gebildet, daß es die Längsachse des seriellen CCD-Schieberegisters 6 lateral überquert. Der Fachmann wird erkennen, daß es auch andere Halbleiterverfahren gibt, die man verwenden kann, um die in Fig. 3A gezeigte Struktur zu bilden, zum Beispiel kann man die verdeckte Schicht 12 durch thermische Zersetzung von Gasen in einem Niederdruck-CVD-Verfahren (chemisches Aufdampfen) auf dem Substrat 10 epitaxial aufwachsen lassen.

Fig. 4 zeigt den Endbereich 30 des seriellen CCD-Schieberegisters 6. Die Bildgebungsfeldabschnitte 32 (in Fig. 4 vertikal gezeigt) koppeln Signalladung an den Endabschnitt 30 (in Fig. 4 horizontal gezeigt). Am Abschluß des Endabschnitts 30 befindet sich der N⁺-Float-Diffusionsleseknotenpunkt 40. Drei CCD-Schieberegister gateelektroden, die Gates 34, 36 und 38, vorzugsweise mit dotiertem Polysilicium konstruiert, werden rekursiv angebracht, so daß sie entlang der Länge des Endabschnitts 30 rekursive Speicherstellen bilden. Im Betrieb wird Signalladung in der Kanalfläche unter einem der Gates 34, 36 oder 38 gespeichert. Taktsignale werden auf die Gates gegeben, um Ladung das Schieberegister "herunter" (in Fig. 4 von rechts nach links) zu übertragen, zum Beispiel auf herkömm liche Art mit drei Phasen, bis die Signalladung auf den N⁺-Float- Diffusionsleseknotenpunkt 40 übertragen worden ist. Schieberegist erladungsspeicherelemente, die als Kondensatoren fungieren, werden durch die Kanalfläche unter einem der Gates definiert. Die Ladungs speicherkapazität eines solchen Kondensators ist definiert als:

N = (C/A·A·V)/q

wobei:
N = Zahl der Elektronen,
C/A = Kapazität pro Flächeneinheit in pF pro µm²,
A = Fläche des Kondensators in µm²,
V = Spannungsunterschied im Kanal zwischen dem Speicher kondensatorgate und den beiden benachbarten Gates in Volt, und
q = Ladung des Elektrons in Coulomb ist.

In Fig. 4 erstreckt sich der N⁺-Float-Diffusionsleseknotenpunkt 40 über den Rand des letzten Bildgebungsfeldabschnitts 32 hinaus. Da sich der N⁺-Float-Diffusionsleseknotenpunkt 40 über den Rand des letzten Bildgebungsfeldabschnitts 32 hinaus erstreckt, wird eine Lücke zwischen den Bildgebungsfeldabschnitten 32, die dem gegen wärtigen seriellen CCD-Schieberegister 6 (d. h. einem Register segment aus dem gesamten horizontalen Register) entsprechen, und den Bildgebungsfeldabschnitten 32, die dem nächsten seriellen CCD- Schieberegister 6 entsprechen, das neben dem gegenwärtigen seriellen CCD-Schieberegister 6 angebracht werden soll (links von dem in Fig. 4 abgebildeten Register), erzwungen.

Fig. 5 zeigt einen Abschnitt eines CCD-Feldes ähnlich dem von Fig. 4, der den Endabschnitt 50 und den Anfangsabschnitt 60 zeigt. Der Endabschnitt 50 ist eine modifizierte Version des Endabschnitts 30. Der Endabschnitt 50 unterscheidet sich vom Endabschnitt 30 dadurch, daß der N⁺-Float-Diffusionsleseknotenpunkt 40 (von Fig. 4) zu einem kleineren N⁺-Float-Diffusionsleseknotenpunkt 52 reduziert wurde. Die laterale Breite (in Fig. 5 vertikal dargestellt) des Knoten punkts 52 über den Kanal hinweg ist vorzugsweise kleiner als die Hälfte der Breite des Kanals. Gleichzeitig beinhaltet der Anfangs abschnitt 60 das Anfangs-Schieberegisterladungsspeicherelement 62. Die Abmessung des Anfangs-Schieberegisterladungsspeicherelements 62 ist im Vergleich zu anderen Ladungsspeicherelementen in dem seriellen CCD-Schieberegister reduziert. Die laterale Breite (in Fig. 5 ebenfalls vertikal dargestellt) des Ladungsspeicherelements 62 über den Kanal hinweg ist vorzugsweise kleiner als die Hälfte der Breite des Kanals. Dies ermöglicht es, daß der Endabschnitt 50 und der Anfangsabschnitt 60 nebeneinander angeordnet sind, so daß die Bildgebungsfeldabschnitte 32, die sowohl Endabschnitt 50 als auch Anfangsabschnitt 60 entsprechen, in einem linearen Verband von Bildgebungsabschnitten 32 angeordnet sind, so daß sie einen gleichmäßigen Abstand voneinander haben und die durch den in Fig. 4 dargestellten Aufbau erzwungene Lücke beseitigt ist.

Der Fachmann wird erkennen, daß die gesamte verfügbare Kanalbreite in einem solchen Verhältnis zwischen der lateralen Breite des Anfangs-Schieberegisterladungsspeicherelement 62 und der lateralen Breite des Leseknotenpunkts 52 aufgeteilt sein kann, wie es durch andere Entwurfszwänge vorgegeben sein mag. Zum Beispiel kann die laterale Breite (in Fig. 5 vertikal dargestellt) des Knotenpunkts 52 reduziert sein, um die parasitäre Kapazität zu minimieren und die Ausgangssignalbandbreite zu maximieren, so daß die laterale Breite (in Fig. 5 vertikal dargestellt) des Anfangs-Schiebe registerladungsspeicherelements 62 ausgedehnt werden kann, so daß es den Rest der Kanalbreite ausfüllt.

Die kleineren Flächenabmessungen des Anfangs-Ladungsspeicher elements 62 erzeugen eine reduzierte Fläche, die als Kondensator fungieren kann, was normalerweise zu einer reduzierten Kapazität im Vergleich zur Kapazität anderer Ladungsspeicherelemente führen würde. Eine reduzierte Kapazität des Anfangs-Ladungsspeicher elements 62 würde einer reduzierten Ladungsspeicherkapazität ent sprechen. Die kleineren Abmessungen des Anfangs-Ladungsspeicher elements 62 des CCD-Schieberegisters wird in einigen Fällen erzwungen, um bei einem Entwurf, der einen Bildpunktabstand mit sehr hoher Dichte enthält, Platz für das Einsetzen eines Lesekno tenpunkts mit geringer Kapazität und hoher Leistungsfähigkeit, wie Knotenpunkt 52, und einen Verstärker zu erhalten; es ist jedoch wünschenswert, daß das Anfangs-Ladungsspeicherelement 62 dieselbe Ladungsspeicherkapazität wie andere Elemente beibehält.

Die Fläche des Leseknotenpunkts 52 ist reduziert, um die Kapazität zu minimieren und so eine Ausgangsstruktur mit hoher Geschwindig keit und hoher Ladungs-Spannungs-Umwandlung zu erleichtern. Die Fläche, wo die Registerbreite reduziert oder eingekerbt ist (d. h. das Element 62), ist der Ort, wo die nächsten Elemente (z. B. Kontakte und Metallbusse) der ersten Stufe des Verstärkers (z. B. Verstärker 8 in Fig. 2) und Rückstellgates angebracht würden. In dieser Konfiguration hätte das erste Registerspeicherelement 62 normalerweise eine reduzierte Ladungsspeicherkapazität in bezug auf benachbarte Registerelemente mit voller Breite. Diese Unausgewogen heit der Ladungsspeicherkapazitäten der Registerelemente erleich tert ein frühes Einsetzen des Signalladungsüberlaufens oder über strahlens in dem Registerelement mit der reduzierten Kapazität. Die Leistungsfähigkeit des gesamten Bildsensors in bezug auf den dyna mischen Bereich wird also durch den Verlust der Speicherkapazität in dem einen Registerelement abgebaut. Die vorliegende Erfindung erleichtert die Abgleichung der Ladungsspeicherkapazität beider Speicherelemente unabhängig von der Einengung der Kanalbreite.

Fig. 6 zeigt einen vergrößerten Teil 70 des seriellen CCD-Schiebe registers 6 (Fig. 2) mit zwei Speicherelementen, die durch unter schiedliche Flächen gekennzeichnet sind. Der vergrößerte Teil 70 beinhaltet die verdeckte Schicht 72 und den Grabenbereich 74. Der Grabenbereich 74 ist in Fig. 3 im Querschnitt gezeigt. In Fig. 6 liegt das erste Gate 76 so über der verdeckten Schicht 72, daß es eine erste Fläche der verdeckten Schicht definiert, und das zweite Gate 78 liegt so über der verdeckten Schicht 72, daß es eine zweite Fläche der verdeckten Schicht definiert. Das erste Speicherelement ist durch eine erste Ladungsspeicherkapazität gekennzeichnet, die eine Funktion der ersten Fläche der verdeckten Schicht ist. Das zweite Speicherelement ist durch eine zweite Ladungsspeicherkapazi tät gekennzeichnet, die eine Funktion der zweiten Fläche der verdeckten Schicht ist.

Die Ladungsspeicherkapazität pro Flächeneinheit eines Speicherele ments ist eine Funktion der Dotierungsverunreinigungskonzentration in dem darunterliegenden Halbleiter. Der Grabenbereich 74 ist ein Bereich der verdeckten Schicht 72, in den eine zusätzliche Menge an N-Typ-Dotierungsverunreinigungen implantiert wurde, so daß ein Bereich mit erhöhter Ladungsspeicherkapazität pro Flächeneinheit entsteht. Das Grabenmuster hat eine im wesentlichen gleichmäßige laterale Breite über den Bereich des CCD-Schieberegisters, wo die Speicherelemente die Abmessung einer vollen lateralen Breite haben. Das Grabenmuster hat eine erhöhte laterale Breite in dem Bereich des CCD-Schieberegisters, wo ein Speicherelement die Abmessung einer reduzierten lateralen Breite hat. Ein Beispiel für ein Spei cherelement, das die Abmessung einer reduzierten lateralen Breite hat, ist das Anfangs-Registerladungsspeicherelement 62 (Fig. 5).

Die erste Fläche der verdeckten Schicht beinhaltet (1) die erste Grabenfläche und (2) eine erste Differenzfläche, wobei die erste Differenzfläche als die erste Fläche der verdeckten Schicht minus die erste Grabenfläche definiert ist. Eine Ladungsspeicherkapazität der ersten Differenzfläche für den Bereich über der ersten Diffe renzfläche ist eine Funktion einer ersten Dotierungsverunreini gungskonzentration, die die verdeckte Schicht 72 kennzeichnet. Eine Ladungsspeicherkapazität der ersten Grabenfläche für den Bereich über der ersten Grabenfläche ist eine Funktion einer zweiten Dotie rungsverunreinigungskonzentration, die größer ist als die erste Dotierungsverunreinigungskonzentration und den Grabenbereich 74 kennzeichnet. Die Ladungsspeicherkapazität der ersten Differenz fläche und die Ladungsspeicherkapazität der ersten Grabenfläche lassen sich unter Bildung einer ersten Ladungsspeicherkapazität (C/A)₁ kombinieren, die eine über die erste Fläche A₁ der ver deckten Schicht gemittelte Ladungsspeicherkapazität kennzeichnet.

Ähnlich beinhaltet die zweite Fläche der verdeckten Schicht (1) die zweite Grabenfläche und (2) eine zweite Differenzfläche, wobei die zweite Differenzfläche als die zweite Fläche der verdeckten Schicht minus die zweite Grabenfläche definiert ist. Eine Ladungsspeicher kapazität der zweiten Differenzfläche für den Bereich über der zweiten Differenzfläche ist eine Funktion einer ersten Dotierungs verunreinigungskonzentration, die die verdeckte Schicht 72 kenn zeichnet. Eine Ladungsspeicherkapazität der zweiten Grabenfläche für den Bereich über der zweiten Grabenfläche ist eine Funktion der zweiten Dotierungsverunreinigungskonzentration, die größer ist als die erste Dotierungsverunreinigungskonzentration und den Grabenbe reich 74 kennzeichnet. Die Ladungsspeicherkapazität der zweiten Differenzfläche und die Ladungsspeicherkapazität der zweiten Gra benfläche lassen sich unter Bildung einer zweiten Ladungsspeicher kapazität (C/A)₂ kombinieren, die eine über die zweite Fläche A₂ der verdeckten Schicht gemittelte Ladungsspeicherkapazität kenn zeichnet.

Die maximale Anzahl von Elektronen, die von jedem Registerelement mit reduzierter Größe, das durch die erste Fläche der verdeckten Schicht gekennzeichnet ist, gespeichert werden können, ist gegeben durch:

N₁ = [(C/A)₁·A₁·V]/q, und

die maximale Anzahl von Elektronen, die von jedem Registerelement mit voller Größe, das durch die zweite Fläche der verdeckten Schicht gekennzeichnet ist, gespeichert werden können, ist gegeben durch:

N₂ = [(C/A)₂·A₂·V]/q,

wodurch klar wird, wie die erste und die zweite Grabenfläche anzu passen sind, so daß N₂ = N₁, um die Ladungsverarbeitungskapazität von CCD-Registerelementen unterschiedlicher Größe abzugleichen.

Der Fachmann wird erkennen, daß das geometrische Muster des Graben bereichs oder auch der verdeckten Schicht nicht auf die in Fig. 6 dargestellten rechteckigen Muster beschränkt ist. Zum Beispiel könnte der Grabenbereich die Form eines sich nach der Seite verjün genden Musters haben, oder die verdeckte Schicht könnte eine sich verjüngende Form haben, und der Grabenbereich eine sich erweiternde Form, oder die Form einer Reihe sich seitlich ausdehnender Blöcke, wobei die Länge der Blockausdehnung der sich verengenden Breite der sich verjüngenden verdeckten Schicht entspricht.

In Fig. 7 wurde eine beispielhafte Ausführungsform der Erfindung auf einen Vollbild-CCD-Bildsensor 80 angewendet, der folgendes umfaßt: 5040 × 5040 Photoelemente, ein horizontales Register 82, wobei die Photoelemente und das horizontale Register einen Abstand bzw. eine Teilung von 12 µm haben, 8 getrennte Ausgangssignal abgriffspunkte 84, die sich im gleichen Abstand auf dem horizonta len Schieberegister befinden, 16 Abschnitte vertikaler Takte 86, drei Polysiliciumgates, Verarbeitung verdeckter Kanäle, Metall busleisten für Signale, die vertikal entlang den Kanalisolierungen zwischen den Bildpunkten laufen, und eine zweite Metallschicht, die als Lichtabschirmung für die nichtbildgebenden Abschnitte des Bildsensors dienen.

Die Bewertung dieser beispielhaften Ausführungsform der Erfindung bestätigte, daß die Reduktion der Kapazität durch die Minimierung der Geometrien im Bereich der Signalabgriffspunkte (z. B. N⁺-Float- Diffusionsleseknotenpunkt 52), die wiederum aufgrund der Flächen reduktion des ersten Registerelements (z. B. Anfangs-Schieberegi sterladungsspeicherelement 62) des benachbarten Ausleseregister abschnitts möglich ist, die Empfindlichkeit der Ausgangsstruktur um den Faktor 2 gegenüber der Konstruktion der Ausgangsstruktur, die den Stand der Technik kennzeichnet, verbessert. Die Flächen reduktion der ersten Stufe des Registers, das dem Ausgangssignal abgriffspunkt benachbart ist, wird durch die geeignete Vergrößerung des Kanalgrabenimplantats in diesem Registerelement wiederum ohne eine Reduktion der Sättigungsladungskapazität dieses Register elements erreicht. Die Effizienz der Erfindung wurde gezeigt. Die Sättigungskapazität des eingekerbten Registerelements ist gleich oder größer als die Sättigungskapazität des benachbarten Register elements mit voller Größe.

Claims

1. Grabenbereich in einem CCD-Schieberegister, das eine Längs richtung definiert, wobei das CCD-Schieberegister eine ver deckte Schicht, eine erste Gateelektrode und eine zweite Gate elektrode, die in Längsrichtung neben der ersten Gateelektrode angebracht ist, aufweist, wobei die verdeckte Schicht ein Halbleitermaterial beinhaltet, das durch eine erste Dotie rungsverunreinigungskonzentration gekennzeichnet ist, wobei die erste Gateelektrode so über der verdeckten Schicht ange bracht ist, daß sie eine erste Fläche der verdeckten Schicht definiert, und die zweite Gateelektrode so über der verdeckten Schicht angebracht ist, daß sie eine zweite Fläche der ver deckten Schicht definiert, wobei die zweite Fläche der ver deckten Schicht größer ist als die erste Fläche der verdeckten Schicht, wobei der Grabenbereich so in der verdeckten Schicht gebildet ist, daß er eine zweite Dotierungsverunreinigungs konzentration aufweist, wobei die zweite Dotierungsverunreini gungskonzentration größer ist als die erste Dotierungsverun reinigungskonzentration, wobei die erste Gateelektrode so über dem Grabenbereich angebracht ist, daß sie eine erste Graben fläche definiert, die zweite Gateelektrode so über dem Graben bereich angebracht ist, daß sie eine zweite Grabenfläche defi niert, wobei die erste Grabenfläche größer ist als die zweite Grabenfläche.

2. Grabenbereich gemäß Anspruch 1, wobei:
die erste Fläche der verdeckten Schicht eine Fläche für ein erstes Ladungsspeicherelement definiert, das durch eine erste Ladungsspeicherkapazität gekennzeichnet ist, wobei die erste Ladungsspeicherkapazität eine Funktion der ersten Grabenfläche ist;
die zweite Fläche der verdeckten Schicht eine Fläche für ein zweites Ladungsspeicherelement definiert, das durch eine zweite Ladungsspeicherkapazität gekennzeichnet ist, wobei die zweite Ladungsspeicherkapazität eine Funktion der zweiten Grabenfläche ist; und
die erste und die zweite Grabenfläche so bemessen sind, daß die erste Ladungsspeicherkapazität gleich oder größer als die zweite Ladungsspeicherkapazität ist.

3. Verdeckte Schicht in einem CCD-Schieberegister, das eine Längsrichtung definiert, wobei das CCD-Schieberegister eine erste Gateelektrode und eine zweite Gateelektrode, die in Längsrichtung neben der ersten Gateelektrode angebracht ist, aufweist, wobei die verdeckte Schicht eine erste Dotierungs verunreinigungskonzentration aufweist, wobei die erste Gate elektrode so über der verdeckten Schicht angebracht ist, daß sie eine erste Fläche der verdeckten Schicht definiert, und die zweite Gateelektrode so über der verdeckten Schicht ange bracht ist, daß sie eine zweite Fläche der verdeckten Schicht definiert, wobei die zweite Fläche der verdeckten Schicht größer ist als die erste Fläche der verdeckten Schicht, wobei in der verdeckten Schicht ein Grabenbereich gebildet ist, wobei der Grabenbereich eine zweite Dotierungsverunreinigungs konzentration aufweist, wobei die zweite Dotierungsverunreini gungskonzentration größer ist als die erste Dotierungsverun reinigungskonzentration, wobei die erste Gateelektrode so über dem Grabenbereich angebracht ist, daß sie eine erste Graben fläche definiert, die zweite Gateelektrode so über dem Grabenbereich angebracht ist, daß sie eine zweite Grabenfläche definiert, wobei die erste Grabenfläche größer ist als die zweite Grabenfläche.

4. Verdeckte Schicht gemäß Anspruch 3, wobei:
die erste Fläche der verdeckten Schicht eine Fläche für ein erstes Ladungsspeicherelement definiert, das durch eine erste Ladungsspeicherkapazität gekennzeichnet ist, wobei die erste Ladungsspeicherkapazität eine Funktion der ersten Grabenfläche ist;
die zweite Fläche der verdeckten Schicht eine Fläche für ein zweites Ladungsspeicherelement definiert, das durch eine zweite Ladungsspeicherkapazität gekennzeichnet ist, wobei die zweite Ladungsspeicherkapazität eine Funktion der zweiten Grabenfläche ist; und
die erste und die zweite Grabenfläche so bemessen sind, daß die erste Ladungsspeicherkapazität gleich oder größer als die zweite Ladungsspeicherkapazität ist.

5. CCD-Schieberegister, das eine Längsrichtung definiert, umfassend:
eine erste Gateelektrode;
eine zweite Gateelektrode, die in Längsrichtung neben der ersten Gateelektrode angebracht ist;
eine verdeckte Schicht, die eine erste Dotierungsverunreini gungskonzentration aufweist, wobei die erste Gateelektrode so über der verdeckten Schicht angebracht ist, daß sie eine erste Fläche der verdeckten Schicht definiert, und die zweite Gateelektrode so über der verdeckten Schicht angebracht ist, daß sie eine zweite Fläche der verdeckten Schicht definiert, wobei die zweite Fläche der verdeckten Schicht größer ist als die erste Fläche der verdeckten Schicht, wobei in der verdeck ten Schicht ein Grabenbereich gebildet ist, wobei der Graben bereich eine zweite Dotierungsverunreinigungskonzentration aufweist, wobei die zweite Dotierungsverunreinigungskonzentra tion größer ist als die erste Dotierungsverunreinigungskonzen tration, wobei die erste Gateelektrode so über dem Grabenbe reich angebracht ist, daß sie eine erste Grabenfläche definiert, die zweite Gateelektrode so über dem Grabenbereich angebracht ist, daß sie eine zweite Grabenfläche definiert, wobei die erste Grabenfläche größer ist als die zweite Grabenfläche.

6. CCD-Schieberegister gemäß Anspruch 5, wobei:
die erste Fläche der verdeckten Schicht eine Fläche für ein erstes Ladungsspeicherelement definiert, das durch eine erste Ladungsspeicherkapazität gekennzeichnet ist, wobei die erste Ladungsspeicherkapazität eine Funktion der ersten Grabenfläche ist;
die zweite Fläche der verdeckten Schicht eine Fläche für ein zweites Ladungsspeicherelement definiert, das durch eine zweite Ladungsspeicherkapazität gekennzeichnet ist, wobei die zweite Ladungsspeicherkapazität eine Funktion der zweiten Grabenfläche ist; und
die erste und die zweite Grabenfläche so bemessen sind, daß die erste Ladungsspeicherkapazität gleich oder größer als die zweite Ladungsspeicherkapazität ist.

7. CCD-Schieberegister mit Signalabgriff, das eine Längsrichtung definiert und eine Mehrzahl von CCD-Schieberegistersegmenten umfaßt, wobei die Mehrzahl von CCD-Schieberegistersegmenten ein erstes CCD-Schieberegistersegment und ein zweites CCD- Schieberegistersegment umfaßt, wobei:
das erste CCD-Schieberegistersegment einen Leseknotenpunkt umfaßt und
das zweite CCD-Schieberegistersegment eine verdeckte Schicht, eine erste Gateelektrode, eine zweite Gateelektrode, die in Längsrichtung neben der ersten Gateelektrode angebracht ist, umfaßt, wobei die verdeckte Schicht eine erste Dotierungs verunreinigungskonzentration aufweist, wobei die erste Gateelektrode so über der verdeckten Schicht angebracht ist, daß sie eine erste Fläche der verdeckten Schicht definiert, und die zweite Gateelektrode so über der verdeckten Schicht angebracht ist, daß sie eine zweite Fläche der verdeckten Schicht definiert, wobei die zweite Fläche der verdeckten Schicht größer ist als die erste Fläche der verdeckten Schicht, wobei in der verdeckten Schicht ein Grabenbereich gebildet ist, wobei der Grabenbereich eine zweite Dotierungs verunreinigungskonzentration aufweist, wobei die zweite Dotie rungsverunreinigungskonzentration größer ist als die erste Dotierungsverunreinigungskonzentration, wobei die erste Gateelektrode so über dem Grabenbereich angebracht ist, daß sie eine erste Grabenfläche definiert, die zweite Gateelek trode so über dem Grabenbereich angebracht ist, daß sie eine zweite Grabenfläche definiert, wobei die erste Grabenfläche größer ist als die zweite Grabenfläche.

8. CCD-Schieberegister mit Signalabgriff gemäß Anspruch 7, wobei:
die erste Fläche der verdeckten Schicht eine Fläche für ein erstes Ladungsspeicherelement definiert, das durch eine erste Ladungsspeicherkapazität gekennzeichnet ist, wobei die erste Ladungsspeicherkapazität eine Funktion der ersten Grabenfläche ist;
die zweite Fläche der verdeckten Schicht eine Fläche für ein zweites Ladungsspeicherelement definiert, das durch eine zweite Ladungsspeicherkapazität gekennzeichnet ist, wobei die zweite Ladungsspeicherkapazität eine Funktion der zweiten Grabenfläche ist; und
die erste und die zweite Grabenfläche so bemessen sind, daß die erste Ladungsspeicherkapazität gleich oder größer als die zweite Ladungsspeicherkapazität ist.

9. CCD-Schieberegister mit Signalabgriff gemäß Anspruch 7, wobei:
sowohl das erste als auch das zweite CCD-Schieberegisterseg ment durch eine Teilungslänge in der Längsrichtung gekenn zeichnet sind und
die erste Gateelektrode so angeordnet ist, daß sowohl der Leseknotenpunkt als auch die erste Fläche der verdeckten Schicht innerhalb einer Teilungslänge in der Längsrichtung enthalten sind.

10. CCD-Schieberegister mit Signalabgriff gemäß Anspruch 7, wobei:
das CCD-Schieberegister mit Signalabgriff eine laterale Richtung quer zur Längsrichtung definiert;
der Leseknotenpunkt durch eine Knotenbreite in der lateralen Richtung gekennzeichnet ist; und
die verdeckte Schicht durch eine Kanalbreite in der lateralen Richtung gekennzeichnet ist, wobei die Knotenbreite kleiner ist als die Kanalbreite.

11. CCD-Schieberegister mit Signalabgriff gemäß Anspruch 10, wobei der Leseknotenpunkt durch eine parasitäre Kapazität gekenn zeichnet ist, wobei die parasitäre Kapazität dadurch reduziert wird, daß die Knotenbreite kleiner als die Kanalbreite ist.

12. CCD-Schieberegister mit Signalabgriff, das eine Längsrichtung definiert und eine Mehrzahl von CCD-Schieberegistersegmenten umfaßt, wobei die Mehrzahl von CCD-Schieberegistersegmenten ein erstes CCD-Schieberegistersegment und ein zweites CCD- Schieberegistersegment umfaßt, wobei sowohl das erste als auch das zweite CCD-Schieberegistersegment durch eine Teilungslänge in der Längsrichtung gekennzeichnet sind, wobei:
das erste CCD-Schieberegistersegment einen Leseknotenpunkt umfaßt und
das zweite CCD-Schieberegistersegment ein Anfangs-Schiebe registerladungsspeicherelement umfaßt, wobei sowohl der Leseknotenpunkt als auch das Anfangs-Schieberegisterladungs speicherelement innerhalb einer Teilungslänge in der Längs richtung angeordnet sind.

13. CCD-Schieberegister mit Signalabgriff gemäß Anspruch 12, wobei:
das CCD-Schieberegister mit Signalabgriff eine laterale Richtung quer zur Längsrichtung definiert;
der Leseknotenpunkt durch eine Knotenbreite in der lateralen Richtung gekennzeichnet ist; und
das Anfangs-Schieberegisterladungsspeicherelement durch eine Kanalbreite in der lateralen Richtung gekennzeichnet ist, wobei die Knotenbreite kleiner ist als die Kanalbreite.

14. CCD-Schieberegister mit Signalabgriff gemäß Anspruch 13, wobei der Leseknotenpunkt durch eine parasitäre Kapazität gekenn zeichnet ist, wobei die parasitäre Kapazität dadurch reduziert wird, daß die Knotenbreite kleiner als die Kanalbreite ist.

15. Verfahren zur Herstellung eines CCD-Schieberegisters mit Signalabgriff, wobei das CCD-Schieberegister mit Signalabgriff eine Längsrichtung definiert und ein erstes und ein zweites CCD-Schieberegistersegment umfaßt, wobei das erste und das zweite CCD-Schieberegistersegment durch eine Teilungslänge in der Längsrichtung gekennzeichnet sind, wobei das Verfahren die folgenden Schritte umfaßt:
Bilden eines Leseknotenpunkts neben einem terminalen Speicher element des ersten CCD-Schieberegistersegments, wobei der Leseknotenpunkt zwischen dem ersten und dem zweiten CCD- Schieberegistersegment angebracht wird; und
Bilden eines ersten Speicherelements in einem anfänglichen Ende des zweiten CCD-Schieberegistersegments, wobei das erste Speicherelement und der Leseknotenpunkt innerhalb einer Teilungslänge in der Längsrichtung angeordnet sind.

16. Verfahren gemäß Anspruch 15, das weiterhin einen Schritt des Bildens eines zweiten Speicherelements neben dem ersten Spei cherelement in dem zweiten CCD-Schieberegistersegment umfaßt, so daß das erste Speicherelement die gleiche Signalladung wie das zweite Speicherelement speichern kann, wobei das zweite Speicherelement einen Abstand von dem ersten CCD-Schiebe registersegment von einer Teilungslänge in der Längsrichtung aufweist, wobei das erste Speicherelement und der Leseknoten punkt zwischen dem zweiten Speicherelement und dem ersten CCD-Schieberegistersegment angebracht werden.

17. Verfahren gemäß Anspruch 16, wobei:
die Schritte des Bildens eines ersten Speicherelements und des Bildens eines zweiten Speicherelements einen Schritt des Bil dens einer verdeckten Schicht beinhalten, wobei die verdeckte Schicht eine erste Dotierungsverunreinigungskonzentration aufweist;
die Schritte des Bildens eines ersten Speicherelements und des Bildens eines zweiten Speicherelements weiterhin einen Schritt des Bildens eines Grabenbereichs beinhalten, wobei der Graben bereich eine zweite Dotierungsverunreinigungskonzentration aufweist, wobei die zweite Dotierungsverunreinigungskonzen tration größer ist als die erste Dotierungsverunreinigungs konzentration; und
der Schritt des Bildens eines Grabenbereichs Schritte des Bildens eines ersten Grabenbereichs, der durch eine erste Grabenfläche in dem ersten Speicherelement gekennzeichnet ist, und des Bildens eines zweiten Grabenbereichs, der durch eine zweite Grabenfläche in dem zweiten Speicherelement gekenn zeichnet ist, beinhaltet, wobei die erste Grabenfläche größer ist als die zweite Grabenfläche.

18. Verfahren zur Herstellung eines CCD-Schieberegisters, wobei das CCD-Schieberegister eine Längsrichtung definiert und durch eine Teilungslänge in der Längsrichtung gekennzeichnet ist, wobei das Verfahren die folgenden Schritte umfaßt:
Bilden eines ersten Speicherelements in dem CCD-Schieberegi ster, wobei das erste Speicherelement durch eine erste Speicherfläche und eine Ausdehnung in der Längsrichtung von einer Teilungslänge gekennzeichnet ist; und
Bilden eines zweiten Speicherelements in dem CCD-Schieberegi ster, so daß das erste Speicherelement die gleiche Signal ladung wie das zweite Speicherelement speichern kann, wobei das zweite Speicherelement durch eine zweite Speicherfläche und eine Ausdehnung in der Längsrichtung von einer Teilungs länge gekennzeichnet ist, wobei die zweite Speicherfläche größer ist als die erste Speicherfläche.

19. Verfahren gemäß Anspruch 18, wobei:
die Schritte des Bildens eines ersten Speicherelements und des Bildens eines zweiten Speicherelements einen Schritt des Bil dens einer verdeckten Schicht beinhalten, wobei die verdeckte Schicht eine erste Dotierungsverunreinigungskonzentration aufweist;
die Schritte des Bildens eines ersten Speicherelements und des Bildens eines zweiten Speicherelements weiterhin einen Schritt des Bildens eines Grabenbereichs beinhalten, wobei der Graben bereich eine zweite Dotierungsverunreinigungskonzentration aufweist, wobei die zweite Dotierungsverunreinigungskonzen tration größer ist als die erste Dotierungsverunreinigungs konzentration; und
der Schritt des Bildens eines Grabenbereichs Schritte des Bildens eines ersten Grabenbereichs, der durch eine erste Grabenfläche in dem ersten Speicherelement gekennzeichnet ist, und des Bildens eines zweiten Grabenbereichs, der durch eine zweite Grabenfläche in dem zweiten Speicherelement gekenn zeichnet ist, beinhaltet, wobei die erste Grabenfläche größer ist als die zweite Grabenfläche.

20. Verdeckte Kanalstruktur eines CCD-Schieberegisters, umfassend:
einen ersten verdeckten Kanalbereich eines ersten Register elements, der durch eine Größe des ersten verdeckten Kanalbe reichs gekennzeichnet ist;
einen zweiten verdeckten Kanalbereich eines zweiten Register elements, der durch eine Größe des zweiten verdeckten Kanal bereichs gekennzeichnet ist, wobei die Größe des ersten verdeckten Kanalbereichs von der Größe des zweiten verdeckten Kanalbereichs verschieden ist; und
eine Grabenstruktur, die im ersten und im zweiten verdeckten Kanalbereich gebildet ist und sich über beide ausdehnt, wobei die Grabenstruktur durch eine Dotierungsverunreinigungskonzen tration gekennzeichnet ist, die gegenüber der Dotierungs verunreinigungskonzentration, die einen der Bereiche erster verdeckter Kanalbereich und zweiter verdeckter Kanalbereich kennzeichnet, erhöht ist.

21. Verdeckte Kanalstruktur gemäß Anspruch 20, wobei:
die Grabenstruktur einen ersten Grabenbereich und einen zweiten Grabenbereich umfaßt;
der erste Grabenbereich ein Bereich der Grabenstruktur ist, der im ersten verdeckten Kanalbereich gebildet ist, wobei der erste Grabenbereich durch eine Größe des ersten Grabenbereichs gekennzeichnet ist; und
der zweite Grabenbereich ein Bereich der Grabenstruktur ist, der im zweiten verdeckten Kanalbereich gebildet ist, wobei der zweite Grabenbereich durch eine Größe des zweiten Grabenbe reichs gekennzeichnet ist, wobei die Größe des ersten Graben bereichs von der Größe des zweiten Grabenbereichs verschieden ist.

22. Verdeckte Kanalstruktur gemäß Anspruch 21, wobei:
die Größe des ersten Grabenbereichs größer ist als die Größe des zweiten Grabenbereichs; und
wobei die Größe des zweiten verdeckten Kanalbereichs größer ist als die Größe des ersten verdeckten Kanalbereichs.