DE19531651A1 - Verfahren zur Anordnung von Leiterbahnen auf der Oberfläche eines Halbleiterbauelements - Google Patents
Verfahren zur Anordnung von Leiterbahnen auf der Oberfläche eines HalbleiterbauelementsInfo
- Publication number
- DE19531651A1 DE19531651A1 DE19531651A DE19531651A DE19531651A1 DE 19531651 A1 DE19531651 A1 DE 19531651A1 DE 19531651 A DE19531651 A DE 19531651A DE 19531651 A DE19531651 A DE 19531651A DE 19531651 A1 DE19531651 A1 DE 19531651A1
- Authority
- DE
- Germany
- Prior art keywords
- forbidden
- areas
- enlargement
- prohibited
- lines
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/528—Geometry or layout of the interconnection structure
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/394—Routing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/926—Dummy metallization
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- Evolutionary Computation (AREA)
- Computer Networks & Wireless Communication (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
- Wire Bonding (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
Die Erfindung geht aus von einem Verfahren zur Anordnung von
Leiterbahnen auf der Oberfläche eines Halbleiterelements
nach der Gattung des unabhängigen Patentanspruchs. Es sind
bereits Verfahren zur Anordnung von Halbleiterelementen
bekannt, bei denen auf der Oberfläche der Halbleiterelemente
Pfade festgelegt werden, auf denen die Leiterbahnen
angeordnet sind. Die Pfade sind außerhalb von verbotenen
Bereichen der Halbleiteroberfläche gelegen.
Das erfindungsgemäße Verfahren mit den kennzeichnenden
Merkmalen des unabhängigen Patentanspruchs hat demgegenüber
den Vorteil, daß auf eine einfache Weise eine vorteilhafte
Anordnung der Leiterbahnen erreicht wird. Die Leiterbahnen
können durch das erfindungsgemäße Verfahren besonders
platzsparend angeordnet werden. Weiterhin wird erreicht, daß
die Leiterbahnen optimale Abstände zu den verbotenen
Bereichen einhalten.
Durch die in den abhängigen Ansprüchen aufgeführten
Maßnahmen sind vorteilhafte Weiterbildungen und
Verbesserungen des Verfahrens nach dem unabhängigen
Patentanspruchs möglich. Für die überwiegende Anzahl von
Problemstellungen ist es ausreichend, zwei
Koordinatensysteme zu definieren, die jeweils für sich einen
eigenen Vergrößerungswert aufweisen. Besonders günstig ist
dabei, wenn die beiden Koordinatensysteme zueinander einen
Winkel von 45° aufweisen. Besonders einfach wird das
erfindungsgemäße Verfahren anhand von Rasterpunkten
durchgeführt, wobei ausgehend von den bereits verbotenen
Rasterpunkten eine Vergrößerung durch Betrachtung der
benachbarten Rasterpunkte erfolgt. Sofern die verbotenen
Bereiche als Polygone definiert sind, können die einzelnen
Linienzüge des Polygons vergrößert und verlängert werden.
Ausführungsbeispiele der Erfindung sind in den Zeichnungen
dargestellt und in der nachfolgenden Beschreibung näher
erläutert. Es zeigen die Fig. 1 eine Leiterbahn auf einem
Halbleiterelement, Fig. 2 die Vergrößerung eines
rechteckigen verbotenen Bereichs und die Fig. 3 bis 5
eine Methode zur Vergrößerung eines verbotenen Bereichs, der
aus Rasterpunkten aufgebaut ist.
In der Fig. 1 wird eine Leiterbahn 4 gezeigt, die auf einem
Pfad 3 angeordnet wird. Der Pfad 3 besteht aus einem dünnen
Linienzug, während sich die Leiterbahn 4 mit endlicher
Breite zu beiden Seiten des Pfades 3 erstreckt. Mit 1 ist
hier ein verbotener Bereich bezeichnet, in dem keinerlei
Leiterbahnen angeordnet werden dürfen. Dabei handelt es sich
i.a. um Leitungssegmente, die zu anderen elektronischen
Netzen gehören oder es kann sich beispielsweise um einen
Bereich der Halbleiteroberfläche handeln, in der ein
Bauelement vorgesehen ist, dessen Funktion durch einen
Strom, der durch eine Leiterbahn fließt, gestört werden
könnte. Leiterbahnen müssen auch einen gewissen Abstand zu
derartigen verbotenen Bereichen 1 einhalten. Um den
Platzbedarf für die Anordnung möglichst gering zu halten,
ist es dabei wünschenswert, einen möglichst geringen Abstand
zwischen Leiterbahnen und dem verbotenen Bereich zu
realisieren.
Bei der Anordnung von Leiterbahnen 4 auf der Oberfläche von
Halbleiterelementen können Richtungsänderungen der
Leiterbahnen erforderlich sein. In der Fig. 1 wird eine
Leiterbahn 4 gezeigt, bei der eine Richtungsänderung um 90°
erfolgt. Diese Richtungsänderung erfolgt jedoch nicht durch
eine einzige Richtungsänderung von 90°, sondern durch zwei
Richtungsänderungen mit jeweils 45°. Dies liegt darin
begründet, daß es an derartigen Leitungsknicken, d. h.
Bereichen, in denen eine abrupte Richtungsänderung der
Leiterbahn erfolgt, zu einer Stromkonzentration auf der
Innenseite des Abknickungsbereiches kommt. Bei einer
abrupten Richtungsänderung um 90° ist die
Stromdichteerhöhung besonders groß, und es kann infolge
durch Elektromigration zu einer vorschnellen Alterung bzw.
Zerstörung der Leiterbahn 4 kommen. Diese Stromkonzentration
wird dadurch verringert, indem das Abknicken der
Leiterbahnen auf jeweils maximal 45° begrenzt wird.
Weiterhin müssen bei der Anordnung von Leiterbahnen 4
Mindestabstände zu den verbotenen Bereichen 1 eingehalten
werden. Entlang gerader Linien, wie sie hier von den
Längsseiten der rechteckförmigen verbotenen Zone 1 gebildet
werden, ist dabei ein erster Abstand 20 einzuhalten.
Gegenüber von Eckpunkten der verbotenen Bereiche 1 ist ein
zweiter Abstand 21 einzuhalten, der in der Regel größer ist
als der erste Abstand 20. Die Abstände 20, 21 sollten jedoch
auch nicht größer als erforderlich gewählt werden, da dies
zu einer Vergrößerung des Platzbedarfes für die Anordnung
der Leiterbahnen 4 auf der Halbleiteroberfläche führt und
somit Halbleiteroberfläche verschwendet wird.
In der Fig. 2 wird ein Teil des Layouts einer
Halbleiterschaltung gezeigt. Bei einem derartigen Layout
handelt es sich um einen Plan, der angibt, wo welche
Halbleiterbereiche und Leiterbahnen angeordnet werden
sollen. Um festzulegen, wo Leiterbahnen auf der Oberfläche
des Halbleiterelements angeordnet werden dürfen, wird durch
Vergrößerung des ersten verbotenen Bereichs 1 ein zweiter
verbotener Bereich 2 erzeugt. Außerhalb des zweiten
verbotenen Bereichs 2 können dann Pfade 3 für Leiterbahnen
angeordnet werden. Die Pfade 3 für die Leiterbahnen können
auch auf dem Rand der verbotenen Bereiche 2 angeordnet
werden.
In der Fig. 2 wird erläutert, wie durch eine geeignete
Vergrößerung der ersten verbotenen Zone 1 eine zweite
verbotene Zone 2 geschaffen wird, deren Abmessungen so
ausgelegt sind, daß die Leiterbahnen optimale Abstände 20 zu
den Längsseiten und optimale Abstände 21 zu den Ecken der
verbotenen Zone 1 einhalten und gleichzeitig ausschließlich
Knickbereiche mit Winkeln von 45° erzeugt werden. Dies wird
dadurch erzielt, daß die zweite verbotene Zone 2, die durch
eine Vergrößerung aus der ersten verbotenen Zone 1
hervorgeht, nicht in alle Richtungen gleichartig vergrößert
wird. Dazu ist ein erstes Koordinatensystem - bestehend aus
den Richtungen x und y - und ein zweites Koordinatensystem -
bestehend aus den Richtungen a und b - gezeigt. Die
Vergrößerung der ersten verbotenen Zone 1 erfolgt in x- und
y-Richtung mit einem ersten Wert und in a- und b-Richtungen
mit einem zweiten Wert. Die Seiten der rechteckigen ersten
verbotenen Zone 1, die parallel zur x- und y-Richtung sind,
werden so in die Seiten der zweiten verbotenen Zone 2
überführt, die ebenfalls parallel zur x- und y-Richtung
sind. Die Eckpunkte der ersten verbotenen Zone 1 bilden dann
Seiten der zweiten verbotenen Zone 2, die parallel zur a-
und b-Richtung sind. Da im vorliegenden Fall die x- und
y-Richtung zueinander senkrecht sind, die a- und b-Richtung
zueinander senkrecht sind und die x-Richtung zur a-Richtung
und die y-Richtung zur b-Richtung jeweils einen Winkel von
45° aufweisen, weisen auch die Seitenwände der zweiten
verbotenen Zone 2, die durch Vergrößerung der Seitenwände
der verbotenen Zone 1 hervorgegangen sind, einen Winkel von
45° zu den Seitenwänden der zweiten verbotenen Zone 2 auf,
die durch Vergrößerung der Eckpunkte hervorgegangen sind.
Für die weitere Anordnung der Leiterbahnen muß nur noch
beachtet werden, daß die Leiterbahnen auf Pfaden 3
angeordnet werden, die außerhalb oder auf dem Rand der
zweiten verbotenen Zone 2 angeordnet sind. Da sich, wie in
der Fig. 1 gezeigt wird, die Leiterbahn zu beiden Seiten
des Pfades 3 erstreckt, wird dabei der Vergrößerung der
ersten verbotenen Zone 1 ein gewisser Vorhalt eingerechnet,
der der Breite der Leiterbahnen 4 Rechnung trägt.
Das hier beschriebene Verfahren ist besonders geeignet, wenn
die Anordnung der Leiterbahnen in einer elektronischen
Datenverarbeitung automatisch erfolgen soll. Da die zweiten
verbotenen Zonen 2 bereits alle Informationen bezüglich
eines Abstandes der Leiterbahnen zu verbotenen Zonen 1
enthalten und gleichzeitig ausschließlich 45°-Winkel
aufweisen, muß für die weitere Verarbeitung berücksichtigt
werden, daß die Pfade 3 für die Leiterbahnen 4 nicht
innerhalb der verbotenen Zonen 2 angeordnet werden dürfen.
Die erste verbotene Zone 1 kann als Innenraum von
Linienzügen, die ein Polygon bilden, definiert sein, d. h.
der in der Fig. 1 gezeigte rechteckige verbotene Bereich 1
besteht aus 4 Linienzügen, die die Eckpunkte miteinander
verbinden. Die Erzeugung des zweiten verbotenen Bereichs
erfolgt dann dadurch, daß zu jedem dieser vier Linienzüge
ein neuer Linienzug erzeugt wird, der parallel nach außen
verschoben ist. Dabei erfolgt eine Verlängerung der
verschobenen Linienzüge, wobei der Wert diese Verlängerung
vom Wert der Vergrößerung und vom Winkel zum benachbarten
Linienzug abhängt. Die so gebildeten parallel verschobenen
Linien sind parallel zur x- und y-Richtung angeordnet. Die
Eckpunkte dieser Linien werden dann durch weitere
Linienzüge, die parallel zur a- und b-Richtung sind,
vervollständigt. Der zweite verbotene Bereich ist dann als
Innenraum des so vervollständigten Polygons definiert.
Weiterhin können auf der Halbleiteroberfläche eine Vielzahl
von Rasterpunkten definiert sein, die auf Geraden angeordnet
sind die zueinander senkrecht sind. Derartige Rasterpunkte
werden im Folgenden als zueinander senkrecht angeordnete
Rasterpunkte bezeichnet. Auf einer derartigen Halbleiter
oberfläche würde ein erster verbotener Bereich 1 als Menge
von Rasterpunkten definiert, denen jeweils der Status
"verboten" zugeordnet ist. In der Fig. 3 werden neun
derartige Rasterpunkte, die zueinander senkrecht angeordnet
sind, gezeigt. Der zentrale Rasterpunkt 30 ist von acht
Nachbarpunkten umgeben. Die sog. senkrechten Nachbarpunkte
31 sind dabei in x- und y-Richtung zum zentralen Rasterpunkt
30 angeordnet. Die diagonalen Nachbarrasterpunkte 32 sind
dabei in a- und b-Richtung angeordnet. Wenn der Abstand
zwischen dem zentralen Rasterpunkt 30 und den senkrechten
Nachbarpunkten 31 auf die Länge 1 normiert wird, so beträgt
der Abstand der diagonalen Rasterpunkte 32 zum zentralen
Rasterpunkt 30 ungefähr 1,4 (Wurzel 2). In der Fig. 4 wird
ein Ausschnitt eines ersten verbotenen Bereichs 1 gezeigt,
der als Menge von Rasterpunkten, denen der Status "verboten"
zugeordnet ist, definiert ist. Um die äußere Begrenzung
dieser erst verbotenen Zone 1 deutlich herauszustellen, sind
die äußeren Rasterpunkte mit einer Begrenzungslinie 100
gekennzeichnet, die die äußeren Rasterpunkte miteinander
verbindet. Ausgehend von dieser ersten verbotenen Zone 1
wird nun die zweite verbotene Zone 2 gebildet, indem jeweils
benachbarten Rasterpunkten, die noch nicht den Status
"verboten" aufweisen, dieser Status zugeordnet wird. Da im
Inneren des ersten verbotenen Bereichs 1 alle Rasterpunkte
nur Nachbarn aufweisen, die ebenfalls mit dem Status
"verboten" versehen sind, erfolgt das Wachstum ausgehend von
den Rasterpunkten, die auf der äußeren Begrenzungslinie 100
angeordnet sind. Das Wachstum erfolgt derart, daß ausgehend
von den Rasterpunkten, die bereits mit dem Status "verboten"
versehen sind, allen benachbarten Rasterpunkten, sowohl den
senkrechten Nachbarpunkten 31 wie auch den diagonalen
Nachbarpunkten 32, der Status "verboten" zugeordnet wird.
Die Rasterpunkte, denen im ersten Vergrößerungsschritt der
Status "verboten" zugeordnet wird, sind in der Fig. 4 durch
die Linie 101 miteinander verbunden. Entsprechend sind die
Rasterpunkte, die im zweiten und dritten
Vergrößerungsschritt mit dem Status "verboten" versehen
werden, durch die Linie 102 und 103 verbunden.
In der Fig. 5 wird ebenfalls ein Ausschnitt aus einer
verbotenen Zone 1 gezeigt, wobei die Randpunkte wiederum
durch eine Linie 100 gekennzeichnet sind. Ausgehend von der
verbotenen Zone 1 wird die zweite verbotene Zone 2 durch
Vergrößerung der ersten verbotenen Zone 1 gebildet. In der
Fig. 5 erfolgt die Vergrößerung jedoch dadurch, daß nur den
senkrechten Nachbarpunkten, die noch nicht den Status
"verboten" aufweisen, dieser Status verliehen wird. Die
Linien 101 bis 104 kennzeichnen die Rasterpunkte, denen im
ersten, zweiten, dritten und vierten Vergrößerungsschritt
jeweils der Status "verboten" zugeordnet wird.
Wenn der senkrechte Abstand zwischen den in den Fig. 4
und 5 gezeigten Rasterpunkten wieder auf 1 nominiert wird, so
erfolgt in x- und y-Richtung die Vergrößerung der ersten
verbotenen Zone 1 bei jedem Vergrößerungsschritt jeweils um
eine Einheit. In der Diagonale, d. h. in der a-Richtung, ist
jedoch in den beiden Figuren ein Unterschied durch starkes
Wachstum gegeben. In der Fig. 4 erfolgt das Wachstum in der
Diagonalen mit einem Faktor von ca. 1,4 Einheiten (Wurzel
2), und in der Fig. 5 erfolgt die diagonale Vergrößerung
jeweils mit einem Faktor von ca. 0,7 ((Wurzel 2)/2) pro
Vergrößerungsschritt. Die Vergrößerung, in der nur den
senkrecht benachbarten Punkten der Status "verboten"
zugeordnet wird, führt jedoch zur Ausbildung einer zweiten
verbotenen Zone 2, bei der rechtwinklige Ecken der zweiten
verbotenen Zone 2 vermieden werden.
Die zu den Fig. 4 und 5 beschriebenen
Vergrößerungsschritte können auch abwechselnd oder in jedem
beliebigen Verhältnis aufeinanderfolgend durchgeführt werden.
Jeder Vergrößerungsschritt führt in x- und y-Richtung
jeweils zu einer Vergrößerung um eine Maßeinheit. Jeder
Vergrößerungsschritt nach der Fig. 4 führt in a-Richtung zu
einem Wachstum von ca. 1,4, und jeder Vergrößerungsschritt
nach der Fig. 5 führt in a-Richtung zu einer Vergrößerung
von ca. 0,7. Die Vergrößerungsverfahren nach den Fig. 4
und 5 können nun in beliebiger Reihenfolge nacheinander
durchgeführt werden. Wenn beispielsweise neun
Vergrößerungsschritte vorgenommen werden, von denen drei
nach der Fig. 5 und sechs nach der Fig. 4 erfolgen, so
beträgt das Wachstum in x- und y-Richtung neun Einheiten,
und in a-Richtung 3×0,7 + 6×1,4, d. h. 10,5 Einheiten.
Die so gebildete zweite verbotene Zone 2 weist somit in a-
und b-Richtung einen größeren Abstand auf als in x- und
y-Richtung. Weiterhin weist der äußere Rand dieser zweiten
verbotenen Zone 2 keine rechten Winkel, sondern nur 45°
Winkel auf.
Die Anordnung der Leiterbahnen erfolgt mittig auf dem Pfad,
so daß sich die Leiterbahn 4 mit endlicher Breite zu beiden
Seiten der Pfade 3 erstreckt. Wenn die Leiterbahn wieder
durch Rasterpunkte definiert wird, so ist es erforderlich,
für die Breite 41 der Leiterbahn 4 in x- oder y-Richtung
einen anderen Wert vorzusehen als für die Breite 42 der
Leiterbahn in a- oder b-Richtung. Die Weite 41 in x- oder
y-Richtung kann nur ganze Vielfache einer Maßeinheit annehmen,
während hingegen die Weite 42 in a- oder b-Richtung jeweils
nur das Vielfache von 0,7 ((Wurzel 2)/2) Einheiten annehmen
kann. Bei der Vergrößerung der ersten verbotenen Zone 1
müssen diese unterschiedlichen Weiten der Leiterbahn 4
berücksichtigt werden.
Claims (6)
1. Verfahren zur Anordnung von Leiterbahnen (4) auf der
Oberfläche eines Halbleiterelements, bei dem erste verbotene
Bereiche (1) festgelegt werden, und wobei die Leiterbahnen
(4) auf einem Pfad (3) angeordnet werden, der außerhalb oder
auf dem Rand der verbotenen Bereiche liegt, dadurch
gekennzeichnet, daß auf der Oberfläche des
Halbleiterelements zweite verbotene Bereiche (2) festgelegt
werden, daß die zweiten verbotenen Bereiche (2) durch
Vergrößern der ersten verbotenen Bereiche (1) gebildet
werden, und daß die Vergrößerung der ersten verbotenen
Bereiche (1) nicht in jeder Richtung gleichartig vorgenommen
wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß in
einer ersten und zweiten Richtung (x, y,), die senkrecht
zueinander sind, die Vergrößerung der ersten verbotenen
Bereiche (1) mit einem ersten Wert und daß die Vergrößerung
der ersten verbotenen Bereiche (1) in einer dritten und
vierten Richtung (a, b), die senkrecht zueinander sind und
zu der ersten und zweiten Richtung (x, y) nicht senkrecht
sind, mit einem zweiten Wert erfolgt.
3. Verfahren nach einem der vorhergehenden Ansprüche,
dadurch gekennzeichnet, daß die erste Richtung (x) zur
dritten Richtung (a) und die zweite Richtung (y) zur vierten
Richtung (b) einen Winkel von 45° aufweist.
4. Verfahren nach Anspruch 2 oder 3, dadurch gekennzeichnet,
daß die Vergrößerung in der ersten und zweiten Richtung (x,
y) geringer ist als die Vergrößerung in der dritten und
vierten Richtung (a, b).
5. Verfahren nach einem der vorhergehenden Ansprüche,
dadurch gekennzeichnet, daß die Oberfläche des
Halbleiterelements mit einem Raster von senkrecht zueinander
angeordneten Rasterpunkten (30, 31, 32) überzogen ist, daß
die ersten verbotenen Bereiche (1) jeweils durch eine Menge
von Rasterpunkten definiert sind, denen jeweils der Status
"verboten" zugeordnet ist, daß die Vergrößerung der ersten
verbotenen Bereiche in einer Abfolge von Schritten erfolgt,
in denen jeweils Rasterpunkten, die noch nicht mit dem
Status "verboten" versehen sind und die zu verbotenen
Rasterpunkten benachbart sind, ebenfalls der Status
"verboten" zugeordnet wird, und daß bei den
Vergrößerungsschritten entweder die senkrechten
Nachbarpunkte (31) oder alle Nachbarpunkte (31, 32) mit dem
Status "verboten" versehen werden.
6. Verfahren nach einem der Ansprüche 1 bis 4, dadurch
gekennzeichnet, daß die ersten verbotenen Bereiche (1) als
Innenraum von Linienzügen,die ein Polygon bilden, definiert
sind, daß zur Vergrößerung die Linienzüge parallel nach
außen verschoben werden, daß dabei eine Verlängerung der
Linienzüge erfolgt, deren Wert durch den Winkel zu
benachbarten Linienzügen und vom Wert der Vergrößerung
abhängt, und daß gegebenenfalls weitere Linienzüge eingefügt
werden, um ein vollständiges Polygon zu bilden.
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19531651A DE19531651C2 (de) | 1995-08-29 | 1995-08-29 | Verfahren zur Anordnung von Leiterbahnen auf der Oberfläche eines Halbleiterbauelements |
FR9610215A FR2738672B1 (fr) | 1995-08-29 | 1996-08-14 | Procede pour amenager des chemins conducteurs a la surface d'un element semi-conducteur |
IT96MI001797A IT1283846B1 (it) | 1995-08-29 | 1996-08-28 | Procedimento per la disposizione di piste conduttrici sulla superficie di un elemento a semiconduttore |
US08/705,355 US5888893A (en) | 1995-08-29 | 1996-08-29 | Process for arranging printed conductors on the surface of a semiconductor component |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19531651A DE19531651C2 (de) | 1995-08-29 | 1995-08-29 | Verfahren zur Anordnung von Leiterbahnen auf der Oberfläche eines Halbleiterbauelements |
Publications (2)
Publication Number | Publication Date |
---|---|
DE19531651A1 true DE19531651A1 (de) | 1997-03-06 |
DE19531651C2 DE19531651C2 (de) | 2001-09-27 |
Family
ID=7770610
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19531651A Expired - Fee Related DE19531651C2 (de) | 1995-08-29 | 1995-08-29 | Verfahren zur Anordnung von Leiterbahnen auf der Oberfläche eines Halbleiterbauelements |
Country Status (4)
Country | Link |
---|---|
US (1) | US5888893A (de) |
DE (1) | DE19531651C2 (de) |
FR (1) | FR2738672B1 (de) |
IT (1) | IT1283846B1 (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1075027A2 (de) * | 1999-08-05 | 2001-02-07 | Infineon Technologies AG | Kontaktierung von Metalleiterbahnen eines integrierten Halbleiterchips |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6621721B2 (en) * | 2002-01-31 | 2003-09-16 | The Boeing Company | Direct conversion programmable power source controller: three-phase input with programmable single-phase output |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS55163859A (en) * | 1979-06-07 | 1980-12-20 | Fujitsu Ltd | Manufacture of semiconductor device |
JPH01154531A (ja) * | 1987-12-11 | 1989-06-16 | Hitachi Ltd | 自動束配線方式 |
EP0442491A2 (de) * | 1990-02-14 | 1991-08-21 | Kabushiki Kaisha Toshiba | Halbleiteranordnung mit einem Leitermuster, in dem mehrere Linien dicht nebeneinander angeordnet sind |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2668300B1 (fr) * | 1990-10-18 | 1993-01-29 | Sagem | Procede de realisation de circuits integres a double connectique. |
US5494853A (en) * | 1994-07-25 | 1996-02-27 | United Microelectronics Corporation | Method to solve holes in passivation by metal layout |
US5521434A (en) * | 1994-10-17 | 1996-05-28 | International Business Machines Corporation | Semiconductor chip and electronic module with integrated surface interconnects/components |
-
1995
- 1995-08-29 DE DE19531651A patent/DE19531651C2/de not_active Expired - Fee Related
-
1996
- 1996-08-14 FR FR9610215A patent/FR2738672B1/fr not_active Expired - Fee Related
- 1996-08-28 IT IT96MI001797A patent/IT1283846B1/it active IP Right Grant
- 1996-08-29 US US08/705,355 patent/US5888893A/en not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS55163859A (en) * | 1979-06-07 | 1980-12-20 | Fujitsu Ltd | Manufacture of semiconductor device |
JPH01154531A (ja) * | 1987-12-11 | 1989-06-16 | Hitachi Ltd | 自動束配線方式 |
EP0442491A2 (de) * | 1990-02-14 | 1991-08-21 | Kabushiki Kaisha Toshiba | Halbleiteranordnung mit einem Leitermuster, in dem mehrere Linien dicht nebeneinander angeordnet sind |
Non-Patent Citations (1)
Title |
---|
TOLLIS, I.G.: Wiring in uniform grids and two-colorable maps. NL-Z.: INTEGRATION, the VLSI journal 12, 1991, S. 189-210 * |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1075027A2 (de) * | 1999-08-05 | 2001-02-07 | Infineon Technologies AG | Kontaktierung von Metalleiterbahnen eines integrierten Halbleiterchips |
EP1075027A3 (de) * | 1999-08-05 | 2005-06-29 | Infineon Technologies AG | Kontaktierung von Metalleiterbahnen eines integrierten Halbleiterchips |
Also Published As
Publication number | Publication date |
---|---|
ITMI961797A1 (it) | 1998-02-28 |
IT1283846B1 (it) | 1998-04-30 |
FR2738672B1 (fr) | 1998-08-07 |
ITMI961797A0 (de) | 1996-08-28 |
US5888893A (en) | 1999-03-30 |
FR2738672A1 (fr) | 1997-03-14 |
DE19531651C2 (de) | 2001-09-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3876195T2 (de) | Verdrahtungssystem fuer die verbindung von mehreren elektrischen oder elektronischen anordnungen. | |
DE2702844A1 (de) | Verfahren zur herstellung einer vielschichtigen gedruckten schaltung | |
DE1041535B (de) | Magnetische Speicherkernmatrix mit einer Vielzahl von magnetischen Speicherkernen | |
DE68927433T2 (de) | Schemagenerator und Verfahren zur Schemaherstellung | |
DE3744258A1 (de) | Verfahren zum verdrahten einer integrierten halbleiterschaltung | |
DE4128568C2 (de) | Mehrschichten-Verdrahtungsverfahren zur Verdrahtungs-Modifikation am Chip für einen hochintegrierten Halbleiterschaltkreis | |
DE69726190T2 (de) | Verfahren zur anordnung von signal- und zielkontaktflächen zur realisierung mehrerer signal/ziel-verbindungskombinationen | |
DE2717254B2 (de) | Elektrische Gewebe-Schaltmatrix | |
DE3544539C2 (de) | Halbleiteranordnung mit Metallisierungsmuster verschiedener Schichtdicke sowie Verfahren zu deren Herstellung | |
DE69401258T2 (de) | Halterung für flache Schaltungseinheiten und dafür verwendete flache Schaltungseinheiten | |
DE3337300A1 (de) | Verfahren zum herstellen integrierter halbleiterschaltkreise | |
DE19531651C2 (de) | Verfahren zur Anordnung von Leiterbahnen auf der Oberfläche eines Halbleiterbauelements | |
DE4132849A1 (de) | Verfahren zur automatischen verdrahtung in einer halbleiterschaltungsanordnung | |
DE19936862C1 (de) | Kontaktierung von Metalleiterbahnen eines integrierten Halbleiterchips | |
DE3810486C2 (de) | ||
DE112018008086B4 (de) | Kopplungsschleifenschaltung, störfilterschaltung und schaltungserzeugungsverfahren | |
DE68915211T2 (de) | Standardzelle. | |
DE2934410C3 (de) | Gedruckte Schaltung | |
DE19642050A1 (de) | Belichtungsmaske | |
DE2929050A1 (de) | Mehrschichtige gedruckte leiterplatte und verfahren zu ihrer auslegung | |
DE2722203B2 (de) | ||
DE19834234C2 (de) | Integrierter Halbleiterchip mit Füllstrukturen | |
DE2611871A1 (de) | Elektrische schaltungsbaugruppe in mehrschichtbauweise und verfahren zu deren herstellung | |
DE19530951C2 (de) | Verfahren zur Anordnung von Leiterbahnen auf der Oberfläche von Halbleiterbauelementen | |
EP0070533B1 (de) | Substrat für Halbleiterchips |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8320 | Willingness to grant licences declared (paragraph 23) | ||
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |
Effective date: 20110301 |