FR2738672A1 - Procede pour amenager des chemins conducteurs a la surface d'un element semi-conducteur - Google Patents
Procede pour amenager des chemins conducteurs a la surface d'un element semi-conducteur Download PDFInfo
- Publication number
- FR2738672A1 FR2738672A1 FR9610215A FR9610215A FR2738672A1 FR 2738672 A1 FR2738672 A1 FR 2738672A1 FR 9610215 A FR9610215 A FR 9610215A FR 9610215 A FR9610215 A FR 9610215A FR 2738672 A1 FR2738672 A1 FR 2738672A1
- Authority
- FR
- France
- Prior art keywords
- prohibited
- enlargement
- directions
- state
- points
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/528—Geometry or layout of the interconnection structure
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/394—Routing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/926—Dummy metallization
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- Evolutionary Computation (AREA)
- Computer Networks & Wireless Communication (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
- Wire Bonding (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
Procédé pour aménager des chemins conducteurs (4) à la surface d'un élément semi-conducteur, selon lequel on fixe des premières zones interdites (1) et on dispose les chemins conducteurs (4) sur un tracé (3) situé à l'extérieur ou sur le bord de la zone interdite, caractérisé en ce qu'à la surface de l'élément semi-conducteur, on réalise les secondes zones interdites (2), on forme les secondes zones interdites en agrandissant les premières zones interdites (1), et on effectue cet agrandissement des premières zones interdites (1) d'une manière non égale dans toutes les directions.
Description
Etat de la technique.
L'invention concerne un procédé pour aménager des chemins conducteurs à la surface d'un élément semi-conducteur,
selon lequel on fixe des premières zones interdites et on dis-
pose les chemins conducteurs sur un tracé situé à l'extérieur
ou sur le bord de la zone interdite.
On connaît déjà des procédés pour aménager ou réa-
liser des éléments semi-conducteurs en fixant des chemins à la surface des éléments semi-conducteurs pour recevoir les chemins
conducteurs. Ces chemins sont situés en dehors des zones inter-
dites de la surface du semi-conducteur.
Avantages de l'invention.
La présente invention concerne un procédé du type défini ci-dessus, caractérisé en ce qu'à la surface de
l'élément semi-conducteur, on réalise les secondes zones inter-
dites, on forme les secondes zones interdites en agrandissant
les premières zones interdites, et on effectue cet agrandisse-
ment des premières zones interdites d'une manière non égale
dans toutes les directions.
Le procédé selon l'invention permet d'une manière simple de disposer avantageusement les chemins conducteurs. Ces
chemins conducteurs peuvent être prévus d'une manière particu-
lièrement peu encombrante grâce au procédé de l'invention. En
outre, les chemins conducteurs sont distants de manière opti-
male des zones interdites.
Pour la majorité des problèmes, il suffit de défi-
nir deux systèmes de coordonnées ayant chacun un agrandissement
propre. Il est particulièrement avantageux que les deux systè-
mes de coordonnées soient inclinés d'un angle de 45 l'un par
rapport à l'autre.
De manière particulièrement simple, le procédé se-
lon l'invention utilise des points de trame; partant des points de trame déjà interdits, on agrandit en observant les points de trame voisins. Dans la mesure o les zones interdites
sont définies comme des polygones, on peut agrandir et prolon-
ger les différents tracés du polygone.
Suivant d'autres caractéristiques avantageuses de l'invention:
- dans la première et la seconde direction perpendiculaires en-
tre elles on agrandit les premières zones interdites suivant
une première valeur et on agrandit les premières zones inter-
dites dans une troisième et quatrième direction perpendicu-
laire entre elles et non perpendiculaires à la première et à
la seconde direction.
- la première direction fait, avec la troisième direction, un angle de 45 et la seconde direction fait, avec la quatrième
direction, un angle de 45 .
- l'agrandissement dans la première et la seconde direction est
plus faible que l'agrandissement dans la troisième et qua-
trième direction.
- la surface de l'élément semi-conducteur est munie d'une trame de points de trame disposée perpendiculairement, on définit les premières zones interdites chaque fois par un ensemble de points de trame auxquels on attribue l'état "interdit", on agrandit les premières zones interdites dans une succession d'étapes au cours desquelles on attribue, aux points de trame non encore affectés de l'état "interdit" et voisins des points de trame interdits, également l'état "interdit" et au cours des étapes d'agrandissement, on attribue, aux points voisins perpendiculaires ou à tous les points voisins, l'état "interdit". - les premières zones interdites sont constituées par l'espace intérieur de traits formant un polygone, pour augmenter le
tracé, on le déplace parallèlement vers l'extérieur et on al-
longe le tracé en fonction de l'angle des tracés voisins et
de la valeur de l'agrandissement et, le cas échéant, on in-
sère d'autres tracés pour former un polygone fermé.
Dessins.
Des exemples de réalisation de l'invention sont re- présentés dans les dessins et seront décrits ci-après de ma-
nière plus détaillée. Ainsi: - la figure 1 montre un chemin conducteur réalisé sur un élément semi-conducteur, - la figure 2 montre l'agrandissement d'une zone rectangulaire, interdite,
- les figures 3 à 5 montrent un procédé pour agran- dir une zone interdite formée de points de trame.
Description. La figure 1 montre un chemin conducteur 4 prévu sur
un tracé 3. Le tracé 3 est un trait mince alors que le chemin conducteur 4 a une largeur finie, s'étendant des deux côtés du tracé 3. La référence 1 désigne une zone interdite dans laquelle il ne doit y avoir aucun chemin conducteur. Il s'agit
entre autres de segments conducteurs appartenant à d'autres ré-
seaux électroniques; il peut également s'agir par exemple d'une zone de la surface semi-conductrice recevant un composant
dont le fonctionnement pourrait être dérangé par le courant passant par le chemin conducteur. Les chemins conducteurs doi- vent également respecter une certaine distance par rapport à de15 telles zones interdites 1. Pour que l'encombrement du disposi-
tif soit aussi faible que possible, il est souhaitable d'avoir
une distance minimale entre les chemins conducteurs et les zo-
nes interdites.
Il peut être nécessaire que les chemins conducteurs 4 réalisés à la surface d'éléments semi-conducteurs changent de direction. La figure 1 montre un chemin conducteur 4 qui change de direction de 90 . Ce changement de direction est obtenu non
par un seul changement de direction de 90 mais par deux chan-
gements de direction de 45 chacun. En effet, un tel coude de chemin conducteur, c'est-à-dire une telle zone à une variation brutale de la direction du chemin conducteur, se traduirait par une forte concentration de courant sur le côté intérieur de la zone du coude. Pour une variation brutale de direction de 90 , l'augmentation de la densité du courant est particulièrement
élevée et, par suite de la migration des électrons, cela en-
traîne un vieillissement prématuré et même une destruction du
chemin conducteur 4.
Cette concentration de courant est réduite si le
coude des chemins conducteurs est chaque fois limité à un maxi-
mum de 45 .
En outre, dans l'aménagement des chemins conduc-
teurs 4, il faut respecter des distances minimales par rapport aux zones interdites 1. Le long de lignes droites comme celles
formées ici par les grands côtés de la zone interdite 1, rec-
tangulaires, il faut ainsi respecter une première distance 20.
Par rapport au coin de la première zone interdite 1, il faut également respecter une seconde distance 21; en général, cette seconde distance est plus grande que la première distance 20. Les distances 20, 21 ne doivent toutefois pas être plus grandes que nécessaire car cela augmenterait l'encombrement pour la
mise en place des chemins conducteurs 4 à la surface du semi-
conducteur et serait une perte de surface semi-conductrice.
La figure 2 montre une partie de la conception d'un circuit semiconducteur. Cette conception est un plan indiquant
l'emplacement des zones semi-conductrices et des chemins con-
ducteurs. Pour déterminer la surface de l'élément semi-
conducteur autorisée pour les chemins conducteurs, on génère une seconde zone interdite 2 par agrandissement de la première zone interdite 1. A l'extérieur de la seconde zone interdite 2, on peut prévoir les tracés 3 pour les chemins conducteurs. Les tracés 3 des chemins conducteurs peuvent également être prévus
au bord de la zone interdite 2.
La figure 2 montre comment créer, par un agrandis-
sement approprié de la première zone interdite 1, une seconde zone interdite 2 dont les dimensions sont choisies pour que les chemins conducteurs soient à des distances optimales 20 par rapport aux grands côtés et à des distances optimales 21 par rapport aux coins de la zone interdite 1, tout en créant en même temps des zones de coude exclusivement avec des angles de
. Pour cela, on réalise la seconde zone interdite 2 en aug-
mentant la première zone interdite 1 d'une manière non identi-
que dans toutes les directions. On a représenté un premier système de coordonnées (correspondant aux directions x et y) et un second système de coordonnées correspondant aux directions a et b. L'augmentation de la première zone interdite 1 se fait dans les directions x et y avec une première valeur et dans les
directions a et b avec une seconde valeur. Les côtés de la pre-
mière zone interdite rectangulaire 1, parallèles aux directions x et y, sont repris par les côtés de la seconde zone interdite 2 également parallèles aux directions x et y. Les sommets de la première zone interdite 1 forment alors les côtés de la seconde zone interdite 2 parallèles aux directions a et b. Comme dans le cas présent les directions x et y sont perpendiculaires, les
directions a et b sont également perpendiculaires; la direc-
tion x fait un angle de 45 par rapport à la direction a; de même que la direction y qui fait un angle de 45 par rapport à la direction b; ainsi les côtés de la seconde zone interdite 2
obtenue par agrandissement des parois latérales des zones in-
terdites 1, font un angle de 45 par rapport aux côtés de la
seconde zone interdite 2 obtenue par agrandissement des coins.
Pour la mise en place des chemins conducteurs il faut simple- ment veiller à ce que les chemins conducteurs se trouvent sur
les tracés 3 situés à l'extérieur ou au bord de la seconde zone interdite 2. Comme, selon la figure 1, le chemin conducteur cor-
respond aux deux côtés du tracé 3, on tient compte d'une cer-
taine réserve correspondant à la largeur des chemins conduc-
teurs 4 dans le calcul de l'agrandissement de la première zone
interdite 1.
Le procédé ainsi décrit convient tout particulière-
ment pour réaliser automatiquement les chemins conducteurs par
un traitement électronique des données. Comme les secondes zo-
nes interdites 2 contiennent déjà toutes les informations rela-
tives à l'écartement des chemins conducteurs par rapport aux
zones interdites 1, et correspondent en même temps exclusive-
ment à un angle de 45 , pour la suite du traitement, il faut tenir compte de ce que les tracés 3 des chemins conducteurs 4
ne doivent pas se trouver à l'intérieur des zones interdites 2.
La première zone interdite 1 peut être définie
comme le volume intérieur de tracés de lignes formant un poly-
gone; cela signifie que la zone interdite 1, rectangulaire, représentée à la figure 1, se compose de quatre traits reliés aux sommets. Pour former la seconde zone interdite, on génère
alors, pour chacun de ces quatre traits, un nouveau trait pa-
rallèle et décalé vers l'extérieur. On prolonge les traits dé-
calés et la valeur de l'allongement dépend de l'augmentation et de l'angle par rapport au trait voisin. Les lignes parallèles
ainsi décalées sont parallèles aux directions x et y. Les som-
mets de ces lignes sont complétés alors par d'autres lignes pa-
rallèles aux directions a et b. La seconde zone interdite est alors définie comme correspondant à l'intérieur du polygone
ainsi complété.
De plus, on peut définir, à la surface du semi-
conducteur, un grand nombre de points de trame qui sont situés sur des droites perpendiculaires entre elles. De tels points de trame sont appelés dans la suite des points de trame répartis perpendiculairement. Sur une telle surface semi-conductrice, on définit une première zone interdite 1 comme une quantité de points de trame auxquels on associe, chaque fois, l'état d'interdit. A la figure 3, on a représenté neuf tels points de trame perpendiculaires les uns aux autres. Le point de trame , central, est entouré par huit points voisins. Les points voisins 31 dits perpendiculaires sont prévus dans la direction x et dans la direction y par rapport au point central de trame 30. Les points de trame voisins 32, sur les diagonales, sont associés aux directions a et b. Lorsque la distance entre le
point de trame central 30 et les points voisins perpendiculai-
res 31, est normalisée à la longueur 1, la distance des points de trame en diagonale 32 par rapport au point de trame central
, correspond sensiblement à 1,4 (X).
La figure 4 montre un détail d'une première zone interdite 1 formée par un ensemble de points de trame auquel
est associé l'état "interdit". Pour expliciter la limite exté-
rieure de cette première zone interdite 1, on a caractérisé les points de trame extérieurs par une ligne frontière portant la
référence 100; cette ligne relie tous les points de trame ex-
térieurs. Partant de cette première zone interdite 1, on forme la seconde zone interdite 2 en attribuant chaque fois aux points de trame voisins, qui ne sont pas encore qualifiés de
points interdits, précisément cette qualification de points in-
terdits. Comme, à l'intérieur de la première zone interdite 1,
tous les points de trame n'ont que des voisins également affec-
tés de l'état "interdit", la croissance se fait à partir des
points de trame situés sur la ligne frontière extérieure 100.
La croissance s'effectue de façon que, partant des points de trame déjà affectés de l'état interdit, on attribue à tous les
points de trame voisins, tant aux points voisins perpendiculai-
res 31 qu'aux points voisins en diagonale 32, l'état "interdit". Les points de trame, auxquels est attribué l'état "interdit" dans la première étape d'agrandissement, sont reliés selon la figure 4 par la ligne 101. De façon correspondante, les points de trame, qui ont été affectés de l'état "interdit"
au cours de la seconde et de la troisième étape d'agrandis-
sement, sont reliés par les lignes 102 et 103.
La figure 5 montre également un extrait d'une zone interdite 1; les points du bord sont repérés par une ligne
100. Partant de la zone interdite 1, on forme les secondes zo-
nes interdites 2 en agrandissant la première zone interdite 1.
A la figure 5, on agrandit en n'attribuant l'état "interdit" qu'aux points voisins perpendiculaires qui n'ont pas encore cet état. Les lignes 101...104 caractérisent les points de trame auxquels on a attribué l'état "interdit" après la première, la
seconde, la troisième et la quatrième étape d'agrandissement.
Si on normalise, sur la valeur 1, la distance per- pendiculaire entre les points de trame représentés aux figures
4 et 5, l'agrandissement dans la direction x et dans la direc-
tion y de la première zone interdite 1 se fait, à chaque étape d'agrandissement. Suivant la diagonale, c'est-à-dire dans la
direction a, pour les deux figures, on a une différence corres-
pondant à une forte croissance. A la figure 4, la croissance se fait, suivant la diagonale, selon le coefficient de 1,4 (a); à la figure 5 l'agrandissement suivant la diagonale se fait avec un coefficient d'environ 0,7 ( à chaque étape d'agrandissement. L'agrandissement pour lequel seuls les points voisins perpendiculaires reçoivent l'état "interdit", conduit toutefois à réaliser une seconde zone interdite 2 n'ayant pas
les coins rectangulaires de la seconde zone interdite 2.
Les étapes d'agrandissement décrites par les figu-
res 4 et 5 peuvent également se faire en alternance ou suivant une relation quelconque. Chaque étape d'agrandissement conduit à un agrandissement d'une unité dans la direction x et dans la direction y. Chaque étape d'agrandissement selon la figure 4 conduit à une croissance d'environ 1,4 dans la direction a; chaque étape d'agrandissement selon la figure 5 conduit à un agrandissement d'environ 0,7 dans la direction a. Les procédés d'agrandissement, selon les figures 4 et 5, peuvent être exécu- tés suivant un ordre quelconque, successivement. Si, par exem- ple, on effectue neuf étapes d'agrandissement dont trois sont5 faites suivant la figure 5 et six suivant la figure 4, la croissance dans les directions x et y correspond à neuf unités et dans la direction a, cette croissance correspond à 3 x 0,7 + 6 x 1,4, c'est-à-dire 10,5 unités. La seconde zone interdite 2 ainsi formée présente, dans la direction a et la direction b,
une distance plus grande que dans la direction x et dans la di-
rection y. En outre, le bord extérieur de cette seconde zone
interdite 2 ne présente pas d'angle droit mais seulement un an-
gle à 45 .
La disposition des chemins conducteurs se fait au milieu du tracé de sorte que le chemin conducteur 4, de largeur
finie, s'étend des deux côtés du tracé 3. Si le chemin conduc-
teur est de nouveau défini par des points de trame, il faut prévoir pour la largeur 41 du chemin conducteur 4, une valeur différente, dans la direction x ou y de la largeur 42 du chemin conducteur dans la direction a ou la direction b. La largeur 41 dans la direction x ou la direction y ne peut correspondre qu'à un multiple entier d'une unité de mesure, alors que la largeur 42, dans la direction a ou la direction b, ne correspond chaque
fois qu'à un multiple de 0,7. En agrandissant la pre-
mière zone interdite 1, il faut tenir compte des largeurs dif-
férentes que peut présenter le chemin conducteur 4.
Claims (6)
1 ) Procédé pour aménager des chemins conducteurs (4) à la sur-
face d'un élément semi-conducteur, selon lequel on fixe des
premières zones interdites (1) et on dispose les chemins con-
ducteurs (4) sur un tracé (3) situé à l'extérieur ou sur le bord de la zone interdite, caractérisé en ce qu'
à la surface de l'élément semi-conducteur, on réalise les se-
condes zones interdites (2), on forme les secondes zones inter-
dites en agrandissant les premières zones interdites (1), et on effectue cet agrandissement des premières zones interdites (1)
d'une manière non égale dans toutes les directions.
2 ) Procédé selon la revendication 1, caractérisé en ce que
dans la première et la seconde direction (x, y) perpendiculai-
res entre elles, on agrandit les premières zones interdites (1) suivant une première valeur et on agrandit les premières zones interdites (1) dans une troisième et quatrième direction (a, b)
perpendiculaires entre elles et non perpendiculaires à la pre- mière et à la seconde direction (x, y).
3 ) Procédé selon l'une quelconque des revendications 1 et 2, caractérisé en ce que
la première direction (x) fait, avec la troisième direction (a), un angle de 45 et la seconde direction (y) fait, avec la
quatrième direction (b), un angle de 45 .
4 ) Procédé selon l'une quelconque des revendications 2 et 3,
caractérisé en ce que l'agrandissement dans la première et la seconde direction (x, y) est plus faible que l'agrandissement dans la troisième et
quatrième direction (a, b).
5 ) Procédé selon l'une quelconque des revendications précéden-
tes, caractérisé en ce que la surface de l'élément semi-conducteur est munie d'une trame de points de trame (30, 31, 32) disposée perpendiculairement, on définit les premières zones interdites (1) chaque fois par un ensemble de points de trame auxquels on attribue l'état "interdit", on agrandit les premières zones interdites dans une succession d'étapes au cours desquelles on attribue, aux points de trame non encore affectés de l'état "interdit" et voisins des points de trame interdits, également l'état "interdit" et, au cours des étapes d'agrandissement, on attribue aux points voisins perpendiculaires 31 ou à tous les points voisins 31,
32, l'état "interdit".
6 ) Procédé selon l'une quelconque des revendications 1 à 4,
caractérisé en ce que les premières zones interdites (1) sont constituées par
l'espace intérieur de traits formant un polygone, pour augmen-
ter le tracé, on le déplace parallèlement vers l'extérieur et on allonge le tracé en fonction de l'angle des tracés voisins
et de la valeur de l'agrandissement et, le cas échéant, on in-
sère d'autres tracés pour former un polygone fermé.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19531651A DE19531651C2 (de) | 1995-08-29 | 1995-08-29 | Verfahren zur Anordnung von Leiterbahnen auf der Oberfläche eines Halbleiterbauelements |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2738672A1 true FR2738672A1 (fr) | 1997-03-14 |
| FR2738672B1 FR2738672B1 (fr) | 1998-08-07 |
Family
ID=7770610
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR9610215A Expired - Fee Related FR2738672B1 (fr) | 1995-08-29 | 1996-08-14 | Procede pour amenager des chemins conducteurs a la surface d'un element semi-conducteur |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5888893A (fr) |
| DE (1) | DE19531651C2 (fr) |
| FR (1) | FR2738672B1 (fr) |
| IT (1) | IT1283846B1 (fr) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19936862C1 (de) * | 1999-08-05 | 2001-01-25 | Siemens Ag | Kontaktierung von Metalleiterbahnen eines integrierten Halbleiterchips |
| US6621721B2 (en) * | 2002-01-31 | 2003-09-16 | The Boeing Company | Direct conversion programmable power source controller: three-phase input with programmable single-phase output |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55163859A (en) * | 1979-06-07 | 1980-12-20 | Fujitsu Ltd | Manufacture of semiconductor device |
| JPH01154531A (ja) * | 1987-12-11 | 1989-06-16 | Hitachi Ltd | 自動束配線方式 |
| JPH06105710B2 (ja) * | 1990-02-14 | 1994-12-21 | 株式会社東芝 | 半導体装置 |
| FR2668300B1 (fr) * | 1990-10-18 | 1993-01-29 | Sagem | Procede de realisation de circuits integres a double connectique. |
| US5494853A (en) * | 1994-07-25 | 1996-02-27 | United Microelectronics Corporation | Method to solve holes in passivation by metal layout |
| US5521434A (en) * | 1994-10-17 | 1996-05-28 | International Business Machines Corporation | Semiconductor chip and electronic module with integrated surface interconnects/components |
-
1995
- 1995-08-29 DE DE19531651A patent/DE19531651C2/de not_active Expired - Fee Related
-
1996
- 1996-08-14 FR FR9610215A patent/FR2738672B1/fr not_active Expired - Fee Related
- 1996-08-28 IT IT96MI001797A patent/IT1283846B1/it active IP Right Grant
- 1996-08-29 US US08/705,355 patent/US5888893A/en not_active Expired - Fee Related
Non-Patent Citations (2)
| Title |
|---|
| CLEGG P: "PC-BASED AUTOROUTING: AN EVALUATION", 1 December 1990, COMPUTER AIDED DESIGN, VOL. 22, NR. 10, PAGE(S) 666 - 672, XP000168884 * |
| SCHIELE W L: "A GRIDLESS ROUTER FOR INDUSTRIAL DESIGN RULES", PROCEEDINGS OF THE ACM / IEEE DESIGN AUTOMATION CONFERENCE, ORLANDO, JUNE 24 - 28, 1990, no. CONF. 27, 24 June 1990 (1990-06-24), INSTITUTE OF ELECTRICAL AND ELECTRONICS ENGINEERS, pages 626 - 631, XP000245061 * |
Also Published As
| Publication number | Publication date |
|---|---|
| DE19531651C2 (de) | 2001-09-27 |
| FR2738672B1 (fr) | 1998-08-07 |
| ITMI961797A1 (it) | 1998-02-28 |
| DE19531651A1 (de) | 1997-03-06 |
| US5888893A (en) | 1999-03-30 |
| IT1283846B1 (it) | 1998-04-30 |
| ITMI961797A0 (fr) | 1996-08-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0541462B1 (fr) | Circuit élévateur au carré de nombres binaires | |
| EP0316231B1 (fr) | Procédé et dispositif de traitement de signaux d'image à balayage de trame entrelacé | |
| US20050110988A1 (en) | Method and apparatus for inspecting defects of patterns | |
| FR2541797A1 (fr) | Procede et appareil pour determiner les limites d'un objet | |
| EP0143039A1 (fr) | Procédé de fabrication d'une matrice de composants électroniques | |
| FR2598233A1 (fr) | Procede de fabrication d'un substrat a circuits integres comprenant differents des independants | |
| FR2786271A1 (fr) | Spectrometre optique simultane a deux reseaux comportant des detecteurs de lignes a semiconducteurs ou des multiplicateurs de photoelectrons | |
| EP0077239A1 (fr) | Dispositif de correction spatiale pour analyseur d'images | |
| EP0090704B1 (fr) | Circuit intégré prédiffusé, et procédé d'interconnexion des cellules de ce circuit | |
| FR2738672A1 (fr) | Procede pour amenager des chemins conducteurs a la surface d'un element semi-conducteur | |
| EP0971297A1 (fr) | Procédé de placement-routage d'un circuit d'horloge globale sur un circuit intégré, et dispositifs associés | |
| EP0433174B1 (fr) | Circuit intégré entièrement protégé des rayons ultra-violets | |
| EP1502300A1 (fr) | Circuit electronique comprenant un condensateur et au moins un composant semiconducteur, et procede de conception d un tel ci rcuit | |
| EP0125989B1 (fr) | Procédé pour générer une image vidéo comportant une figure géométrique, et générateur de formes mettant en oeuvre ce procédé | |
| EP0183610B1 (fr) | Mémoire vive et circuit d'interpolation linéaire en comportant application | |
| FR2939965A1 (fr) | Circuit integre matriciel et notamment capteur d'image de grande dimension | |
| EP1187142B1 (fr) | Cellule cache à masquage avec un nombre égal de transistors à canal N et de transistors à canal P | |
| EP0524884B1 (fr) | Dispositif de prise ou d'affichage d'images en grande dimension | |
| EP0843867B1 (fr) | Procede de traitement d'une sequence source d'images numeriques bruitees | |
| EP2772802B1 (fr) | Procédé de photolithographie à double masque minimisant l'impact des défauts de substrat | |
| Laurence | Automorphisms of graph products of groups | |
| FR2551210A1 (fr) | Procede de controle d'un reseau | |
| FR2717652A1 (fr) | Agencement de transducteur de sonar passif. | |
| FR2628232A1 (fr) | Additionneur de type recursif pour calculer la somme de deux operandes | |
| EP0412854A1 (fr) | Dispositif acoustoélectrique à ondes de surface perfectionné |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| ST | Notification of lapse |
Effective date: 20110502 |