DE1951787A1 - Speicherelement - Google Patents

Speicherelement

Info

Publication number
DE1951787A1
DE1951787A1 DE19691951787 DE1951787A DE1951787A1 DE 1951787 A1 DE1951787 A1 DE 1951787A1 DE 19691951787 DE19691951787 DE 19691951787 DE 1951787 A DE1951787 A DE 1951787A DE 1951787 A1 DE1951787 A1 DE 1951787A1
Authority
DE
Germany
Prior art keywords
dielectric
voltage
storage element
conductivity
element according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19691951787
Other languages
English (en)
Other versions
DE1951787B2 (de
DE1951787C3 (de
Inventor
Wegener Horst Albrecht Richard
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sperry Corp
Original Assignee
Sperry Rand Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sperry Rand Corp filed Critical Sperry Rand Corp
Publication of DE1951787A1 publication Critical patent/DE1951787A1/de
Publication of DE1951787B2 publication Critical patent/DE1951787B2/de
Application granted granted Critical
Publication of DE1951787C3 publication Critical patent/DE1951787C3/de
Granted legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0466—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells with charge storage in an insulating layer, e.g. metal-nitride-oxide-silicon [MNOS], silicon-oxide-nitride-oxide-silicon [SONOS]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/403—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/403—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh
    • G11C11/404—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh with one charge-transfer gate, e.g. MOS transistor, per cell
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Read Only Memory (AREA)

Description

Patentanwälte * , ηι/τ DlpUng.CW.IUi 1Q.M7Q7 Dipl. Ing. G. Koch 1 95 1 787
Dr. T. Haibach Mütchen 2
Kauf ingerstr. 8. Tel. 240275
300 ·■ E/Hi
SPEBHY RAID OOHPQRASKttl, How York, H£.Y./üSA
Speicherelement
Die Erfindung betrifft Speicherelemente und Anordnungen, in welchen derartige Speicherelemente verwendet werden»
Die Verwendung binärer Speicherelemente ohne Zerstörung des Speicherinhalt«* bein Auslesen, In Digitalrechnern ist bekannt· Allgeneia let für ein derartiges Speicherelement erwünscht, dass e· «ine geringe Grosse besitzt, während dee Auslese- bzw· dee Einschreibvorgangs nur einen geringen Leistungsbedarf und zu übrigen Seiten überhaupt keinen Leistungabedarf besitzt, und dass möglichst wenig Verbindungs-Sohaltkreise !zwischen den Speicherelement seibot und dem übrigen Toll des Digitalrechners erforderlich eind. Besonders erwünscht 1st die Verwendung ein und desselben Grundschaltungeolenenta und Herstellungsverfahrens hierfür für alle Komputer« bauteile elneohlleselioh des Speicherelemente, um das Zltl eines ganz in Mlkroschaltungoteohnik aufgebauten Digitalrechner· BU erreichen. Bin bedoutaaner Schritt in diüer Riohtunf
wurde mit dem im Patent ... (Patentanmeldung P 17 74 459.1) der gleichen Anmelderin beschriebenen elektrisch -veränderbaren Feldeffekttransistor-Speioherelements zum eerstörungsfreien Auslesen getan.
Bei der Anordnung nach, diesem älteren Patent ... (Patentanmeldung P 17 74 459.1) besitzt der Feldeffekttransistor eine Leitfähigkeitseohwelle, die elektrisch duroh Anlegen von Spannungsimpulsen vorgegebener Amplitude und Polarität zwischen der Tor-Elektrode und dem Translstoreubitrat elektrisch veränderbar ist· Man darf annehmen, dass duroh diese Impulse Ladungen in das dlelektrisohe Material der Tor-Slektrode gebracht werden, und zwar in einen dünnen Bereich dieses dielektrischen Materials an der Grenzfläche zwisohen den Dif?■mI."srikurasraaterial und dem Translstorsubstrat. Diese Ladungen werden anscheinend eingefangen und bleiben über lange Zeltperioden nach Abschaltung der Spannungsimpulse, welche sie gesohaffen haben, in dem Dielektrikumsmaterial erhalten· Dies hat eine verhältnismässlg permanente Verschiebung der Leitfähigkeitsschwelle des Transistors zur Folge. Durch Anlegen von Impulsen hoher Spannung entgegengesetzter Polarität lassen sich Binärwerten entsprechende Leitfähigkeltsschwellen in dem Transistor herstellen· Nach Anlegen einer vorgegebenen Spannung mit einem zwischen diesen Schwellwerten liegenden Wert und gleichzeitigem Anlegen einer geeigneten Vorspannung an die Quelle- und Senke-Elektroden des Transistors kann der jeweilige Binärzustand des Transistors abgefühlt werden, indem man die ffröase des resultierenden Strome «wischen dem Kollektor und dem Emitter überwaoht. Die Amplitude der Fühlspannung reicht dabei nloht zu einer Änderung der vorgegebenen Leltfählgkeitesohwelle au«, derart, dass Min zerstörungsfreies Ausleset! erhält·
001811/1484 .
Bad
GteiaäsB dem älteren Patent ... (Patentanmeldung P 17 74 459.1) weiat der Traneietor mit veränderlicher Schwelle ein Sillziua· plättohen auf, in dae Quelle- und Senke-Zonen eindiffundiert sind. Bine ßohioht aus Silisium-Hitrid dient zur Paesivierung der Quelle- und Senke-Zonen und bildet gleichzeitig die Dielektrikuasaohioht der Tor-Eloktrode, lieungcltich der Meoht,<«ie-BUe9 n*oa welohera die elektrische Änderung der leitfUfvigkeitAr · eohwell· dea Translators vor aioh geht , no oh niohü vol lot and ig aufgeklärt 1st, haben sich doch Anhaltepunkte dafUr ergeben, daaa Grenz- und Sperraoliiohteffekte ("barrier-effeote") hierbei eine bedeutsame Helle spielen dürften. Jedenfalla hat ee den Auaohein, daee die immobilieiertön ("trapped") Ladungen« welche zu den veränderbaren-Leitfähigkeitaeohwellen führen, Innerhalb eines dünnen Bereiche la des : Xor-Bielektrikuneaaterlal nahe der Grensfl&che zwischen dee ^raneletoreubetrat und den Blelektrikumeioaterial lokalialert aInd. 3>le Tateaohe, daee der Meohaniemue der Steuerung der franelBtor-LeltfähigkeltBBohwelle aooh aloat volletändig aufgeklärt 1st» hat eu Schwierigkeiten hlneiohtlloh der reproduelerbarea Steuerung der Leltfählgkelteoohwellea auf der Xbene der Maeeenproduktlon geführt«
Si« Erfindung betrifft aoait «in Speichereisaent, welohea «In Balbleltereubetrat und «ine leitende Elektrode aufweiat»
Zur Yeraeldung der vorstehend erwähnten Schwierigkeiten^ wie ei· la Eueasunenhaog alt der Herstellung dea Spelchereleaenta naoh dea alteren Fat eat ... (Patentanmeldung P 17 74 459» 1) auftreten können, let geaÄes der vorliegenden Erfindung vorgeaehtn» daee da· Halbleitereubetrat von der leitenden Elektrode durch •In« Schichtung au· aehreren aneinanderllegenden Ilelektrlkua·^ Bchiohttn voneinander getrennt eind, w«loh· voneinander ver-
.A
·Ο··1·/14Ι4
eohledene elektrische Leitfähigkeiten besitzen, wobei die Anordnung ao getroffen lot, dass der Speicher reproduzierbar steuerbare Leitfähigkeit asehwellen aufweist«
Ein derartiges Speicherelement nach den Grundgedanken der Erfindung kann beispielsweise als Tor-Elektrode eines Feldeffekttransistors oder zur Erzielung einea Speichereffekte in eines Kondenaator verwendet werden·
Vor ruga weise 1st dabei naoh einer zweckaäseigen Auegestaltung der Erfindung Yorgesehen, dass das Verhältnis der Leitfähigkeit der jeweils stärker leitenden Dieiektrikuaseohioht su/efner angrensenden Sielektrikuaaschlcht geringerer leitfähigkeit grQaeer ale 2 ist, und daea für Jede Plelektrikunesohloht die Stroediohte in Abhängigkeit von der elek— triaohen feldstarke einen stark nicht-linearen Terlauf seigt» derart, dass «ich an der Grenzfläche zwischen, der jeweils stärker leitenden dielektrischen Schicht und der angrenzenden Blelektrlkunaschloht eine elektrische Aufladung unter den Einfluss eines verhHltnismasslg hohen elektrischen Feldes In einer verhiltniesiässlg kurzen Zeit und unter des Einfluss eines Terhfiltnismässlg schwachen elektrischen PeI-des in einer unverhältnisiaaaslg langen Zelt bildet·
Bei Verwendung des erflndungagenäasen SpeiohereleBents als Sor-Elektrode eines Feldeffekttransistors wird ein elektrieohes Potential zwischen der for-Elektrodeund dem Halbleitersubstrat des fransistors angelegt, wodurch unterschiedliche StroBdlehten in den einzelnen dielektrischen Schichten erzeugt werden· Dies hat die Ausbildung einer negativen Aufladung der Grenzfläohe zwlaohen je swei dielektrischen Schichten sur folge, falls dieses angelegte Potential aol-
009818/1484
s ·
cherart ist, dass"in&kr Msktrcmen voii der sinea Seite zu der Grenzfläche gelangen als art -der anderen"-Seite aus ihr abgeführt werden. Umgekehrt kommt es zum Aufbau eiaer positiven ladung an der Grenzfläche, falls mehrElektronen * aus der Grenzfläche auf der einen Seite weggeleitet werden» ala von der anderen Seite an. sie herangeführt werden«
Da die Information der Speicherzelle durch den Betrag und/ oder die Polarität der gespeicherten Ladung dargestellt wird, bestehen drei Wege zur Änderung der Information* Eine Möglichkeit beruht darauf, dass ausschliesslich positive Ladungen an der Q-rensflache je zweier Dielektrikumssohiohten gespeichert bzw« aus ihr entfernt werden. Eine andere Möglichkeit beruht darauf, dass auBBOhlieealioh negative Ladungen an der Grenzfläche gespeichert bzw* aus ihr entfernt werden» während echlieselioh 'eine dritte Möglichkeit die beiden vorhergehenden miteinander kombiniert/ indes je nach der Polarität des angelegten Feldes positive Ladungen durch negative Ladungen ersetzt werden, oder umgekehrt. !Die beiden zuletzt erwähnten dieser drei möglichen Mechanismen iind »rperiaentell beobachtet worden. Sie Auswirkung dieser drei A'nderunesmuglichkeiten auf die Schwellen·» spannung d·· Feldeffekttransistors ist dabei unterschied» 9er «rat· ?al£ führt zu «iuer konstanten niedrigen
dt« unabhängig von der Amplitude und der
dta angelegten ?eld*e i«t, sobald dtr erwähnte könnt* nt« Wtvt iiniaal err«loht let. Die höh« Sohwallenspannuag hängt hingegen eοwohl von der Amplitude und der Dauer de» Iwpuls«« ab. I« ewtitta ϊβΐΐβ erhält man ebenfalle eine konetftnt· niedrig· Schwellenepannun« und «ine hohe Schwellenspannung, die von d#r Dauer und 4er Amplitude des angtltg-I»pul»e» abhängt, |a dritten Pall btitfrtt das Eltment
909111/1484 bad original
im Prinzip sowohl hohe sie auch niedrige Schwellenspannungapegel, die von der Polarität, der Dauer und Amplitude der angelegten Impuls· abhängen.
Gtemäes der Erfindung ist jede der Dlelektrilcuaesohlohten durch einen stark nicht-linearen Verlauf der Stroo&iohte in Abhängigkeit von der elektrischen !feldstärke gekennzeichnet» die β ermöglicht die rasohe Auf ladung der Melektrikuas-Grenzfläohe zwischen aneinandergrenienden Dielettrikumesohiohten (und entsprechend rasche Änderung der Leitfählgkeitasohwelle des Transistors) beim Anlegen hoher Potentiale» während gleichzeitig eine rasche Änderung der gespeicherten Ladung bei niedrigen Potentialen vermieden wird. Auf diese Vieles wird erreicht, dass das verhältnisaässig kitin· elektrl3ch© Feld, das von einen angelegten Abfrageeignal oder von der gespeicherten Ladung selbet herrührt, keine nennenswerte Änderung der Leitfählgkeitssofatr·!!· des Transistors zur Folge hat. Bas Vorliegen der gespeicherten Ladung wird anhand ihrer Auswirkung auf die Leitfähigkeit des darunterliegenden Halbleltersubatrats abgeführt bstr* abgetastet. Im Palle eines Feldeffekttransistors wird dies« Leitfähigkeit bestimmt, indem man eine Spannung an dl· Transistor-Tor-Elektrode anlegt und den resultierenden Qu#He-Senk·- Strom Überwacht·
Ein Oberfläöhenfeldeffekttransistor (?«ld«ffekttranalstor mit isolierter Tor-Elektrode, n lnsulated-gate-fleld-effeot transistor1*) stellt im Effekt eine miteinander ssueammenwlrkende Kombination aus einem Kondensator und zwei eatgegengesetzt vorgespannten p-n-Übergängen dar. Die gleichen Vorgänge, welohe die Leitfähigksitseohwellenapaanung des Iransietors bestlomen, bestimmen auch die flaohbandapannung
BAD ORIGINAL
und die Kapazität des Kondensators» Hit der ei-findungsgelaäasen Anordnung lässt.sich daher, wie bereits erwähnt, auch ein Speichereffekt in. einem Kondensator
Ia Folgenden werden elektrische ilnordnungen gemäss Ausführungsbeispiel in der Erfindung anhand der Zeichnung beschrieben; in dieser zeigen
1 das Schaltschema einer Feldeffekt-Sransistor-AuB-führuugsform der Erfindung
2 das Sohaltscheina einer Kondensator-AusfÜhrungsforni der Erfindung
Pig. 3 eine idealisierte Schnittansicht der den Speichereffekt bei den Ausführungsformen gemäss Pig« 1 und 2 bewirkenden Dielektrikumssohiohtanordnung gemäes der Erfindung
Fig. 4 eine graphische Darstellung mit Strondichte-Alektrisohe Feldstärke-Kennlinien für zwei typische aneinandergrenzende Dielektrikumssohichten, wie sie in dem Gebilde gemäss Fig. 3 verwendet werden.
Gemäea dem Grundgedanken der Erfindung wird die Information in Form positiver oder negativer elektrischer Ladungen in einem aus Dielektrikumsschichten aufgebauten Tor-Elektrodengebilde eines Feldeffekttransistors oder einfach in dem dieses Tor-Elektrodengebilde darstellenden Kondensatorelement als solchem gespeichert« Das Vorhandensein der gespeicherten Ladungen manifestiert sich durch eine Änderung der Leitfähigkeitsschwellanspannung im Falle der Feldeffekttraneistor-AuGführung3forßi der Erfindung bzw* durch eine Änderung der spannungsabhängigen Kapazitätsänderung im Falle
«09818/1484
SAD ORlQtNAu
der Koudeiisator-A-aefiihrungs?ro:c?3,aer Erfladung« Die Leit- ■ fähigkeitssohwellenspannung einos Feldeffekttransistors ist die Mindestspannung, welche an. die Tor-Elektrode angelegt werden musBt damit es zu einem nennenswerten Strom-
fluss zwi solle η der Quelle- und Senkeelektrode kommtο Die Grosse dieser Laitfähigkeitsschwellenapannung wird durch Ladungen, welche in dem die Tor-Elektrode von dem Transistorsubstrat trennenden Melektrikumsma-terials gespelohert sind, beeinflusste Beispielsweise wird im Falle eines Oberflächenfeldeffekttransietors mit p-Kanal die Leitfähigkeitsschwellenspannung negativer, wenn positive Ladungen im Dielektrikum der Tor-Elektrode gespeichert werden« Umgekehrt wird die Leitfähigkeitsschwellenspannung .positiver» falls negative Ladungen im Dielektrikum der Torelektrode gespeichert sind·
Ein ähnlicher Effekt "tritt auf, wonn Ladungen im Dielektrikum eines Kondensators gespeichert werden. Im einzelnen wird die KapazitätB-Spannungs-Abhängigkeit des Kondensators durch die gespeicherten Ladungen beeinflusst« Das Einsetzen einer Kapazitätsänderung als Folge einer an den Kondensator angelegten Spannung wird durch die aoga"Flaohbandspannung" (wflat-band-voltage") gekennzeichnet« Diese Flaohbandspannung wird nun durch in dem Dielektrikum gespeicherte Ladungen in gleicher Welse wie die Leitfähigkeitssehwellen«· spannung «Ines Feldeffekttransistors beeinflusst. So wird beispielsweise bei einem 'Kondensator, welcher ein n-Halbleit'ereubstrat und eine von dem Substrat durch ein Dielektrikum getrennte Metallelektrode aufweist, die Plachbandspannung negativer, wenn positive Ladungen In dem DielektrlkuB gespeichert oder negative Ladungen aus ihm entfernt werden· Entsprechend wird die Flaohbandspannung positiver,
009818/148 4
BAD
ο _
falls negative Ladungen in dem Dielektrikum gespeichert oder positive Ladungen aus ihm abgeführt werden.
Was die hier interessierende Verwendung als Speicheranordnung betrifft, können Ladungen in das Dielektrikum eines Feldeffekttransistors "eingeschrieben" baw» aus ihm "gelöscht" werden, indem man eine zur Änderung der Leitfähigkeitsschwelle ausreichende Spannung zwischen der Torelektrode und dem Sransistorsubstrat anlegt. Entsprechend können Ladungen in das Dielektrikum eines Kondensators"Λeingeschrieben*1 bzw. aus ihm "gelöscht" werden, indem man ein zur Änderung der Flachbandspannung ausreichendes Potential an die Kondensatoranschlüsse anlegt*
008818/U84 bad original
Fig. 1 sseigt einen Feldeffekttransistor 1, der zum Einschreiben von Information sowie zum Abfragen bzw· Auelesen der gespeicherten Information auegebildet ist; er weist eine Torelektrode 3, eine Quelleelektrode 4, eine Senkeelektrode 5 sowie ein Substrat 9 auf* Die Information wird dabei in eine p-Kanal-Anreicherung ("p-channel enhancement") des Transistors 1 eingeschrieben» indem man zwischen einem Anschluss 8 des Substrates 9 des Transistors und einem Anschluss 2 der Torelektrode 3 ein Über einem vorgegebenen Viert liegendes Potential anlegt. Sie Quelleelektrode 4 des Tranalstors 1 liegt an Hasse, während die Senkeelektrode 5 über einen Widerstand 6 mit dem negativen Pol einer Spannungequelle 7 verbunden ist» Falls ein zwischen Hasse und dem Anschluss 2 angelegtes Abfragesignal die Leitfählgskeiteschwellenspannung des Transistors 1 übersteigt, wird die Impedanz zwischen der Senke 5 und der Quelle4auf einen niedrigen Wert herabgesetzt, der wenigstens eine Örössenordnung kleiner als der Widerstandswert des Widerstands 6 1st« Umgekehrt let, falls die zwischen Masse und dem Anschluss 2 angelegte Abfragespannung kleiner als die erwähnte Leltfähigkeitseohwellenspannung 1st, die Impedanz zwischen der Senke 5 und der Quelle 4 wenigstens um eine Grössenordnung grosser als die Impedanz des Vflderstands 6. Im ersten Falle fällt daher im wesentlichen, die gesamte Spannung der Spannungsquelle 7 an den Widerstand ab, während im zweiterwähnten Falle im wesentlichen die gesamte Spannung der Spannungsquelle 7 an dem Transistor 1 abfällt, d.h. zwischen einem Ausgangsansohluss 10 der Senkeelektrode 5 und Masse.
Die Anlegung eines Potentials oberhalb eines vorgegebenen Wertes zwisohen dem Toranschluss 2 und dem Substratansohluss θ bewirkt eine Verschiebung der LeitfähigkeitsBohwellenspannung des Tranetistors 1, was die gespeicherte Information darstellt. Die Polarität des angelegten Potentials beotiamt/dfe*Hiohtung
0-09818/148*
■■■■ ■.;-.-,-. ■'■ ■'■ ■' .-■ : .'. ■ - -A :
BAD ORIGINÄR
- τι -
der Verschiebung der Leitfähigkeitssehwellenspannung. Daa Anlegen eines unter dem erwähnten vorgegebenen tfert jedoch zwischen den Verten der Schwellenspannungen liegenden Potentials zwischen den Anschlüssen 2 und'8 gestattet das zerstörungsfreie Auslesen der gespeicherten Information.
Die gleichen Phänomene, die zu einem Speicher- bzw« Gedächtniseffekt in dem eben beschriebenen Feldeffekt-Transietoraufbau gemäss Fig. 1 führen, ergeben einen ähnlichen Effekt in dem Kondensatorgebilde gemäss Fig. 2, Die Anordnung gemäss Fig. 2 weist einen Kondensator 11 mit Festekapazität auf, die gleich der Haximalkapazität eines Speioherkondensatore 12 ist. Die Flachbandspannung des Speicherkondensatorβ 12 wird durch Anlegen einer einen vorgegebenen Wert übersteigenden Spannung zwischen einem Anschluss 13 und !lasse eingestellt. Die Polarität dieser angelegten Spannung bestimmt wiederum die Richtung der Verschiebung der Flaohbandspannung, ganz wie im Fall der ^Leitfähigkeitssohwellenspannunge-Verschiebung des Feldeffekttransistors. Der jeweilige Wert der Flachbandspannung wird abgenommen, indem man an einen Anschluss 14 ein unterhalb des vorgegebenen Werkes liegendes. Abfragepotential anlegt. Falls die Flachbandspannung des Speicherkondensators 12 so gewählt ist* dass dessen Kapazität gleich der des Festkondensator^ 11 ist, so tritt an dem Aue» gangsanschluss 13 ein Potential gleich der Hälfte der an den Anschluss 14 angelegten Abfragespannung auf. Wird die Kapazität des Speicherkondensators 12 wesentlich kleiner als die des Festkondensator 11 gemacht 9 so tritt im wesentlichen die gesamte an den Anschluss 14 angelegte Abfragespannung an dem Anschluss 13 auf« Eine Flachbandspannung, die grosser als die Abfragespannung ist, ist einer hohen^Kapazität, und entsprechend eine Flachbandspannung, die kleiner als die Abfragespannung ist, einer niedrigen Kapazität zugeordnet.
009818/1484
Das vorstehend für den Obsrflächenfeldeffekttransistor (Feldeffekttransistor mit isoliertem Tor, "insulated-gatefield-effect transistor") 1 aus Fig, 1 bzw« für den Konden- . sator 12 aus Fige 2 beschriebene Speicherverhalten wird geciäss der Erfindung durch die besondere Dielektrikumsschichtetruktur des in Fig.» 3 gezeigten Speicherelemente erzielt. Wie aus der Schnittansicht des Speicherelemente in Fig. 3 ersichtlich, weist dieses eine Metallelektrode 15» eine erste Dielektrikumsschicht 16, eine zweite, angrenzende Dielektrikurasschioht 17 sowie ein Substrat 18 aus Halbleitermaterial auf. Die Schichten 16 und 1? besitzen voneinander verschiedene elektrische Leitfähigkeit, wobei daB Verhältnis der Leitfähigkeiten grosser als etwa 2 ist. Es ist erwünscht, Grenzschichteffekte an jede der drei Grenzflächen 19, 20 und 21 zwischen, den lletall-, Dielektrikums*- und Halbleitersehichten so weit als möglich zu verringern. Der für die vorliegende Erfindung interessierende Speichereffekt rührt von einer Ladungsspeicherung an der Grenzfläche 20 zwischen den beiden Schichten 16 und 17 aue Dielektrikuiaanjaterial unterschiedliche Leitfähigkeit. Beim Anlegen eines Potentials zwi-Bohen den beiden äueseren oder Anechlußschiohten 15 und 16 des DielektrikunjBschiohtgebildes aus Fig. 3 bewirkt das resultierende elektrische Feld unterschiedliohe Stromdiohten in den DielektrikumBSchlchten 16 und 17c Dabei konrat ββ ssur Bildung einer negativen Aufladung an der Grenzfläche 20, falls daß an den äusseren Anschlußachlchten 15 und 18 angelegte Potential solcherart ist, dass an der Grenzfläche 20 mehr Elektronen durch die eine Dielektrikumsschicht eintreffen, als von dor Grenzschicht durch die andere DielektrikumeBohioht hindurch fortgeleitet werden*.".Entsprechend bildet sich umgekehrt eine positive Aufladung an der Grenzfläche 20 aue, falls mehr Elektronen voii der Grenzfläche weg- als zu ihr -hingeleitet werden«
: /: ':- - \ ■ ■■■:■ ■■;■ :: -./.■; '■'. ;■
, 009818/U84
BAD GRJGiiM/U-
Wesentlich ist, class beide Dieiektrikumsachichten 16 und 17 einen, stark nicht-llnearan Verlauf der Stromdichte in- Abhängigkeit von der elektrischen Feldstärke aufweisen,, Ein derartiger Verlauf gestattet den raschen Ladungsaufbau an der Grenzfläche 20 beim Anlegen eines verhältniamässig hohen Potentials an den Anschlußschichten 15 und 18, und entsprechend eine unverhältsnlsmässig langsame Änderung der gespeicherten Ladung beim Anlegen eines niedrigeren (Abfrage-) Potentials an die Schichten 15 und 18, bzw. als Folge des von der gespeicherten Ladung selbst herrührenden elektrischen Feldes. Auf diese Weise erhält man eine zerstörungsfreie Auslesung und permanente, energieunabhängige Speicherung in einem elektrisch veränderbaren Speicherelement. In Pig· 4 sind typische J/E-Kurven für zwei Dielektrikumsschichten 16 und 17 des Gebildes aus Pig. 3 gezeigt, welche die gewünschte JTicht-Llnearität aufweisen. Die steilere Kurve 22 in Figo 4 ist charakteristisch für Silizium-Nitrid ohne nennenswerten Sauerstoffanteil. Die andere Kurve 23 ist charakteristisch für Sillzium-IJitrid mit einem gewissen Sauerstoffgehalt (Sillziumoxy-Nitrld). Es wurde festgestellt, dass die zur Speicherung von Ladungen an der Grenzfläche 20 bzw· zur Abfuhr der gespeicherten Ladungen erforderliche Zeitdauer annähernd proportional dem Quotienten 4jrjyt βΐίΐη bedeutem 4· die Dielektrizitätskonstante derjenigen der Schichten 16 und 17 mit der grusseren Leitfähigkeit, E die elektrische Feldstärke (In V/cm) In der stärker leitenden Dielektrlkume-Bohicht (wobei die Feldstärke entweder von einer angelegten Spannung herrühren kann, die zu einem PeId E_ führt, oder von der Raumladungsdichte von in dem Dielektrikum gespeicherten Ladungen, die zu einem Feld E0^. führt), und j (E) in A/o» die stark nicht-lineare Beziehung zwischen der Feldstärke In der stärker leitenden Dielektrikumsschicht, und Ihrer Stromdichte.
009818/148* eAD original
Die in der Grenzfläche 20 zwischen den beiden Dielektrikumsschlchten 16 und 17 gespeicherte Ladung wird von den beweglichen Ladungen in deia darunterliegenden Halbleitersubstrat 9 gefühlt* Biese beweglichen Ladungen werden, je nach der Polarität der in der Grenzfläche 20 gespeicherten Ladung, entweder zur Oberfläche des Halbleiters hin angezogen oder von dieser abgeetossen« Diese Reaktion der beweglichen Ladungen verändert die Strom~Spannungs~Kennlinien des diese Dielektrikumsschichtung als Tor-Gebilde enthaltenden Oberflächen feldeffekttransistors 1, bzw« die Kapazitäts-Spannungs-Kenn~ llnien des die Dielektrikumsschichtung als Isolator enthaltenden Metall-Isolator-Kondensators„
Daa von den an der Grenzfläche zwischen den beiden Dielektriteumasohichten 16,17 unterschiedlicher elektrischer Leitfähigkeit gespeicherten Ladungen herrührende JeId Εβ^ kann durch die Beziehung E„+. «= -& (1 - 1) wiedergegeben werden; darin
g „+ ( gg ;
bedeuten j <T in coulomos pro °cm die je Fläoheneiaheit geepeicherte Ladung, 4 in Farad pro cm die Dielektrizitätskoa-Btantβ der stärker leitenden DielektrikumsBchioht, XQ in cm die öesamtdioke beider Dielektrikujpssohichten, und X^ in cn die mittlere Entfernung der gespeicherten Ladung von der Siliaiuingrenzfläche, Die Ladungadiohte <r stellt sloh dar ale diejenige Aufladung, wie sie sich durch die Stromdichte J über eine Zeltdauer ansammelt, d.h. (T* fjdt. der Viert des duroh die gespeicherte Ladung hervorgerufenen Feldes E t lässt sich In einfacher Viel se nach, bekannten Formeln aus der messbaren Beeinflussung der Strom-Spaimungs-Charakteristik als !funktion der an die Torelektrode 3 den Transistors 1 oder die.obere Kondensatorplatte des Kondensators 11 angelegten Spannung berechnen.
Beispielsweise läast aich für die zur Aufladung-der- Grenzflache
009818/148V -Ζ''
-".7"^- ·■'■.■; ■ ■ . . ,■■.■■■ bad
zwischen den Sielektrikunsechlchten erforderliche Zeltdauer Δ t ein Wert von 0.5 X 10""5seo b ere ebnen, unter Zugrundelegung typischer Werte der Dielektrizitätskonstante 4. » 5 X 10'* Farad/on, des von der gespeicherten Ladung herrührenden Feldes E8^ * 10 X 105 V/on, und des gemessenen Werts der Stromdichte in Abhängigkeit von elektrischen Feld bei einem Wert des angelegten Feldes E0 von 60 X 10* V/on. Für den typischen Wert der Gesantdick« des dielektrischen Materials von 1000 Angstrom, würden die Spannungen E^ und Ea 10 V bzw« 60 V betragen. Aus Flg« 4 ergibt aloh, dass 3(E) für 60 X TO5 V/on 10~3 A/cn2 beträgt. Die "Einschreib"*· Zeit der Speicheranordnung genäss der Erfindung let die zur Erzeugung des Feldes E^ duroh Speicherung von Ladungen nit Hilfe der hohen Stromdichte KE a) infolge dts angelegten äusseren Feldes erforderliche Zeitdauer. Duroh Einsetzen der betreffenden Werte in den Ausdruck At* $fS) find· * "»η für die nEinschreibH-Zeit den angenäherten Wert 0.5 X 1O-' β·ο.
Sie entsprechende Speicherzeit lässt sich aus einen ähnlichen Ausdruck berechnen. Definitionsgenäss soll unter "Speioher- -dauer" die zur Verringerung des von.der gespeicherten Ladung herrührenden elektrischen Feldgradienten aiif dl'· Half te ihres Anfangswertes erforderliche Zeltdauer verstanden werden. Hit dem Wert E8^. «5 X 105 V/cn und unter Bezugnahme auf Fig. 4 ergibt sich für j(BBt) ein Wert von 1O*12 A/on2. Für den Betrag der vorstehend definierten "Speloherdauer" Δ t lässt, sich unter Zugrundelegung der Häherungsbeziehung At* « ein Wert von etwa 3 !Tagen bereohhen. Experimentell wurden Speloherdauern von über 3 Monaten nachgewiesen. Eine Extrapolation der beobachteten experimentellen. Säten lässt erkennen, dass sich Speicherdauern von vielen Jahren erzielen lassen. Auch wurden "I3ineohrelbn-Zeiten allgemein In Bereloh von 10 Mikrosekunden bis 100 Millisekunden und nanohnal sogar nur von Bruchteilen einer MikroSekunde beobachtet.
009818/U84 ■/«
■Es.wurde-gefunden., dass Kondensatorelerneute mit Vielfach-Melektrikunisschichtung ebenfalls Gpeiichereigenechaften zeigen. Beispielsweise wurde ein zufriedenstellender Betrieb mit einer Anordnung erreichts in v/elcher die der Elektrode 15 in Mg.. 3 entsprechende Metallelektrode und das. dem Substrat 18 in Pig* 3 entsprechende Halbleitersubstrat durch aneinandergrenzende Schichten aus Siliziuindioxyd, Silizium-liltrid und Siliziumoxy-Hitrid voneinander getrenat waren»
,./· Patentanspriiohe
009818/1484
ÖAD ORIGINAL

Claims (1)

  1. Pa t e η t a α Sprüche
    Ί. Speicherelement, weiches ein Halbleitersubstrat und " eine leitende Elektrode aufweist, dadurch gekennzeichnet ι dass das Halbleiters1 ubetrat (18) von der leitenden Elektrode (15) durch eine·Schichtung aua mehreren aneinanderliegenden Dielektrikumsschichten (16, 17) voneinander getrennt sind, welche voneinander verschiedene elektrische Leitfähigkeiten besitzen, wobei die Anordnung so getroffen ist, dass der Speicher reproduzierbar steuerbare Laitfähigkeitsaohwellen aufweist.
    2· Speicherelement nach Anspruch 1, dadurch g e k β η η -ζ ei oh η et » dass das Verhältnis der Leitfähigkeit der jeweils stärker leitenden Dielektrikumseohioht zu der einer angrenzenden Dielektrikumssohioht geringerer Leitfähigkeit grosser als 2 ist, und dass für jede Diolektriku»eschicht die Stromdichte in Abhängigkeit von der elektrischen Feldstärke einen stark nicht-linearen Verlauf zeigt, derart, dass sich an der Grenzfläche zwisohen der jeweils stärker leitenden dielektrischen Schicht und der angrenzenden Dielektrikumsaohioht eint elektrische Aufladung unter dem Einfluss eines verhältnleaäeeig hohen elektrischen Feldes in einer verhältnieioäeaig kurztn ZtIt und unter dem Einfluss eines verhältnismäßig echwachen elektrischen Feldes in einer unverhältniemäBsig langen Zeit bildet.
    009818/U84
    3« Speicherelement nach Anspruch 1 oder 2, dadurch gekennzeichnet , dass eine der Dielektrikuiasschienten (16S 17) aus Siliziua-Mtrid besteht.
    4. Speicherelement nach eineie oder mehreren der vorhergehenden Ansprüche, dadurch gekennzeichnet 9 dass eine der Dielektrikumsschichten (16, 17) aus Silisiumoxyttitrid besteht. .
    5· Speicherelement nach einem oder mehreren der vorhergehenden Ansprüche, dadurch gekennzeichnet , dass eine der DielektrikumsBchichten (16, 17) aua Silizium-Nitrid und eine angrenzende Schioht aus Siliziurnoxy-llitrid besteht«,
    · Speiohereleiuent nach einem oder inehrereu der vorhergehenden Ansprüche, dadurch ge k β η η ζ e 1 ohne t , dass es die lor-Eleiktrode eines PeldeffekttransiBtors (1, Pig.1) bildet-,
    ■-■■■' '. - - s ' ■ ■ "
    7· Speicherelement nach einem oder laehreren der Aneprüoh· 1- 5f daduroh gelceanzelohntt9 daee es die Tor-Elektrod· einer Koadensatoranordnung bildet«
    009318/U84
    BAD ORJGJMAu
    Leerseife
DE1951787A 1968-10-14 1969-10-14 Speicherelement Granted DE1951787B2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US76723068A 1968-10-14 1968-10-14

Publications (3)

Publication Number Publication Date
DE1951787A1 true DE1951787A1 (de) 1970-04-30
DE1951787B2 DE1951787B2 (de) 1981-07-16
DE1951787C3 DE1951787C3 (de) 1988-12-01

Family

ID=25078877

Family Applications (1)

Application Number Title Priority Date Filing Date
DE1951787A Granted DE1951787B2 (de) 1968-10-14 1969-10-14 Speicherelement

Country Status (6)

Country Link
US (1) US3590337A (de)
JP (1) JPS4834330B1 (de)
DE (1) DE1951787B2 (de)
FR (1) FR2020631A1 (de)
GB (1) GB1280519A (de)
NL (1) NL164414C (de)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2129687A1 (de) * 1970-06-15 1971-12-16 Sperry Rand Corp Digitale Speicherschaltung
DE2125680A1 (de) * 1967-12-14 1972-12-07 Sperry Rand Corp Speicher mit Transistoren mit veränderlichem Schwellwert
DE2125681A1 (de) * 1971-05-24 1973-01-18 Sperry Rand Corp Speicher mit transistoren mit veraenderlichem schwellwert
WO1984000852A1 (en) * 1982-08-12 1984-03-01 Ncr Co Non-volatile semiconductor memory device
DE102004006676A1 (de) * 2004-02-11 2005-05-04 Infineon Technologies Ag Dynamische Speicherzelle

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5647705B2 (de) * 1972-03-11 1981-11-11
US3824564A (en) * 1973-07-19 1974-07-16 Sperry Rand Corp Integrated threshold mnos memory with decoder and operating sequence
US3971001A (en) * 1974-06-10 1976-07-20 Sperry Rand Corporation Reprogrammable read only variable threshold transistor memory with isolated addressing buffer
US4094008A (en) * 1976-06-18 1978-06-06 Ncr Corporation Alterable capacitor memory array
US4127900A (en) * 1976-10-29 1978-11-28 Massachusetts Institute Of Technology Reading capacitor memories with a variable voltage ramp
US4384299A (en) * 1976-10-29 1983-05-17 Massachusetts Institute Of Technology Capacitor memory and methods for reading, writing, and fabricating capacitor memories
GB2000407B (en) * 1977-06-27 1982-01-27 Hughes Aircraft Co Volatile/non-volatile logic latch circuit
US5723375A (en) * 1996-04-26 1998-03-03 Micron Technology, Inc. Method of making EEPROM transistor for a DRAM
US5972804A (en) * 1997-08-05 1999-10-26 Motorola, Inc. Process for forming a semiconductor device
US5969382A (en) 1997-11-03 1999-10-19 Delco Electronics Corporation EPROM in high density CMOS having added substrate diffusion
US6452856B1 (en) * 1999-02-26 2002-09-17 Micron Technology, Inc. DRAM technology compatible processor/memory chips
DE10224956A1 (de) * 2002-06-05 2004-01-08 Infineon Technologies Ag Verfahren zur Einstellung der Einsatzspannung eines Feldeffekttansistors, Feldeffekttransistor sowie integrierte Schaltung
US8941171B2 (en) * 2010-07-02 2015-01-27 Micron Technology, Inc. Flatband voltage adjustment in a semiconductor device

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2791760A (en) * 1955-02-18 1957-05-07 Bell Telephone Labor Inc Semiconductive translating device
AT245832B (de) * 1963-10-01 1966-03-25 Philips Nv Speichereinrichtung
FR1516386A (fr) * 1966-03-01 1968-03-08 Gen Electric Perfectionnements aux dispositifs à semiconducteurs
NL6712926A (de) * 1966-09-30 1968-04-01
FR1530106A (fr) * 1966-08-12 1968-06-21 Ibm Dispositifs semi-conducteurs perfectionnés et procédés de fabrication appropriés
BE710908A (de) * 1967-02-16 1968-07-01
NL6716606A (de) * 1967-03-16 1968-09-17
US6708560B2 (en) * 2000-02-23 2004-03-23 Hitachi, Ltd. Measurement apparatus for measuring physical quantity such as fluid flow

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3422321A (en) * 1966-06-20 1969-01-14 Sperry Rand Corp Oxygenated silicon nitride semiconductor devices and silane method for making same
US3428875A (en) * 1966-10-03 1969-02-18 Fairchild Camera Instr Co Variable threshold insulated gate field effect device
US3455020A (en) * 1966-10-13 1969-07-15 Rca Corp Method of fabricating insulated-gate field-effect devices
US3462657A (en) * 1968-03-07 1969-08-19 Gen Electric Protection means for surface semiconductor devices having thin oxide films therein

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2791760A (en) * 1955-02-18 1957-05-07 Bell Telephone Labor Inc Semiconductive translating device
AT245832B (de) * 1963-10-01 1966-03-25 Philips Nv Speichereinrichtung
FR1516386A (fr) * 1966-03-01 1968-03-08 Gen Electric Perfectionnements aux dispositifs à semiconducteurs
FR1530106A (fr) * 1966-08-12 1968-06-21 Ibm Dispositifs semi-conducteurs perfectionnés et procédés de fabrication appropriés
NL6712926A (de) * 1966-09-30 1968-04-01
BE710908A (de) * 1967-02-16 1968-07-01
NL6716606A (de) * 1967-03-16 1968-09-17
US6708560B2 (en) * 2000-02-23 2004-03-23 Hitachi, Ltd. Measurement apparatus for measuring physical quantity such as fluid flow

Non-Patent Citations (9)

* Cited by examiner, † Cited by third party
Title
Applied Physics Letters 1967 Vol. 10, Nr. 3, S. 97-99 *
Applied Physics Letters, Vol. 12, Nr. 8, 15. April 1968, S. 260-263 *
Electrochemical Society, Spring Meeting, Dallas, Mai 1967 Abstract Nr. 83, S. 32-34 und Abstract Nr. 85, S. 36-38 *
J. Electrochem. Soc.: Solid State Science, Vol. 115, Nr. 3, März 1968, S. 300-307, 311 *
Proceedings of the IEEE, Vol. 54, Nr. 1, Januar 1966, S. 87-89 *
Solid State Electronics 1967, S. 897-905 *
Solid State Technology, März 1968, S. 36-40 *
Solid-State Electronics, 1967, Vol. 10, S. 897-905 *
The Bell System Journal Juli/Aug. 1967 S. 1288-1300 *

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2125680A1 (de) * 1967-12-14 1972-12-07 Sperry Rand Corp Speicher mit Transistoren mit veränderlichem Schwellwert
DE2129687A1 (de) * 1970-06-15 1971-12-16 Sperry Rand Corp Digitale Speicherschaltung
DE2125681A1 (de) * 1971-05-24 1973-01-18 Sperry Rand Corp Speicher mit transistoren mit veraenderlichem schwellwert
WO1984000852A1 (en) * 1982-08-12 1984-03-01 Ncr Co Non-volatile semiconductor memory device
DE102004006676A1 (de) * 2004-02-11 2005-05-04 Infineon Technologies Ag Dynamische Speicherzelle

Also Published As

Publication number Publication date
NL6915528A (de) 1970-04-16
DE1951787B2 (de) 1981-07-16
JPS4834330B1 (de) 1973-10-20
NL164414C (nl) 1980-12-15
US3590337A (en) 1971-06-29
FR2020631A1 (de) 1970-07-17
DE1951787C3 (de) 1988-12-01
GB1280519A (en) 1972-07-05

Similar Documents

Publication Publication Date Title
DE1951787A1 (de) Speicherelement
DE3029125C2 (de) Halbleiterspeicher
DE2409472C3 (de) Elektrisch löschbares Halbleiterspeicherelement mit einem Doppelgate-Isolierschicht-FET
DE2841453C2 (de) Halbleiterspeicherzelle
DE2356275C2 (de) Halbleiterspeicherelement mit einem Doppelgate-Isolierschicht- FET
DE2313312A1 (de) Integrierte schaltung mit isolierte gate-elektroden aufweisenden feldeffekttransistoren
DE2455484C2 (de) Monolithisch integrierte Halbleiter-Speicherschaltung und Verfahren zu ihrer Herstellung
DE2107022A1 (de) Informationsspeicher-Baueinheit
DE2201028C3 (de) Verfahren zum Betrieb eines Feldeffekttransistors und Feldeffekttransistor zur Ausübung dieses Verfahrens
DE1961125A1 (de) Speicherschaltung
DE2432352B2 (de) MNOS-Halbleiterspeicherelement
DE3244488A1 (de) Elektrisch programmierbarer permanenter speicher
DE3840559C2 (de)
DE2415634A1 (de) Verfahren und einrichtung zum adressieren einer matrixanordnung
DE2153284A1 (de) Speichermatrix
DE2705992A1 (de) Halbleiterspeicher
DE4125199C2 (de) Kompakte Halbleiterspeicheranordnung, Verfahren zu deren Herstellung und Speichermatrix
DE1300993B (de) Elektronisches Duennschichtbauelement
DE2309616A1 (de) Hybride speicherschaltung
DE2543615A1 (de) Regenerierstufe fuer ladungsverschiebeanordnungen
DE2547106B2 (de) Dielektrisches Festkörper-Bauelement zum Speichern in Matrixform
DE2261522A1 (de) Halbleiterspeichereinheit
DE2223341C3 (de) Speicherelement und daraus aufgebaute dynamische Randomspeicher
DE2912858C2 (de)
DE2842545C2 (de) Halbleiterspeicher mit Depletion-Varaktoren als Speicherkondensatoren

Legal Events

Date Code Title Description
8263 Opposition against grant of a patent
8227 New person/name/address of the applicant

Free format text: SPERRY CORP., 10104 NEW YORK, N.Y., US

C3 Grant after two publication steps (3rd publication)