DE1950780A1 - Halbleitervorrichtung mit durch darauf erzeugte Passivierungsfilme gesteuerten Oberflaechenladungen und Verfahren zu ihrer Herstellung - Google Patents
Halbleitervorrichtung mit durch darauf erzeugte Passivierungsfilme gesteuerten Oberflaechenladungen und Verfahren zu ihrer HerstellungInfo
- Publication number
- DE1950780A1 DE1950780A1 DE19691950780 DE1950780A DE1950780A1 DE 1950780 A1 DE1950780 A1 DE 1950780A1 DE 19691950780 DE19691950780 DE 19691950780 DE 1950780 A DE1950780 A DE 1950780A DE 1950780 A1 DE1950780 A1 DE 1950780A1
- Authority
- DE
- Germany
- Prior art keywords
- film
- charges
- base body
- insulating
- induced
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 66
- 238000002161 passivation Methods 0.000 title claims description 42
- 238000000034 method Methods 0.000 title claims description 10
- 239000012535 impurity Substances 0.000 claims description 19
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 12
- 229910052782 aluminium Inorganic materials 0.000 claims description 9
- 239000005360 phosphosilicate glass Substances 0.000 claims description 9
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 8
- 238000004519 manufacturing process Methods 0.000 claims description 8
- 239000005388 borosilicate glass Substances 0.000 claims description 7
- 239000005368 silicate glass Substances 0.000 claims description 6
- 235000012239 silicon dioxide Nutrition 0.000 claims description 6
- 239000000377 silicon dioxide Substances 0.000 claims description 6
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 4
- 229910052751 metal Inorganic materials 0.000 claims description 4
- 239000002184 metal Substances 0.000 claims description 4
- 239000011574 phosphorus Substances 0.000 claims description 4
- 229910052698 phosphorus Inorganic materials 0.000 claims description 4
- 230000000087 stabilizing effect Effects 0.000 claims description 4
- YKTSYUJCYHOUJP-UHFFFAOYSA-N [O--].[Al+3].[Al+3].[O-][Si]([O-])([O-])[O-] Chemical compound [O--].[Al+3].[Al+3].[O-][Si]([O-])([O-])[O-] YKTSYUJCYHOUJP-UHFFFAOYSA-N 0.000 claims description 3
- 239000011810 insulating material Substances 0.000 claims description 3
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 2
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 2
- 230000000873 masking effect Effects 0.000 claims 3
- 239000004020 conductor Substances 0.000 claims 1
- 230000008021 deposition Effects 0.000 claims 1
- 239000004744 fabric Substances 0.000 claims 1
- 229910052710 silicon Inorganic materials 0.000 description 34
- 239000010703 silicon Substances 0.000 description 33
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 32
- 238000009792 diffusion process Methods 0.000 description 18
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical group [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 11
- 229910000077 silane Inorganic materials 0.000 description 10
- 229910004298 SiO 2 Inorganic materials 0.000 description 9
- 230000000694 effects Effects 0.000 description 9
- 238000005530 etching Methods 0.000 description 9
- 238000005979 thermal decomposition reaction Methods 0.000 description 7
- 238000006243 chemical reaction Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000005669 field effect Effects 0.000 description 4
- 238000011282 treatment Methods 0.000 description 4
- 108091006146 Channels Proteins 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 238000001259 photo etching Methods 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 102000004129 N-Type Calcium Channels Human genes 0.000 description 2
- 108090000699 N-Type Calcium Channels Proteins 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- DGAQECJNVWCQMB-PUAWFVPOSA-M Ilexoside XXIX Chemical compound C[C@@H]1CC[C@@]2(CC[C@@]3(C(=CC[C@H]4[C@]3(CC[C@@H]5[C@@]4(CC[C@@H](C5(C)C)OS(=O)(=O)[O-])C)C)[C@@H]2[C@]1(C)O)C)C(=O)O[C@H]6[C@@H]([C@H]([C@@H]([C@H](O6)CO)O)O)O.[Na+] DGAQECJNVWCQMB-PUAWFVPOSA-M 0.000 description 1
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 239000012153 distilled water Substances 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 229960002050 hydrofluoric acid Drugs 0.000 description 1
- WPYVAWXEWQSOGY-UHFFFAOYSA-N indium antimonide Chemical compound [Sb]#[In] WPYVAWXEWQSOGY-UHFFFAOYSA-N 0.000 description 1
- 230000000977 initiatory effect Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000011259 mixed solution Substances 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 239000011148 porous material Substances 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 238000004513 sizing Methods 0.000 description 1
- 229910052708 sodium Inorganic materials 0.000 description 1
- 239000011734 sodium Substances 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
- H01L21/02129—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/02142—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides
- H01L21/02145—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides the material containing aluminium, e.g. AlSiOx
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
- H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
- H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
- H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
- H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28158—Making the insulator
- H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
- H01L21/28185—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the gate insulator and before the formation of the definitive gate conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/5329—Insulating materials
- H01L23/53295—Stacked insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
- H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
- H01L27/0647—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. vertical bipolar transistor and bipolar lateral transistor and resistor
- H01L27/0652—Vertical bipolar transistor in combination with diodes, or capacitors, or resistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
- H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Chemical & Material Sciences (AREA)
- Formation Of Insulating Films (AREA)
Description
Patentanwälte
Dipl.-Ing. R. Beetz u.
Dipl.- Ing. Lamprecht
Dipl.-Ing. R. Beetz u.
Dipl.- Ing. Lamprecht
81-14,989P
8.10.1969
HITACHI , LTD., Tokio (Japan)
Halbleitervorrichtung mit durch darauf erzeugte Passivierungsfilme gesteuerten Oberflächenladungen
und Verfahren zu ihrer Herstellung
Die Erfindung bezieht sich auf eine Halbleitervorrichtung mit durch darauf erzeugte Passivierungsfilme gesteuerten Oberflächenladungen
und ein Verfahren zu ihrer Herstellung, insbesondere auf eine Halbleitervorrichtung, in der der letrag der
Induzierten Ladungen (n- oder p-Kanäle genannt), die allgemein
durch die elektrischen Passivierungsfilme an der Oberfläche des Halbleiterelements erzeugt werden, auf einen gewünschten
Wert gesteuert wird, und ein Verfahren zur Herstellung einer solchen Halbleitervorrichtung.
Herkömmlich wurden als elektrische Passivierungsfilme für einen Halbleiter ein erster Isolierfilm aus SiO2 und ein
zweiter Isolierfilm aus Phosphorsilikatglas, Si,N^, AIgO, usw.
verwendet. SiO2 wurde als erster Isolierfilm verwendet, weil
es einen merklichen Effekt zur Stabilisierung der elektrischen
8l-(Pos. 19.7OS)-TpE (7)
00S817/H20
Eigenschaften hat und leicht auf zubauen und zu behandeln ist. Ein zweiter Isolierfilm wird erforderlich, da der SiOg-FiIm
gegenüber Feuchtigkeit unbeständig ist und daher gegenüber der Außenatmosphäre geschützt werden muß· Ein anderer Grund
ist der, daß der SiO2-FiIm Verunreinigungsionen enthält und
ihr Einfluß reduziert werden muß. Der Phosphorsilikatglasfilm, der üblicherweise als zweite Schicht auf dem SiOp-FiIm verwendet
wird, fixiert nämlich oder gettert die Verunreinigungsionen von * z.B. Natrium im SiOp-FiIm. Der Si^Nu-FiIm usw. werden wegen
ihrer Wirkung, die Verunreinigungen auszufiltern, verwendet.
Eine bei einer solchen Halbleitervorrichtung mit elektrischen Passivierungsfilmen angetroffene Schwierigkeit besteht
darin, daß ein großer Betrag von induzierten Ladungen (Kanäle genannt) auf der Halbleiteroberfläche erzeugt wird, wo der
SiOg-FiIm aufgebracht ist. Der Betrag der induzierten Ladungen
hängt von dem SiOg-Film-Erzeugungsverfahren und den Wärmebehandlungsbedingungen
ab, doch üblicherweise werden Ladungen
11 12 -2 in der Größenordnung von 3 χ 10 - 10 cm induziert, falls
der Halbleitergrundkörper aus Silizium ist. Wenn übermäßige
Ladungen induziert werden, kann eine p-Typ-Halbleitergrundkörper-
W oberfläche in den η-Typ oder die Oberfläche eines n-Typ-Halbleitergrundkörpers
in einen n+-Typ verwandelt werden. So ergibt sich ein starker Anstieg der Übergangskapazität oder des Sperrstroms
im Fall eines Halbleiters mit einem p-n-Übergang. Es ist daher wünschenswert, den Betrag der induzierten Ladungen so
klein wie möglich zu machen. Indessen wurden die gewünschten elektrischen Eigenschaften durch die genannten elektrischen
Passivierungsfilme noch nicht erreicht« da zu große Ladungen induziert werden.
Bei einem Feldeffekttransistor, insbesondere einem MOS-Feldeffekttransistor werden die an der Halbleiterober-
fläche induzierten Ladungen ausgenutzt, während sie bei anderen Transistoren, Dioden, integrierten Schaltungen usw. ungünstig
sind. Ein MOS-Feldeffekttransistor umfaßt nämlich eine Quelle-
und eine Abflußelektrodezone in einer Halbleiteroberfläche unter einem bestimmten Abstand, und die Quelle- und Ablaufzonen
sind durch die durch den Isolierfilm induzierten Ladungen verbunden. Der Betrag der induzierten Ladungen (Oberflächenladungsdichte
genannt) wird durch die Gatterelektrode gesteuert, und so wird das Quelle-Abflußverhalten gesteuert. Dementsprechend
werden die elektrischen Eigenschaften des MOS-Feldeffekttransistors
durch den Betrag von durch einen Isolierfilm induzierten Ladungen stark beeinflußt.
Es war Jedoch bisher nicht möglich, einen gewünschten Betrag
von induzierten Ladungen zu erreichen, weil der Betrag der durch herkömmliche Isolierfilme induzierten Ladungen zu
groß ist.
Eine Doppelfilmschicht aus einem SiO2-FiIm und einem
Phosphorsilikatglasfilm wurde kürzlich vorgeschlagen, um die beschriebenen Nachteile zu überwinden. Da die Phosphorkonzentration
im Phosphorsilikatglas relativ hoch ist, ist jedoch die Ätzgeschwindigkeit für das üblicherweise bei Isolierfilmen
verwendete Ätzmittel groß, und eine Feinbemessung ist auf Grund solcher Wirkungen wie Seltenätzen usw. schwierig.
Der Erfindung liegt daher die Aufgabe zugrunde, ein verbessertes Verfahren zur Herstellung einer Halbleitervorrichtung
mit verbesserten elektrischen Eigenschaften und eine danach hergestellte Vorrichtung zu schaffen. Vor allem soll
dabei durch die Erfindung eine Halbleitervorrichtung angegeben werden, bei der die durch den Passivierungsfilm induzierten.
ÖÖ«t17/U20
Ladungen gesteuert werden, und wie man eine solche Vorrichtung herstellen kann. Weiter ist Ziel der Erfindung ein Verfahren
zur Herstellung einer Halbleitervorrichtung, bei dem ein Passivierungsfilm geschaffen wird, der kaum seitengeätzt ist
und sich für eine genaue Bemessung eignet. Schließlich soll die Erfindung eine Halbleitervorrichtung mit ziemlich stabilen
elektrischen Eigenschaften und ein Verfahren zur Herstellung dieser Vorrichtung ermöglichen.
Diese Aufgabe wird erfindungsgemäß im wesentlichen durch eine Halbleitervorrichtung mit gesteuerten Oberflächenladungen
gelöst, die durch
a) einen Halbleitergrundkörper mit wenigstens einem bis zu seiner einen Oberfläche reichenden pn-übergang;
b) einen auf der Oberfläche des Halbleitergrundkörpers
niedergeschlagenen Passivierungsfilm aus Siliziumdioxyd mit 300 - 1500 S Dicke; und
c) zwei oder mehr den Passivierungsfilm bedeckende Isolierfilme aus verschiedenen Isolierstoffen mit einer Dicke von je
300 - 1500 S gekennzeichnet ist, durch die an den Passivierungsfilm-
bzw. Isolierfilm-Orenzflachen Ladungen induziert werden,
so daß die Dichte der durch den Passivierungsfilm an der Oberfläche des Halbleitergrundkörpers induzierten Oberflächenladungen
durch die an den einzelnen Grenzflächen induzierten Ladungen gesteuert wird.
Die Isolierfilme bestehen zweckmäßig aus einem der folgenden
Stoffe: Siliziumnitrid, Siliziumdioxyd, lorsilikatglas, Phosphorsilikatglas, Aluminiumoxyd, Aluminiumsilikatglas,
Aluminiumphosphorsilikatglas und Aluminiumborsilikatglas, wobei der Passivierungsfilm und die Isolierfilme jeweils so an-
Ö08817/U20
einandergefügt sind, daß verschiedene Stoffe gegenseitig aneinander
grenzen. So werden Ladungen mit einem dem der durch den SiOg-PiIm
am Halbleitergrundkörper induzierten Oberflächenladungen entgegengesetzten Typ an den Grenzflächen zwischen benachbarten
Isolierfilmen erzeugt und der Betrag der Oberflächenladungen auf einen bestimmten Wert gesteuert.
Das Prinzip der Erfindung basiert auf dem Befund, daß Ladungen an der Grenzfläche zwischen Isolierfilmen angesammelt
werden, wenn verschiedene Arten von Isolierfilmen miteinander verbunden werden.
Diese Tatsache soll unter Bezugnahme auf Pig. I erläutert
werden, die ein MOS-Siliziumelement zeigt, das aufgebaut ist, um diese Tatsache experimentell zu bestätigen. Dieses Element
wird in folgender Weise hergestellt. Ein SiOp-PiIm 2 von 15OO S Dicke wird auf einer Hauptoberfläohe eines p-Leitfähigkeitstyp-Siliziumgrundkörpers
1 von 50 JL-om Widerstand durch thermische Zersetzung von SiHj, niedergeschlagen, und ein
Phosphorsilikatglas 3 (SiOg/PgO,-) von 3000 Ä Dicke wird darauf
durch Zumischen von PH-, zum SiHh aufgebracht. Dann werden Metallelektroden
4 und 5 an der Seite des Siliziumgrundkörpers und der Seite des Isolierfilms angebracht, um ein MOS-Siliziumelement
zu schaffen.
Die Kapazität-Spannung (C-Y)-Eigenschaften des MOS-Elements
werden untersucht, um den Betrag (mit N™ bezeichnet) der an der
Siliziumgrundkörperoberfläche in Berührung mit dem SiOg-Film
induzierten Oberflächenladungen zu ermitteln.
Nun wird der Isolierfilm 3 stufenweise von der Oberfläche abgeätzt, und der Wert N1n des MOS-Slements wird naoh jedem
OOII17/U20
Ätzschritt gemessen. Wenn der SiO0ZP0Oe-FiIm 3 auf dem SiO0-PiIm
11 -o ■* vorliegt, ist N^1 2,5 χ 10 cm * und nahezu konstant, doch wenn
der SiOg/PgOc-Pilm 3 völlig entfernt ist und nur noch der SiO0-FiIm
2 übrigbleibt, steigt der Wert von NOT rapid auf 7,5 χ ΙΟ11
cm . Wenn der SiO0-FiIm weiter abgeätzt wird, bleibt N1-,- ange-
11 -2
nähert konstant bei 7,5 χ 10 cm ·
Es ist aus den vorstehenden experimentellen Ergebnissen k abzuleiten, daß die Ladungen in der Isolierschicht, die Elektror
den oder Löcher an der Halbleiteroberfläche induzieren, sich an der Grenzfläche der Isolierschichten sammeln· Dieser Befund
ist neu, da man bisher annahm, daß die Ladungen im Isolierfilm, die einen Kanal bilden, gleichmäßig im Film verteilt sind·
Die Ladungsverteilung im Isolierfilm ist in Fig. 2 erläutert,
die auf den vorstehenden Versuchsergebnissen basiert. In dieser Figur bezeichnet Qgg den Betrag von auf der SiOp-FiImseite
der Grenzfläche zwischen dem Siliziumgrundkörper und dem SiOp-FiIm 2 induzierten Ladungen, Q bezeichnet den Betrag von
an der Grenzfläche zwischen dem SiO0-FiIm 2 und dem SiOg/PpO,--FiIm
J3 erzeugten Ladungen, und Q1n bezeichnet an der Elektroden-
ψ seite des MOS-Eleraents (Fig. 1) hinzukommende Ladungen, wo sie
einen solchen Wert haben, daß sie die Ladungen an der Oberfläche des Siliziumgrundkörpers zum Verschwinden bringen. X bezeichnet
eine Entfernung zwischen der Oberfläche des Siliziumgrundkörpers und der des SiOp-Films, und XQ bezeichnet die Summe der Dicken
des SiOg-Films und des SiOp/PpOc-Films·
Nun wird die Gültigkeit der vorstehend beschriebenen Mutmaßung untersucht.
Wenn eine Integralform der Poisson* sehen Gleichung auf
Fig. 2 angewendet wird, erhält man
N _· * - Xo „ £o_ 0 _%S
worin 0.^ eine Arbeitsfunktion des Siliziums und des Elektrodenmetalls
bezeichnet und C eine Kapazität der aus dem SiOp-FiIm
und dem SlOp/Pgu^-Film 3 bestehenden Doppelschicht bedeutet. Die
Dielektrizitätskonstanten des SiOg-Films und des SiOg/PgOp.-Films
stimmen innerhalb von Versuchsfehlern überein und sind 4,0 + 0,2. So wird dadurch kein Einfluß hervorgerufen.
Nun wird die Beziehung zwischen dem Wert von N™ und der
Dicke des SiOg-Films untersucht, wobei die Summe der Dicken des SiOg-Films und des SiOg/PgO,-*Films des in Fig. 1 gezeigten
MOS-Elements konstant auf 4500 S gehalten wird. Die Ergebnisse
sind in Fig. 3 gezeigt. Der Gradient der Figur wird in die vorstehend
genannte Poisson-Gleichung eingeführt, um Qgg zu erhal11 2
ten. Das Ergebnis ist - (Qgg/q) -^- 2,1 χ 1011 cm"2 und
Qm— 6,0 χ 1011 cm"2, was gut mit dem Wert 5*0 χ ΙΟ11 cm"2
übereinstimmt, der aus der Variation von N1-,- beim Ätzen erhalten
ÜB
wird. So wird die Existenz von Q_ algebraisch bestätigt.
Es wird entsprechend dem Experiment auch bestätigt, daß, wenn Isolierfilme übereinandergeschichtet werden, Ladungen an
der Grenzzone zwischen den Filmen nicht nur im vorstehenden Fall, sondern auch in Fällen einer Kombination von verschiedenen
anderen Arten von Filmen, z.B. eines SiOg-Films und eines Borsilikatglasfilms (SiOp/BpO,), eines SiOp/PpO,--Films
und eines Si0p/B20,-Films, eines SiOg-Films und eines AIgO,-Films,
eines SiOg-Films und eines Aluminiumsilikatglasfilms (SiOp/AlgO.,) usw. angesammelt werden.
00Ö817/U2Q
Der Betrag der an der Halbleiteroberfläche induzierten Ladungen wird durch den Betrag von Ladungen in einem Isolierfilm
und den Abstand von der Oberfläche bestimmt. Weiter sind die an der Grenzfläche des Isolierfilms in direkter Berührung
mit der Halbleiteroberfläche erzeugten Ladungen positiv, wie Fig. 2 zeigt, während an der Grenzfläche zwischen den Isolierfilmen
erzeugte Ladungen negativ sind. So ergibt sich der Betrag von Ladungen, die die Halbleiteroberfläche beeinflussen,
als Summe von nach dem Abstand korrigierten Ladungen.
Dementsprechend ist es möglich, den Betrag von durch den SiOg-FiIm induzierten Oberflächenladungen durch eine große
Zahl von an der Grenzfläche erzeugten negativen Ladungen zu kompensieren, wenn der SiOp-FiIm auf der Halbleiteroberfläche
so dünn wie möglich gemacht wird und eine große Zahl von Isolierfilmen
verschiedener Arten auf der Oberfläche übereinander angeordnet werden. Der Betrag der kompensierten Ladungen wird
durch die Art der Isolierfilme, die Zahl der Schichten und den Abstand zur Halbleiteroberfläche bestimmt.
Um die Ziele und die Wirkung der Erfindung zu erreichen, ist es zweckmäßig, den Isolierfilm so dünn wie möglich zu
' machen und möglichst viele Isolierschichten von verschiedenen Arten übereinanderzuschichten. Bei einem solchen PassivierungsfiIm
tritt ein Seitenätzen oder die Erscheinung, daß ein besonderer Film schneller geätzt wird, kaum auf, auch wenn ein
Film vorliegt, für den die Ätzgeschwindigkeit hoch ist.
Erfindungsgemäß ist es wünschenswert, viele Passivierungsfllme
übereinanderzuschichten, doch wenn zu viele Filme geschieh· tet werden, wird der Abstand vom Halbleitergrundkörper groß,
und die Ladungen an der Grenzfläche zwischen den Passivierungs-. filmen üben eine geringe Wirkung auf die an der Halbleiteroberfläche
induzierten Ladungen aus. Empirisch wird nur nooh eine
geringe Wirkung beobachtet, wenn der Abstand zwischen der Grenzfläche
und der Halbleiteroberfläche größer als etwa 6OOO S ist.
Es ist unter Beachtung des Seitenätzens und der schon beschriebenen
Gründe erwünscht, daß der Passivierungsfilm so dünn wie möglich gemacht wird, und die Dicke des Passivierungsfilms
liegt zweckmäßig in der Größenordnung von 3000 - 300 8.
Nun soll die Erfindung anhand der in der Zeichnung veranschaulichten
Ausführungsbeispiele im einzelnen beschrieben werden; darin zeigen:
Fig. 1 einen Längsschnitt eines MOS-Elements mit bekannten
Passivierungsfilmen;
Fig. 2 ein Modelldiagramm zur Erläuterung der Ladungsverteilung in Passivierungsfilmen;
Fig. 3 ein Diagramm zur Erläuterung der Beziehung zwischen
dem Betrag von an der Halbleiteroberfläche induzierten Ladungen und der Dicke des SiOg-FiIms, wenn
die Dicke des SiOg-Films verändert wird;
Fig. 4 bis 6 Längsschnitte zur Erläuterung eines Ausführungsbeispiels der Erfindung;
Fig. 7 bis 9 Längsschnitte zur Erläuterung eines weiteren Ausführungsbeispiels der Erfindung;
Fig. 10 bis l4 Längsschnitte zur Erläuterung noch eines
weiteren Ausführungsbeispiels der Erfindung;
Fig. 15 und 16 Längsschnitte durch einen Transistor gemäß
einem weiteren Ausführungebeispiel der Erfindung; und
Fig. 17 und 18 noch ein weiteres Ausführungsbeispiel der
068117/uaO
- ίο -
Erfindung, und zwar Fig. 17 einen Längsschnitt durch
eine integrierte Schaltung und Fig. 18 ein dieser äquivalentes Schaltbild.
Die Merkmale und Vorteile der Erfindung ergeben sich klarer
aus der folgenden Beschreibung verschiedener Ausführungsbeispiele der Erfindung.
Zur Erleichterung des Verständnisses soll dieses Ausführungsbeispiel unter Bezugnahme auf die Zeichnung erläutert werden. Es
ist Jedoch festzustellen, daß die Hauptteile in der Zeichnung vergrößert sind. Der Betrag N™ der durch Niederschlagen eine
Isolierschicht auf der Halbleiteroberfläche induzierten Ladungen wird durch Messen der C-V-Eigenschaften bestimmt.
Fig. 4 bis 6 zeigen ein Ausführungsbeispiel der Erfindung. Die Bezugsziffer 10 bezeichnet einen p-Typ-Siliziumgrundkörper
von 50 Jl* cm Widerstand, und dort sind auf einer Hauptoberfläche
ein SiOg-FiIm 11 von 1500 S Dicke, der durch thermische
Zersetzung von Silan erzeugt wurde, weiter ein SiOg/BgO^-Film
von 1000 & Dloke, der duroh Zumischen von BHv-Dampf zur Zeit
der thermischen Zersetzung des Silans erhalten wurde, und ein
SiOp/PpOc-Film 13 von 1000 Ä Dicke niedergeschlagen, der duroh
Zumischen von PH,-Dampf zur Zeit der thermischen Zersetzung des Silans erhalten wurde«
Der Betrag der auf dem Siliziumgrundkörper eines aus der
Halbleiterprobe erhaltenen MOS-Elements induzierten Ladungen
11 —2
(Kanalkonzentration) erweist sioh zu 1 χ 10 om . Wenn der
13 nicht niedergeschlagen wird, d.h. bei einer
Doppelschioht des SiOg-Pilms 11 und des SiOg/BgO^FlJjae 12 ist
8Q8I17/U20
- li -
11 -2 der Betrag der induzierten Ladungen 5 x 10 cm , So sieht man,
daß der Betrag der an der Halbleiteroberfläche induzierten Ladungen durch Verwendung einer Dreifachschicht reduziert wird.
Wenn nun ein SiOg/BgOyFilm l4 (Pig. 5) von 1000 S Dicke
auf dem SiOg/PgOc-Pilm 13 nach Pig. 4 niedergeschlagen wird,
ist die Oberflächenladungsdichte auf der Siliziuraoberfläche
IO -2
auf 1 χ 10 cm reduziert.
auf 1 χ 10 cm reduziert.
Wenn ein SiO2ZP2O5-PiIm 15 (Pig. 6) von 1000 S Dicke auf
dem SiOg/BgO-a-Film 14 nach Pig. 5 niedergeschlagen wird, wird
die Ladungsdichte auf der Siliziumgrundkörperoberfläche 0 Q -2
10^ cm , was aus Messungen der C-V-Eigenschaften nicht feststellbar
ist, und eine solche Situation ist praktisch einem Zustand gleichwertig, in dem überhaupt keine Ladungen induziert
werden.
Wenn die in Fig. 4 bis 6 gezeigten Passiv!erungsfilme
an einer Halbleitervorrichtung angebracht werden, werden nicht nur die Oberflächenladungen durch die Passivierungsfilme induziert,
sondern muß auch eine Stabilisierung der elektrischen Eigenschaften erreicht werden.
Um die Stabilität der elektrischen Eigenschaften einer Halbleitervorrichtung mit diesen Passivierungsfilmen zu prüfen,
werden Elektroden an der Isolierfilmseite und der Siliziumgrundkörperseite jedes MOS-Elements nach den Fig. 4 bis 6 angebracht,
und eine B-T-Behandlung (Vorspannungs-Temperaturbehandlung) wird durchgeführt, indem man das MOS-Element bei 2500C für 50
Minuten exponiert, während ein elektrisches Feld von 10 V/cm einwirkt. Dann prüft man die C-V-Eigenschaften, um den Wert von
an der Halbleiteroberfläche zu messen. Es ergibt sich, daß
Ö08817/U20
der Wert von N^ nach dem genannten B-T-Behandlungstest etwas
ansteigt. Bei einem bekannten MOS-Element unter Verwendung
einer Doppelsohicht aus einem SiOp-PiIm und einem SiOp/BpO,-PiIm
als Passivierungsfilm wächst der Wert um etwa das 1,5-fache des Ausgangswertes.
Durch den B-T-Behandlungstest wird bewiesen, daß die elektrischen Eigenschaften einer Halbleitervorrichtung gemäß der Erfindung
ziemlich stabil sind.
Nun soll ein anderes Ausführungsbeispiel der Erfindung beschrieben werden.
In Fig. 7 bezeichnet 20 einen p-Typ-Siliziumgrundkörper
von 50 J"l-cm Widerstand. Es sind an einer Hauptoberfläche
des Siliziumgrundkörpers ein SiO2-PiIm 21 von 1500 S Dicke
nach Erzeugung durch thermische Zersetzung von Silan, ein
Si0o/Po0(--Pilm 22 von 1000 S Dicke durch Beimischen von PH,-2'
2 5 ρ« 3
Dampf / 3 1 \ zu Silandampf und ein SiOo/B00,-
K SiH4 ~ 10 ; £ d *
Film 23 von 1000 S Dicke durch Beimischen von BgHg-Dampf
BpHx- .
(—«Tür
= Tr> ) zu Silandampf vorgesehen.
Elektroden werden am Passivierungsfilm 23 und am Siliziumgrundkörper
eines solchen Elements angebracht, um ein MOS-Element zu bilden, und die Dichte der auf der Siliziumgrundkörperoberfläche
direkt unter dem Isolierfilm induzierten Ladungen wird aus den C-V-Eigenschaften gemessen und erweist
sich zu etwa 5 χ 10 cm~2. Wenn der Si0p/B20,-Film 23 nicht
niedergeschlagen wird, d.h. bei einer Doppelschicht aus dem
009817/U2Q
SiO0-FiIm 21 und dem SiO0ZP0O1T-PiIm 22 ist die Dichte der induzierten
Oberflächenladungen 6 χ 10 cm .
Aus diesem Ergebnis ersieht man, daß die Dichte der in der Halbleiteroberfläche induzierten Ladungen durch Verwendung einer
solchen Dreifach-Schicht reduziert wird.
Wenn ein SiOg/PgO^-Pilm von 1000 S Dicke auf dem
FiIm 23 gemäß Fig. 8 niedergeschlagen wird, ergibt sich eine
Dichte der auf der Siliziumoberfläche induzierten Ladungen von 2 χ 1011 cm"*2.
Wenn weiter ein SiOg/BgO^-Film 25 von 1000 fi Dicke auf
dem Si0p/Po0t--Film 24 nach Fig. 9 niedergeschlagen wird, ist
die Dichte der auf der Siliziumgrundkörperoberfläche induzier-
11 P
ten Ladungen 2,6 χ 10 cm . So sieht man, daß eine ■Vierfachoder
Fünffachechicht gemäß Fig. 8 bzw. 9 eine niedrigere Oberflächenladungsdichte
als die in Fig. 7 gezeigte Dreifachschicht aufweist.
Fig. 10 bis l4 zeigen Längsschnitte zur Erläuterung der
Schritte zur Herstellung einer integrierten Halbleiterschaltung gemäß einem Ausführungsbeispiel der Erfindung.
Ein Widerstandselement 31* ein Transistorelement 32 und
ein Diodenelement 33 werden in einem Halbleitergrundkörper 30 nach bekannten Diffusionsteohniken erzeugt. Dann wird der
ganze als Diffusionsmaske verwendete SiOg-FiIm durch ein HF-Ätzmittel
zwecks Freilegung der Oberfläche des Grundkörpers 30 weggeätzt, und die Oberfläche des Grundkörpers 30 wird mit
entionisiertem reinen oder destilliertem Wasser gereinigt.
009817/UaO
Dann wird das Element in ein Ätzmittel aus HF/HNO-, = 3/5 einige
Sekunden eingetaucht, und die Oberfläche wird etwas behandelt, um die elektrischen Eigenschaften zu verbessern. Die Oberfläche
wird weiter mit entionisiertem reinem Wasser gereinigt (Fig. 10). Nachher wird der Grundkörper 30 zwecks Monosilan (SiHj.)-Oxydierung
in einen Reaktionsofen übertragen und auf einer heißen Platte von 350 - 400°C montiert, die mit einer Geschwindigkeit
von 20 - 40 U/min rotiert. Eine Gasmischung aus mit Stickstoff verdünntem (4#igem) SiH2^ von 0,8 l/min, N2 von 4,8 l/min und
Og von 0,5 l/min wird in die Umgebung des Grundkörpers 30 im
Reaktionsofen zur Einleitung der Reaktion
SiH2^ + O2 » SiO2 + H2O
eingeführt, und ein sauberer SiOg-PiIm 34 von etwa 0,2/U
(2000 S) Dicke wird so auf der Oberfläche des Grundkörpers 30 mit einer Wachstumsgeschwindigkeit von 0,2 bis 0,3 /u/min gemäß
Pig. 11 erzeugt. Dann wird BgHg-Gas in den Reaktionsofen eingeführt,
so daß das Verhältnis SiH2^B2H6 etwa 4 bis 40 bei 400 35O0C
ist, um einen Borsilikatglasfilm (SiOg/BgO,) 35 auf dem
SlO2-PiIm 34 mit einer Wachstumsgeschwindigkeit von 0,4 bis
°'3 /u/min gemäß Fig. 12 zu bilden. Anschließend wird PH,-Gas
so eingeführt, daß das Verhältnis von SiH^/PH, 5 bis 500 werden
kann, um einen Phosphorsilikatglasfilm (SiOg/PgOc) 36 entsprechend
Pig. 13 zu bilden. Dann werden Löcher an den Teilen des SiOg-Pilms 34, des SiOg/BgO^-Pilms 35 und des SiOg/PgOc-Fllms
36 vorgesehen, die den Elektrodenteilen jedes Schaltkreiselementes
des Grundkörpers 30 entsprechen. Metall 37 wie Aluminium wird auf alle Oberflächen (Flg. 14) aufgedampft, und überflüssige
Teile des Aufdampffilms werden entsprechend einem
bestimmten Schaltkreisaufbau zwecks Erhaltene einer integrier-
ten Halbleiterschaltung weggeätzt.
Wenn der Halbleitergrundkörper vom p-Leitfähigkeitstyp ist, wie im Fall der integrierten Halbleiterschaltung nach
Pig. l4, werden an der Halbleiteroberfläche in erheblichem Umfang Elektronen induziert und n-Typ-Kanäle an der Oberfläche
des Grundkörpers erzeugt. Um zu verhindern, daß ein elektrischer Kurzschluß oder eine unvollkommene Trennung der Schaltkreiselemente
auf Grund dieser n-Typ-Kanäle auftritt, ist es üblicherweise nötig, eine p-Typ-Hoehverunreinigungsdiffusionsschicht
um das Schaltkreiselement herum vorzusehen. (Dies ist als kreisförmiger Ring in Fachkreisen bereits bekannt).
In einer integrierten Halbleiterschaltung gemäß der Erfindung nach Fig. 14 ist es, da die Dichte der induzierten Oberflächenladungen
niedrig ist, nicht erforderlich, die Schaltkreiselemente mit einer p-Typ-Hochverunreinigungsdiffusionsschicht
zu umgeben.
Weiter hat die Erfindung Vorteile, die sich daraus ergeben, daß nicht nur SiOg-Filme, die durch Vorbehandlung
wie Diffusion vor der Erzeugung eines reinen SiOp-Films verunreinigt
sind, fortfallen, sondern auch die Oberfläche des darunterliegenden Siliziumgrundkörpers etwas geätzt ist.
Der Teil der Siliziumoberfläche, der in Berührung mit
dem als Diffusionsmaske verwendeten SiOp-FiIm steht, ist nämlich eine Schicht, an der verschiedene Verunreinigungen
niedergeschlagen werden. Dies wird der Tatsache zugeschrieben, daß Verunreinigungen in Silizium oder an seiner Oberfläche
auf Grund des Unterschiedes im Trennungskoeffizienten und dergleichen kaum vom SiOg aufgenommen werden, wenn Silizium von
der Oberfläche oxydiert wird, und diese Erscheinung tritt
609817/1420
- ιβ -
stets, d.h. unabhängig von der Art der Verunreinigung auf. Es
ist bekannt, daß die Loch-Elektron-Oberflächenrekombinationsgeschwindigkeit in einer Siiiziumoberflache auf Grund der Wirkung
der Bildung von Einfangsschwellen durch Verunreinigungen usw. ansteigt und sich der Anstieg des Sperrstromes an p-n-Übergängen,
die Erniedrigung von Stromverstärkungsfaktoren, die Erzeugung von Geräuschen usw. daraus ergeben. Wenn der als Diffusionsmaske verwendete SiO0-PiIm vorhanden bleibt, leiden die Schaltkreiselemente
unter diesen Fehlern, doch können diese Nachteile durch Entfernen dieses SiOg-Films überwunden werden, da der
Oberflächenteil des Siliziumgrundkörpers etwas abgeätzt werden kann.
Fig. 15 und 16 zeigen die Schritte zur Herstellung eines Transistors. Ein SiOp-FiIm wird auf der Oberfläche eines
n-Typ-Siliziumgrundkörpers 40 durch Hochtemperaturoxydation
erzeugt, Löcher werden an bestimmten Stellen durch Photoätzen vorgesehen, und eine p-Typ-Diffusionsschicht 4l und eine n-Typ-Diffusionsschicht
42 werden durch Eindiffundieren einer p-Typ-Verunreinigung und anschließend einer n-Typ-Verunreinigung
unter selektiver Diffusion bei Benutzung des SlOp-Films
als Maske erzeugt. Dann wird der SiOp-FiIm, der als Maske zur Verunreinigungsdiffusion verwendet wurde, völlig durch eine
Mischlösung von Fluorsäure und Salpetersäure als Ätzmittel weggeätzt, und auch die Siliziumgrundkörperoberfläche wird
etwas geätzt.
Anschließend werden abwechselnd ein SiOp-FiIm von 1000 Ä
Dicke und ein Si0p/Bp0--Film von 500 8 Dicke durch thermische
Zersetzung von Silan und durch Zumischen von BoHg-Dampf zu
dem Silandampf erzeugt. In der Figur bezeichnen 4j3, 45, 47
Q09817/1A20
und 49 SiOg-Fiime und 44, 46, 48 und 50
Dann werden durch Photoätzteohnik Löcher 51, 52 und 53 in
dem Isolierfilm aus 8 Schichten vorgesehen und die Siliziumoberfläche teilweise freigelegt. Dann wird Aluminium in den
Löchern zur Bildung von Elektroden 54, 55* 56 eines Transistors
niedergeschlagen, wobei 54 eine Kollektorelektrode, 55 eine Basiselektrode und 56 eine Emitterelektrode sind.
Die Passivierungsfilme des Elements nach Fig. 16 werden
erzeugt, indem man jede Schicht so dünn wie möglich macht und im Gegensatz zur herkömmlichen Doppelschicht viele Schichten
übereinanderlegt. So ist die Dichte der an der Halbleitergrundkörperoberfläche
induzierten Ladungen niedrig, und die elektrischen Eigenschaften des Films sind stabil. Seitenätzen einer
besonderen Schicht, was bei herkömmlichen Filmen störend ist, tritt kaum auf, da jede Schicht dünn ist und Löcher hergestellt
werden können, deren Abmessungen genau mit dem Photowiderstandsfilm
beim Photoätzen übereinstimmen. Der Vielschicht-Passivierungsfilm
gemäß der Erfindung hat stabile elektrische Eigenschaften
und ist zum genauen Arbeiten geeignet.
Nun soll eine grundsätzliche integrierte Schaltung gemäß
einem Ausführungsbeispiel der Erfindung unter Kombination von Widerständen und Transistoren beschrieben werden. Inte
grierte Schaltungen werden üblicherweise aus vielen aktiven
Elementen, wie Transistoren, Dioden usw. und passiven Elementen, wie Widerständen, Kondensatoren usw. hergestellt, doch
sollen sie als modifizierte Yersion des Ausführungsbeispiele betrachtet werden.
60*t17/142Q
Fig. 17 zeigt eine integrierte Transistor- und Widerstandsschaltung.
Hier bezeichnet 60 einen p-Typ-Siliziumgrundkörper, auf
dessen einer Hauptoberflache eine n-Typ-Siliziumepitaxialschicht
6l erzeugt ist. Eine p+-Typschicht 62 ist in der Epitaxialschicht
durch selektive Diffusion (Isolierungsdiffusion) einer p-Typverunreinigung erzeugt, und die Epitaxialschicht
ist in eine Mehrzahl von elektrisch getrennten Zonen unterteilt. Dann sind p-Typ-Verunreinigungsdiffusionszonen 63, 64
und eine n-Typ-Verunreinigungsdiffusionszone 65 in den getrennten
Epitaxialschichten durch selektive Diffusion einer Verunreinigung
erzeugt. Die p-Typ-Verunreinigungsdiffusionszone 65 bildet
ein Widerstandselement einer integrierten Schaltung, die Zone 64 bildet eine Basisschicht des Transistors, und die n-Typ-Verunreinigungsdiffusionszone
65 bildet eine Emitterschicht des Transistors. Die n-Typ-Epitaxialschicht 61, in der die
Basisschicht 64 gebildet ist, wird eine Kollektorschicht des Transistors.
Um einen Passivierungsfilm auf der Oberfläche des integrierten
Schaltungselements gemäß der Erfindung anzubringen, wird der SiOg-PiIm, der als Maske beim selektiven Diffundieren
einer Verunreinigung in die Halbleiteroberfläche verwendet wurde, völlig weggeätzt, und die freigelegte Halbleiteroberfläche
wird ebenfalls etwas abgeätzt. Dann wird der SlO2-FiIm
auf der Oberfläche des integrierten Schaltungselementes duroh thermische Zersetzung von Silan angebracht. Nachdem ein SiO2-FiIm
66 bestimmter Dicke erhalten ist, wird der SiO2ZFo0C-FiIm
67 duroh Zumischen von PH,-Dampf zum Silandampf erzeugt. Nachdem die Doppelschicht erhalten 1st, werden wieder an jeder
Elektrode des Widerstandes und Transistors Löcher gebildet. Dann wird Aluminium über die ganze Oberfläche niedergeschlagen
0CS817/U2Ö
und an unerwünschten Stellen durch Photoätzen entfernt, um die Aufdampfverdrahtung oder Elektroden 68 bis 71 zu bilden.
In der beschriebenen Weise wird eine bekannte integrierte Schaltung hergestellt. Erfindungsgemäß werden weiter ein
SiOg-FiIm 72 und ein SiOg/BgO^-Pilm 75 auf den beiden Passivierungsfilmen
erzeugt. Sie werden in bekannter Weise hergestellt. Dann werden Löcher in der doppelten Schicht des SiOp-PiIms
72 und des SiOp/BgO-,-Films 73 zur Bildung von Aluminiumelektroden
74, 75, 76 und 77 angebracht.
Fig. 18 ist ein Schaltbild der in Fig. 17 dargestellten integrierten Schaltung, wobei die Elektroden 80 bis 83 den
Aluminiumelektroden 74 bis 77 in Fig. 17 entsprechen.
Bei diesem Ausführungsbeispiel haben die Filme 72 und
die Wirkung der Stabilisierung der aufgedampften Verdrahtung zusätzlich zu den Wirkungen der Stabilisierung der Oberfläche
der integrierten Schaltung und der Verringerung der induzierten Ladungen.
Wie sich aus der näheren Beschreibung der Ausführungsbeispiele der Erfindung klar ergibt, hat die Erfindung folgende
Vorteile.
(l) Verschiedene Arten von Isolierfilraen werden auf
der Oberfläche eines Halbleiters erzeugt, und der Betrag der induzierten Oberflächenladungen wird durch die Ladungen
an der Grenze zwischen den Isolierschichten gesteuert. Dementsprechend ist es möglich, leicht eine Halbleitervorrichtung
herzustellen, die eine geringe Oberflächenladungsdichte aufweist.
QG9817/U2G
(2) Es werden dünnere Isolierfilme zur Erreichung der Ziele der Erfindung vorgezogen. So tritt kein Seitenätzen bei Photoresist-Behandlungen
von Passivierungsfilmen auf, und die Filme sind zum Feinbemessungs-Verfahren geeignet.
(3) Die Stabilität der elektrischen Eigenschaften ist gut, wie durch den B-T-Behandlungsversuch bestätigt wird.
(4) Da keine Stufe von Fassivierungsfilmen wie bei einem
Planartyp-Transistor usw. bei einem Passivierungsfilm gemäß der Erfindung vorliegt, treten Störungen wie Bruch von Verdrahtungselektroden,
Kurzschluß von Verdrahtungselektroden und darunterliegenden Grundkörpern auf Grund von Poren usw.
nicht auf, und die Verläßlichkeit ist hoch.
Obwohl lediglich Ausführungsbeispiele beschrieben worden sind, in denen Silizium als Halbleiter und SiOp, SiOp/BpÖ^ und
SiOp/PpOc als Passivierungsfilme verwendet werden, sind diese
nur Beispiele. Es ist für Fachleute klar, daß auch andere Halbleiter wie Ge, GaAs, GaP, InSb, InP usw. verwendet werden
können und auch andere Passivierungsfilme wie AIpO.,, Si-JN^, usw.
verwendbar sind.
0O0817/1Ä2O
Claims (2)
- PatentansprücheHalbleitervorrichtung mit gesteuerten Oberflächenladungen, gekennzeichnet durcha) einen Halbleitergrundkörper (z.B. 30) mit wenigstens einem bis zu seiner einen Oberfläche reichenden pn-Übergangjb) einen auf der Oberfläche des Halbleitergrundkörpers niedergeschlagenen Passivierungsfilm (z.B. ?4) aus Siliziumdioxyd mit 300 bis 1500 S Dicke; undc) zwei oder mehr den Passivierungsfilm bedeckende Isolierfilme (z.B. 35» 36) aus verschiedenen Isolierstoffen mit einer Dicke von je 300 bis 15OO S , durch die an den Passivierungsfilm- bzw. Isolierfilm-Grenzflächen Ladungen induziert werden, so daß die Dichte der durch den Passivierungsfilm an der Oberfläche des Halbleitergrundkörpers induzierten Oberflächenladungen durch die an den einzelnen Grenzflächen induzierten Ladungen gesteuert wird.
- 2. Halbleitervorrichtung nach Anspruch I9 dadurch gekennzeichnet, daß die Isolierfilme (z.B. 35* 36) unter Siliziumnitrid, Siliziumdioxyd, Borsilikatglas, Phosphorsilikatglas, Aluminiumoxyd, Aluminiumsilikatglas, - Aluminiumphosphorsilikatglas und Aluminiumborsilikatglas gewählt und daß der Passivierungsfilm und die Isolierfilme so aneinandergefügt sind, daß verschiedene Stoffe gegenseitig aneinandergrenzen.3· Halbleitervorrichtung nach den Ansprüchen 1 und 2, dadurch gekennzeichnet, daß ein erster Isolierfilm (35) aus Borsilikatglas den Passivierungsfilm (34) und ein zweiter Isolierfilm (36) aus Phosphorsilikatglas den ersten Isolierfilm (35) bedeoken und an verschiedenen halbleitenden Bereichen des HaIb-90*617/1420leitergrundkörpers (30) Elektroden (37) angeschlossen sind.4·. Halbleitervorrichtung nach den Ansprüchen 1 bis 3, dadurch gekennzeichnet, daß auf den beiden Isolierfilmen (z.B. 35, 36) weitere Isolierfilme, abwechselnd aus Borsilikatglas und Phosphorsilikatglas, mit einer Dicke von je 300 bis 1500 8 angebracht sind.w 5· Verfahren zur Herstellung einer Halbleitervorrichtung nach Anspruch 1 oder folgenden, gekennzeichnet durcha) Erzeugen einer Maskierschicht aus Siliziumdioxyd mit einer öffnung auf einer Oberfläche eines Halbleitergrundkörpers;b) Diffundieren einer bestimmten Verunreinigung durch die öffnung der Maskier schicht zur Schaffung einer Halbleitervorrichtung mit verschiedenen halbleitenden Bereichen und einem zwischen diesen bis zur Oberfläche reichenden pn-übergang;c) völliges Entfernen der Maskierschicht;d) Aufbringen eines Passiv!erungsfilmes aus Siliziumdioxyd mit 300 bis 15OO Ä Dicke auf den an der Oberfläche des Halbleitergrundkörpers freigelegten pn-übergang zwecks Stabilisierung des elektrischen Zustandes des ph-Überganges;e) weiteres Aufbringen von zwei oder mehr Isolierfilmen auf den Passivierungsfilm in der Weise, daß jeder Isolierfilm an Filme aus anderem Isolierstoff grenzt und die Dicke jedes Isolierfilms 300 bis 15OO Ä beträgt, wodurch die Dichte der durch Aufbringen des Passivierungsfilmes auf die Oberfläche des Halbleitergrundkörpers induzierten Oberflächenladungen durch die an den Passivierungsfilm- bzw. Isolierfilm-Grenz-G0S*17/U20flächen induzierten Ladungen gesteuert wirdjf) Erzeugen von Löchern in der Passivierungsfilm- und Isolierfilmschieht zwecks Freilegung der halbleitenden Bereiche des Grundkörpers; undg) Niederschlagen von Metallkontakten durch diese Löcher auf den halbleitenden Bereichen.009817/1420Leerseite
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP43073134A JPS5024593B1 (de) | 1968-10-09 | 1968-10-09 | |
JP5303569A JPS5510977B1 (de) | 1969-07-07 | 1969-07-07 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE1950780A1 true DE1950780A1 (de) | 1970-04-23 |
DE1950780B2 DE1950780B2 (de) | 1971-09-30 |
Family
ID=26393743
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19691950780 Pending DE1950780B2 (de) | 1968-10-09 | 1969-10-08 | Halbleiteranordnung mit reduzierter oberflaechenladungs dichte |
Country Status (3)
Country | Link |
---|---|
DE (1) | DE1950780B2 (de) |
GB (1) | GB1283769A (de) |
NL (1) | NL154622B (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5736773A (en) * | 1990-06-22 | 1998-04-07 | Wandel & Goltermann Gmbh & Co. Elektronische Messtechnik | Photodiode with antireflection coating |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2739762C2 (de) * | 1977-09-03 | 1982-12-02 | SEMIKRON Gesellschaft für Gleichrichterbau u. Elektronik mbH, 8500 Nürnberg | Verfahren zur Passivierung von Halbleiterkörpern |
GB8713542D0 (en) * | 1987-06-10 | 1987-07-15 | British Telecomm | Semiconductor device |
DE10129821C2 (de) * | 2001-06-13 | 2003-06-18 | X Fab Semiconductor Foundries | Verfahren zum Passivieren anodischer Bondgebiete, die über elektrisch aktiven Strukturen von mikroelektromechanischen Systemen angeordnet sind (Microelectromechnical System: MEMS) |
-
1969
- 1969-10-08 NL NL696915223A patent/NL154622B/xx not_active IP Right Cessation
- 1969-10-08 DE DE19691950780 patent/DE1950780B2/de active Pending
- 1969-10-08 GB GB49538/69A patent/GB1283769A/en not_active Expired
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5736773A (en) * | 1990-06-22 | 1998-04-07 | Wandel & Goltermann Gmbh & Co. Elektronische Messtechnik | Photodiode with antireflection coating |
Also Published As
Publication number | Publication date |
---|---|
NL154622B (nl) | 1977-09-15 |
GB1283769A (en) | 1972-08-02 |
DE1950780B2 (de) | 1971-09-30 |
NL6915223A (de) | 1970-04-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3150222C2 (de) | Verfahren zum Herstellen einer Halbleitervorrichtung | |
DE1589810C3 (de) | Passiviertes Halbleiterbauelement und Verfahren zu seiner Herstellung | |
DE1764056B1 (de) | Verfahren zum herstellen einer halbleiteranordnung | |
DE2160427C3 (de) | ||
DE2153103A1 (de) | Integrierte Schaltungsanordnung und Verfahren zur Herstellung derselben | |
DE2004576A1 (de) | Feldeffekt-Transistor mit isolierter Steuerelektrode und Verfahren zu dessen Herstellung | |
DE2445879C2 (de) | Verfahren zum Herstellen eines Halbleiterbauelementes | |
DE2933849A1 (de) | Verfahren zur herstellung von halbleiteranordnungen | |
DE2824419C2 (de) | Feldeffekttransistor und Verfahren zu dessen Herstellung | |
DE2605830A1 (de) | Verfahren zur herstellung von halbleiterbauelementen | |
DE3685969T2 (de) | Integrierte schaltung mit halbleiterkondensator und verfahren zu ihrer herstellung. | |
CH495633A (de) | Halbleiteranordnung | |
DE2235185A1 (de) | Monolithische integrierte schaltung | |
DE3109074C2 (de) | ||
DE2621165A1 (de) | Verfahren zum herstellen eines metallkontaktes | |
DE3543937C2 (de) | ||
DE3525550C2 (de) | Verfahren zur Herstellung von Feldeffekttransistoren mit isoliertem Gate und hoher Ansprechgeschwindigkeit in integrierten Schaltungen hoher Dichte | |
DE2453279B2 (de) | Halbleiteranordnung, insbesondere integrierte Schaltung | |
DE2541651A1 (de) | Ladungsuebertragungsvorrichtung | |
DE1589890B2 (de) | Verfahren zum herstellen eines halbleiterbauelementes mit mis struktur | |
DE1950780A1 (de) | Halbleitervorrichtung mit durch darauf erzeugte Passivierungsfilme gesteuerten Oberflaechenladungen und Verfahren zu ihrer Herstellung | |
DE2945854A1 (de) | Ionenimplantationsverfahren | |
DE3608418A1 (de) | Verfahren zur herstellung eines mosfet-gateisolatorfilms | |
DE3444741A1 (de) | Schutzschaltungsanordnung fuer eine halbleitervorrichtung | |
DE1764937C3 (de) | Verfahren zur Herstellung von Isolationsschichten zwischen mehrschichtig übereinander angeordneten metallischen Leitungsverbindungen für eine Halbleiteranordnung |