DE1945217A1 - Steuerschaltung - Google Patents

Steuerschaltung

Info

Publication number
DE1945217A1
DE1945217A1 DE19691945217 DE1945217A DE1945217A1 DE 1945217 A1 DE1945217 A1 DE 1945217A1 DE 19691945217 DE19691945217 DE 19691945217 DE 1945217 A DE1945217 A DE 1945217A DE 1945217 A1 DE1945217 A1 DE 1945217A1
Authority
DE
Germany
Prior art keywords
field effect
transistor
circuit according
bipolar transistor
transistors
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE19691945217
Other languages
English (en)
Inventor
Crawford Robert Hudson
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of DE1945217A1 publication Critical patent/DE1945217A1/de
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0623—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Bipolar Transistors (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

Unser Zeichen: T 766
TEXAS INSTRUMENTS INCORPORATED
13500 North Central Expressway Dallas, Texas/V.St.A.
St euers ehaltung
Die Erfindung bezieht sich auf integrierte Schaltungen mit Metall-Oxyd-Halbleiter(MOS)-Feldeffekttransistoren.
Ein Begrenzungsfaktor bei der Verwendung von integrierten Schaltanordnungen mit MOS-Feldeffekttransistoren (MOSFET) ist die verhältnismäßig niedrige Ausgangsspannung, welche infolge der verhältnismäßig niedrigen Durchschlagspannungen der MOS-Transistoren erzeugt werden
Bu /ku
kann
00981 2/1257
kann. Beispielsweise kann unter Verwendung einer monolithischen logischen MOSFET-Schaltung in einfacher Weise ein Binär-Dezimal-Dekoder hergestellt werden. Die Ausgangsspannung dieser Schaltungen liegt jedoch normalerweise bei etwa -12,0 Volt. Die meisten numerischen Darstellungsvorrichtungen, wie eine NIXIE-Röhre, erfordern jedoch +150 Volt für einen optimalen Betrieb. Daher ist es ein wichtiger Gesichtspunkt der Erfindung, eine Trenneinrichtung zwischen den MOSFET-Sehaltungen mit verhältnismäßig niedriger Spannung und den viel höhere Spannungen erfordernden Anordnungen zu schaffen, um die vielen Vorteile von logischen MOSFET-Schaltungen ausnützen zu können.
Die Erfindung betrifft ganz allgemein die Verwendung eines bipolaren Transistors in Kombination mit einem Feldeffekttransistor zur Steuerung einer hohen Spannung, welche zum Treiben einer Last verwendet wird. Insbesondere ist der bipolare Transistor in Basisschaltung geschaltet und der MOS-Transistor wird zur Steuerung des Emitterstroms verwendet. Der bipolare Transistor kann eine getrennte Anordnung sein oder er kann bei einer wichtigeren Ausführungsform mit der logischen MOSFET-Schaltung auf dem gleichen monolithischen Halbleiterplättehen angeordnet werden. Bei der in den Figuren dargestellten Ausführungsform ist eine monolithische integrierte Schaltung zum Dekodieren eines binären Eingangs vorgesehen, welche eine numerische Darstellungsanordnung, wie eine NIXIE-Röhre, mit hoher Spannung direkt treibt. Die Schaltung weist außerdem eine Anordnung zur Impulsperlodenmodulation der Aus-
gangsspannung
0 0 9 8 12/1257
gangsspannung auf, -so daß der Beleuchtungsgrad der Darstellungßanordnung gesteuert wird.
Anhand der Figuren wird die Erfindung beispielsweise
näher erläutert. Es zeigt
Figur 1 ein Schaltbild einer erfindungsgemäßen Anordnung,
Figur 2 eine Funktionstafel zur Erläuterung der Wirkungsweise eines Teils des Dekoderabschnitts der in Figur 1 dargestellten Anordnung,
Figur 3 eine vereinfachte Aufsicht auf einen Teil einer monolithischen Ausführungsform der in Figur 1 gezeigten Schaltung,
Figur k einen vereinfachten Schnitt im wesentlichen längs der Linie 4-4 in Figur 3 und
Figur 5 ein vereinfachtes Schaltbild zur Erläuterung der Wirkungsweise der Treiberstufe der in Figur 4 gezeigten Anordnung.
Die erfindungsgemäße Anordnung ist im Schaltbild der Figur 1 allgemein mit 10 bezeichnet. Die Anordnung 10
weist einen allgemein mit 12 bezeichneten Binär-Dezimal-Dekoderteil auf, welcher in der in der US-Patentanmeldung S.N. 567 459 beschriebenen Art ausgebildet sein
kann. Der Dekoder 12 hat wahre binäre Eingänge A, B, C und D, komplementäre binäre Eingänge Ä, B, Έ und D und zehn dezimale Ausgänge -RO - #9·
Der
0098 "2/1257
Der Binär-Dezimal-Dekoderteil 12 besteht aus einer Mehrzahl von selbstleitenden p-Kanal-MOSFET-Transistoren (Metall-Oxyd-Halbleiter-Feldeffekttransistoren), welche in acht binären Eingangsreihen, nämlich einer für jeden logischen Eingang, und zehn dezimalen Ausgangsreihen angeordnet sind. In Figur 1 ist es jedoch zweckmäßig, die Eingangsreihen fttr die logischen Eingänge A und Ä in einer einzigen Reihe darzustellen, die Transistoren in den Eingangsreihen für die logischen Eingänge B und B in einer einzig.en Reihe, die Transistoren in den Eingangsreihen für die logischen Eingänge C und C in einer einzigen Reihe und die Transistoren in den Eingangsreihen für die logischen Eingänge D und D in einer einzigen Reihe darzustellen. Die Steuerelektroden der Transistoren in jeder der acht binären Eingangsreihen sind verbunden und die acht Sätze von gemeinsamen Steuerelektroden bilden die acht binären Eingänge A3 B, C und D sowie Ä, B, C und D.
Die Senken der Transistoren in jeder der zehn dezimalen Ausgangsreihen sind verbunden und bilden die dezimalen Ausgänge *=0 - #9. Die verbundenen Senken #0 - &9 sind mit einer Senken-Versorgungsspannungsklerome 22 jeweils über MOS-Transistoren RQ - R„ verbunden. Die Steuerelektroden der Transistoren RQ - Rq sind verbunden und sind an eine Bezugsspannungsklemme -V6ß angeschlossen, so daß die Transistoren einen im wesentlichen konstanten Widerstand zur Erzeugung einer Ausgangsspannung bilden. Die Quellen aller Transistoren in der Anordnung sind verbunden und an eine Quellenklemme 20 angeschlossen.
Jede
009S 1 2/ 1 257
Jede dezimale Ausgangsreihe weist vier Transistoren auf, welche In den acht binären Eingangsreihen derart angeordnet sind, daß eine Dekodierung erzielt wird. Wenn eine logische "0",Im Normalfall etwa Erdpotential, auf die Basis aller vier Transistoren In einer gegebenen dezimalen Ausgangsreihe gegeben wird, werden die Transistoren "abgeschaltet" und der Ausgang geht auf einen logischen Wert "1", welcher die negative Senkenspannung annähert. Wenn die Steuerelektrode Irgendeines Transistors in der Ausgangsreihe eine logische "1" ist, was einer negativen Spannung entspricht, so wird dieser Transistor "eingeschaltet" und der dezimale Ausgang geht auf einen logischen Wert "0" von etwa Erdpotential.
Der Dekoderteil 12 ist so angeschlossen, daß die überschüssigen drei Binärkodes in der in der Funktionstabelle gemäß Figur 2 gezeigten Weise verwendet werden. Die Steuerelektroden der vier Transistoren in der dezimalen Ausgangsreihe 4-0 sind mit den Eingängen A, B, ~C und D verbunden. Die Steuerelektroden der Transistoren in der dezimalen Ausgangsreihe #1 sind mit den Eingängen A, B, C und D verbunden. Die Steuerelektroden der Transistoren in der Ausgangsreihe #2 sind mit den Eingängen A, B, C und D verbunden. Die Steuerelektroden der Transistoren in der Ausgangsreihe 4*3 sind mit den Eingängen A, B, C und D verbunden. Die Steuerelektroden der Transistoren in der Ausgangsreihe #4 sind mit den Eingängen A, B, C und D verbunden. Die steuerelektroden der Transistoren in der Ausgangsreihe #5 sind mit den Eingängen Ä, B, C und D verbunden. Die Steuerelektroden der Transistoren in der Ausgangsreihe #6 sind mit den
Eingängen
00981 2/1257
Eingängen A, B, C und D verbunden. Die Steuerelektroden der Transistoren in der Ausgangsreihe #7 sind mit den Eingängen Ä, B, C und D verbunden. Die Steuerelektroden der Transistoren in der Ausgangsreihe #8 sind mit den Eingängen Ä, B, G und D verbunden und die Steuerelektroden der Transistoren in der Ausgangsreihe #9 sind mit den Eingängen Ä, B, C und D verbunden.Jeder der wahren und komplementären Eingänge ist über eine in Sperrich- W tung vorgespannte Feldelektrodendiode 24 mit Erde verbunden, um die Dielektrika der verschiedenen Transistor-. Steuerelektroden vor statischer überspannung zu schützen.
Die dezimalen Ausgänge #0 - # 9 sind jeweils mit den Steuerelektroden von MOS-Transistoren 30-39 verbunden. Die Quellen der MOS-Transistoren 30-39 sind jeweils mit den Emittern von bipolaren Transistoren 40-49 verbunden. Die Basen der Transistoren 40-49 sind verbunden und an Erde angeschlossen, während die Kollektoren mit den Kathoden 50-59 einer numerischen Ablesevorrichtung 60 verbunden sind. Die numerische Ablesevorrichtung 60 ist . bei einer typischen Ausführungsform eine NIXIE-Röhre, in welcher die Kathoden 50-59 Drähte mit kleinem Durchmesser sind, die jeweils wie die Zahlen 0-9 geformt und einander überlagert sind. Die Anode 62 der Röhre 60 ist normalerweise mit einer positiven Spannungsquelle in der Größenordnung von 150 Volt über einen hohen Widerstand 63 verbunden. Die Senken der MOS-Transistoren 30-39 sind verbunden und an eine negative Spannungsquelle 64 über einen Multivibrator 66 angeschlossen, dessen Frequenz durch eine auf die Klemme 68 gegebene veränderliche Spannung gesteuert wird. Der Multivibra
tor 009812/1257
tor 66 ist vorzugsweise unter Verwendung von MOS-Transistoren hergestellt und kann ein astabiles Eccles-Jordan-Plipflop mit steuerbarer Spannung oder irgendeine andere geeignete Schaltung sein.
Bei Betrieb der Anordnung 10 wird binäre logische Information auf die wahren Eingänge A-D gegeben und es werden die Komplemente der logischen Information auf die logischen Eingänge A-D gegeben. Infolge dieser Eingänge geht einer der logischen Ausgänge #0-1*9 auf ein negatives Potential, während die anderen neun im wesentlichen auf Erdpotential verbleiben. Wenn beispielsweise die auf die logischen Eingänge gegebene Binärzahl einer numerischen Null entspricht, ist der Ausgang #0 auf einer negativen Spannung, welche die Spannung der Senkennetzspannung -VDD annähert. Dadurch wird der MOS-Transistor 30 "eingeschaltet", wodurch ein Emittersteuerstrom für den bipolaren Transistor 40 geliefert wird. Der Strom fließt sodann in dem Kreis von der positiven Spannungsquelle über die Anode 62, die Kathode 50, den bipolaren Transistor 40, den MOS-Transistor 30, den Multivibrator 66 zur negativen Senkenspannungsquelle 64. Der Multivibrator 66 bewirkt eine Impulsperlodenmodulation des Stroms in diesem Kreis, so daß die Beleuchtungsstärke der Glimmkathode 50 proportional zu der auf die Steuereingangsklemme 68 gegebenen Spannung ist.
Gemäß einem wichtigen Merkmal der Erfindung ist die ganze in Figur 1 dargestellte Schaltung oder irgendein ausgewählter Teil derselben auf einem einzigen mono
lithischen
0 0 r£ 2/1257
lithischen Halbleiterplättchen hergestellt. Dies wird erreicht, indem alle MOS-Transistoren in einem durch die gestrichelte Umrißlinie 70 in Figur 1 festgelegten epitaxialen η-Bereich innerhalb eines p-Trägers und die bipolaren npn-Treibertranslstoren 40-49 im p-Träger ausgebildet werden. Der Binär-Dezimal-Dekoder 12 kann hergestellt»werden, wie es im einzelnen in der oben bezeichneten US-Patentanmeldung beschrieben ist. Die bipolaren Transistoren 40-49 und die MOS-Steuer- W transistoren 30-39 können in der in den Figuren 3 und 4 dargestellten Art hergestellt werden, worin nur die MOS-Transistoren 30 und 31 und die bipolaren Transistoren 40 und 4l beispielsweise dargestellt sind.
Zuerst wird ein n-Bereich 70 mit hohem spezifischem Widerstand in einem p-Träger 72 mit hohem spezifischem Widerstand durch eine bekannte selektive Ätzung und ein epitaxiales Auffüllverfahren ausgebildet. Dabei kann beispielsweise^in dem US-Patent 3 370 995 beschriebene Verfahren angewendet werden. Der Träger wird sodann einer bekannten p-Diffusion zur Ausbildung aller MOS-Anordnungen und sodann einer bekannten n-Diffusion zur Bildung aller bipolaren Anordnungen unterworfen. Beispielsweise bilden stark dotierte p-Diffusionsbereiche 74 und 76 die Quellen der Transistoren 30 und 31 und eine einzige p-Diffusion 78 bildet die gemeinsame Senke für die Transistoren 30-39. n-Diffusionen 80 'und 82 bilden die Emitterbereiche der bipolaren Transistoren 40 und 4l und n-Diffusionsbereiche 84 und 86 bilden die Kollektorbereiche. n-Trennringe 88 und 90 können gleichzeitig eindiffundiert werden.
Sodann
0 0 9 H ι 2 / 1 2 5 7
Sodann läßt man Oxydschichten über der Oberfläche des Trägers aufwachsen, welche in einer bekannten Weise gemustert sind, so daß eine Oxydschicht 91 mit dünnen Bereichen 92 und 94 zurückbleibt,, welche die Steuerelektrodenbereiche für die MOS-Transistoren 30 und bilden, wie durch die gestrichelte Umrißlinie angedeutet. Die Oxydschicht wird in den durch eine doppelte gestrichelte Linie umrissenen Bereichen 96 und 98 vollständig entfernt, um einen Kontakt mit den Diffusionsbereichen 74 und 67 zu ermöglichen. Das Oxyd wird auch in den Bereichen 100 und 102 rings um die Emitterdiffusionsbereiche 80 und 82 der bipolaren Transistoren dünn gemacht und das Oxyd wird in den Bereichen 104 und 106 zur Ermöglichung eines Kontakts mit den Emitterbereichen und in den Bereichen 108 und 110 vollständig entfernt, unreinen Kontakt mit den Kollektorbereichen der bipolaren Transistoren zu ermöglichen. Außerdem wird das Oxyd in den Bereichen 112-115 über den Trennring-Diffusionsbereichen 88 und 90 entfernt.
Sodann wird eine Metallschicht auf die Oberseite des Trägers aufgebracht und so gemustert, daß Metallstreifen Il6 und 118 stehenbleiben, welche die Steuerelektroden für die MOS-Transistoren 30 und 31 bilden und mit den logischen Ausgängen #0 und ψΐ des Dekoders 12 verbunden sind. Metallisierte Streifen 120 und verbinden die Emitter der Transistoren 40 und 4l mit den Quellendiffusionsbereichen 74 und 76 der Transistoren 30 bzw. 31. Metallisierte Schichten 124 und bilden die KoUektorkontakte für die Transistoren 40 und 41 und bilden Ausgangskontakte zum Anschluß an
die
0 0 9812/1257
- ίο -
die numerische Darstellungsröhre 60. Metallisierte Streifen 128-131 berühren die Trennring-Diffusionsbereiche 88 und 90. Eine die Inversion verhindernde Elektrode 134 erstreckt sich über die dünnen Oxydbereiche 100 und 102 rings um den Rand des Emitters für einen nachfolgend zu beschreibenden Zweck.
Figur 5 ist das Ersatzschaltbild der Kombination aus bipolarem Transistor 40 und MOS-Transistor 30. Da der p-Träger 72, welcher den Basisbereich des Transistors 40 bildet, gering dotiert ist, bildet das über dem Basisbereich zwischen den diffundierten Emitter- und Kollektorbereichen liegende Oxyd manchmal einen n-Oberflächeninversionskanal, welcher eine Leckbahn zwischen den diffundierten Kollektor- und Emitterbereichen darstellt. Diese Leckbahn wird durch den Widerstand 140 dargestellt. Diese Leckbahn bildet zusammen mit der von dem p-Diffusionsbereich 74 und dem epitaxialen n-Bereich 70 gebildeten Diode l42 eine Strombahn, welche unter bestimmten Umständen ausreichen kann, ein unerwünschtes Hintergrundglimmen in den nicht betätigten Zahlen der Darstellungsanordnung hervorzurufen. Die Elektrode 134 ist mit einer negativen Spannung -V"DD verbunden, um sicherzustellen, daß die n-Inversionsschicht nicht auftritt. Die Trennringe 88 und 90 sind mit Erde oder einem negativen Potential über die metallisierten Streifen 128 und 130 verbunden, um irgendwelche Träger zu sammeln, welche in den p-Träger 72 injiziert sein können und sonst den Betrieb entweder der bipolaren oder der MOS-Transistoren in der übrigen Schaltung stören könnten.
Aus 0098 12/1257
- li -
Aus der obigen Beschreibung einer bevorzugten Ausführungsform der Erfindung ist zu entnehmen, daß eine neue Treiberschaltung beschrieben wurde, durch die eine hohe positive Spannung unter Verwendung einer niedrigen negativen Ausgangsspannung aus einer logischen MOS-Schaltung gesteuert werden kann. Es fällt in den weiteren Rahmen der Erfindung, daß der bipolare Ausgangstransistor eine getrennte Anordnung in einem getrennten Bauteil sein kann oder daß er mit der logischen MOS-Schaltung in dem gleichen Bauteil eingeschlossen sein kann. Die bipolaren Transistoren können eine bekannte vertikal ausgerichtete Anordnung sein, aber die Verwendung einer oberflächenorientierten oder horizontalen Anordnung ergibt eine hohe Ausgangsspannung und ist sehr einfach herzustellen. Ein weiterer wichtiger Vorteil besteht darin, daß die Treiberanordnung mit der logischen MOS-Schaltung auf den gleichen monolithischen Träger aufgebracht werden kann. Es ist außerdem zu bemerken, daß innerhalb des weiteren Rahmens der Erfindung jede gewünschte logische MOS-Schaltung zur Steuerung der Ausgangsstufe verwendet werden kann. Die besondere Kombination eines binären Dekoders mit einer numerischen Darstellungs-Treiberanordnung ist besonders brauchbar, insbesondere bei Kombination mit der Impulsperioden-Modulationsanlage.
Patentansprüche
^ / 12 5 7

Claims (18)

  1. Pat entansprüche
    Cl. !Schaltung zur Steuerung einer Last, gekennzeichnet —durch mindestens einen bipolaren Transistor mit einem Basisbereich eines Leitfähigkeitstyps und durch einen Feldeffekttransistor, welcher durch ein Paar von diffundierten Bereichen des einen Leitfähigkeitstyps gebildet ist, wobei der Kollektor des bipolaren Transistors über die Last mit einer Kollektorversorgungsspannung verbunden ist, der Emitter des bipolaren Transistors mit der Quelle des Feldeffekttransistors verbunden ist, die Basis des bipolaren Transistors mit Erde verbunden ist, die Senke des Feldeffekttransistors mit einer Senkenversorgungsspannung verbunden 1st und die Steuerelektrode des Feldeffekttransistors mit einer logischen Steuerspannung verbunden ist.
  2. 2. Steuerschaltung nach Anspruch 1, gekennzeichnet durch eine Anordnung zur Impulsperiodenmodulation des Kollektorstroms des bipolaren Transistors.
  3. 3. Steuerschaltung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß der bipolare Transistor ein pnp-Transistor ist und daß der Feldeffekttransistor ein p-Kanal-
    . Feldeffekttransistor mit Anreicherungsbetrieb (selbstleitender Transistor) ist.
  4. 4. Steuerschaltung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die bipolaren Transistoren und Feldeffekttransistoren durch Diffusionen in einen gemeinsamen monolithischen Halbleiterträger ausgebildet sind.
    ■ ic ' 2 I 1 257
  5. 5. Steuerschaltung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß der bipolare Transistor durch ein Paar von im Abstand voneinander angeordneten Diffusionen eines Leitfähigkeitstyps in einem Halbleiterbereich des anderen Leitfähigkeitstyps gebildet ist.
  6. 6. Steuerschaltung nach Anspruch 5» dadurch gekennzeichnet, daß die im Abstand voneinander angeordneten Diffusionen vom p-Typ und der Träger vom η-Typ ist und daß der bipolare Transistor aus einem Paar von im Abstand voneinander angeordneten p-Diffusionen in einem η-Bereich des p-Trägers gebildet ist.
  7. 7. Steuerschaltung nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß die Last eine alphanumerische Darstellungsvorrichtung mit einer Mehrzahl von getrennten Anzeigekreisen ist, ein bipolarer Transistor für jeden Anzeigekreis vorgesehen ist, wobei die Kollektoren der bipolaren Transistoren mit den entsprechenden Anzeigekreisen verbunden sind und die Basen miteinander verbunden sind, ein MOS-Transistor den Emitterstrom jedes bipolaren Transistors steuert und daß eine logische Schaltung die Steuerspannung für die MOS-Transistoren liefert.
  8. 8. Steuerschaltung nach Anspruch 7, dadurch gekennzeichnet, daß die logische Schaltung ein Binär-Dezimal-Dekoder ist.
  9. 9. Steuerschaltung nach Anspruch 7 oder 8, dadurch gekenn
    zeichnet
    0 0 9 8 12/1257
    zeichnet, daß die Transistoren und die logische Schaltung auf dem gleichen monolithischen Halbleiterträger ausgebildet sind.
  10. 10. Monolithische Schaltung, gekennzeichnet durch einen Halbleiterträger eines Leitfähigkeitstyps, einen ersten Bereich des anderen Leitfähigkeitstyps, welcher in einem Teil des Trägers ausgebildet ist, mindestens
    P eine Feldeffektschaltung, welche in dem ersten Bereich durch diffundierte Bereiche des einen Leitfähigkeitstyps ausgebildet ist, mindestens eine weitere, in dem Träger ausgebildete Schaltung und eine mindestens die eine Feldeffektschaltung mit der anderen Schaltung zu einem gemeinsamen Kreis verbindende Schaltanordnung.
  11. 11. Monolithische Schaltung nach Anspruch 10, dadurch gekennzeichnet, daß die andere Schaltung aus einem bipolaren Transistor besteht.
  12. 12. Monolithische Schaltung nach Anspruch 10 oder 11, dadurch ^ gekennzeichnet, daß der eine Leitfähigkeitstyp der p-Typ 1st.
  13. 13. Monolithische Schaltung nach Anspruch 12, dadurch gekennzeichnet, daß der erste Bereich ein epitaxialer Bereich vom η-Typ ist.
  14. 14. Monolithische Schaltung nach Anspruch 11, dadurch gekennzeichnet, daß der bipolare Transistor aus zwei benachbarten diffundierten Bereichen des anderen Leitfähigkeit styps gebildet ist und daß die Feldeffektschal
    tung
    0 0 9 8 12/1257
    tung ein Transistor ist, welcher aus zwei benachbarten diffundierten Bereichen des einen Leitfähigkeitstyps gebildet ist.
  15. 15. Monolithische Schaltung nach Anspruch I1J, dadurch gekennzeichnet, daß der Kollektor des bipolaren Transistors über die Last mit einer Kollektorversorgungsspannung verbunden ist, der Emitter mit der Quelle des Feldeffekttransistors verbunden ist und die Basis mit Erde verbunden ist und daß die Senke des Feldeffekttransistors mit einer Senkenversorgungsspannung und die Steuerelektrode mit einer logischen Steuerspannung verbunden ist.
  16. 16. Monolithische Schaltung nach Anspruch 15, gekennzeichnet durch eine logische Schaltung, welche aus einer Mehrzahl von Feldeffekttransistoren besteht, die in dem ersten Bereich ausgebildet sind, wobei ein logischer Ausgang der logischen Schaltung mit der Steuerelektrode des genannten, mindestens einen Feldeffekttransistors verbunden ist.
  17. 17. Monolithische Schaltung nach Anspruch 16, dadurch gekennzeichnet, -daß die logische Schaltung ein binäralphanumerischer Dekoder mit einer Mehrzahl von logischen Ausgängen ist und daß ein bipolarer Transistor und ein Feldeffekttransistor mit jedem der logischen Ausgänge verbunden ist.
  18. 18. Monolithische Schaltung nach Anspruch 17, gekennzeichnet durch eine auf dem Träger ausgebildete Schaltung zur Impulsperiodenmodulation des den bipolaren Transistor durchfließenden Stroms.
DE19691945217 1968-09-09 1969-09-06 Steuerschaltung Pending DE1945217A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US75825368A 1968-09-09 1968-09-09

Publications (1)

Publication Number Publication Date
DE1945217A1 true DE1945217A1 (de) 1970-03-19

Family

ID=25051097

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19691945217 Pending DE1945217A1 (de) 1968-09-09 1969-09-06 Steuerschaltung

Country Status (6)

Country Link
JP (1) JPS5533185B1 (de)
DE (1) DE1945217A1 (de)
ES (1) ES371158A1 (de)
FR (1) FR2017616A1 (de)
GB (1) GB1277114A (de)
NL (1) NL6911903A (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2159901A1 (de) * 1970-12-02 1972-07-27 Hitachi Ltd Einrichtung zur Umsetzung von Anzeigesignalen

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2159901A1 (de) * 1970-12-02 1972-07-27 Hitachi Ltd Einrichtung zur Umsetzung von Anzeigesignalen

Also Published As

Publication number Publication date
JPS5533185B1 (de) 1980-08-29
GB1277114A (en) 1972-06-07
NL6911903A (de) 1970-03-11
ES371158A1 (es) 1971-10-16
FR2017616A1 (de) 1970-05-22

Similar Documents

Publication Publication Date Title
DE2554296C2 (de) Integrierte C MOS-Schaltungsanordnung
DE2217456C3 (de) Transistorschaltung mit Antisättigungsschaltung
DE2111979A1 (de) Feldeffekt-Halbleitereinrichtung
DE19614522C2 (de) Integrierte Halbleitervorrichtung zum Bereitstellen einer Ausgabespannung in Übereinstimmung mit einer Versorgungshochspannung
EP0052860B1 (de) Monolithisch integrierte Gleichrichter-Brückenschaltung
DE2657293C3 (de) Elektrische Schaltungsanordnung in Transistor-Transistor-Logikschaltung (TTL)
DE2822094C2 (de)
DE2344244A1 (de) Logische schaltung
DE1955272A1 (de) Spannungsregler und Verfahren der Spannungsregelung
DE2734509A1 (de) Integrierte halbleiterschaltung
DE2753882C2 (de) Digitale integrierte Schaltung
DE2539967A1 (de) Logikgrundschaltung
DE2415736A1 (de) Metall-silizium-feldeffekttransistor
DE1945217A1 (de) Steuerschaltung
DE2750432C2 (de) I↑2↑L-Logik-Schaltungsanordnung
DE2051623A1 (de) Steuerbare raumladungsbegrenzte Impedanzeinnchtung fur integrierte Schaltungen
DE2953403C2 (de) Hochleistungs-Schalter unter Verwendung eines torgesteuerten Diodenschalters
DE3739872C2 (de)
DE1762759B1 (de) Monolithisch integrierte Schaltung zur Umsetzung einer Information aus einem Code in einen anderen
DE2357332A1 (de) Integrierte schaltung
DE2756777C3 (de) Digitalschaltungselement
DE2004090A1 (de) Monolithische Transistorstruktur mit herabgesetztem inversem Verstaerkungsfaktor
DE3116516C2 (de) Integrierte Injektionslogik-Halbleiterschaltung
DE4126289A1 (de) Integrierte halbleiterschaltungseinrichtung
DE3841777C2 (de) Halbleiteranordnung mit vertikalem npn-Planartransistor

Legal Events

Date Code Title Description
OHJ Non-payment of the annual fee